JPH0513603A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0513603A JPH0513603A JP16143091A JP16143091A JPH0513603A JP H0513603 A JPH0513603 A JP H0513603A JP 16143091 A JP16143091 A JP 16143091A JP 16143091 A JP16143091 A JP 16143091A JP H0513603 A JPH0513603 A JP H0513603A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- package substrate
- semiconductor chip
- solder
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 パッケージ基板上に実装した半導体チップを
キャップで気密封止したチップキャリヤの信頼性、製造
歩留りを向上させる。 【構成】 パッケージ基板２とキャップ４との接合部に
封止リング１１を介装し、その熱膨張率、板厚を適当に
設定することにより、半導体チップ３、パッケージ基板
２およびキャップ４の熱膨張係数差に起因してＣＣＢバ
ンプ６に加わる応力、歪を低減する。
キャップで気密封止したチップキャリヤの信頼性、製造
歩留りを向上させる。 【構成】 パッケージ基板２とキャップ４との接合部に
封止リング１１を介装し、その熱膨張率、板厚を適当に
設定することにより、半導体チップ３、パッケージ基板
２およびキャップ４の熱膨張係数差に起因してＣＣＢバ
ンプ６に加わる応力、歪を低減する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、チップキャリヤ(Chip Carrier)の高信頼化
に適用して有効な技術に関するものである。
関し、特に、チップキャリヤ(Chip Carrier)の高信頼化
に適用して有効な技術に関するものである。
【０００２】
【従来の技術】特開昭６２−２４９４２９号、特開昭６
３−３１０１３９号公報には、パッケージ基板に実装し
た半導体チップをキャップで気密封止したチップキャリ
ヤが記載されている。
３−３１０１３９号公報には、パッケージ基板に実装し
た半導体チップをキャップで気密封止したチップキャリ
ヤが記載されている。
【０００３】上記文献に記載されたチップキャリヤは、
ムライトのような高熱伝導性セラミックからなるパッケ
ージ基板上にＣＣＢバンプを介して半導体チップをフェ
イスダウンボンディングし、この半導体チップをキャッ
プで気密封止したパッケージ構造を備えている。上記キ
ャップは、窒化アルミニウム（ＡｌＮ）などの高熱伝導
性セラミックからなり、Ｐｂ／Ｓｎ合金からなる半田に
よってパッケージ基板上に接合されている。
ムライトのような高熱伝導性セラミックからなるパッケ
ージ基板上にＣＣＢバンプを介して半導体チップをフェ
イスダウンボンディングし、この半導体チップをキャッ
プで気密封止したパッケージ構造を備えている。上記キ
ャップは、窒化アルミニウム（ＡｌＮ）などの高熱伝導
性セラミックからなり、Ｐｂ／Ｓｎ合金からなる半田に
よってパッケージ基板上に接合されている。
【０００４】上記パッケージ基板とキャップとによって
囲まれたキャビティの内部に封止された半導体チップの
背面は、キャップの下面に半田付けされている。これ
は、半導体チップから発生した熱を半田を通じてキャッ
プに伝達するためである。
囲まれたキャビティの内部に封止された半導体チップの
背面は、キャップの下面に半田付けされている。これ
は、半導体チップから発生した熱を半田を通じてキャッ
プに伝達するためである。
【０００５】上記パッケージ基板の内層には、例えばＷ
（タングステン）からなる内部配線が形成されており、
この内部配線を通じてパッケージ基板の上面側の電極と
下面側の電極とが電気的に接続されている。パッケージ
基板の下面側の電極には、チップキャリヤを基板に実装
するためのＣＣＢバンプが接合される。
（タングステン）からなる内部配線が形成されており、
この内部配線を通じてパッケージ基板の上面側の電極と
下面側の電極とが電気的に接続されている。パッケージ
基板の下面側の電極には、チップキャリヤを基板に実装
するためのＣＣＢバンプが接合される。
【０００６】
【発明が解決しようとする課題】ところが、前述したチ
ップキャリヤは、パッケージ基板上にＣＣＢバンプを介
して実装した半導体チップの背面をキャップの下面に半
田付けするため、互いに材質の異なる半導体チップ、パ
ッケージ基板およびキャップの熱膨張係数差に起因して
ＣＣＢバンプに応力、歪が加わり易く、その結果、ＣＣ
Ｂバンプの寿命が低下し、最悪の場合にはＣＣＢバンプ
が破断することがあるという問題点を有している。
ップキャリヤは、パッケージ基板上にＣＣＢバンプを介
して実装した半導体チップの背面をキャップの下面に半
田付けするため、互いに材質の異なる半導体チップ、パ
ッケージ基板およびキャップの熱膨張係数差に起因して
ＣＣＢバンプに応力、歪が加わり易く、その結果、ＣＣ
Ｂバンプの寿命が低下し、最悪の場合にはＣＣＢバンプ
が破断することがあるという問題点を有している。
【０００７】その対策として、キャップとパッケージ基
板との接合部の半田の肉厚を数百μｍ程度まで厚くし、
この厚い半田によって前記ＣＣＢバンプに加わる熱応
力、歪を吸収、緩和しようとする提案がなされている。
板との接合部の半田の肉厚を数百μｍ程度まで厚くし、
この厚い半田によって前記ＣＣＢバンプに加わる熱応
力、歪を吸収、緩和しようとする提案がなされている。
【０００８】しかしながら、Ｐｂ／Ｓｎ合金からなる半
田は、これをいったん溶融した後冷却すると、その内部
に樹枝状結晶（デンドライト）が成長し、この樹枝状結
晶の成長方向に沿って収縮孔が形成されるという特性が
ある。そのため、キャップとパッケージ基板との接合部
の半田の肉厚を数百μｍ程度まで厚くすると、パッケー
ジ基板の主面に対して水平な方向に成長した樹枝状結晶
に沿って形成される収縮孔を通じて外部の水分がキャビ
ティの内部に浸入してしまうという問題が生ずる。
田は、これをいったん溶融した後冷却すると、その内部
に樹枝状結晶（デンドライト）が成長し、この樹枝状結
晶の成長方向に沿って収縮孔が形成されるという特性が
ある。そのため、キャップとパッケージ基板との接合部
の半田の肉厚を数百μｍ程度まで厚くすると、パッケー
ジ基板の主面に対して水平な方向に成長した樹枝状結晶
に沿って形成される収縮孔を通じて外部の水分がキャビ
ティの内部に浸入してしまうという問題が生ずる。
【０００９】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、前述したパッケージ構造
を有するチップキャリヤの信頼性、製造歩留りを向上さ
せることのできる技術を提供することにある。
れたものであり、その目的は、前述したパッケージ構造
を有するチップキャリヤの信頼性、製造歩留りを向上さ
せることのできる技術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
【００１２】本発明のチップキャリヤは、半導体チップ
をフェイスダウンボンディングしたパッケージ基板上に
キャップを半田付けして前記半導体チップを気密封止す
ると共に、前記半導体チップの背面を前記キャップの下
面に半田付けしたもので、さらに前記パッケージ基板と
キャップとの接合部に封止リングを介装したものであ
る。
をフェイスダウンボンディングしたパッケージ基板上に
キャップを半田付けして前記半導体チップを気密封止す
ると共に、前記半導体チップの背面を前記キャップの下
面に半田付けしたもので、さらに前記パッケージ基板と
キャップとの接合部に封止リングを介装したものであ
る。
【００１３】
【作用】上記した手段によれば、パッケージ基板とキャ
ップとの接合部に介装した封止リングの熱膨張率、板厚
を適当に設定することにより、半導体チップ、パッケー
ジ基板およびキャップの熱膨張係数差に起因してＣＣＢ
バンプに加わる応力、歪を低減することができるので、
ＣＣＢバンプの寿命、接続信頼性が向上する。
ップとの接合部に介装した封止リングの熱膨張率、板厚
を適当に設定することにより、半導体チップ、パッケー
ジ基板およびキャップの熱膨張係数差に起因してＣＣＢ
バンプに加わる応力、歪を低減することができるので、
ＣＣＢバンプの寿命、接続信頼性が向上する。
【００１４】また、パッケージ基板とキャップとの接合
部に封止リングを介装することにより、キャップとパッ
ケージ基板との接合部における半田の肉厚を１０μｍ程
度まで薄くすることができるので、半導体チップの気密
封止性が向上する。
部に封止リングを介装することにより、キャップとパッ
ケージ基板との接合部における半田の肉厚を１０μｍ程
度まで薄くすることができるので、半導体チップの気密
封止性が向上する。
【００１５】
【実施例】図１は、本発明の一実施例であるチップキャ
リヤの断面図である。このチップキャリヤ１は、ムライ
トなどの高熱伝導性セラミックからなるパッケージ基板
２上に半導体チップ３をフェイスダウンボンディング
し、さらにこの半導体チップ３をキャップ４で気密封止
したパッケージ構造を有している。
リヤの断面図である。このチップキャリヤ１は、ムライ
トなどの高熱伝導性セラミックからなるパッケージ基板
２上に半導体チップ３をフェイスダウンボンディング
し、さらにこの半導体チップ３をキャップ４で気密封止
したパッケージ構造を有している。
【００１６】上記キャップ４は、窒化アルミニウムなど
の高熱伝導性セラミックからなり、半田５を介してパッ
ケージ基板２上に接合されている。キャップ４とパッケ
ージ基板２との接合部における上記半田５の肉厚は、例
えば１０μｍ程度である。なお、半田５は、例えば１０
重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶融温度
＝２７５〜３００℃程度）からなる。
の高熱伝導性セラミックからなり、半田５を介してパッ
ケージ基板２上に接合されている。キャップ４とパッケ
ージ基板２との接合部における上記半田５の肉厚は、例
えば１０μｍ程度である。なお、半田５は、例えば１０
重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶融温度
＝２７５〜３００℃程度）からなる。
【００１７】上記半導体チップ３は、ＣＣＢバンプ６を
介してパッケージ基板２上に実装されている。上記ＣＣ
Ｂバンプ６は、例えば１〜４重量％程度のＳｎを含有す
るＰｂ／Ｓｎ合金（溶融温度＝３２０〜３２７℃程度）
からなり、パッケージ基板２上の電極７と電気的に接続
されている。
介してパッケージ基板２上に実装されている。上記ＣＣ
Ｂバンプ６は、例えば１〜４重量％程度のＳｎを含有す
るＰｂ／Ｓｎ合金（溶融温度＝３２０〜３２７℃程度）
からなり、パッケージ基板２上の電極７と電気的に接続
されている。
【００１８】上記電極７は、Ｗ（タングステン）のよう
な高融点金属からなり、内部配線８を通じてパッケージ
基板２の下面の電極９と電気的に接続されている。この
電極９には、チップキャリヤ１を基板に実装する際の外
部端子となるＣＣＢバンプ（図示せず）が接合される。
な高融点金属からなり、内部配線８を通じてパッケージ
基板２の下面の電極９と電気的に接続されている。この
電極９には、チップキャリヤ１を基板に実装する際の外
部端子となるＣＣＢバンプ（図示せず）が接合される。
【００１９】上記パッケージ基板２とキャップ４とによ
って囲まれたキャビティ内に封止された半導体チップ３
の背面は、前記半田５によってキャップ４の下面に接合
されている。これは、半導体チップ３から発生する熱を
半田５を通じてキャップ４に伝達するためである。
って囲まれたキャビティ内に封止された半導体チップ３
の背面は、前記半田５によってキャップ４の下面に接合
されている。これは、半導体チップ３から発生する熱を
半田５を通じてキャップ４に伝達するためである。
【００２０】また、上記半田５の濡れ性を向上させるた
め、キャップ４の内面およびパッケージ基板２の周辺部
には、メタライズ層１０が設けられている。このメタラ
イズ層１０は、例えばＴｉ、ＮｉおよびＡｕの薄膜を蒸
着法によって順次堆積した複合金属膜からなる。
め、キャップ４の内面およびパッケージ基板２の周辺部
には、メタライズ層１０が設けられている。このメタラ
イズ層１０は、例えばＴｉ、ＮｉおよびＡｕの薄膜を蒸
着法によって順次堆積した複合金属膜からなる。
【００２１】本実施例のチップキャリヤ１の特徴は、上
記パッケージ基板２とキャップ４との接合部に図２に示
すような四角枠状の封止リング１１を介装した点にあ
る。この封止リング１１は、例えば４２アロイ、コバー
ルなどの金属板をプレスにより成形したもので、その表
面には、半田５の濡れ性を向上させるためのメタライズ
層１０が必要に応じて設けられる。
記パッケージ基板２とキャップ４との接合部に図２に示
すような四角枠状の封止リング１１を介装した点にあ
る。この封止リング１１は、例えば４２アロイ、コバー
ルなどの金属板をプレスにより成形したもので、その表
面には、半田５の濡れ性を向上させるためのメタライズ
層１０が必要に応じて設けられる。
【００２２】上記封止リング１１は、半導体チップ３、
パッケージ基板２およびキャップ４の熱膨張係数差に起
因してＣＣＢバンプ６に加わる応力、歪を低減すること
を目的としている。すなわち、半導体チップ３の発熱時
におけるキャップ４の脚部および封止リング１１の縦方
向の伸びと、半導体チップ３およびＣＣＢバンプ６の縦
方向の伸びとがほぼ一致するように、封止リング１１の
材料（熱膨張率）およびその板厚を設定することによ
り、ＣＣＢバンプ６に加わる応力、歪を低減することが
できる。
パッケージ基板２およびキャップ４の熱膨張係数差に起
因してＣＣＢバンプ６に加わる応力、歪を低減すること
を目的としている。すなわち、半導体チップ３の発熱時
におけるキャップ４の脚部および封止リング１１の縦方
向の伸びと、半導体チップ３およびＣＣＢバンプ６の縦
方向の伸びとがほぼ一致するように、封止リング１１の
材料（熱膨張率）およびその板厚を設定することによ
り、ＣＣＢバンプ６に加わる応力、歪を低減することが
できる。
【００２３】また、パッケージ基板２とキャップ４との
接合部に封止リング１１を介装することにより、この接
合部の半田５の肉厚を１０μｍ程度まで薄くすることが
できる。
接合部に封止リング１１を介装することにより、この接
合部の半田５の肉厚を１０μｍ程度まで薄くすることが
できる。
【００２４】次に、図３、図４を用いて上記チップキャ
リヤ１の組立て方法の一例を説明する。
リヤ１の組立て方法の一例を説明する。
【００２５】まず、図３に示すように、半導体チップ３
の素子形成面に設けたＣＣＢバンプ６をパッケージ基板
２上の電極７の上に位置決めした後、ＣＣＢバンプ６を
加熱、溶融させて電極１０に接合する。
の素子形成面に設けたＣＣＢバンプ６をパッケージ基板
２上の電極７の上に位置決めした後、ＣＣＢバンプ６を
加熱、溶融させて電極１０に接合する。
【００２６】次に、図４に示すように、上下を逆にした
キャップ４の脚部に封止リング１１を載せると共に、内
面中央部に半田５を載せ、さらにこの半田５の上に半導
体チップ３を載せた状態で半田５を加熱、溶融する。こ
れにより、半導体チップ３の背面がキャップ４に接合さ
れると共に、溶融した半田５の一部がキャップ４の内面
に設けたメタライズ層１２の表面を伝ってキャップ４と
パッケージ基板２との隙間に流れ込み、半導体チップ３
の封止が行われる。
キャップ４の脚部に封止リング１１を載せると共に、内
面中央部に半田５を載せ、さらにこの半田５の上に半導
体チップ３を載せた状態で半田５を加熱、溶融する。こ
れにより、半導体チップ３の背面がキャップ４に接合さ
れると共に、溶融した半田５の一部がキャップ４の内面
に設けたメタライズ層１２の表面を伝ってキャップ４と
パッケージ基板２との隙間に流れ込み、半導体チップ３
の封止が行われる。
【００２７】以上のような構成からなる本実施例のチッ
プキャリヤ１によれば、下記のような効果が得られる。
プキャリヤ１によれば、下記のような効果が得られる。
【００２８】(1).パッケージ基板２とキャップ４との接
合部に封止リング１１を介装し、その熱膨張率、板厚を
適当に設定することにより、半導体チップ３、パッケー
ジ基板２およびキャップ４の熱膨張係数差に起因してＣ
ＣＢバンプ６に加わる応力、歪が低減されるので、ＣＣ
Ｂバンプ６の寿命、接続信頼性が向上する。
合部に封止リング１１を介装し、その熱膨張率、板厚を
適当に設定することにより、半導体チップ３、パッケー
ジ基板２およびキャップ４の熱膨張係数差に起因してＣ
ＣＢバンプ６に加わる応力、歪が低減されるので、ＣＣ
Ｂバンプ６の寿命、接続信頼性が向上する。
【００２９】(2).上記(1) により、キャップ４とパッケ
ージ基板２との接合部における半田５の肉厚を１０μｍ
程度まで薄くすることができる。これにより、半田５の
冷却時に生じる収縮孔を通じて外部の水分がキャビティ
の内部に浸入するのを防止することができるので、半導
体チップ３の気密封止性が向上する。
ージ基板２との接合部における半田５の肉厚を１０μｍ
程度まで薄くすることができる。これにより、半田５の
冷却時に生じる収縮孔を通じて外部の水分がキャビティ
の内部に浸入するのを防止することができるので、半導
体チップ３の気密封止性が向上する。
【００３０】(3).上記(1）、(2) により、チップキャリ
ヤ１の信頼性、製造歩留りが向上する。
ヤ１の信頼性、製造歩留りが向上する。
【００３１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３２】パッケージ基板とキャップとの接合部に封
止リングを介装した本発明によれば、例えば図５に示す
ように、キャップ４を平らなセラミック板で構成するこ
とができる。このようにすると、キャップ４の加工が簡
単になるため、その製造コストを低減することができ
る。
止リングを介装した本発明によれば、例えば図５に示す
ように、キャップ４を平らなセラミック板で構成するこ
とができる。このようにすると、キャップ４の加工が簡
単になるため、その製造コストを低減することができ
る。
【００３３】また、キャビティ内に封止する半導体チッ
プは、一個に限定されるものではなく、複数個でもよ
い。
プは、一個に限定されるものではなく、複数個でもよ
い。
【００３４】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３５】本発明によれば、ＣＣＢバンプの寿命、接
続信頼性が向上すると共に、半導体チップの気密封止性
が向上するので、チップキャリヤの信頼性、製造歩留り
が向上する。
続信頼性が向上すると共に、半導体チップの気密封止性
が向上するので、チップキャリヤの信頼性、製造歩留り
が向上する。
【図１】本発明の一実施例であるチップキャリヤの断面
図である。
図である。
【図２】封止リングの斜視図である。
【図３】チップキャリヤの組立て方法を示す断面図であ
る。
る。
【図４】チップキャリヤの組立て方法を示す断面図であ
る。
る。
【図５】本発明の他の実施例であるチップキャリヤの断
面図である。
面図である。
１ チップキャリヤ
２ パッケージ基板
３ 半導体チップ
４ キャップ
５ 半田
６ ＣＣＢバンプ
７ 電極
８ 内部配線
９ 電極
１０ メタライズ層
１１ 封止リング
Claims (3)
- 【請求項１】 半導体チップをフェイスダウンボンディ
ングしたパッケージ基板上にキャップを半田付けして前
記半導体チップを気密封止すると共に、前記半導体チッ
プの背面を前記キャップの下面に半田付けしてなるチッ
プキャリヤを備えた半導体集積回路装置であって、前記
パッケージ基板と前記キャップとの接合部に封止リング
を介装したことを特徴とする半導体集積回路装置。 - 【請求項２】 前記キャップを平板で構成したことを特
徴とする請求項１記載の半導体集積回路装置。 - 【請求項３】 パッケージ基板とキャップとの接合部の
半田の肉厚を１０μｍ程度にしたことを特徴とする請求
項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16143091A JPH0513603A (ja) | 1991-07-02 | 1991-07-02 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16143091A JPH0513603A (ja) | 1991-07-02 | 1991-07-02 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513603A true JPH0513603A (ja) | 1993-01-22 |
Family
ID=15734962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16143091A Pending JPH0513603A (ja) | 1991-07-02 | 1991-07-02 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513603A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0989981A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | チップキャリア |
| EP0797253A2 (en) * | 1996-03-19 | 1997-09-24 | Matsushita Electric Industrial Co., Ltd | Chip carrier and semiconductor device using the same |
| US6046074A (en) * | 1995-06-05 | 2000-04-04 | International Business Machines Corporation | Hermetic thin film metallized sealband for SCM and MCM-D modules |
| JP2007532002A (ja) * | 2004-03-30 | 2007-11-08 | ハネウェル・インターナショナル・インコーポレーテッド | 熱拡散器構造、集積回路、熱拡散器構造を形成する方法、および集積回路を形成する方法 |
| JP2009510396A (ja) * | 2005-09-19 | 2009-03-12 | フォームファクター， インコーポレイテッド | 個片化されたダイを検査するデバイスおよび方法 |
| JP2017520933A (ja) * | 2014-07-14 | 2017-07-27 | マイクロン テクノロジー， インク． | 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム |
-
1991
- 1991-07-02 JP JP16143091A patent/JPH0513603A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046074A (en) * | 1995-06-05 | 2000-04-04 | International Business Machines Corporation | Hermetic thin film metallized sealband for SCM and MCM-D modules |
| JPH0989981A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | チップキャリア |
| EP0797253A2 (en) * | 1996-03-19 | 1997-09-24 | Matsushita Electric Industrial Co., Ltd | Chip carrier and semiconductor device using the same |
| US5841194A (en) * | 1996-03-19 | 1998-11-24 | Matsushita Electric Industrial Co., Ltd. | Chip carrier with peripheral stiffener and semiconductor device using the same |
| EP0797253A3 (en) * | 1996-03-19 | 1999-04-14 | Matsushita Electric Industrial Co., Ltd | Chip carrier and semiconductor device using the same |
| JP2007532002A (ja) * | 2004-03-30 | 2007-11-08 | ハネウェル・インターナショナル・インコーポレーテッド | 熱拡散器構造、集積回路、熱拡散器構造を形成する方法、および集積回路を形成する方法 |
| JP2009510396A (ja) * | 2005-09-19 | 2009-03-12 | フォームファクター， インコーポレイテッド | 個片化されたダイを検査するデバイスおよび方法 |
| US8513969B2 (en) | 2005-09-19 | 2013-08-20 | Formfactor, Inc. | Apparatus and method of testing singulated dies |
| JP2017520933A (ja) * | 2014-07-14 | 2017-07-27 | マイクロン テクノロジー， インク． | 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4809135A (en) | Chip carrier and method of fabrication | |
| JPH05226487A (ja) | 半導体装置 | |
| JPH06501816A (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPH0513603A (ja) | 半導体集積回路装置 | |
| EP0525651B1 (en) | Package structure for one or more IC chips | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0513506A (ja) | 半導体集積回路装置 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH0349246A (ja) | 半導体集積回路装置 | |
| JPS59117250A (ja) | 半導体装置 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JPH0831966A (ja) | 半導体集積回路装置 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2019050478A (ja) | Ｍｅｍｓ発振器 | |
| JPH0483362A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JP2705281B2 (ja) | 半導体装置の実装構造 | |
| JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01310566A (ja) | 半導体装置 | |
| JPH03138966A (ja) | 半導体集積回路装置 | |
| JP2522165B2 (ja) | 半導体装置 | |
| JPH05190696A (ja) | 半導体集積回路装置 |