JP2019050478A - Mems発振器 - Google Patents

Mems発振器 Download PDF

Info

Publication number
JP2019050478A
JP2019050478A JP2017173022A JP2017173022A JP2019050478A JP 2019050478 A JP2019050478 A JP 2019050478A JP 2017173022 A JP2017173022 A JP 2017173022A JP 2017173022 A JP2017173022 A JP 2017173022A JP 2019050478 A JP2019050478 A JP 2019050478A
Authority
JP
Japan
Prior art keywords
mems
base
integrated circuit
chip
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017173022A
Other languages
English (en)
Inventor
雅樹 山下
Masaki Yamashita
雅樹 山下
徹 森脇
Toru Moriwaki
徹 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daishinku Corp
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Priority to JP2017173022A priority Critical patent/JP2019050478A/ja
Publication of JP2019050478A publication Critical patent/JP2019050478A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】外部応力の影響を可及的に低減したMEMS発振器を提供する。【解決手段】収納凹部5を有するベース6と、発振回路を含むICチップ3と、MEMS共振子を含むMEMS素子2と、収納凹部5の開口を閉塞するリッド7とを備え、ICチップ3及びMEMS素子2が収納された収納凹部5が、リッド7によって気密に封止され、少なくともMEMS素子2は、その外周面が収納凹部5とリッド7との接合によって形成される空間S内に露出している。【選択図】図1

Description

本発明は、MEMS共振子を備えたMEMS発振器に関する。
近年、MEMS(Micro Electro-Mechanical Systems:微小電気機械システム)技術を用いたMEMSデバイスの開発が広く行われている。MEMS技術とは、シリコンなどの半導体製造プロセス等における技術を応用して種々の機械要素の小型化を実現する技術であり、マイクロマシンと呼ばれる場合もある。
このようなMEMS技術を用いて製造されるMEMSデバイスとして、例えば、特許文献1には、MEMS技術を用いて製作されたセンサチップと、ICチップとを樹脂でパッケージしたデバイスが開示されている。この特許文献1では、その図4に記載されているように、センサチップがフリップチップボンディングされたICチップを、リードフレームに組み付け、センサチップ及びICチップの全体を樹脂モールドしている。
特表2005−528995号公報
上記特許文献1のMEMSデバイスでは、MEMS技術を用いて製作されたMEMS素子であるセンサチップは、ICチップと共に完全に樹脂で覆われているために、温度変化による樹脂の膨張と収縮によって生じる応力と、センサチップの材料である単結晶シリコンと樹脂との線膨張係数の差異により発生する応力とがセンサチップに加わることになり、特に高精度が要求されるアプリケーションではこれらの応力の影響を無視できなくなる。
特に、MEMS素子が、MEMS発振器を構成するMEMS共振子(MEMSレゾネータ)である場合には、これらの応力が、例えばMEMS共振子に歪みを生じさせ、発振振周波数が温度に対して変化する、いわゆる周波数温度特性の本来の特性からの変動や、温度に対する周波数ヒステリシス特性が悪化する等の現象が生じてしまう。
また、MEMS発振器が実装される回路基板からの外部応力の影響もある。
本発明は、上記のような点に鑑みて為されたものであって、外部応力の影響を可及的に低減したMEMS発振器を提供することを目的とする。
本発明では、上記目的を達成するために、次のように構成している。
すなわち、本発明のMEMS発振器は、収納凹部を有するベースと、発振回路を含む集積回路素子と、MEMS共振子を含むMEMS素子と、前記収納凹部の開口を閉塞する蓋体とを備え、前記集積回路素子及び前記MEMS素子が収納された前記収納凹部が、前記蓋体によって気密に封止され、少なくとも前記MEMS素子は、その外周面が前記収納凹部と前記蓋体との接合によって形成される空間内に露出している。
本発明のMEMS発振器によれば、MEMS共振子を含むMEMS素子の外周面は、ベースの収納凹部と蓋体との接合によって形成される空間内に露出しているので、MEMS素子の外周面が樹脂で覆われて、空間内に露出していない上記特許文献1のように樹脂の膨張、収縮による応力を受けることがない。これによって、MEMS素子が周囲の樹脂の応力を受けて歪むといったことがなく、MEMS発振器の周波数温度特性の変動や、温度に対する周波数ヒステリシス特性を改善することができる。
前記MEMS素子は、前記集積回路素子が介在した状態で前記ベースの前記収納凹部内に接合されているのが好ましい。
上記構成によれば、MEMS素子とベースの収納凹部との間には、集積回路素子が介在することになり、ベースからMEMS素子へ作用する応力が、集積回路素子の存在によって、低減されることになる。
前記MEMS素子の外周面のうち、少なくとも前記集積回路素子との接合面以外の面が、前記収納凹部と前記蓋体との接合によって形成される空間内に露出しているのが好ましい。
上記構成によれば、MEMS素子の外周面のうち、少なくとも集積回路素子との接合面以外の面が、空間内に露出しているので、MEMS素子の接合面以外の外周面が完全に樹脂で覆われて、空間内に露出していない上記特許文献1のように樹脂の膨張、収縮による応力を受けることがない。
前記ベースは、硬度が高く耐熱性及び耐腐食性等に優れたセラミック材料からなるのが好ましい。
前記ベースの前記収納凹部の内周壁には、前記収納凹部の底面よりも高い段部が形成されているのが好ましい。
上記構成によれば、ベースに段部が形成されているので、ベースの厚みが増して剛性が高まることになる。これによって、当該MEMS発振器が実装される回路基板等の外部からの応力を低減することができ、ベースの収納凹部に収納されているMEMS素子に作用する応力を低減することができる。
前記ベースの電極が、前記段部に設けられているのが好ましい。
上記構成によれば、ベースの段部の電極と集積回路素子の電極と、をワイヤーボンディングしたり、フリップチップ接続することができる。
前記MEMS素子は、その能動面が前記集積回路素子の能動面に対向するように、前記集積回路素子に接合されているのが好ましい。
上記構成によれば、MEMS素子を、集積回路素子に最短経路でフリップチップ接続することができるため、電磁誘導による外部からの影響を受け難くすることができる。
前記集積回路素子の前記能動面とは反対側の非能動面が、接着剤を介して前記収納凹部の底面に接合されているのが好ましい。
前記集積回路素子の前記能動面の電極と前記ベースの電極とが、ワイヤーボンディングによって電気的に接続されているのが好ましい。
上記構成によれば、ベースの収納凹部の底面に、非能動面が接合された集積回路素子の能動面に、MEMS素子を接合することができるので、ベースとMEMS素子との間に、集積回路素子が介在することになる。これによって、MEMS素子を直接ベースに接合する構成に比べて、ベースからMEMS素子に作用する応力を低減することができる。また、接着剤として、樹脂系の接着剤を使用することによって、ベースから集積回路素子に作用する応力を緩和することができ、したがって、集積回路素子に搭載されたMEMS素子に作用する応力を緩和することができる。
前記集積回路素子の前記能動面の電極と前記ベースの電極とが、金属バンプを介して接合されており、前記MEMS素子は、その能動面とは反対側の非能動面が前記収納凹部の底面から離間した状態で前記底面に対向しているのが好ましい。
上記構成によれば、集積回路素子の能動面に接続されるMEMS素子の非能動面は、収納凹部の底面から離間しているので、MEMS素子の非能動面は、空間内に露出することになる。このような構成により、MEMS素子の接合面以外の外周面が完全に樹脂で覆われて、空間内に露出していない上記特許文献1のように樹脂の膨張、収縮による応力を受けることがない。
前記集積回路素子の前記能動面の電極と前記MEMS素子の前記能動面の電極とが、金属バンプを介して接合されているのが好ましい。
前記金属バンプはAuバンプが好ましく、前記集積回路素子の前記能動面の電極と前記MEMS素子の前記能動面の電極の各々の表面に、金バンプに対する拡散防止膜であるNi等を形成することによって長期信頼性に優れた接続が可能となる。
本発明によれば、MEMS共振子を含むMEMS素子の外周面は、ベースの収納凹部と蓋体との接合によって形成される空間内に露出しているので、MEMS素子の外周面が樹脂で完全に覆われて、空間内に露出していない上記特許文献1のように樹脂の温度変化などによる膨張、収縮による応力を受けることがない。これによって、MEMS素子が周囲の樹脂の応力を受けて歪むといったことがなく、MEMS発振器の周波数温度特性の変動や、温度に対する周波数ヒステリシス特性を改善することができる。
図1は本発明の一実施形態に係るMEMS発振器の断面図である。 図2は図1のMEMS発振器のリッドを外した状態の平面図である。 図3は本発明の他の実施形態に係るMEMS発振器の断面図である。 図4は図3のMEMS発振器のリッドを外した状態の平面図である。 図5はICチップが搭載される前の図4に対応する平面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
(実施形態1)
図1は、本発明の一実施形態に係るMEMS発振器の断面図であり、図2は、図1のMEMS発振器のリッドを外した状態の平面図である。
この実施形態のMEMS発振器1は、MEMS共振子(MEMSレゾネータ)を含むMEMS素子2と、発振回路を含む集積回路素子としてのICチップ3と、これらを収納して気密に封止するパッケージ4とを備えている。
パッケージ4は、上部が開口した収納凹部5を有し、MEMS素子2及びICチップ3を収納保持するベース6と、ベース6の上部開口を閉塞して、収納凹部5を気密封止する蓋体としてのリッド7とを備えている。
ベース6は、平面視略矩形であり、アルミナ等のセラミック材料からなり、セラミックグリーンシートを積層して上部が開口した凹状に一体焼成して構成されている。
ベース6の収納凹部5は、平面視略矩形であり、ベース6の長辺方向(図1,図2の左右方向)の両端の内周壁に、収納凹部5の底面5aよりも高い段部5b,5cが、ベース6の短辺方向(図1の上下方向)に沿ってそれぞれ設けられている。各段部5b,5cの底面5aからの高さは略等しく、各段部5b,5cの上面には、ICチップ3接続用の導体配線パターンからなる複数の接続電極9b,9cがそれぞれ形成されている。
このようにベース6の収納凹部5の内周壁には、底面5aより高い段部5b,5cが形成されてベース6が厚くなっているので、段部が形成されていない構成に比べて、ベース6の剛性が高まる。これによって、当該MEMS発振器1が実装される回路基板からの外部応力を低減することができ、ベース6の収納凹部5に収納されているICチップ3及びMEMS素子2への外部応力を低減することができる。
ICチップ3は、例えば、特定用途向け集積回路(ASIC)であり、MEMS素子2と共に、発振回路を構成する。このICチップ3には、必要に応じてPLL回路や温度補償回路等が内蔵される。このICチップ3は、平面視矩形である。ICチップ3は、その能動面(上面)とは反対側の非能動面(下面)が、ベース6の収納凹部5の底面5aに、樹脂系の導電性接着剤10によって接合されている。この樹脂系の導電性接着剤としては、例えば、ポリイミド系、エポキシ系、あるいは、シリコン系の導電性接着剤などを使用することができる。
ベース6の収納凹部5の底面には、ベタのグランド配線パターン(図示せず)が形成されており、ICチップ3の裏面を、導電性接着剤10を介してグランド配線パターンに接続し、ICチップ3の裏面の電位をグランド電位に固定している。
ICチップ3の能動面には、その周縁部に、ベース6の上記接続電極9b,9cにそれぞれ接続される複数の電極パッド11b,11cが形成されている。また、ICチップ3の能動面の中央側には、MEMS素子2を搭載するための図示しない電極パッドが形成されている。
ICチップ3の各電極パッド11b,11cは、ベース6の段部5b,5c上に形成された対応する接続電極9b,9cにボンディングワイヤー12b,12cによってそれぞれ電気的に接続されている。ボンディングワイヤー12b,12cの素材としては、信頼性の観点からAuが好ましいが、Cuなどであってもよい。
MEMS素子2は、上記のMEMS技術を用いて製作された素子であり、Si共振子を含んでおり、可動部分が気密封止されている。この実施形態のMEMS素子2は、酸化膜上にシリコン単結晶層を形成した構造のシリコンウェーハであるSOI(Silicon on Insulator)ウェーハを用いて製作されたものである。
このMEMS素子2は、ICチップ3の外形より小さく、その能動面がICチップ3の能動面に対向するように、ICチップ3に接合されている。すなわち、MEMS素子2は、その能動面の電極パッドとICチップ3の接続パッドとが、金属バンプであるAuバンプ13によってフリップチップ接続されている。金属バンプは、Auバンプに限らず、半田バンプなどであってもよい。
MEMS素子2とICチップ3との間の隙間には、機械的接合強度を向上させるために封止樹脂としてのアンダーフィル樹脂を充填してもよい。
ベース6の接続電極9b,9cは、ベース6の内部に形成された図示しない導体配線パターンによって、ベースの下面に形成された外部接続端子(図示せず)に接続されている。
リッド7は、例えばコバールなどの金属からなり、矩形の平板となっている。
このリッド7は、コバールなどからなる封止材としての矩形環状のシールリング8によって、ベース6の開口の周縁部にシーム溶接などで接合され、パッケージ4の内部に気密な空間Sが形成される。この接合は、窒素ガス等の不活性ガス雰囲気中または真空雰囲気中で行われ、パッケージ4の内部の空間Sは、窒素ガス等の不活性ガスが封入または真空とされる。このようにシールリング8を備えているので、シールリングのない構成に比べて、パッケージ4が変形しにくいものとなる。
なお、リッド7には、上記した金属以外に、セラミックス、樹脂、あるいはガラスなどを用いることができ、例えばガラス製のリッドを用いた場合には、低融点ガラスを接合材として用いるなど、リッドの材料に応じて適宜に接合材を選定し、ベース6とリッド7との接合を行うことができる。
この実施形態によれば、MEMS素子2の外周面、具体的には、MEMS素子2の能動面以外の外周面は、ベース6の収納凹部5とリッド7との接合によって形成される空間S内に露出している。
このようにMEMS素子2の外周面が、空間S内に露出しているので、MEMS素子の外周面を完全に樹脂で封止して、空間に露出していない上記特許文献1のように、温度変化などによる樹脂の膨張、収縮による応力をMEMS素子2が受けることがない。これによって、MEMS素子2が、周囲の樹脂の応力によって歪むといった事態を回避することができ、MEMS発振器1の周波数温度特性の変動や、温度に対する周波数ヒステリシス特性を改善することができる。
しかも、MEMS素子2は、ベース6の収納凹部5に固着されたICチップ3上に搭載される、すなわち、MEMS素子2は、ICチップ3が介在した状態でベース6の収納凹部5内に接合されているので、MEMS素子2とベース6との間には、ICチップ3が介在することになる。これによって、MEMS素子2をベース6に直接接合するのに比べて、MEMS素子2に作用するベース6の応力を一層低減することができ、MEMS素子2の特性変動を低減することができる。
更に、ICチップ3は、樹脂製の導電性接着剤10によって、ベース6の収納凹部5の底面5aに接合されるので、ベース6からの応力を緩和することができ、ICチップ3に接合されたMEMS素子2に作用する応力を低減することができる。
また、この実施形態では、MEMS素子2のみならず、ICチップ3の外周も空間S内に露出しているので、ICチップの外周面を完全に樹脂で封止して、空間に露出していない上記特許文献1のように温度変化などによる樹脂の膨張、収縮による応力をICチップ3が受けることがない。
MEMS技術を用いて製作されたMEMS素子2は、非常に小さいので、MEMS発振器1の小型化を図ることができる。
(実施形態2)
図3は、本発明の他の実施形態のMEMS発振器11の断面図であり、図4は、図3のMEMS発振器11のリッド7を外した状態の平面図であり、上述の実施形態に対応する部分には、対応する参照符号を付す。
この実施形態のMEMS発振器11は、ICチップ31を、ベース61の複数の接続電極91に、ワイヤーボンディングによって接続するのではなく、フリップチップによって接続するようにしている。
パッケージ41を構成するベース61は、MEMS素子2及びICチップ31を収納する収納凹部51を有している。この収納凹部51には、その平面視略矩形の内周壁の全周に、収納凹部51の底面51aよりも高い段部51bが設けられている。図5は、MEMS素子2が接合されたICチップ31が、搭載される前のベース61の平面図である。この図5に示されるように、段部51bは、MEMS素子2に対応した比較的狭い矩形の領域を囲むように形成されている。すなわち、段部51bと収納凹部51の底面51aによって、MEMS素子2を収納する空間が区画されている。この段部51bの上面には、導体配線パターンからなる複数の接続電極91がそれぞれ形成されている。
ICチップ31は、その能動面の周縁部の電極パッドが、ベース61の段部51b上の接続電極91に、金属バンプであるAuバンプ15によってフリップチップ接続されている。金属バンプは、Auバンプに限らず、半田バンプなどであってもよい。
MEMS素子2は、上記実施形態と同様に、その能動面がICチップ31の能動面に対向するように、ICチップ31に接合されている。すなわち、MEMS素子2は、その能動面の電極パッドとICチップ31の接続パッドとが、金属バンプであるAuバンプ13によってフリップチップ接続されている。
MEMS素子2とICチップ31との間の隙間には、封止樹脂としてのアンダーフィル樹脂を充填してもよい。
ICチップ31の周縁部の電極パッドが、ベース61の段部51b上の接続電極91にフリップチップ接続された状態では、ICチップ31の中央寄りに接合されたMEMS素子2は、ベース61の収納凹部51の底面51aと段部51bとによって区画された空間内に位置する。このとき、MEMS素子2の能動面とは反対側の非能動面が、ベース61の収納凹部51の底面51aから離間した状態で、底面51aに対向している。
その他の構成は、上記実施形態と同様である。
この実施形態によれば、MEMS素子2の能動面以外の外周面は、ベース61の収納凹部51とリッド7との接合によって形成される空間S1、具体的には、ベース61の段部51bと収納凹部51の底面51aとによって区画される空間S1内に露出しているので、MEMS素子の外周面を完全に樹脂で封止して、空間に露出していない上記特許文献1のように温度変化などによる樹脂の膨張、収縮による応力をMEMS素子2が受けることがない。これによって、MEMS素子2が、周囲の樹脂の応力によって歪むのを防止することができ、MEMS発振器1の周波数温度特性の変動や、温度に対する周波数ヒステリシス特性を改善することができる。
また、この実施形態では、収納凹部51の底面51aよりも高い段部51bの形成領域が広い、すなわち、ベース61が厚く形成されている領域が広いので、ベース61の剛性が一層高まり、当該MEMS発振器11が実装される回路基板からの外部応力を低減することができる。これによって、ベース61の収納凹部51に収納されているICチップ3及びMEMS素子2への外部応力を低減することができる。
この実施形態においても、MEMS素子2は、ICチップ31が介在した状態でベース61の収納凹部51内に接合されている、すなわち、MEMS素子2はICチップ31に接合され、このICチップ31が、ベース61に接合されている。これによって、MEMS素子2とベース61との間には、ICチップ31が介在することになり、MEMS素子2をベース61に直接接合するのに比べて、MEMS素子2に作用するベース61の応力を一層低減することができる。
上記実施形態では、ICチップ3の全面をベース6の収納凹部5の底面5aに接合したが、この実施形態では、ICチップ31の電極パッドを、ベース61の接続電極91にAuバンプ15によってフリップチップ接続するので、ベース61からICチップ31へ作用する応力を低減することができる。これによって、MEMS素子2に伝わる応力を低減することができ、MEMS発振器1の周波数温度特性の変動や、周波数ヒステリシス特性を改善することができる。
上記各実施形態では、段部5b,5c,51bは1段設けたが、複数段設けてもよい。
1,11 MEMS発振器
2 MEMS素子
3,31 ICチップ(集積回路素子)
4,41 パッケージ
5,51 収納凹部
6,61 ベース
7 リッド(蓋体)

Claims (11)

  1. 収納凹部を有するベースと、
    発振回路を含む集積回路素子と、
    MEMS共振子を含むMEMS素子と、
    前記収納凹部の開口を閉塞する蓋体とを備え、
    前記集積回路素子及び前記MEMS素子が収納された前記収納凹部が、前記蓋体によって気密に封止され、
    少なくとも前記MEMS素子は、その外周面が前記収納凹部と前記蓋体との接合によって形成される空間内に露出している、
    ことを特徴するMEMS発振器。
  2. 前記MEMS素子は、前記集積回路素子が介在した状態で前記ベースの前記収納凹部内に接合されている、
    請求項1に記載のMEMS発振器。
  3. 前記MEMS素子の外周面のうち、少なくとも前記集積回路素子との接合面以外の面が、前記収納凹部と前記蓋体との接合によって形成される空間内に露出している、
    請求項2に記載のMEMS発振器。
  4. 前記ベースが、セラミック材料からなる、
    請求項1ないし3のいずれかに記載のMEMS発振器。
  5. 前記ベースの前記収納凹部の内周壁には、前記収納凹部の底面よりも高い段部が形成されている、
    請求項1ないし4のいずれかに記載のMEMS発振器。
  6. 前記ベースの電極が、前記段部に設けられている、
    請求項5に記載のMEMS発振器。
  7. 前記MEMS素子は、その能動面が前記集積回路素子の能動面に対向するように、前記集積回路素子に接合されている、
    請求項1ないし6のいずれかに記載のMEMS発振器。
  8. 前記集積回路素子の前記能動面とは反対側の非能動面が、接着剤を介して前記収納凹部の底面に接合されている、
    請求項7に記載のMEMS発振器。
  9. 前記集積回路素子の前記能動面の電極と前記ベースの電極とが、ワイヤーボンディングによって電気的に接続されている、
    請求項8に記載のMEMS発振器。
  10. 前記集積回路素子の前記能動面の電極と前記ベースの電極とが、金属バンプを介して接合されており、
    前記MEMS素子は、その能動面とは反対側の非能動面が前記収納凹部の底面から離間した状態で前記底面に対向している、
    請求項7に記載のMEMS発振器。
  11. 前記集積回路素子の前記能動面の電極と前記MEMS素子の前記能動面の電極とが、金属バンプを介して接合されている、
    請求項7ないし10のいずれかに記載のMEMS発振器。
JP2017173022A 2017-09-08 2017-09-08 Mems発振器 Pending JP2019050478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017173022A JP2019050478A (ja) 2017-09-08 2017-09-08 Mems発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017173022A JP2019050478A (ja) 2017-09-08 2017-09-08 Mems発振器

Publications (1)

Publication Number Publication Date
JP2019050478A true JP2019050478A (ja) 2019-03-28

Family

ID=65905890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017173022A Pending JP2019050478A (ja) 2017-09-08 2017-09-08 Mems発振器

Country Status (1)

Country Link
JP (1) JP2019050478A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021078039A (ja) * 2019-11-12 2021-05-20 株式会社大真空 発振装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722896A (ja) * 1993-06-29 1995-01-24 Kokusai Electric Co Ltd 弾性表面波発生装置及びその組立方法
JP2010199148A (ja) * 2009-02-23 2010-09-09 Fujikura Ltd 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器
JP2015188187A (ja) * 2014-03-27 2015-10-29 セイコーエプソン株式会社 振動デバイスの周波数調整方法、および振動デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722896A (ja) * 1993-06-29 1995-01-24 Kokusai Electric Co Ltd 弾性表面波発生装置及びその組立方法
JP2010199148A (ja) * 2009-02-23 2010-09-09 Fujikura Ltd 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器
JP2015188187A (ja) * 2014-03-27 2015-10-29 セイコーエプソン株式会社 振動デバイスの周波数調整方法、および振動デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021078039A (ja) * 2019-11-12 2021-05-20 株式会社大真空 発振装置

Similar Documents

Publication Publication Date Title
US20070040281A1 (en) Semiconductor device and method of producing the same
JP5078512B2 (ja) 水晶デバイス
JP2019068462A (ja) 圧電振動デバイス
JP2008131549A (ja) 水晶振動デバイス
JPWO2020122179A1 (ja) 圧電振動デバイス
WO2022025227A1 (ja) 恒温槽型圧電発振器
JP2018032896A (ja) トランスデューサ装置およびその製造方法
JP2020120195A (ja) Mems発振器
US9437584B2 (en) Electronic apparatus
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP2019050478A (ja) Mems発振器
JP2005262382A (ja) 電子装置およびその製造方法
JPWO2020137830A1 (ja) 圧電振動デバイス
JP6863215B2 (ja) Mems発振器
JP6919502B2 (ja) Mems発振器
JP2019129437A (ja) Mems発振器
JP2015046552A (ja) 電子装置、多数個取り枠体および多数個取り電子装置
KR20060115531A (ko) 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법
JP2019118013A (ja) Mems発振器
JP2020104229A (ja) Memsデバイス
WO2021009970A1 (ja) 半導体モジュール
JP5468240B2 (ja) 表面実装用とした温度補償水晶発振器
TWI660466B (zh) 封裝結構及其製法
JPH0513603A (ja) 半導体集積回路装置
JP5716594B2 (ja) 圧電振動デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200728