TWI660466B - 封裝結構及其製法 - Google Patents

封裝結構及其製法 Download PDF

Info

Publication number
TWI660466B
TWI660466B TW106113928A TW106113928A TWI660466B TW I660466 B TWI660466 B TW I660466B TW 106113928 A TW106113928 A TW 106113928A TW 106113928 A TW106113928 A TW 106113928A TW I660466 B TWI660466 B TW I660466B
Authority
TW
Taiwan
Prior art keywords
lead frame
item
recess
electronic component
scope
Prior art date
Application number
TW106113928A
Other languages
English (en)
Other versions
TW201839921A (zh
Inventor
邱志賢
黃承文
鍾興隆
陳嘉揚
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106113928A priority Critical patent/TWI660466B/zh
Priority to CN201710329516.4A priority patent/CN108807657B/zh
Publication of TW201839921A publication Critical patent/TW201839921A/zh
Application granted granted Critical
Publication of TWI660466B publication Critical patent/TWI660466B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/02—Forming enclosures or casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

一種封裝結構及其製法，係設置電子元件於一導線架之凹部上方並電性連接該導線架，再形成封裝層於該導線架上以包覆該電子元件，且該封裝層未形成於該凹部中，以於該電子元件與凹部之間形成空腔，俾供作該電子元件的作動空間。

Description

封裝結構及其製法
本發明係有關一種封裝結構，尤指一種具有感測器之封裝結構。
隨著近年來行動通訊裝置之發展，對於效能之增進、元件尺寸的縮小外，亦已發展出諸如具有低雜訊特性之晶片，以透過在射頻(Radio frequency，簡稱RF)層面上設置表面聲波(Surface acoustic wave)濾波器或體聲波(Bulk acoustic wave)濾波器達到半導體元件之平衡。
表面聲波濾波器可提供較佳的頻率響應在通帶與截止帶上，隨著行動通訊系統與頻帶愈來愈多，對於表面聲波濾波器的需求也越來越多，其中，表面聲波濾波器在作動上需要一空間，供壓電材料作動藉此可將電磁信號轉換成聲波信號。
如第1圖所示，習知整合有表面聲波濾波器之封裝結構1係將一已完成封裝的表面聲波濾波器11與其它如特殊應用積體電路(Application-specific integrated circuit，簡稱ASIC)之晶片12結合至一封裝基板10上並藉由銲錫凸 塊14電性連接該封裝基板10之線路102，再以封裝膠體15包覆該晶片12，並以屏蔽體16遮蓋該表面聲波濾波器11與晶片12，其中，該封裝基板10具有一對應該表面聲波濾波器11之聲孔100，以作為外界與該表面聲波濾波器11之間傳輸聲波之路徑。
惟，習知封裝結構1於封裝後的厚度T極厚，且其製作成本過高。
因此，如何克服上述習知技術的種種問題，實為業界迫切待開發之方向。
鑒於上述習知技術之缺失，本發明提供一種封裝結構，係包括：導線架，其表面形成有至少一凹部；電子元件，係設於該導線架之凹部上方並電性連接該導線架；以及封裝層，係形成於該導線架上以包覆該電子元件，且未形成於該凹部中，以於該電子元件與凹部之間形成空腔。
本發明復提供一種封裝結構之製法，係包括：提供一表面形成有至少一凹部之導線架；設置電子元件於該導線架之凹部上方並電性連接該導線架；以及形成封裝層於該導線架上以包覆該電子元件，且該封裝層未形成於該凹部中，以於該電子元件與凹部之間形成空腔。
前述之封裝結構及其製法中，該導線架於該凹部處之厚度係小於該導線架於其它處之厚度。
前述之封裝結構及其製法中，該導線架具有相對之第一表面與第二表面，且該凹部係形成於該第一表面上。例 如，該導線架復形成有連通該第一與第二表面之複數穿孔，且該穿孔中可選擇性形成有絕緣部。或者，該導線架對應該凹部處形成有一連通該第二表面與該空腔之開口。
前述之封裝結構及其製法中，該電子元件係為聲波濾波器或微機電系統元件。
前述之封裝結構及其製法中，該電子元件係具有對應該凹部之作用區。例如，該電子元件之作用區上形成有壓電材料。進一步，該凹部之寬度係大於該作用區之寬度但小於該電子元件之寬度。
前述之封裝結構及其製法中，復包括形成於該導線架與該電子元件之間且圍繞該凹部的阻擋件，且該電子元件藉由導電元件結合至該導線架上。例如，該阻擋件係設於該導電元件之內側或外側；或者，該阻擋件係包覆該導電元件；亦或，該封裝層復包覆該導電元件。
由上可知，本發明之封裝結構及其製法，主要藉由該導線架形成有凹部，且將電子元件設於該凹部上，使該凹部與該電子元件之間形成空腔，以作為該電子元件的作動空間，故相較於習知封裝結構採用封裝基板之封裝方式，本發明採用導線架作為聲波濾波器的封裝承載件，能減少一次封裝製程，因而能節省製作成本，且本發明之封裝結構於封裝後的厚度較薄。
1,2‧‧‧封裝結構
10‧‧‧封裝基板
100‧‧‧聲孔
102‧‧‧線路
11‧‧‧表面聲波濾波器
12‧‧‧晶片
14‧‧‧銲錫凸塊
15‧‧‧封裝膠體
16‧‧‧屏蔽體
20‧‧‧導線架
20a‧‧‧第一表面
20b‧‧‧第二表面
200‧‧‧凹部
201‧‧‧穿孔
202‧‧‧作用部
203‧‧‧絕緣部
204‧‧‧導腳
21,31‧‧‧第一電子元件
21a‧‧‧第一側
21b‧‧‧第二側
210‧‧‧壓電材料
22‧‧‧第二電子元件
23,23’,33‧‧‧阻擋件
24,44‧‧‧導電元件
25‧‧‧封裝層
25a‧‧‧上表面
300‧‧‧開口
A,B‧‧‧作用區
d,r,t‧‧‧寬度
T,T’,h,H‧‧‧厚度
S,S’,S”‧‧‧空腔
第1圖係為習知封裝結構之剖面示意圖；第2A至2D圖係為本發明之封裝結構之製法之剖面示 意圖；第3A至3C圖係為對應第2D圖之其它不同實施例之剖面示意圖；以及第4圖係為對應第2D圖之另一實施例之剖面示意圖。
以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。本說明書中所引用之如「上」、「第一」、「第二」及、「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係顯示本發明之封裝結構2之製法之示意圖。
如第2A圖所示，提供一導線架(lead frame)20，其具有相對之第一表面20a與第二表面20b，且該第一表面20a形成有至少一凹部200。
於本實施例中，該導線架20於該凹部200處之厚度h係小於該導線架20於其它處之厚度H。
再者，該導線架20之製作係於金屬板上利用蝕刻方式或其它方式形成該凹部200，且形成複數連通該第一表面20a與第二表面20b之穿孔201，以令該金屬板成為導線架20，並令該導線架20定義出至少一作用部202與複數導腳204以構成金屬線路，其中，該凹部200係位於該作用部202。
又，於該些穿孔201中可形成有介電材，使該導線架20包含複數位於金屬線路(即該作用部202與該些導腳204)之間的絕緣部203。例如，該導線架20之絕緣部203之表面係齊平該導線架20之第一表面20a與第二表面20b。
如第2B圖所示，形成一阻擋件23於該導線架20之第一表面20a上。
於本實施例中，該阻擋件23係未形成於該凹部200中，例如，位於該凹部200邊緣，且該阻擋件23係接觸該導線架20之金屬材(如該作用部202)而未接觸該絕緣部203。
再者，該阻擋件23係為導體(如錫膏)、或非導體，如聚醯亞胺(polyimide，簡稱PI)。
如第2C圖所示，接置第一電子元件21於該阻擋件23 上，且設置第二電子元件22於該導線架20之第一表面20a(導腳204)上。
於本實施例中，該第一電子元件21係為主動元件，例如半導體晶片，且該第一電子元件21係藉由複數如銲料凸塊之導電元件24以覆晶方式電性連接該導線架20之導腳204。例如，該第一電子元件21係為聲波濾波器，如體聲波(Bulk Acoustic Wave，簡稱BAW)濾波器，其具有相對之第一側21a與第二側21b，使該些導電元件24結合至該第一側21a上，且該第一側21a係定義有對應該凹部200之作用區A，其上形成有壓電材料210，以當該壓電材料210通電時造成震盪，可將電磁訊號轉換成聲波訊號。具體地，該阻擋件23與該些導電元件24係位於該作用區A外圍，且該凹部200之寬度r係大於該作用區A之寬度t但小於該第一電子元件21之寬度d。
再者，該第一電子元件21亦可藉由複數如銲線之導電元件44以打線方式電性連接該導線架20，如第4圖所示。具體地，該導電元件44係結合該第一電子元件21之第二側21b與該導線架20之導腳204。
又，該第二電子元件22係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。具體地，該第二電子元件22係藉由覆晶、打線或其它方式電性連接該導線架20之導腳204。
如第2D圖所示，形成一封裝層25於該導線架20之 第一表面20a上，以令該封裝層25包覆該第一電子元件21、第二電子元件22與該些導電元件24，同時利用該阻擋件23之設計止擋該封裝材流入凹部200中，因而該封裝層25未形成於該凹部200中及該作用區A上，致使該第一電子元件21與該凹部200之間形成一空腔S。
於本實施例中，該封裝層25係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)之封裝膠體或封裝材(molding compound)，其可用壓合(lamination)或模壓(molding)之方式形成於該導線架20之第一表面20a上。
再者，可依需求移除該封裝層25之上表面25a之部分材質，以令該第一電子元件21及/或第二電子元件22外露於該封裝層25之上表面25a。
又，如第3A圖所示，於另一實施例中，於該導線架20之凹部200上可形成至少一連通該第二表面20b與空腔S之開口300，此時，位於該凹部200上方之第一電子元件31係微機電系統(MEMS)元件，且該開口300係用於提供空氣流動，如聲孔，以作為外界與該第一電子元件31之作用區B之間傳輸聲波之路徑。
另外，該阻擋件23可設於該導電元件24之內側，如第2C圖所示；或者，如第3B圖所示，該阻擋件23’可設於該導電元件24之外側，如設於該導線架20之導腳204上，以增加該空腔S’之範圍；亦或，如第3C圖所示，該阻擋件33可設於該導腳204上且包覆該導電元件24，以 形成較大的聲波或氣流之作動空間(即該空腔S”)，故可理解地，於製程上，係先形成該導電元件24，再形成該阻擋件33。
本發明之製法中，係藉由該導線架20形成有凹部200，使該凹部200對應該第一電子元件21,31的作用區A,B，以令該空腔S,S’,S”作為該第一電子元件21,31的作動空間，故相較於習知封裝結構採用封裝基板之封裝方式，本發明之製法採用導線架20作為聲波濾波器的封裝承載件，能減少一次封裝製程，因而能節省製作成本，且該封裝結構2於封裝後的厚度T’較薄(即T’<T)。
再者，藉由該阻擋件23,23’,33之設計，可確保該空腔S,S’,S”之形成，且能依需求調整該空腔S,S’,S”之範圍(例如S<S’<S”)。
本發明提供一種封裝結構2，係包括：一具有凹部200之導線架20、一第一電子元件21,31、至少一阻擋件23,23’,33以及一封裝層25。
所述之導線架20係具有相對之第一表面20a與第二表面20b，且該凹部200係形成於該第一表面20a上。
所述之第一電子元件21,31係設於該導線架20之凹部200上方並電性連接該導線架20。
所述之阻擋件23,23’,33係形成於該導線架20與該第一電子元件21,31之間且圍繞該凹部200。
所述之封裝層25係形成於該導線架20上以包覆該第一電子元件21,31而未形成於該凹部200中，以於該第一 電子元件21,31與該凹部200之間形成一空腔S,S’,S”。
於一實施例中，該導線架20於該凹部200處之厚度h係小於該導線架20於其它處之厚度H。
於一實施例中，該導線架20具有複數連通該第一表面20a與第二表面20b之穿孔201。進一步，該穿孔201中形成有絕緣部203。
於一實施例中，該凹部200上形成有至少一連通該第二表面20b與該空腔S之開口300。
於一實施例中，該第一電子元件21,31係為聲波濾波器或微機電系統元件。
於一實施例中，該第一電子元件21,31係具有對應該凹部200之作用區A,B。例如，該第一電子元件21之作用區A上形成有壓電材料210。進一步，該凹部200之寬度r係大於該作用區A,B之寬度t但小於該第一電子元件21,31之寬度d。
於一實施例中，該第一電子元件21係藉由複數導電元件24結合至該導線架20上，且該阻擋件23,23’係設於該些導電元件24之內側或外側，並當該阻擋件23設於該些導電元件24之內側時，該封裝層25會包覆該些導電元件24；或者，該阻擋件33包覆該些導電元件24。
綜上所述，本發明之封裝結構及其製法中，藉由具有凹部之導線架之設計，以令該凹部與第一電子元件間形成有空腔作為該第一電子元件的作動空間，故相較於習知技術，本發明之製法能減少一次封裝製程，因而能節省製作 成本，且本發明之封裝結構於封裝後的厚度較薄。
上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (28)

  1. 一種封裝結構，係包括：導線架，其表面形成有至少一凹部；電子元件，係設於該導線架之凹部上方並電性連接該導線架；阻擋件，係形成於該導線架與該電子元件之間且圍繞該凹部；以及封裝層，係形成於該導線架上以包覆該電子元件，且未形成於該凹部中，以於該電子元件與凹部之間形成空腔。
  2. 如申請專利範圍第1項所述之封裝結構，其中，該導線架於該凹部處之厚度係小於該導線架於其它處之厚度。
  3. 如申請專利範圍第1項所述之封裝結構，其中，該導線架具有相對之第一表面與第二表面，且該凹部係形成於該第一表面上。
  4. 如申請專利範圍第3項所述之封裝結構，其中，該導線架復形成有連通該第一表面與第二表面之複數穿孔。
  5. 如申請專利範圍第4項所述之封裝結構，其中，該穿孔中形成有絕緣部。
  6. 如申請專利範圍第3項所述之封裝結構，其中，該導線架對應該凹部處形成有一連通該第二表面與該空腔之開口。
  7. 如申請專利範圍第1項所述之封裝結構，其中，該電子元件係為聲波濾波器或微機電系統元件。
  8. 如申請專利範圍第1項所述之封裝結構，其中，該電子元件係具有對應該凹部之作用區。
  9. 如申請專利範圍第8項所述之封裝結構，其中，該電子元件之作用區上形成有壓電材料。
  10. 如申請專利範圍第8項所述之封裝結構，其中，該凹部之寬度係大於該作用區之寬度但小於該電子元件之寬度。
  11. 如申請專利範圍第1項所述之封裝結構，其中，該電子元件係藉由導電元件結合至該導線架上。
  12. 如申請專利範圍第11項所述之封裝結構，其中，該阻擋件係設於該導電元件之內側或外側。
  13. 如申請專利範圍第11項所述之封裝結構，其中，該阻擋件係包覆該導電元件。
  14. 如申請專利範圍第11項所述之封裝結構，其中，該封裝層復包覆該導電元件。
  15. 一種封裝結構之製法，係包括：提供一表面形成有至少一凹部之導線架；設置電子元件於該導線架之凹部上方並電性連接該導線架；於該導線架與該電子元件之間形成圍繞該凹部的阻擋件；以及形成封裝層於該導線架上以包覆該電子元件，且該封裝層未形成於該凹部中，以於該電子元件與凹部之間形成空腔。
  16. 如申請專利範圍第15項所述之封裝結構之製法，其中，該導線架於該凹部處之厚度係小於該導線架於其它處之厚度。
  17. 如申請專利範圍第15項所述之封裝結構之製法，其中，該導線架具有相對之第一表面與第二表面，且該凹部係形成於該第一表面上。
  18. 如申請專利範圍第17項所述之封裝結構之製法，其中，該導線架復形成有連通該第一表面與第二表面之複數穿孔。
  19. 如申請專利範圍第18項所述之封裝結構之製法，其中，該穿孔中形成有絕緣部。
  20. 如申請專利範圍第17項所述之封裝結構之製法，其中，該導線架對應該凹部處形成有一連通該第二表面與該空腔之開口。
  21. 如申請專利範圍第15項所述之封裝結構之製法，其中，該電子元件係為聲波濾波器或微機電系統元件。
  22. 如申請專利範圍第15項所述之封裝結構之製法，其中，該電子元件係具有對應該凹部之作用區。
  23. 如申請專利範圍第22項所述之封裝結構之製法，其中，該電子元件之作用區上形成有壓電材料。
  24. 如申請專利範圍第22項所述之封裝結構之製法，其中，該凹部之寬度係大於該作用區之寬度但小於該電子元件之寬度。
  25. 如申請專利範圍第15項所述之封裝結構之製法，其中，該電子元件係藉由導電元件結合至該導線架上。
  26. 如申請專利範圍第25項所述之封裝結構之製法，其中，該阻擋件係設於該導電元件之內側或外側。
  27. 如申請專利範圍第25項所述之封裝結構之製法，其中，該阻擋件係包覆該導電元件。
  28. 如申請專利範圍第25項所述之封裝結構之製法，其中，該封裝層復包覆該導電元件。
TW106113928A 2017-04-26 2017-04-26 封裝結構及其製法 TWI660466B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106113928A TWI660466B (zh) 2017-04-26 2017-04-26 封裝結構及其製法
CN201710329516.4A CN108807657B (zh) 2017-04-26 2017-05-11 封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106113928A TWI660466B (zh) 2017-04-26 2017-04-26 封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201839921A TW201839921A (zh) 2018-11-01
TWI660466B true TWI660466B (zh) 2019-05-21

Family

ID=64094931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113928A TWI660466B (zh) 2017-04-26 2017-04-26 封裝結構及其製法

Country Status (2)

Country Link
CN (1) CN108807657B (zh)
TW (1) TWI660466B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783318B (zh) * 2019-10-28 2022-09-16 潍坊歌尔微电子有限公司 一种传感器封装结构以及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101734607A (zh) * 2008-11-20 2010-06-16 纬拓科技股份有限公司 微机电系统的封装结构
CN204180270U (zh) * 2014-11-18 2015-02-25 上海微联传感科技有限公司 一种小尺寸高灵敏度高信噪比的mems硅麦克风
TW201624682A (zh) * 2014-12-23 2016-07-01 Sigurd Microelectronics Corp 感測器之封裝結構及方法
TW201628134A (zh) * 2015-01-28 2016-08-01 亞德諾半導體環球公司 元件修整方法以及以該方法修整之元件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
PL209935B1 (pl) * 1999-09-06 2011-11-30 Sonionmems As Układ czujnika na bazie krzemu do mikrofonu
TW201019453A (en) * 2008-11-05 2010-05-16 Windtop Technology Corp MEMS package
CN102075849B (zh) * 2009-11-17 2014-08-06 飞兆半导体公司 微机电系统麦克风封装系统
TWI397964B (zh) * 2011-01-19 2013-06-01 Unisem Mauritius Holdings Ltd 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101734607A (zh) * 2008-11-20 2010-06-16 纬拓科技股份有限公司 微机电系统的封装结构
CN204180270U (zh) * 2014-11-18 2015-02-25 上海微联传感科技有限公司 一种小尺寸高灵敏度高信噪比的mems硅麦克风
TW201624682A (zh) * 2014-12-23 2016-07-01 Sigurd Microelectronics Corp 感測器之封裝結構及方法
TW201628134A (zh) * 2015-01-28 2016-08-01 亞德諾半導體環球公司 元件修整方法以及以該方法修整之元件

Also Published As

Publication number Publication date
TW201839921A (zh) 2018-11-01
CN108807657B (zh) 2022-01-04
CN108807657A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
JP5834098B2 (ja) 微小電気機械部品の製造方法、および微小電気機械部品とその用途
US10490510B2 (en) Cavity package with composite substrate
US8217474B2 (en) Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device
US9346668B1 (en) Molded cavity substrate MEMS package fabrication method and structure
CN110677793B (zh) 麦克风封装结构
US20070040281A1 (en) Semiconductor device and method of producing the same
US11174152B2 (en) Over-under sensor packaging with sensor spaced apart from control chip
US8022594B2 (en) Surface acoustic wave device
JP6054188B2 (ja) 半導体パッケージおよびその製造方法
TW201349414A (zh) 具微機電元件之封裝結構及其製法
TWI660466B (zh) 封裝結構及其製法
TWI672840B (zh) 電子封裝件暨基板結構與製法
US9041169B2 (en) Semiconductor packaging container, semiconductor device, electronic device
JP2020120195A (ja) Ｍｅｍｓ発振器
TW201815661A (zh) 微機電裝置及製造方法
TWI548048B (zh) 晶片封裝體及其製造方法
JP2005110017A (ja) 高周波フィルタモジュール及びその製造方法
US20200399119A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20060115531A (ko) 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법
JP4493481B2 (ja) 多数個取り配線基板
JP2008147368A (ja) 半導体装置
JP2019050478A (ja) Ｍｅｍｓ発振器
TWI739150B (zh) 微型記憶體封裝結構以及記憶體封裝結構
JP6863215B2 (ja) Ｍｅｍｓ発振器
JP2003101382A (ja) 弾性表面波装置