CN108807657B - 封装结构及其制法 - Google Patents

封装结构及其制法 Download PDF

Info

Publication number
CN108807657B
CN108807657B CN201710329516.4A CN201710329516A CN108807657B CN 108807657 B CN108807657 B CN 108807657B CN 201710329516 A CN201710329516 A CN 201710329516A CN 108807657 B CN108807657 B CN 108807657B
Authority
CN
China
Prior art keywords
lead frame
package structure
recess
electronic component
concave part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710329516.4A
Other languages
English (en)
Other versions
CN108807657A (zh
Inventor
邱志贤
黄承文
钟兴隆
陈嘉扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN108807657A publication Critical patent/CN108807657A/zh
Application granted granted Critical
Publication of CN108807657B publication Critical patent/CN108807657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/02—Forming enclosures or casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

一种封装结构及其制法，其设置电子元件于一导线架的凹部上方并电性连接该导线架，再形成封装层于该导线架上以包覆该电子元件，且该封装层未形成于该凹部中，以于该电子元件与凹部之间形成空腔，以供作该电子元件的作动空间。

Description

封装结构及其制法
技术领域
本发明有关一种封装结构，尤指一种具有感测器的封装结构。
背景技术
随着近年来行动通讯装置的发展，对于效能的增进、元件尺寸的缩小外，亦已发展出诸如具有低杂讯特性的芯片，以透过在射频(Radio frequency，简称RF)层面上设置表面声波(Surface acoustic wave)滤波器或体声波(Bulk acoustic wave)滤波器达到半导体元件的平衡。
表面声波滤波器可提供较佳的频率响应在通带与截止带上，随着行动通讯系统与频带愈来愈多，对于表面声波滤波器的需求也越来越多，其中，表面声波滤波器在作动上需要一空间，供压电材料作动藉此可将电磁信号转换成声波信号。
如图1所示，现有整合有表面声波滤波器的封装结构1将一已完成封装的表面声波滤波器11与其它如特殊应用积体电路
(Application-specific integrated circuit，简称ASIC)的芯片12结合至一封装基板10上并通过焊锡凸块14电性连接该封装基板10的线路102，再以封装胶体15包覆该芯片12，并以屏蔽体16遮盖该表面声波滤波器11与芯片12，其中，该封装基板10具有一对应该表面声波滤波器11的声孔100，以作为外界与该表面声波滤波器11之间传输声波的路径。
惟，现有封装结构1于封装后的厚度T极厚，且其制作成本过高。
因此，如何克服上述现有技术的种种问题，实为业界迫切待开发的方向。
发明内容
鉴于上述现有技术的缺失，本发明提供一种封装结构及其制法，能减少一次封装制程，因而能节省制作成本。
本发明的封装结构，包括：导线架，其表面形成有至少一凹部；电子元件，其设于该导线架的凹部上方并电性连接该导线架；以及封装层，其形成于该导线架上以包覆该电子元件，且未形成于该凹部中，以于该电子元件与凹部之间形成空腔。
本发明还提供一种封装结构的制法，包括：提供一表面形成有至少一凹部的导线架；设置电子元件于该导线架的凹部上方并电性连接该导线架；以及形成封装层于该导线架上以包覆该电子元件，且该封装层未形成于该凹部中，以于该电子元件与凹部之间形成空腔。
前述的封装结构及其制法中，该导线架于该凹部处的厚度小于该导线架于其它处的厚度。
前述的封装结构及其制法中，该导线架具有相对的第一表面与第二表面，且该凹部形成于该第一表面上。例如，该导线架还形成有连通该第一与第二表面的多个穿孔，且该穿孔中可选择性形成有绝缘部。或者，该导线架对应该凹部处形成有一连通该第二表面与该空腔的开口。
前述的封装结构及其制法中，该电子元件为声波滤波器或微机电系统元件。
前述的封装结构及其制法中，该电子元件具有对应该凹部的作用区。例如，该电子元件的作用区上形成有压电材料。进一步，该凹部的宽度大于该作用区的宽度但小于该电子元件的宽度。
前述的封装结构及其制法中，还包括形成于该导线架与该电子元件之间且围绕该凹部的阻挡件，且该电子元件通过导电元件结合至该导线架上。例如，该阻挡件设于该导电元件的内侧或外侧；或者，该阻挡件包覆该导电元件；抑或，该封装层还包覆该导电元件。
由上可知，本发明的封装结构及其制法，主要通过该导线架形成有凹部，且将电子元件设于该凹部上，使该凹部与该电子元件之间形成空腔，以作为该电子元件的作动空间，故相比于现有封装结构采用封装基板的封装方式，本发明采用导线架作为声波滤波器的封装承载件，能减少一次封装制程，因而能节省制作成本，且本发明的封装结构于封装后的厚度较薄。
附图说明
图1为现有封装结构的剖面示意图；
图2A至图2D为本发明的封装结构的制法的剖面示意图；
图3A至图3C为对应图2D的其它不同实施例的剖面示意图；以及
图4为对应图2D的另一实施例的剖面示意图。
符号说明：
1,2 封装结构
10 封装基板
100 声孔
102 线路
11 表面声波滤波器
12 芯片
14 焊锡凸块
15 封装胶体
16 屏蔽体
20 导线架
20a 第一表面
20b 第二表面
200 凹部
201 穿孔
202 作用部
203 绝缘部
204 导脚
21,31 第一电子元件
21a 第一侧
21b 第二侧
210 压电材料
22 第二电子元件
23,23’,33 阻挡件
24,44 导电元件
25 封装层
25a 上表面
300 开口
A,B 作用区
d,r,t 宽度
T,T’,h,H 厚度
S,S’,S” 空腔。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可通过其他不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。本说明书中所引用的如“上”、“第一”、“第二”及、“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2D为显示本发明的封装结构2的制法的示意图。
如图2A所示，提供一导线架(lead frame)20，其具有相对的第一表面20a与第二表面20b，且该第一表面20a形成有至少一凹部200。
于本实施例中，该导线架20于该凹部200处的厚度h小于该导线架20于其它处的厚度H。
此外，该导线架20的制作于金属板上利用蚀刻方式或其它方式形成该凹部200，且形成多个连通该第一表面20a与第二表面20b的穿孔201，以令该金属板成为导线架20，并令该导线架20定义出至少一作用部202与多个导脚204以构成金属线路，其中，该凹部200位于该作用部202。
又，于该些穿孔201中可形成有介电材，使该导线架20包含多个位于金属线路(即该作用部202与该些导脚204)之间的绝缘部203。例如，该导线架20的绝缘部203的表面齐平该导线架20的第一表面20a与第二表面20b。
如图2B所示，形成一阻挡件23于该导线架20的第一表面20a上。
于本实施例中，该阻挡件23未形成于该凹部200中，例如，位于该凹部200边缘，且该阻挡件23接触该导线架20的金属材(如该作用部202)而未接触该绝缘部203。
此外，该阻挡件23为导体(如锡膏)、或非导体，如聚酰亚胺
(polyimide，简称PI)。
如图2C所示，接置第一电子元件21于该阻挡件23上，且设置第二电子元件22于该导线架20的第一表面20a(导脚204)上。
于本实施例中，该第一电子元件21为主动元件，例如半导体芯片，且该第一电子元件21通过多个如焊料凸块的导电元件24以覆晶方式电性连接该导线架20的导脚204。例如，该第一电子元件21为声波滤波器，如体声波(Bulk Acoustic Wave，简称BAW)滤波器，其具有相对的第一侧21a与第二侧21b，使该些导电元件24结合至该第一侧21a上，且该第一侧21a定义有对应该凹部200的作用区A，其上形成有压电材料210，以当该压电材料210通电时造成震荡，可将电磁讯号转换成声波讯号。具体地，该阻挡件23与该些导电元件24位于该作用区A外围，且该凹部200的宽度r大于该作用区A的宽度t但小于该第一电子元件21的宽度d。
此外，该第一电子元件21亦可通过多个如焊线的导电元件44以打线方式电性连接该导线架20，如图4所示。具体地，该导电元件44结合该第一电子元件21的第二侧21b与该导线架20的导脚204。
又，该第二电子元件22为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。具体地，该第二电子元件22通过覆晶、打线或其它方式电性连接该导线架20的导脚204。
如图2D所示，形成一封装层25于该导线架20的第一表面20a上，以令该封装层25包覆该第一电子元件21、第二电子元件22与该些导电元件24，同时利用该阻挡件23的设计止挡该封装材流入凹部200中，因而该封装层25未形成于该凹部200中及该作用区A上，致使该第一电子元件21与该凹部200之间形成一空腔S。
于本实施例中，该封装层25为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该导线架20的第一表面20a上。
此外，可依需求移除该封装层25的上表面25a的部分材质，以令该第一电子元件21及/或第二电子元件22外露于该封装层25的上表面25a。
又，如图3A所示，于另一实施例中，于该导线架20的凹部200上可形成至少一连通该第二表面20b与空腔S的开口300，此时，位于该凹部200上方的第一电子元件31为微机电系统(MEMS)元件，且该开口300用于提供空气流动，如声孔，以作为外界与该第一电子元件31的作用区B之间传输声波的路径。
另外，该阻挡件23可设于该导电元件24的内侧，如图2C所示；或者，如图3B所示，该阻挡件23’可设于该导电元件24的外侧，如设于该导线架20的导脚204上，以增加该空腔S’的范围；抑或，如图3C所示，该阻挡件33可设于该导脚204上且包覆该导电元件24，以形成较大的声波或气流的作动空间(即该空腔S”)，故可理解地，于制程上，先形成该导电元件24，再形成该阻挡件33。
本发明的制法中，通过该导线架20形成有凹部200，使该凹部200对应该第一电子元件21,31的作用区A,B，以令该空腔S,S’,S”作为该第一电子元件21,31的作动空间，故相比于现有封装结构采用封装基板的封装方式，本发明的制法采用导线架20作为声波滤波器的封装承载件，能减少一次封装制程，因而能节省制作成本，且该封装结构2于封装后的厚度T’较薄(即T’＜T)。
此外，通过该阻挡件23,23’,33的设计，可确保该空腔S,S’,S”的形成，且能依需求调整该空腔S,S’,S”的范围(例如S＜S’＜S”)。
本发明提供一种封装结构2，包括：一具有凹部200的导线架20、一第一电子元件21,31、至少一阻挡件23,23’,33以及一封装层25。
所述的导线架20具有相对的第一表面20a与第二表面20b，且该凹部200形成于该第一表面20a上。
所述的第一电子元件21,31设于该导线架20的凹部200上方并电性连接该导线架20。
所述的阻挡件23,23’,33形成于该导线架20与该第一电子元件21,31之间且围绕该凹部200。
所述的封装层25形成于该导线架20上以包覆该第一电子元件
21,31而未形成于该凹部200中，以于该第一电子元件21,31与该凹部200之间形成一空腔S,S’,S”。
于一实施例中，该导线架20于该凹部200处的厚度h小于该导线架20于其它处的厚度H。
于一实施例中，该导线架20具有多个连通该第一表面20a与第二表面20b的穿孔201。进一步，该穿孔201中形成有绝缘部203。
于一实施例中，该凹部200上形成有至少一连通该第二表面20b与该空腔S的开口300。
于一实施例中，该第一电子元件21,31为声波滤波器或微机电系统元件。
于一实施例中，该第一电子元件21,31具有对应该凹部200的作用区A,B。例如，该第一电子元件21的作用区A上形成有压电材料210。进一步，该凹部200的宽度r大于该作用区A,B的宽度t但小于该第一电子元件21,31的宽度d。
于一实施例中，该第一电子元件21通过多个导电元件24结合至该导线架20上，且该阻挡件23,23’设于该些导电元件24的内侧或外侧，并当该阻挡件23设于该些导电元件24的内侧时，该封装层25会包覆该些导电元件24；或者，该阻挡件33包覆该些导电元件24。
综上所述，本发明的封装结构及其制法中，通过具有凹部的导线架的设计，以令该凹部与第一电子元件间形成有空腔作为该第一电子元件的作动空间，故相比于现有技术，本发明的制法能减少一次封装制程，因而能节省制作成本，且本发明的封装结构于封装后的厚度较薄。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (30)

1.一种封装结构，其特征为，该封装结构包括：
导线架，其表面形成有至少一凹部；
电子元件，其设于该导线架的凹部上方并电性连接该导线架，该电子元件具有相对的第一侧与第二侧，且该第一侧对应该凹部；以及
封装层，其形成于该导线架上以包覆该电子元件的第二侧，且未形成于该凹部中，以于该电子元件与凹部之间形成空腔。
2.根据权利要求1所述的封装结构，其特征为，该导线架于该凹部处的厚度小于该导线架于其它处的厚度。
3.根据权利要求1所述的封装结构，其特征为，该导线架具有相对的第一表面与第二表面，且该凹部形成于该第一表面上。
4.根据权利要求3所述的封装结构，其特征为，该导线架还形成有连通该第一与第二表面的多个穿孔。
5.根据权利要求4所述的封装结构，其特征为，该穿孔中形成有绝缘部。
6.根据权利要求3所述的封装结构，其特征为，该导线架对应该凹部处形成有一连通该第二表面与该空腔的开口。
7.根据权利要求1所述的封装结构，其特征为，该电子元件为声波滤波器或微机电系统元件。
8.根据权利要求1所述的封装结构，其特征为，该电子元件的第一侧具有对应该凹部的作用区。
9.根据权利要求8所述的封装结构，其特征为，该电子元件的作用区上形成有压电材料。
10.根据权利要求8所述的封装结构，其特征为，该凹部的宽度大于该作用区的宽度但小于该电子元件的宽度。
11.根据权利要求1所述的封装结构，其特征为，该封装结构还包括形成于该导线架与该电子元件之间且围绕该凹部的阻挡件。
12.根据权利要求11所述的封装结构，其特征为，该电子元件的第一侧通过导电元件结合至该导线架上。
13.根据权利要求12所述的封装结构，其特征为，该阻挡件设于该导电元件的内侧或外侧。
14.根据权利要求12所述的封装结构，其特征为，该阻挡件包覆该导电元件。
15.根据权利要求12所述的封装结构，其特征为，该封装层还包覆该导电元件。
16.一种封装结构的制法，其特征为，该制法包括：
提供一表面形成有至少一凹部的导线架；
设置电子元件于该导线架的凹部上方并电性连接该导线架，该电子元件具有相对的第一侧与第二侧，且该第一侧对应该凹部；以及
形成封装层于该导线架上以包覆该电子元件的第二侧，且该封装层未形成于该凹部中，以于该电子元件与凹部之间形成空腔。
17.根据权利要求16所述的封装结构的制法，其特征为，该导线架于该凹部处的厚度小于该导线架于其它处的厚度。
18.根据权利要求16所述的封装结构的制法，其特征为，该导线架具有相对的第一表面与第二表面，且该凹部形成于该第一表面上。
19.根据权利要求18所述的封装结构的制法，其特征为，该导线架还形成有连通该第一与第二表面的多个穿孔。
20.根据权利要求19所述的封装结构的制法，其特征为，该穿孔中形成有绝缘部。
21.根据权利要求18所述的封装结构的制法，其特征为，该导线架对应该凹部处形成有一连通该第二表面与该空腔的开口。
22.根据权利要求16所述的封装结构的制法，其特征为，该电子元件为声波滤波器或微机电系统元件。
23.根据权利要求16所述的封装结构的制法，其特征为，该电子元件的第一侧具有对应该凹部的作用区。
24.根据权利要求23所述的封装结构的制法，其特征为，该电子元件的作用区上形成有压电材料。
25.根据权利要求23所述的封装结构的制法，其特征为，该凹部的宽度大于该作用区的宽度但小于该电子元件的宽度。
26.根据权利要求16所述的封装结构的制法，其特征为，该制法还包括于该导线架与该电子元件之间形成围绕该凹部的阻挡件。
27.根据权利要求26所述的封装结构的制法，其特征为，该电子元件的第一侧通过导电元件结合至该导线架上。
28.根据权利要求27所述的封装结构的制法，其特征为，该阻挡件设于该导电元件的内侧或外侧。
29.根据权利要求27所述的封装结构的制法，其特征为，该阻挡件包覆该导电元件。
30.根据权利要求27所述的封装结构的制法，其特征为，该封装层还包覆该导电元件。
CN201710329516.4A 2017-04-26 2017-05-11 封装结构及其制法 Active CN108807657B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106113928 2017-04-26
TW106113928A TWI660466B (zh) 2017-04-26 2017-04-26 封裝結構及其製法

Publications (2)

Publication Number Publication Date
CN108807657A CN108807657A (zh) 2018-11-13
CN108807657B true CN108807657B (zh) 2022-01-04

Family

ID=64094931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710329516.4A Active CN108807657B (zh) 2017-04-26 2017-05-11 封装结构及其制法

Country Status (2)

Country Link
CN (1) CN108807657B (zh)
TW (1) TWI660466B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783318B (zh) * 2019-10-28 2022-09-16 潍坊歌尔微电子有限公司 一种传感器封装结构以及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993021748A1 (en) * 1992-04-08 1993-10-28 Leedy Glenn J Membrane dielectric isolation ic fabrication
CN1203726C (zh) * 1999-09-06 2005-05-25 声扬灵比股份有限公司 基于硅的传感器系统
CN101734607A (zh) * 2008-11-20 2010-06-16 纬拓科技股份有限公司 微机电系统的封装结构
CN102075849A (zh) * 2009-11-17 2011-05-25 飞兆半导体公司 微机电系统麦克风封装系统
CN102386106A (zh) * 2010-09-03 2012-03-21 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN204180270U (zh) * 2014-11-18 2015-02-25 上海微联传感科技有限公司 一种小尺寸高灵敏度高信噪比的mems硅麦克风
CN105819396A (zh) * 2015-01-28 2016-08-03 亚德诺半导体集团 微调组件的方法和由该方法微调的组件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201019453A (en) * 2008-11-05 2010-05-16 Windtop Technology Corp MEMS package
TW201624682A (zh) * 2014-12-23 2016-07-01 Sigurd Microelectronics Corp 感測器之封裝結構及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993021748A1 (en) * 1992-04-08 1993-10-28 Leedy Glenn J Membrane dielectric isolation ic fabrication
CN1203726C (zh) * 1999-09-06 2005-05-25 声扬灵比股份有限公司 基于硅的传感器系统
CN101734607A (zh) * 2008-11-20 2010-06-16 纬拓科技股份有限公司 微机电系统的封装结构
CN102075849A (zh) * 2009-11-17 2011-05-25 飞兆半导体公司 微机电系统麦克风封装系统
CN102386106A (zh) * 2010-09-03 2012-03-21 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN204180270U (zh) * 2014-11-18 2015-02-25 上海微联传感科技有限公司 一种小尺寸高灵敏度高信噪比的mems硅麦克风
CN105819396A (zh) * 2015-01-28 2016-08-03 亚德诺半导体集团 微调组件的方法和由该方法微调的组件

Also Published As

Publication number Publication date
CN108807657A (zh) 2018-11-13
TWI660466B (zh) 2019-05-21
TW201839921A (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
KR100665217B1 (ko) 반도체 멀티칩 패키지
US20180096967A1 (en) Electronic package structure and method for fabricating the same
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
US20090130801A1 (en) Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
WO2021159880A1 (zh) 一种体声波滤波器和多工器以及电子设备
US11174152B2 (en) Over-under sensor packaging with sensor spaced apart from control chip
CN108878380A (zh) 扇出型电子器件封装件
CN110677793B (zh) 麦克风封装结构
CN113421876B (zh) 滤波器射频模组封装结构及其制作方法
KR20170108383A (ko) 소자 패키지 및 그 제조방법
US20100102430A1 (en) Semiconductor multi-chip package
JP6054188B2 (ja) 半導体パッケージおよびその製造方法
JP4603527B2 (ja) カプセルを有するモジュール構造の部品
CN107887698B (zh) 电子封装结构及其制法
US8022594B2 (en) Surface acoustic wave device
KR101709885B1 (ko) 소형화된 다부품 소자 및 그 제조 방법
US6531775B1 (en) High-frequency module
CN108807657B (zh) 封装结构及其制法
CN110663109B (zh) 半导体装置
CN109300881B (zh) 电子封装件暨基板结构与制法
JP6215577B2 (ja) 半導体パッケージ容器、半導体装置、電子機器
US10978432B2 (en) Semiconductor package
JP2005110017A (ja) 高周波フィルタモジュール及びその製造方法
CN112366184A (zh) 一种滤波器的扇出封装结构及其封装方法
JP2007234763A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant