CN112366184A - 一种滤波器的扇出封装结构及其封装方法 - Google Patents

一种滤波器的扇出封装结构及其封装方法 Download PDF

Info

Publication number
CN112366184A
CN112366184A CN202010962125.8A CN202010962125A CN112366184A CN 112366184 A CN112366184 A CN 112366184A CN 202010962125 A CN202010962125 A CN 202010962125A CN 112366184 A CN112366184 A CN 112366184A
Authority
CN
China
Prior art keywords
chip
wiring layer
fan
filter
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010962125.8A
Other languages
English (en)
Inventor
于大全
姜峰
张晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Yun Tian Semiconductor Technology Co ltd
Original Assignee
Xiamen Yun Tian Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Yun Tian Semiconductor Technology Co ltd filed Critical Xiamen Yun Tian Semiconductor Technology Co ltd
Priority to CN202010962125.8A priority Critical patent/CN112366184A/zh
Publication of CN112366184A publication Critical patent/CN112366184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

一种滤波器的扇出封装结构及其封装方法，包括芯片，该芯片设有第一表面、第二表面，该第一表面具有焊盘和功能区，芯片除第一表面以外区域通过包封材料进行塑封；芯片的第一表面设置布线层，该布线层与焊盘电性连接并延伸至包封材料第一表面；设置墙体位于芯片第一表面外露部分、布线层表面和包封材料第一表面外露部分，且在布线层的外连区域、芯片的功能区设置开口；墙体表面的功能区开口处覆盖盖板形成空腔；外连区域的开口处设置连接端口，并与布线层电性连接实现扇出。本发明工艺简单、成本低、体积薄、提高封装可靠性。

Description

一种滤波器的扇出封装结构及其封装方法
技术领域
本发明涉及半导体封装领域，特别是指一种滤波器的扇出封装结构及其封装方法。
背景技术
一些半导体器件，功能元件需要空腔作为工作环境，以声表面滤波设备为例，被广泛用于射频RF和中频IF技术，其应用包括便携式电话机、无线电话机以及各种无线电设置。通过使用声表面滤波，对这些电子设备进行电信号的滤波、延时等处理。因声表面滤波产品性能和设计功能需求，需要保证滤波芯片功能区域不能接触任何物质，即芯片功能区需要提供空腔的工作环境。
然而，滤波器目前主要的封装技术还是用引线键合的陶瓷、金属、塑料封装形式，现有的这类滤波器封装结构存在以下缺点：
1、表面密封盖成本较高；
2、产品的可靠性对基板及密封盖平整度要求严苛，容易引起失效。
3、器件安装准确性、信号导线的影响、焊接的角度等这一系列的不确定性便造成了器件性能的不一致性，甚至对滤波器造成破坏。
4、现有封装厚度较厚，不满足当前射频模块的要求。
发明内容
本发明的主要目的在于克服现有技术中的上述缺陷，提出一种工艺简单、成本低、提高封装可靠性的滤波器的扇出封装结构及其封装方法。
本发明采用如下技术方案：
一种滤波器的扇出封装结构，包括芯片，该芯片设有第一表面、第二表面，该第一表面具有焊盘和功能区，其特征在于：芯片除第一表面以外区域通过包封材料进行塑封；芯片的第一表面设置布线层，该布线层与焊盘电性连接并延伸至包封材料第一表面；设置墙体位于芯片第一表面外露部分、布线层表面和包封材料第一表面外露部分，且在布线层的外连区域、芯片的功能区设置开口；墙体表面的功能区开口处覆盖盖板以形成空腔；外连区域的开口处设置连接端口，并与布线层电性连接实现扇出。
优选的，所述包封材料采用环氧树脂类的塑封料。
优选的，所述盖板为玻璃、干膜或硅。
优选的，所述墙体为光刻胶或干膜。
优选的，所述连接端口焊盘或焊球，材质为铜、铜镍金、镍钯金、镍金或钛铜。
优选的，所述盖板通过键合贴于所述墙体表面。
一种滤波器的扇出封装方法，其特征在于：包括如下步骤
1)将芯片通过键合胶倒装到临时键合载片上；
2)将芯片除第一表面以外区域通过包封材料进行塑封；
3)解键合，去除临时键合载片，在芯片第一表面制作布线层；
4)通过光刻在芯片第一表面、布线层表面和包封材料第一表面制作墙体，且在布线层的外连区域、芯片的功能区开口；
5)采用贴片将盖板贴于墙体表面功能区开口处，使功能区形成空腔；
6)在墙体相对外连区域的开口处制作连接端口，并与布线层电性连接。
优选的，所述临时键合载片的材质为玻璃或硅或陶瓷。
优选的，所述墙体采用压膜或涂布后，进行光刻制作所述开口。
由上述对本发明的描述可知，与现有技术相比，本发明具有如下有益效果：
1、本发明通过包封材料对芯片表面进行塑封，并采用墙体配合盖板使芯片功能区形成空腔，并将连接端口进行扇出，获得更多的使用面积，产生更多价值，采用这种结构可靠性高、成本低。
2、本发明中，其盖板可通过键合增加与墙体之间的结合力，玻璃材质的盖板，强度高、不容易造成墙体塌陷，提高可靠性，实现更优的性能。
3、本发明中，将焊盘通过扇出的方式引出连接端口，使得制作的墙体和盖板没有增加整体的封装高度，整个封装结构更薄，可靠性更好。
4、本发明采用晶圆级工艺，避免使用金属/金属圆片键合工艺，工艺简单，成本低。
5、本发明通过重构圆片，使其属性不再脆弱，有利于提高产品的制程良率、易于加工、降低破片风险。
附图说明
图1为本发明结构图；
图2为本发明芯片倒装于临时键合载片示意图；
图3为芯片塑封示意图；
图4为制作布线层示意图；
图5为制作墙体示意图；
图6为制作盖板示意图；
图7为切割示意图；
其中：10、芯片，11、焊盘，12、功能区，13、布线层，20、包封材料，30、墙体，31、开口，40、盖板，41、空腔，50、连接端口,60、临时键合载片，61、键合胶。
以下结合附图和具体实施例对本发明作进一步详述。
具体实施方式
以下通过具体实施方式对本发明作进一步的描述。
参见图1，一种滤波器的扇出封装结构，包括芯片10，该芯片10设有第一表面、第二表面，该第一表面具有焊盘11和功能区12，还包括包封材料20、墙体30、盖板40和连接端口50；芯片10除第一表面以外区域通过包封材料20进行塑封；芯片10的第一表面设置布线层13，该布线层13与焊盘11电性连接并延伸至包封材料20第一表面；墙体30设置于芯片10的第一表面外露部分、布线层13表面和包封材料20第一表面外露部分，且在布线层13的外连区域、芯片10的功能区12设置开口31；盖板40覆盖于墙体30表面的功能区开口以使功能区12形成空腔41；连接端口50位于外连区域的开口31处并与布线层13电性连接实现扇出。
芯片10的数量为至少一个，芯片10可为滤波器，优选为声表面滤波器，但不限于此。包封材料20采用环氧树脂类的塑封料，通过塑封工艺包封于芯片10的第二表面及侧表面，包封材料20厚度大于芯片10厚度。则包封材料20也具有第一表面和第二表面，其第一表面与芯片10第一表面相对应即处于同一平面上，第二表面与第一表面平行。
布线层13用于重新布线，其与焊盘11电性连接，且局部延伸至包封材料20的第一表面，外连区域位于布线层13表面。布线层13可采用导电金属材质，例如铜，但不限于此。
墙体30为光刻胶或干膜，通过压膜或涂布后，进行光刻形成开口31，其中，功能区12的开口31可大于或等于功能区面积，外连区域处的开口31可大于或等于或小于外连区域。墙体30的厚度可根据需要设定，在此不作限定。
盖板40通过键合贴于墙体30表面上，位于芯片10的功能区12所在位置。该盖板40采用玻璃、干膜或硅等材料。连接端口50为焊盘或焊球，材质为铜、铜镍金、镍钯金、镍金或钛铜等。
本发明还提出一种滤波器的扇出封装方法，包括如下步骤：
1)将芯片10通过键合胶61倒装到临时键合载片60上，芯片10数量为至少一个，间隔放置，芯片10的第一表面通过键合胶61粘贴于临时键合载片60表面，参见图2。临时键合载片60的材质为玻璃或硅或陶瓷。
2)将芯片10除第一表面以外区域通过包封材料20进行塑封，参见图3。封材料采用环氧树脂类的塑封料。
3)解键合，去除临时键合载片60，在芯片10第一表面制作布线层13，参见图4。具体的，通过PVD，光刻，电镀，去胶，蚀刻制作布线层13实现重新布线。
4)通过光刻在芯片10的第一表面、布线层13表面和包封材料20第一表面制作墙体30，且在布线层13的外连区域、芯片10的功能区12设置开口31，参见图5。墙体30采用压膜或涂布后，进行光刻制作开口31。
5)采用贴片将盖板40贴于墙体30表面，位于功能区12所在位置，使其形成空腔41，参见图6。该步骤中，使用贴片将已切割好的盖板40贴在墙体30表面，并通过键合增加盖板40和墙体30的结合力。
6)在墙体30相对外连区域的开口31处制作连接端口50，并与布线层13电性连接，例如，采用植球。最后，进行切割，参见图7。
上述仅为本发明的具体实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明保护范围的行为。

Claims (9)

1.一种滤波器的扇出封装结构，包括芯片，该芯片设有第一表面、第二表面，该第一表面具有焊盘和功能区，其特征在于：芯片除第一表面以外区域通过包封材料进行塑封；芯片的第一表面设置布线层，该布线层与焊盘电性连接并延伸至包封材料第一表面；设置墙体位于芯片第一表面外露部分、布线层表面和包封材料第一表面外露部分，且在布线层的外连区域、芯片的功能区设置开口；墙体表面的功能区开口处覆盖盖板以形成空腔；外连区域的开口处设置连接端口，并与布线层电性连接实现扇出。
2.如权利要求1所述的一种滤波器的扇出封装结构，其特征在于：所述包封材料采用环氧树脂类的塑封料。
3.如权利要求1所述的一种滤波器的扇出封装结构，其特征在于：所述盖板为玻璃、干膜或硅。
4.如权利要求1所述的一种滤波器的扇出封装结构，其特征在于：所述墙体为光刻胶或干膜。
5.如权利要求1所述的一种滤波器的扇出封装结构，其特征在于：所述连接端口为焊盘或焊球，材质为铜、铜镍金、镍钯金、镍金或钛铜。
6.如权利要求1所述的一种滤波器的扇出封装结构，其特征在于：所述盖板通过键合贴于所述墙体表面。
7.一种滤波器的扇出封装方法，其特征在于：包括如下步骤
1)将芯片通过键合胶倒装到临时键合载片上；
2)将芯片除第一表面以外区域通过包封材料进行塑封；
3)解键合，去除临时键合载片，在芯片第一表面制作布线层；
4)通过光刻在芯片第一表面、布线层表面和包封材料第一表面制作
墙体，且在布线层的外连区域、芯片的功能区开口；
5)采用贴片将盖板贴于墙体表面中功能区开口处，使功能区形成空腔；
6)在墙体相对外连区域的开口处制作连接端口，并与布线层电性连接。
8.如权利要求7所述的一种滤波器的扇出封装方法，其特征在于：所述临时键合载片的材质为玻璃或硅或陶瓷。
9.如权利要求7所述的一种滤波器的扇出封装方法，其特征在于：所述墙体采用压膜或涂布后，进行光刻制作所述开口。
CN202010962125.8A 2020-09-14 2020-09-14 一种滤波器的扇出封装结构及其封装方法 Pending CN112366184A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010962125.8A CN112366184A (zh) 2020-09-14 2020-09-14 一种滤波器的扇出封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010962125.8A CN112366184A (zh) 2020-09-14 2020-09-14 一种滤波器的扇出封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN112366184A true CN112366184A (zh) 2021-02-12

Family

ID=74516786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010962125.8A Pending CN112366184A (zh) 2020-09-14 2020-09-14 一种滤波器的扇出封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN112366184A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451237A (zh) * 2021-07-01 2021-09-28 广东省科学院半导体研究所 扇出封装结构、扇出封装结构的制作方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153800A1 (zh) * 2010-06-11 2011-12-15 上海丽恒光微电子科技有限公司 微机电装置及其制造方法
CN109860126A (zh) * 2019-02-13 2019-06-07 中国科学院微电子研究所 一种大尺寸扇出封装结构及方法
CN110164841A (zh) * 2019-04-30 2019-08-23 厦门云天半导体科技有限公司 一种含空腔的多芯片扇出封装结构及其制作方法
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
CN110877892A (zh) * 2019-10-25 2020-03-13 厦门云天半导体科技有限公司 一种带有空腔的器件封装结构和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153800A1 (zh) * 2010-06-11 2011-12-15 上海丽恒光微电子科技有限公司 微机电装置及其制造方法
CN109860126A (zh) * 2019-02-13 2019-06-07 中国科学院微电子研究所 一种大尺寸扇出封装结构及方法
CN110164841A (zh) * 2019-04-30 2019-08-23 厦门云天半导体科技有限公司 一种含空腔的多芯片扇出封装结构及其制作方法
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
CN110877892A (zh) * 2019-10-25 2020-03-13 厦门云天半导体科技有限公司 一种带有空腔的器件封装结构和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451237A (zh) * 2021-07-01 2021-09-28 广东省科学院半导体研究所 扇出封装结构、扇出封装结构的制作方法及电子设备
CN113451237B (zh) * 2021-07-01 2024-04-26 广东省科学院半导体研究所 扇出封装结构、扇出封装结构的制作方法及电子设备

Similar Documents

Publication Publication Date Title
US7170183B1 (en) Wafer level stacked package
US7326592B2 (en) Stacked die package
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
KR101587561B1 (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US8878361B2 (en) Leadless package system having external contacts
TWI497621B (zh) 準晶片尺寸封裝積體製程
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
JP5441313B2 (ja) ベースパッケージ上にダイを有する集積回路パッケージシステムを製造するための方法および集積回路パッケージシステム
US20060216868A1 (en) Package structure and fabrication thereof
JP2002170918A (ja) 半導体装置及びその製造方法
US7858512B2 (en) Semiconductor with bottom-side wrap-around flange contact
CN111510099A (zh) 薄膜体声波滤波器及其晶圆级封装方法
US20140329362A1 (en) QFN/SON-Compatible Package
US6903441B2 (en) Semiconductor package with enhanced chip groundability and method of fabricating the same
CN112366184A (zh) 一种滤波器的扇出封装结构及其封装方法
US6339253B1 (en) Semiconductor package
TW201446089A (zh) 半導體封裝件及其製法
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
US20080036054A1 (en) Packaging System For Semiconductor Devices
US7985697B2 (en) Wafer level package and method of fabricating the same
CN110581121A (zh) 半导体封装
US20230215822A1 (en) Electronic package
KR100499328B1 (ko) 댐을 이용한 플립칩 패키징 방법
JP2002124597A (ja) プラスチックで取り囲まれた構成素子を製作する方法及びプラスチックで取り囲まれた構成素子
JP2000012608A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination