CN109300881B - 电子封装件暨基板结构与制法 - Google Patents

电子封装件暨基板结构与制法 Download PDF

Info

Publication number
CN109300881B
CN109300881B CN201710684375.8A CN201710684375A CN109300881B CN 109300881 B CN109300881 B CN 109300881B CN 201710684375 A CN201710684375 A CN 201710684375A CN 109300881 B CN109300881 B CN 109300881B
Authority
CN
China
Prior art keywords
layer
circuit
insulating layer
substrate structure
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710684375.8A
Other languages
English (en)
Other versions
CN109300881A (zh
Inventor
庄明翰
赖佳助
林河全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN109300881A publication Critical patent/CN109300881A/zh
Application granted granted Critical
Publication of CN109300881B publication Critical patent/CN109300881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Transceivers (AREA)

Abstract

一种电子封装件暨基板结构与制法，该基板结构包括绝缘层、埋设于该绝缘层中且包含有滤波器线路的第一线路层、以及埋设于该绝缘层中且结合该第一线路层的第二线路层，以于运作时，该滤波器线路能滤除天线讯号的杂讯，使应用该基板结构的电子封装件能适用于高频的通讯装置。

Description

电子封装件暨基板结构与制法
技术领域
本发明有关一种基板结构，尤指一种具有滤波器的基板结构及其封装件与制法。
背景技术
移动通讯装置的发展，除了对于效能的增进、元件尺寸的缩小外，亦已发展出诸如具有低杂讯特性的芯片，用以达到半导体元件的平衡，其达到平衡在于射频(Radiofrequency，简称RF)层面上具有一种表面声波(Surface acoustic wave)或体声波(Bulkacoustic wave)。
表面声波滤波器可提供较佳的频率响应在通带与截止带上，随着移动通讯系统与频带愈来愈多对于表面声波滤波器的需求也越来越多。表面声波滤波器在作动上需要一空间，供压电材料作动藉此可将电磁信号转换成声波信号。
传统通讯产品内所使用的陶瓷元件滤波器，是用陶瓷相关制程所制作的电感与电容，并串联及并联来组合成滤波器以供通讯产品使用，但频率越高，电容与电感很难维持其特性。
如图1所示，现有具滤波器的封装结构1用于将一已完成封装的表面声波滤波器11与其它如特殊应用集成电路(Application-specific integrated circuit，简称ASIC)的芯片12结合至一封装基板10上并通过焊锡凸块14电性连接该封装基板10的线路102上，再以封装胶体15包覆该芯片12，并以屏蔽体16遮盖该表面声波滤波器11与芯片12，其中，该封装基板10具有一对应该表面声波滤波器11的声孔100，以作为外界与该表面声波滤波器11之间传输声波的路径。
然而，随着近年来无线通讯需求的通讯频宽越来越宽且通讯频率越来越高(如：5G移动通讯频率目前使用为28～60GHz)，由于现今所使用的频率越来越高，已经无法采用电容与电感组合成滤波器，例如，现有封装结构1或传统通讯产品所使用陶瓷元件滤波器，必须考虑使用其它方式制作滤波器。
此外，现有封装结构1于封装后的厚度T极厚，且其制作成本过高。
因此，如何克服上述现有技术的种种问题，实为业界迫切待开发的方向。
发明内容
鉴于上述现有技术的缺失，本发明提供一种电子封装件暨基板结构与制法，能适用于高频的通讯装置。
本发明的基板结构，包括：绝缘层；第一线路层，其埋设于该绝缘层中并包含有滤波器线路；以及第二线路层，其埋设于该绝缘层中并结合于该第一线路层上。
本发明提供一种基板结构的制法，包括：形成第一线路层于承载件上，其中，该第一线路层包含有滤波器线路；形成第二线路层于该第一线路层上；形成绝缘层于该承载件上以包覆该第一与第二线路层；以及移除该承载件。
前述的基板结构及其制法中，该绝缘层具有相对的第一表面与第二表面，且该第一线路层嵌埋于该绝缘层的第一表面中，该第二线路层嵌埋于该绝缘层的第二表面中。
前述的基板结构及其制法中，该滤波器线路包含多个相分离的谐振器。例如，该谐振器的形状为U形、直条状、或C形。进一步，该谐振器的长度为工作频率的波长的一半。较佳者，该滤波器线路包含至少三个该谐振器。
前述的基板结构及其制法中，还包括至少一增层线路部，其形成于该绝缘层上且电性连接该第一线路层及/或第二线路层。例如，该增层线路部包含接地线路。较佳者，该滤波器线路与该增层线路部之间的距离为至少50微米。
前述的基板结构及其制法中，还包括天线，其设于该绝缘层上且电性连接该第一线路层及/或该第二线路层。例如，该滤波器线路包含连接该天线的讯号输入埠。
本发明还提供一种电子封装件，包括：如前述的基板结构；以及电子元件，其设于该绝缘层上且电性连接该第一线路层及/或该第二线路层。
本发明还提供一种电子封装件的制法，包括：提供一如前述的基板结构；以及设置电子元件于该绝缘层上，使该电子元件电性连接该第一线路层及/或该第二线路层。
前述的电子封装件及其制法中，该滤波器线路包含连接该电子元件的讯号输出埠。
前述的电子封装件及其制法中，还包括形成用以包覆该电子元件的封装层。
由上可知，本发明的电子封装件暨基板结构与制法，主要通过该第一线路层包含该滤波器线路的设计，以当来自该天线的讯号进入该滤波器线路时，多个谐振器之间通过振荡以传递讯号而能滤除讯号的杂讯，故相比于现有技术，本发明的电子封装件能适用于高频的通讯装置。
此外，通过该第一线路层包含该滤波器线路的设计，使该基板结构外部无需额外增设声波滤波器，故相比于现有技术，本发明的电子封装件于封装后的厚度得以降低。
附图说明
图1为现有具滤波器的封装结构的剖面示意图；
图2A至图2C为本发明的基板结构的制法的剖面示意图；
图2D为本发明的电子封装件的剖面示意图；以及
图3A至图3C为本发明的基板结构的滤波器线路的不同态样的平面上视示意图。
符号说明：
1 封装结构
10 封装基板
100 声孔
102 线路
11 表面声波滤波器
12 芯片
14 焊锡凸块
15 封装胶体
16 屏蔽体
2 电子封装件
2a 基板结构
20 承载件
21 第一线路层
210 滤波器线路
210a 谐振器
211 第一导电迹线
22 第二线路层
221 第二导电迹线
23 绝缘层
23a 第一表面
23b 第二表面
24 增层线路部
240 介电层
241 第三线路层
241a 接地线路
242 导电柱
25 电子元件
250 导电凸块
26 封装层
27 天线
270 天线本体
271 支撑体
310 讯号输入埠
311 讯号输出埠
L 长度
t 距离
T 厚度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“上”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2C为本发明的基板结构2a的制法的剖面示意图。
如图2A所示，形成一第一线路层21于一承载件20上，再形成一第二线路层22于该第一线路层21上。
于本实施例中，该第一线路层21为铜材并具有至少一滤波器线路210与电性连接该滤波器线路210的第一导电迹线211，且该第二线路层22为铜材并具有至少一堆迭接触该第一导电迹线211的第二导电迹线221，例如，该第二导电迹线221包含如铜柱的导电柱。
此外，该滤波器线路210的布设形状可依需求设计，如图3A至图3C所示。具体地，该滤波器线路210包含多个谐振器210a、连接其中一该谐振器210a的讯号输入埠310、以及连接另一该谐振器210a的讯号输出埠311，其中，各该谐振器210a为相分离而不相连，且该谐振器210a的形状可如图3A所示的U形、如图3B所示的直条状、如图3C所示的C形或其它形状。
又，该谐振器210a的长度为工作频率的波长的一半。例如，以工作频率28GHz为例，其波长为5200um，则图3A所示的谐振器210a的U形结构长度L为2600um。
另外，较佳者，该滤波器线路210包含至少三个谐振器210a，以于高频运作时，得以提升杂讯滤除效果。
应可理解地，该滤波器线路210与该第一导电迹线211可使用相同的材质与制作方式，但该第一线路层21于图式中以不同剖面线绘示该滤波器线路210与该第一导电迹线211，以区隔两者。
如图2B所示，形成一具有第一表面23a与第二表面23b的绝缘层23于该承载件20上，以令该绝缘层23包覆该第一线路层21与该第二线路层22，且令该绝缘层23的第一表面23a结合该承载件20，并通过整平制程(如移除该绝缘层23的第二表面23b的部分材质)，以令该第二线路层22的端部外露于该绝缘层23的第二表面23b。
于本实施例中，形成该绝缘层23的材质为环氧树脂(epoxy)、封装化合物(moldingcompound)或如聚酰亚胺(polyimide，简称PI)、干膜(dry film)等的介电材。
此外，该整平制程以例如研磨、切除、蚀刻或其它方式移除该绝缘层23的第二表面23b的部分材质，使该第二线路层22的端部表面齐平该绝缘层23的第二表面23b。或者，亦可选择于该绝缘层23的第二表面23b形成开口以外露出该第二线路层22的端部。
如图2C所示，形成一增层线路部24于该绝缘层23的第二表面23b上，再移除该承载件20，以外露该第一线路层21与该绝缘层23的第一表面23a，且该第一线路层21的端部表面齐平该绝缘层23的第一表面23a，进而形成本发明的基板结构2a。
于本实施例中，该增层线路部24包含至少一介电层240、形成于该介电层240中的第三线路层241及导电柱242，且该第三线路层241结合及电性连接该第二线路层22，该第三线路层241并包含一接地线路241a。
此外，形成该介电层240的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)或其它介电材。
又，该绝缘层23的材质与该介电层240的材质可相同或不相同。
另外，较佳者，该滤波器线路210与该增层线路部24之间的距离t为至少50um，以利于制程。
图2D为本发明的电子封装件2的剖面示意图。于本实施例中，为接续图2C的制程进行封装制程。
如图2D所示，将至少一电子元件25设于该绝缘层23的第一表面23a上且电性连接该滤波器线路210的讯号输出埠311与该第一导电迹线211。接着，形成一封装层26于该绝缘层23的第一表面23a上，以包覆该电子元件25。
于本实施例中，该电子元件25为封装件、主动元件、被动元件或其三者组合等，其中，该封装件为例如芯片级封装(Chip Scale Package，简称CSP)，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，该电子元件25利用覆晶(flip chip)方式通过多个导电凸块250设于该第一线路层21上并电性连接该第一线路层21；或者，该电子元件25黏置于该绝缘层23上并利用打线(wire bonding)方式通过多个焊线(图未示)电性连接该第一线路层21；抑或，该电子元件25可直接接触该第一线路层21。因此，有关该电子元件25电性连接该第一线路层21的方式并无特别限制。
此外，形成该封装层26的材质为聚酰亚胺(PI)、干膜(dry film)、环氧树脂(epoxy)或模塑料(molding compound)等，但不限于上述。
又，可于该绝缘层23的第一表面23a上形成一天线27，且该天线27电性连接该滤波器线路210的讯号输入埠310。具体地，该天线27包含一设于该封装层26上的天线本体270、及设于该封装层26中以连接该天线本体270与该讯号输入埠310的支撑体271。例如，先于该绝缘层23的第一表面23a上形成该天线27与设置该电子元件25，再使该封装层26包覆该天线27与该电子元件25；或者，先于该绝缘层23的第一表面23a上设置该电子元件25，再使该封装层26包覆该电子元件25，之后利用钻孔、涂布等制程形成该天线27于该封装层26上与该封装层26中。应可理解，有关该天线27的制作方式种类繁多，并不限于上述。
因此，本发明的电子封装件2或基板结构2a的制法，主要通过于制作该第一线路层21时一并制作该滤波器线路210，以于运作时，当来自该天线27的讯号经由该讯号输入埠310进入该滤波器线路210的谐振器210a时，多个谐振器210a之间通过振荡以传递讯号而能滤除讯号的杂讯，故相比于现有技术，本发明的电子封装件2能适用于高频的通讯装置，例如，5G移动通讯装置所用的频率28～60GHz。
此外，通过该第一线路层21包含该滤波器线路210的设计，使该基板结构2a外部无需额外增设声波滤波器，故相比于现有技术，本发明的电子封装件2于封装后的厚度得以降低，且能降低制作成本。
本发明提供一种基板结构2a包括：一绝缘层23、一第一线路层21以及一第二线路层22。
所述的绝缘层23具有相对的第一表面23a与第二表面23b。
所述的第一线路层21埋设于该绝缘层23的第一表面23a中且具有滤波器线路210。
所述的第二线路层22埋设于该绝缘层23的第二表面23b中并结合于该第一线路层21上。
于一实施例中，该滤波器线路210包含多个相分离的谐振器210a。例如，该谐振器210a的形状为U形、直条状、或C形，且该谐振器210a的长度L为工作频率的波长的一半。较佳者，该滤波器线路210包含至少三个该谐振器210a。
于一实施例中，该基板结构2a还包括至少一增层线路部24，其设于该绝缘层23上且电性连接该第一线路层21及/或第二线路层22。例如，该增层线路部24包含接地线路241a。较佳者，该滤波器线路210与该增层线路部24之间的距离t为至少50微米。
于一实施例中，该基板结构2a还包括一天线27，其设于该绝缘层23上且电性连接该第一线路层21及/或该第二线路层22，其中，该滤波器线路210包含连接该天线27的讯号输入埠310。
本发明还提供一种电子封装件2，包括：如前述的基板结构2a的其中一实施例、以及至少一设于该绝缘层23上且电性连接该第一线路层21及/或第二线路层22的电子元件25。
于一实施例中，该滤波器线路210包含连接该电子元件25的讯号输出埠311。
于一实施例中，该电子封装件2还包括一包覆该电子元件25的封装层26。
综上所述，本发明的电子封装件及其制法暨基板结构及其制法，通过该第一线路层包含该滤波器线路的设计，使该滤波器线路能滤除该天线讯号的杂讯，故该电子封装件能适用于高频的通讯装置，且因该基板结构外部无需额外增设滤波器，而其厚度得以降低。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (18)

1.一种基板结构，其特征为，该基板结构包括：
绝缘层；
第一线路层，其埋设于该绝缘层中并包含有滤波器线路，且该滤波器线路包含至少三个相分离的谐振器、连接其中一该谐振器的讯号输入埠、以及连接另一该谐振器的讯号输出埠，该谐振器的长度为工作频率的波长的一半；
第二线路层，其埋设于该绝缘层中并结合于该第一线路层上；以及
天线，其设于该绝缘层上且电性连接该第一线路层及/或该第二线路层，且该天线连接该讯号输入埠。
2.根据权利要求1所述的基板结构，其特征为，该绝缘层具有相对的第一表面与第二表面，且该第一线路层嵌埋于该绝缘层的第一表面中，该第二线路层嵌埋于该绝缘层的第二表面中。
3.根据权利要求1所述的基板结构，其特征为，该谐振器的形状为U形、直条状、或C形。
4.根据权利要求1所述的基板结构，其特征为，该基板结构还包括至少一增层线路部，其形成于该绝缘层上且电性连接该第一线路层及/或第二线路层。
5.根据权利要求4所述的基板结构，其特征为，该增层线路部包含接地线路。
6.根据权利要求4所述的基板结构，其特征为，该滤波器线路与该增层线路部之间的距离为至少50微米。
7.一种电子封装件，其特征为，该电子封装件包括：
根据权利要求1至6的其中一者所述的基板结构；以及
电子元件，其设于该绝缘层上且电性连接该第一线路层及/或该第二线路层。
8.根据权利要求7所述的电子封装件，其特征为，该滤波器线路的讯号输出埠连接该电子元件。
9.根据权利要求7所述的电子封装件，其特征为，该电子封装件还包括包覆该电子元件的封装层。
10.一种基板结构的制法，其特征为，该制法包括：
形成第一线路层于一承载件上，其中，该第一线路层包含有滤波器线路，且该滤波器线路包含至少三个相分离的谐振器、连接其中一该谐振器的讯号输入埠、以及连接另一该谐振器的讯号输出埠，该谐振器的长度为工作频率的波长的一半；
形成第二线路层于该第一线路层上；
形成绝缘层于该承载件上以包覆该第一与第二线路层；
移除该承载件；以及
于该绝缘层上形成电性连接该第一线路层及/或该第二线路层的天线，且该天线连接该讯号输入埠。
11.根据权利要求10所述的基板结构的制法，其特征为，该绝缘层具有相对的第一表面与第二表面，且该第一线路层嵌埋于该绝缘层的第一表面中，该第二线路层嵌埋于该绝缘层的第二表面中。
12.根据权利要求10所述的基板结构的制法，其特征为，该谐振器的形状为U形、直条状、或C形。
13.根据权利要求10所述的基板结构的制法，其特征为，该制法还包括于该绝缘层上形成电性连接该第一线路层及/或第二线路层的至少一增层线路部。
14.根据权利要求13所述的基板结构的制法，其特征为，该增层线路部包含接地线路。
15.根据权利要求13所述的基板结构的制法，其特征为，该滤波器线路与该增层线路部之间的距离为至少50微米。
16.一种电子封装件的制法，其特征为，该制法包括：
提供一根据权利要求10至15的其中一者所述的基板结构；以及
设置电子元件于该绝缘层上，并令该电子元件电性连接该第一线路层及/或该第二线路层。
17.根据权利要求16所述的电子封装件的制法，其特征为，该滤波器线路的讯号输出埠连接该电子元件。
18.根据权利要求16所述的电子封装件的制法，其特征为，该制法还包括形成用以包覆该电子元件的封装层。
CN201710684375.8A 2017-07-25 2017-08-11 电子封装件暨基板结构与制法 Active CN109300881B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106124904A TWI672840B (zh) 2017-07-25 2017-07-25 電子封裝件暨基板結構與製法
TW106124904 2017-07-25

Publications (2)

Publication Number Publication Date
CN109300881A CN109300881A (zh) 2019-02-01
CN109300881B true CN109300881B (zh) 2021-02-23

Family

ID=65168017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710684375.8A Active CN109300881B (zh) 2017-07-25 2017-08-11 电子封装件暨基板结构与制法

Country Status (2)

Country Link
CN (1) CN109300881B (zh)
TW (1) TWI672840B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4068500A4 (en) * 2019-12-19 2022-11-30 Huawei Technologies Co., Ltd. ANTENNA IN HOUSING DEVICE AND WIRELESS COMMUNICATIONS DEVICE
US20230387880A1 (en) * 2022-05-26 2023-11-30 Win Semiconductors Corp. Electronic structure and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1491448A (zh) * 2001-12-13 2004-04-21 索尼公司 电路板装置及其制造方法
CN1848677A (zh) * 2005-02-24 2006-10-18 京瓷株式会社 弹性表面波元件安装基板、使用该基板的高频模块和通信机器
CN1925720A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、电容器
US20090302970A1 (en) * 2008-06-09 2009-12-10 Fujitsu Media Devices Limited Duplexer
CN103985698A (zh) * 2013-08-08 2014-08-13 珠海越亚封装基板技术股份有限公司 具有嵌入式滤波器的多层电子结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JP2002100698A (ja) * 2000-09-26 2002-04-05 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JP3941416B2 (ja) * 2001-04-26 2007-07-04 ソニー株式会社 高周波モジュール装置及びその製造方法
JP3818896B2 (ja) * 2001-11-26 2006-09-06 富士通メディアデバイス株式会社 分波器及びこれを用いた電子装置
TWI499123B (zh) * 2011-12-14 2015-09-01 矽品精密工業股份有限公司 交錯耦合帶通濾波器
CN203967079U (zh) * 2013-07-26 2014-11-26 半导体元件工业有限责任公司 芯片级封装共模滤波器及保护器件与半导体构件
US10032704B2 (en) * 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
US10411329B2 (en) * 2016-01-20 2019-09-10 Apple Inc. Packaged devices with antennas

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1491448A (zh) * 2001-12-13 2004-04-21 索尼公司 电路板装置及其制造方法
CN1848677A (zh) * 2005-02-24 2006-10-18 京瓷株式会社 弹性表面波元件安装基板、使用该基板的高频模块和通信机器
CN1925720A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、电容器
US20090302970A1 (en) * 2008-06-09 2009-12-10 Fujitsu Media Devices Limited Duplexer
CN103985698A (zh) * 2013-08-08 2014-08-13 珠海越亚封装基板技术股份有限公司 具有嵌入式滤波器的多层电子结构

Also Published As

Publication number Publication date
TWI672840B (zh) 2019-09-21
CN109300881A (zh) 2019-02-01
TW201909458A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
US7851893B2 (en) Semiconductor device and method of connecting a shielding layer to ground through conductive vias
KR101647852B1 (ko) 반도체 소자 및 그 제조방법
US9401347B2 (en) Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
KR101721703B1 (ko) 반도체 소자 및 그 제조 방법
US8598690B2 (en) Semiconductor device having conductive vias in peripheral region connecting shielding layer to ground
CN102024795B (zh) 半导体器件及其形成方法
KR100665217B1 (ko) 반도체 멀티칩 패키지
US8299572B2 (en) Semiconductor die with backside passive device integration
US20090130801A1 (en) Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
TWI524372B (zh) 半導體元件以及將平衡－不平衡轉換器和射頻耦合器整合到共同的基板上的方法
US20170127581A1 (en) Circuit package with internal and external shielding
EP3316297B1 (en) Semiconductor package assembly
CN108878380A (zh) 扇出型电子器件封装件
KR20170108383A (ko) 소자 패키지 및 그 제조방법
JP6054188B2 (ja) 半導体パッケージおよびその製造方法
US20190295968A1 (en) Semiconductor packages
CN109300881B (zh) 电子封装件暨基板结构与制法
CN108962878B (zh) 电子封装件及其制法
CN107204751B (zh) 电子元件封装件及制造该电子元件封装件的方法
KR20180125872A (ko) 팬-아웃 전자부품 패키지
TWI498996B (zh) 半導體元件和在基板中絕緣材料填充溝渠上形成電感之方法
JP6215577B2 (ja) 半導体パッケージ容器、半導体装置、電子機器
CN108807657B (zh) 封装结构及其制法
JP5412372B2 (ja) 半導体実装装置
CN112366184A (zh) 一种滤波器的扇出封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant