JP2002100698A - 半導体装置用パッケージおよび半導体装置 - Google Patents
半導体装置用パッケージおよび半導体装置Info
- Publication number
- JP2002100698A JP2002100698A JP2000291679A JP2000291679A JP2002100698A JP 2002100698 A JP2002100698 A JP 2002100698A JP 2000291679 A JP2000291679 A JP 2000291679A JP 2000291679 A JP2000291679 A JP 2000291679A JP 2002100698 A JP2002100698 A JP 2002100698A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- circuit board
- package
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
(57)【要約】
【課題】 小型化、コストダウンが図れる半導体装置用
パッケージおよび半導体装置を提供する。 【解決手段】 通信用の半導体チップ38を搭載する半
導体装置用パッケージ10において、半導体チップ38
を搭載するチップ搭載部22aおよび外部接続端子36
を備えた回路基板12と、該回路基板12の内層側に設
けられ、半導体チップ38との間で電気的導通が可能
で、所要周波数帯の高周波電気信号を取り出すフィルタ
ー回路層18と、回路基板12の表層に設けられ、フィ
ルター回路層18と電気的に接続されたアンテナ回路層
14とを具備することを特徴としている。
パッケージおよび半導体装置を提供する。 【解決手段】 通信用の半導体チップ38を搭載する半
導体装置用パッケージ10において、半導体チップ38
を搭載するチップ搭載部22aおよび外部接続端子36
を備えた回路基板12と、該回路基板12の内層側に設
けられ、半導体チップ38との間で電気的導通が可能
で、所要周波数帯の高周波電気信号を取り出すフィルタ
ー回路層18と、回路基板12の表層に設けられ、フィ
ルター回路層18と電気的に接続されたアンテナ回路層
14とを具備することを特徴としている。
Description
【0001】
【発明の属する技術分野】本発明は、通信用の半導体チ
ップを搭載する半導体装置用パッケージおよび該半導体
チップを搭載した半導体装置に関する。
ップを搭載する半導体装置用パッケージおよび該半導体
チップを搭載した半導体装置に関する。
【0002】
【従来の技術】例えば、移動電話器(携帯電話器)は、
内部に通信用の半導体チップモジュールが搭載され、こ
の半導体チップモジュールとは別個に、所要周波数帯の
高周波電気信号を取り出すフィルター回路部品と、アン
テナ部品とがそれぞれ組み込まれて構成される。
内部に通信用の半導体チップモジュールが搭載され、こ
の半導体チップモジュールとは別個に、所要周波数帯の
高周波電気信号を取り出すフィルター回路部品と、アン
テナ部品とがそれぞれ組み込まれて構成される。
【0003】
【発明が解決しようとする課題】このように、従来の移
動電話器等の通信機器は、半導体チップモジュール、フ
ィルター回路部品、アンテナ部品等の電子部品が個別に
組み込まれることから、装置が大型化すると共に、部品
点数も多くなり、コスト高になるという課題があった。
動電話器等の通信機器は、半導体チップモジュール、フ
ィルター回路部品、アンテナ部品等の電子部品が個別に
組み込まれることから、装置が大型化すると共に、部品
点数も多くなり、コスト高になるという課題があった。
【0004】そこで、本発明は上記課題を解決すべくな
され、その目的とするところは、通信機器の小型化、コ
ストダウンが図れる半導体装置用パッケージおよび半導
体装置を提供するにある。
され、その目的とするところは、通信機器の小型化、コ
ストダウンが図れる半導体装置用パッケージおよび半導
体装置を提供するにある。
【0005】
【課題を解決するための手段】本発明に係る半導体装置
用パッケージは、通信用の半導体チップを搭載する半導
体装置用パッケージにおいて、半導体チップを搭載する
チップ搭載部および外部接続端子を備えた回路基板と、
該回路基板の内層に設けられ、前記半導体チップとの間
で電気的に接続されることで、所要周波数帯の高周波電
気信号を取り出すフィルター回路層と、前記回路基板の
表層に設けられ、前記フィルター回路層と電気的に接続
されたアンテナ回路層とを具備することを特徴としてい
る。このように、フィルター回路層、アンテナ回路層
が、半導体チップが搭載される回路基板に一体的に組み
込まれているから、小型化が図れ、また部品点数も減じ
て、コストダウンも図れる。
用パッケージは、通信用の半導体チップを搭載する半導
体装置用パッケージにおいて、半導体チップを搭載する
チップ搭載部および外部接続端子を備えた回路基板と、
該回路基板の内層に設けられ、前記半導体チップとの間
で電気的に接続されることで、所要周波数帯の高周波電
気信号を取り出すフィルター回路層と、前記回路基板の
表層に設けられ、前記フィルター回路層と電気的に接続
されたアンテナ回路層とを具備することを特徴としてい
る。このように、フィルター回路層、アンテナ回路層
が、半導体チップが搭載される回路基板に一体的に組み
込まれているから、小型化が図れ、また部品点数も減じ
て、コストダウンも図れる。
【0006】また、前記アンテナ回路層と対向して、前
記回路基板の内層にグランド層が設けられ、該アンテナ
回路層とグランド層とでマイクロストリップ構造を形成
していることを特徴とする。さらに、前記回路基板の内
層に、前記フィルター回路層を挟んで該フィルター回路
層と対向して2つのグランド層が設けられ、該フィルタ
ー回路層と2つのグランド層とでストリップ構造を形成
していることを特徴とする。このように、マイクロスト
リップ構造、ストリップ構造をとることで、アンテナ特
性、フィルター特性が向上する。
記回路基板の内層にグランド層が設けられ、該アンテナ
回路層とグランド層とでマイクロストリップ構造を形成
していることを特徴とする。さらに、前記回路基板の内
層に、前記フィルター回路層を挟んで該フィルター回路
層と対向して2つのグランド層が設けられ、該フィルタ
ー回路層と2つのグランド層とでストリップ構造を形成
していることを特徴とする。このように、マイクロスト
リップ構造、ストリップ構造をとることで、アンテナ特
性、フィルター特性が向上する。
【0007】また、前記チップ搭載部および前記外部接
続端子が前記回路基板の下面に設けられ、前記アンテナ
回路層が、前記回路基板の上面の表層に設けられている
ことを特徴とする。さらに、前記チップ搭載部が前記回
路基板の上面に設けられ、前記アンテナ回路層が、前記
チップ搭載部を囲む前記回路基板の表層に設けられ、前
記外部接続端子が、前記回路基板の下面に設けられてい
ることを特徴とする。
続端子が前記回路基板の下面に設けられ、前記アンテナ
回路層が、前記回路基板の上面の表層に設けられている
ことを特徴とする。さらに、前記チップ搭載部が前記回
路基板の上面に設けられ、前記アンテナ回路層が、前記
チップ搭載部を囲む前記回路基板の表層に設けられ、前
記外部接続端子が、前記回路基板の下面に設けられてい
ることを特徴とする。
【0008】本発明に係る半導体装置では、上記半導体
装置用パッケージの前記チップ搭載部に通信用の半導体
チップが搭載されていることを特徴としている。
装置用パッケージの前記チップ搭載部に通信用の半導体
チップが搭載されていることを特徴としている。
【0009】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図1は、通信用
の半導体チップを搭載した半導体装置10の第1の実施
の形態を示す断面図である。12は、パッケージ本体を
なす多層の回路基板である。回路基板12の上面(表
層)には、銅箔等の金属箔をエッチング加工して形成さ
れたアンテナ回路層14が設けられている。図2に、ア
ンテナ回路層14のパターンの一例を示すが、これに限
定されるものではない。
を添付図面に基づいて詳細に説明する。図1は、通信用
の半導体チップを搭載した半導体装置10の第1の実施
の形態を示す断面図である。12は、パッケージ本体を
なす多層の回路基板である。回路基板12の上面(表
層)には、銅箔等の金属箔をエッチング加工して形成さ
れたアンテナ回路層14が設けられている。図2に、ア
ンテナ回路層14のパターンの一例を示すが、これに限
定されるものではない。
【0010】回路基板12には、表層から内層側に向け
て順に、ベタパターンの第1のグランド層(接地層)1
6、所要パターンに形成されたフィルター回路層(バン
ドパスフィルター)18、ベタパターンの第2のグラン
ド層20、配線パターン層22が、絶縁樹脂層24を介
して設けられている。フィルター回路層18も、金属箔
をエッチング加工して形成されるもので、図3にそのパ
ターンの一例を示す。アンテナ回路層14とフィルター
回路層18とはビア26により電気的に接続されてい
る。
て順に、ベタパターンの第1のグランド層(接地層)1
6、所要パターンに形成されたフィルター回路層(バン
ドパスフィルター)18、ベタパターンの第2のグラン
ド層20、配線パターン層22が、絶縁樹脂層24を介
して設けられている。フィルター回路層18も、金属箔
をエッチング加工して形成されるもので、図3にそのパ
ターンの一例を示す。アンテナ回路層14とフィルター
回路層18とはビア26により電気的に接続されてい
る。
【0011】アンテナ回路層14と第1のグランド層1
6は平行導体板、すなわち、マイクロストリップ構造を
なす。また、フィルター回路層18を挟んで第1のグラ
ンド層16、第2のグランド層20が設けられており、
このフィルター回路層18と第1および第2のグランド
層16、20とでストリップ構造をなすことがわかる。
6は平行導体板、すなわち、マイクロストリップ構造を
なす。また、フィルター回路層18を挟んで第1のグラ
ンド層16、第2のグランド層20が設けられており、
このフィルター回路層18と第1および第2のグランド
層16、20とでストリップ構造をなすことがわかる。
【0012】第1のグランド層16、第2のグランド層
20、配線パターン層22も金属箔をエッチング加工し
て所要のパターンに形成される。回路基板12の下面側
中央部には凹部からなるキャビティ28が形成され、配
線パターン層22の一部が露出されている。この露出さ
れた配線パターン層が半導体チップが搭載されるチップ
搭載部22aとなる。配線パターン層22の所要の部位
とフィルター回路層18とがビア30により電気的に接
続される。また、チップ搭載部22aと第2および第1
のグランド層20、16とは図示しないビアを介して電
気的に接続され、接地される。また、配線パターン層2
2は、ビア32によって、キャビティ28周辺の回路基
板12の下面に形成された配線パターン34に接続され
ている。配線パターン34には、はんだバンプ等のバン
プが形成されて外部接続端子36に形成されている。さ
らに、キャビティ28の内壁面にも、接地された金属層
41(めっきで形成する)を設けると好適である。これ
により半導体チップをシールドすることができ、ノイズ
を軽減できる。
20、配線パターン層22も金属箔をエッチング加工し
て所要のパターンに形成される。回路基板12の下面側
中央部には凹部からなるキャビティ28が形成され、配
線パターン層22の一部が露出されている。この露出さ
れた配線パターン層が半導体チップが搭載されるチップ
搭載部22aとなる。配線パターン層22の所要の部位
とフィルター回路層18とがビア30により電気的に接
続される。また、チップ搭載部22aと第2および第1
のグランド層20、16とは図示しないビアを介して電
気的に接続され、接地される。また、配線パターン層2
2は、ビア32によって、キャビティ28周辺の回路基
板12の下面に形成された配線パターン34に接続され
ている。配線パターン34には、はんだバンプ等のバン
プが形成されて外部接続端子36に形成されている。さ
らに、キャビティ28の内壁面にも、接地された金属層
41(めっきで形成する)を設けると好適である。これ
により半導体チップをシールドすることができ、ノイズ
を軽減できる。
【0013】半導体装置用パッケージ10は上記のよう
に構成されている。通信用の半導体チップ38がチップ
搭載部22aに搭載され、半導体チップ38と配線パタ
ーン22とがワイヤにより電気的に接続され、蓋体40
によってキャビティ28を覆って、半導体チップ38を
気密に封止することで半導体装置42に完成される。
に構成されている。通信用の半導体チップ38がチップ
搭載部22aに搭載され、半導体チップ38と配線パタ
ーン22とがワイヤにより電気的に接続され、蓋体40
によってキャビティ28を覆って、半導体チップ38を
気密に封止することで半導体装置42に完成される。
【0014】上記のように、アンテナ回路層14、フィ
ルター回路層18が回路基板12に一体に作り込まれる
ので、全体の小型化が図れ、また部品点数も減じること
ができ、コストダウンが図れる。なお、半導体装置用パ
ッケージ10の製造は、金属箔付き樹脂板の金属箔を所
要パターンにエッチング加工したものを、プリプレグ接
着剤を介して所要枚数積層し、熱圧着することによって
形成できるし、あるいはビルドアップ法によっても形成
できる。
ルター回路層18が回路基板12に一体に作り込まれる
ので、全体の小型化が図れ、また部品点数も減じること
ができ、コストダウンが図れる。なお、半導体装置用パ
ッケージ10の製造は、金属箔付き樹脂板の金属箔を所
要パターンにエッチング加工したものを、プリプレグ接
着剤を介して所要枚数積層し、熱圧着することによって
形成できるし、あるいはビルドアップ法によっても形成
できる。
【0015】図4は、半導体装置用パッケージ10およ
び半導体装置42の第2の実施の形態を示す。第1の実
施の形態と同一の部材は同一符号を付し、説明は省略す
る。本実施の形態では、配線パターン22のチップ搭載
部22aに半導体チップ38を直接フリップチップ接続
によって搭載している。したがってキャビティは設けて
いない。チップ搭載部22aは、半導体チップ38をフ
リップチップ接続するために所要パターンに形成されて
いる。配線パターン22と半導体チップ38とはビア3
2を通じて内部配線パターン44を介して接続されてい
る。また、配線パターン22に直接外部接続端子36を
形成している。半導体チップ38は必要に応じて、ポッ
ティング樹脂等により気密に封止する。図5は、アンテ
ナ回路層14のパターン例を示し、図6はフィルター回
路層18のパターンの一例を示す。
び半導体装置42の第2の実施の形態を示す。第1の実
施の形態と同一の部材は同一符号を付し、説明は省略す
る。本実施の形態では、配線パターン22のチップ搭載
部22aに半導体チップ38を直接フリップチップ接続
によって搭載している。したがってキャビティは設けて
いない。チップ搭載部22aは、半導体チップ38をフ
リップチップ接続するために所要パターンに形成されて
いる。配線パターン22と半導体チップ38とはビア3
2を通じて内部配線パターン44を介して接続されてい
る。また、配線パターン22に直接外部接続端子36を
形成している。半導体チップ38は必要に応じて、ポッ
ティング樹脂等により気密に封止する。図5は、アンテ
ナ回路層14のパターン例を示し、図6はフィルター回
路層18のパターンの一例を示す。
【0016】上記実施の形態では、フェイスダウン型の
パッケージを示した。図7にはフェイスアップ型のパッ
ケージ10、半導体装置42の実施の形態を示す。図1
に示すものと同一の部材は同一符号を付した。この場
合、キャビティ28は回路基板12の上面に設けられ
る。また、アンテナ回路層14は、キャビティ28(チ
ップ搭載部22a)を囲む回路基板12の表層に設けら
れる。図8はアンテナ回路層14のパターンの一例を示
す。フィルター回路層18も、図9に示すように、キャ
ビティ28を囲むようにして設けられる。本実施の形態
に係るパッケージ10、半導体装置42も小型化がで
き、また部品点数も少ないからコストダウンができる。
パッケージを示した。図7にはフェイスアップ型のパッ
ケージ10、半導体装置42の実施の形態を示す。図1
に示すものと同一の部材は同一符号を付した。この場
合、キャビティ28は回路基板12の上面に設けられ
る。また、アンテナ回路層14は、キャビティ28(チ
ップ搭載部22a)を囲む回路基板12の表層に設けら
れる。図8はアンテナ回路層14のパターンの一例を示
す。フィルター回路層18も、図9に示すように、キャ
ビティ28を囲むようにして設けられる。本実施の形態
に係るパッケージ10、半導体装置42も小型化がで
き、また部品点数も少ないからコストダウンができる。
【0017】
【発明の効果】以上のように、本発明に係る半導体装置
用パッケージおよび半導体装置によれば、小型化が図
れ、また部品点数を減じることができるのでコストダウ
ンが図れる。
用パッケージおよび半導体装置によれば、小型化が図
れ、また部品点数を減じることができるのでコストダウ
ンが図れる。
【図1】半導体装置用パッケージおよび半導体装置の断
面図である。
面図である。
【図2】アンテナ回路層のパターンの一例を示す説明図
である。
である。
【図3】フィルター回路層のパターンの一例を示す説明
図である。
図である。
【図4】他の実施の形態における半導体装置用パッケー
ジおよび半導体装置の断面図である。
ジおよび半導体装置の断面図である。
【図5】アンテナ回路層のパターンの一例を示す説明図
である。
である。
【図6】フィルター回路層のパターンの一例を示す説明
図である。
図である。
【図7】さらに他の実施の形態における半導体装置用パ
ッケージおよび半導体装置の断面図である。
ッケージおよび半導体装置の断面図である。
【図8】アンテナ回路層のパターンの一例を示す説明図
である。
である。
【図9】フィルター回路層のパターンの一例を示す説明
図である。
図である。
10 半導体装置用パッケージ 12 回路基板 14 アンテナ回路層 16 第1のグランド層 18 フィルター回路層 20 第2のグランド層 22 配線パターン 22a チップ搭載部 24 絶縁層 26 ビア 28 キャビティ 30、32 ビア 34 配線パターン 36 外部接続端子 38 半導体チップ 40 蓋体 41 金属層 42 半導体装置 44 内部配線パターン
Claims (6)
- 【請求項1】 通信用の半導体チップを搭載する半導体
装置用パッケージにおいて、 半導体チップを搭載するチップ搭載部および外部接続端
子を備えた回路基板と、 該回路基板の内層に設けられ、前記半導体チップとの間
で電気的に接続されることで、所要周波数帯の高周波電
気信号を取り出すフィルター回路層と、 前記回路基板の表層に設けられ、前記フィルター回路層
と電気的に接続されたアンテナ回路層とを具備すること
を特徴とする半導体装置用パッケージ。 - 【請求項2】 前記アンテナ回路層と対向して、前記回
路基板の内層にグランド層が設けられ、該アンテナ回路
層とグランド層とでマイクロストリップ構造を形成して
いることを特徴とする請求項1記載の半導体装置用パッ
ケージ。 - 【請求項3】 前記回路基板の内層に、前記フィルター
回路層を挟んで該フィルター回路層と対向して2つのグ
ランド層が設けられ、該フィルター回路層と2つのグラ
ンド層とでストリップ構造を形成していることを特徴と
する請求項1または2記載の半導体装置用パッケージ。 - 【請求項4】 前記チップ搭載部および前記外部接続端
子が前記回路基板の下面に設けられ、前記アンテナ回路
層が、前記回路基板の上面の表層に設けられていること
を特徴とする請求項1、2または3記載の半導体装置用
パッケージ。 - 【請求項5】 前記チップ搭載部が前記回路基板の上面
に設けられ、前記アンテナ回路層が、前記チップ搭載部
を囲む前記回路基板の表層に設けられ、前記外部接続端
子が、前記回路基板の下面に設けられていることを特徴
とする請求項1、2または3記載の半導体装置用パッケ
ージ。 - 【請求項6】 請求項1、2、3、4または5記載の半
導体装置用パッケージの前記チップ搭載部に通信用の半
導体チップが搭載されていることを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000291679A JP2002100698A (ja) | 2000-09-26 | 2000-09-26 | 半導体装置用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000291679A JP2002100698A (ja) | 2000-09-26 | 2000-09-26 | 半導体装置用パッケージおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002100698A true JP2002100698A (ja) | 2002-04-05 |
Family
ID=18774725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000291679A Pending JP2002100698A (ja) | 2000-09-26 | 2000-09-26 | 半導体装置用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002100698A (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019340A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | 半導体ic内蔵基板 |
JP2009158742A (ja) * | 2007-12-27 | 2009-07-16 | Shinko Electric Ind Co Ltd | 電子装置 |
JP2010098274A (ja) * | 2008-10-20 | 2010-04-30 | Sibeam Inc | 表面実装可能な集積回路のパッケージ化機構 |
US8410564B2 (en) | 2009-10-22 | 2013-04-02 | Sony Corporation | Semiconductor device, method of manufacturing the same, and wireless transmission system utilizing the same |
JP2013110434A (ja) * | 2013-02-05 | 2013-06-06 | Sibeam Inc | 表面実装可能な集積回路のパッケージ化機構 |
WO2014042978A1 (en) * | 2012-09-11 | 2014-03-20 | Alcatel Lucent | Radiation efficient integrated antenna |
US8803315B2 (en) | 2010-07-29 | 2014-08-12 | Murata Manufacturing Co., Ltd. | High-frequency module and communication apparatus |
JP2015026873A (ja) * | 2014-11-07 | 2015-02-05 | サイビーム インコーポレイテッド | 表面実装可能な集積回路のパッケージ化機構 |
AU2008230024B2 (en) * | 2008-10-20 | 2015-08-13 | Qualcomm Incorporated | Surface mountable integrated circuit packaging scheme |
JPWO2014020787A1 (ja) * | 2012-08-03 | 2016-07-21 | パナソニック株式会社 | 電子部品モジュールとその実装体 |
CN109300881A (zh) * | 2017-07-25 | 2019-02-01 | 矽品精密工业股份有限公司 | 电子封装件暨基板结构与制法 |
KR20190019804A (ko) * | 2017-08-18 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10511080B2 (en) | 2017-08-18 | 2019-12-17 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
KR20200002133A (ko) | 2018-06-29 | 2020-01-08 | 삼성전기주식회사 | 고주파 필터 및 고주파 모듈 |
CN110875748A (zh) * | 2018-09-04 | 2020-03-10 | 三星电机株式会社 | 射频滤波器设备和射频模块 |
JP2020088493A (ja) * | 2018-11-20 | 2020-06-04 | Tdk株式会社 | アンテナモジュール |
KR20200076379A (ko) | 2018-12-19 | 2020-06-29 | 삼성전기주식회사 | 고주파 필터 모듈 |
US11316250B2 (en) | 2020-06-08 | 2022-04-26 | Samsung Electro-Mechanics Co., Ltd. | Chip antenna and antenna module including chip antenna |
-
2000
- 2000-09-26 JP JP2000291679A patent/JP2002100698A/ja active Pending
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019340A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | 半導体ic内蔵基板 |
KR101501627B1 (ko) * | 2007-12-27 | 2015-03-11 | 신꼬오덴기 고교 가부시키가이샤 | 전자 장치 |
JP2009158742A (ja) * | 2007-12-27 | 2009-07-16 | Shinko Electric Ind Co Ltd | 電子装置 |
JP2010098274A (ja) * | 2008-10-20 | 2010-04-30 | Sibeam Inc | 表面実装可能な集積回路のパッケージ化機構 |
AU2008230024C1 (en) * | 2008-10-20 | 2015-11-26 | Qualcomm Incorporated | Surface mountable integrated circuit packaging scheme |
AU2008230024B2 (en) * | 2008-10-20 | 2015-08-13 | Qualcomm Incorporated | Surface mountable integrated circuit packaging scheme |
US8410564B2 (en) | 2009-10-22 | 2013-04-02 | Sony Corporation | Semiconductor device, method of manufacturing the same, and wireless transmission system utilizing the same |
US8803315B2 (en) | 2010-07-29 | 2014-08-12 | Murata Manufacturing Co., Ltd. | High-frequency module and communication apparatus |
JPWO2014020787A1 (ja) * | 2012-08-03 | 2016-07-21 | パナソニック株式会社 | 電子部品モジュールとその実装体 |
CN104620442A (zh) * | 2012-09-11 | 2015-05-13 | 阿尔卡特朗讯 | 有效辐射的集成天线 |
WO2014042978A1 (en) * | 2012-09-11 | 2014-03-20 | Alcatel Lucent | Radiation efficient integrated antenna |
US9325056B2 (en) | 2012-09-11 | 2016-04-26 | Alcatel Lucent | Radiation efficient integrated antenna |
JP2013110434A (ja) * | 2013-02-05 | 2013-06-06 | Sibeam Inc | 表面実装可能な集積回路のパッケージ化機構 |
JP2015026873A (ja) * | 2014-11-07 | 2015-02-05 | サイビーム インコーポレイテッド | 表面実装可能な集積回路のパッケージ化機構 |
CN109300881A (zh) * | 2017-07-25 | 2019-02-01 | 矽品精密工业股份有限公司 | 电子封装件暨基板结构与制法 |
KR102117463B1 (ko) * | 2017-08-18 | 2020-06-02 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
CN109411434A (zh) * | 2017-08-18 | 2019-03-01 | 三星电机株式会社 | 扇出型半导体封装件 |
US10511080B2 (en) | 2017-08-18 | 2019-12-17 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
KR20190019804A (ko) * | 2017-08-18 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR20200002133A (ko) | 2018-06-29 | 2020-01-08 | 삼성전기주식회사 | 고주파 필터 및 고주파 모듈 |
US10763563B2 (en) | 2018-06-29 | 2020-09-01 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency filter and radio frequency module |
US11342643B2 (en) | 2018-06-29 | 2022-05-24 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency filter and radio frequency module |
KR20200027307A (ko) | 2018-09-04 | 2020-03-12 | 삼성전기주식회사 | 고주파 필터 장치 및 고주파 모듈 |
CN110875748A (zh) * | 2018-09-04 | 2020-03-10 | 三星电机株式会社 | 射频滤波器设备和射频模块 |
US10804581B2 (en) | 2018-09-04 | 2020-10-13 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency filter apparatus and radio frequency module |
CN110875748B (zh) * | 2018-09-04 | 2022-07-15 | 三星电机株式会社 | 射频滤波器设备和射频模块 |
JP2020088493A (ja) * | 2018-11-20 | 2020-06-04 | Tdk株式会社 | アンテナモジュール |
KR20200076379A (ko) | 2018-12-19 | 2020-06-29 | 삼성전기주식회사 | 고주파 필터 모듈 |
US10985441B2 (en) | 2018-12-19 | 2021-04-20 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency filter module |
US11316250B2 (en) | 2020-06-08 | 2022-04-26 | Samsung Electro-Mechanics Co., Ltd. | Chip antenna and antenna module including chip antenna |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176506B2 (en) | High frequency chip packages with connecting elements | |
JP2002100698A (ja) | 半導体装置用パッケージおよび半導体装置 | |
US7268426B2 (en) | High-frequency chip packages | |
KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
US20050151599A1 (en) | Module for radio-frequency applications | |
JP3612031B2 (ja) | 高周波モジュール | |
GB2395601A (en) | Noise eliminating system on chip and method of manufacture | |
US20030048154A1 (en) | High-frequency composite switch module | |
CN111933636B (zh) | 一种半导体封装结构以及封装方法 | |
JP2002170906A (ja) | 半導体装置及び半導体装置の製造方法 | |
US11538774B2 (en) | Wireless transmission module and manufacturing method | |
WO2004080134A2 (en) | High frequency chip packages with connecting elements | |
WO2020012598A1 (ja) | 半導体装置 | |
JP2004128288A (ja) | 半導体装置および電子装置 | |
US6531775B1 (en) | High-frequency module | |
JP2003007910A (ja) | 半導体装置 | |
JP2002164658A (ja) | モジュール基板 | |
KR20230015006A (ko) | 고주파 전력 증폭기용 반도체 패키지, 그의 실장 구조 및 그의 제조 방법 | |
JP3854095B2 (ja) | 多層回路基板 | |
CN100483661C (zh) | 防止芯片被干扰的封装方法及其封装结构 | |
JP2836602B2 (ja) | モールド型半導体装置 | |
CN216354159U (zh) | 一种射频模组的封装结构以及通信器件 | |
JP3640463B2 (ja) | Mmicパッケージ | |
JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
CN117174691A (zh) | 一种射频模组芯片及其制备方法 |