JP3640463B2 - Ｍｍｉｃパッケージ - Google Patents
Ｍｍｉｃパッケージ Download PDFInfo
- Publication number
- JP3640463B2 JP3640463B2 JP08176496A JP8176496A JP3640463B2 JP 3640463 B2 JP3640463 B2 JP 3640463B2 JP 08176496 A JP08176496 A JP 08176496A JP 8176496 A JP8176496 A JP 8176496A JP 3640463 B2 JP3640463 B2 JP 3640463B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- frequency integrated
- substrate
- metal substrate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Waveguide Connection Structure (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はＭＭＩＣ（Monolithic Microwave Integrated Circuit）を搭載したＭＭＩＣパッケージに関し、特に高周波用チップと低周波用チップを小さなスペースに配置して高密度実装が可能なＭＭＩＣパッケージに関する。
【０００２】
【従来の技術】
従来のＭＭＩＣ用パッケージは、特開平４−１２９４０２号公報に開示されているように、金属製基板の一方の基板上に高周波集積回路（ＭＭＩＣ）および導電パターンが形成された多層基板を配置し、パッケージの上蓋の内側に高周波集積回路と対向する低周波回路基板を設け、高周波集積回路と低周波回路基板との電気的な接続を導電パターンが形成された多層基板および導電線路が形成されたフレームを介して行っている。
【０００３】
また、金属製基板上に配置された高周波集積回路は、低周波回路基板が設けられたパッケージの上蓋とフレームにより封止されている。
【０００４】
このように、特開平４−１２９４０２号公報に開示された従来のＭＭＩＣ用パッケージは、金属製基板上に配置された高周波集積回路を、低周波回路基板が設けられたパッケージの上蓋とフレームで封止する構造のため、小さなパッケージ内容積でも高密度実装が可能となる。
【０００５】
【発明が解決しようとする課題】
従来のＭＭＩＣ用パッケージは、金属製基板上に配置された高周波集積回路とパッケージの上蓋に設けられた低周波回路基板の電気的な接続が、フレームを介して行われるため、導体相互間接続のための位置合せが難しく電気的な接続の信頼性に課題がある。
【０００６】
特に、パッケージに小型化が要求される場合には、導体接続部の寸法が微細となって物理的に接続が困難となり、高周波集積回路と低周波回路基板の電気的接続の信頼性が著しく低下する場合がある。
【０００７】
また、高周波集積回路と低周波回路基板を含む全体の機能チェックは、外部端子（リード端子）を取り付けた後、モールディングを行ってＭＭＩＣパッケージが完成するまでできないため、高周波集積回路と低周波回路基板との導通不良がある場合には、ＩＣリード、パッケージが無駄となるとともに、ＩＣパッケージングに要する作業および費用が無駄となってＩＣ製造のコストアップを招く課題がある。
【０００８】
最近、衝突防止ならびに運転支援を目的とした車載用レーダモジュールに採用される高周波集積回路は、周波数がＧＨｚ（ギガヘルツ）帯域のものが採用されてきており、実装スペースの小型化および高密度モジュール化の要求に対応するために低周波集積回路との混成ＩＣ化の要望がある。
【０００９】
一方、ＧＨｚ（ギガヘルツ）帯域の高周波集積回路と、低周波集積回路の混成ＩＣ化に際しては、相互の干渉の影響がないよう高周波集積回路と低周波集積回路（例えば、ＭＨｚ帯域）の配置を適切に設定する必要がある。
【００１０】
この発明はこのような課題を解決するためなされたもので、第１の目的は高周波集積回路（ＭＭＩＣ）と、低周波集積回路およびバイアス回路を金属製基板の表裏面上に分離して配置し、高密度実装を図るとともに、高周波集積回路（ＭＭＩＣ）と、低周波集積回路およびバイアス回路相互間の干渉を防止することができるＭＭＩＣパッケージを提供することにある。
【００１１】
また、この発明の第２の目的は、高周波集積回路（ＭＭＩＣ）と、低周波集積回路およびバイアス回路との信頼性の高い電気的接続を実現することができるＭＭＩＣパッケージを提供することにある。
【００１２】
【課題を解決するための手段】
前記課題を解決するためこの発明に係るＭＭＩＣパッケージは、金属製基板と、この金属製基板上に高周波集積回路を配置して封止したＭＭＩＣパッケージにおいて、金属製基板の一方の基板面上に高周波集積回路を配置するとともに、前記金属製基板の他方の基板面上に低周波集積回路、または直流バイアス回路を配置し、金属製基板の一方の基板面上と他方の基板面上には、絶縁層の上にボンディング・パッドを形成し、ボンディング・パッドには、基板の表面から裏面まで貫通した貫通部を設け、貫通部には、基板の表面から裏面に貫通する穴の同心円上に絶縁層および導通路を形成し、高周波集積回路と、低周波集積回路および直流バイアス回路は、金属製基板の一方の基板面上に形成した前記ボンディング・パッドと金属製基板の他方の基板面上に形成したボンディング・パッドを介して電気的に接続したことを特徴とする。
【００１３】
この発明に係るＭＭＩＣパッケージは、金属製基板の一方の基板面（例えば、基板表面）上に高周波集積回路を配置し、金属製基板の他方の基板面（例えば、基板裏面）上に低周波集積回路、または直流バイアス回路を配置するので、限られたスペースに多くのＩＣチップを実装してパッケージ化することができる。
【００１４】
また、高周波集積回路と、低周波集積回路および直流バイアス回路とを金属製基板で分離するので、高周波集積回路、低周波集積回路および直流バイアス回路相互間の干渉を防止することができる。
【００１５】
さらに、この発明に係るＭＭＩＣパッケージは、半導体製造プロセスの微細加工技術を用いて金属製基板の表裏面を貫通させ、金属製基板の表裏面に配置された高周波集積回路と、低周波集積回路および直流バイアス回路とを導電材料で電気的に接続するので、高周波集積回路と、低周波集積回路および直流バイアス回路相互間の電気的な接続を確実に行うことができる。
【００１６】
また、この発明に係るＭＭＩＣパッケージは、高周波集積回路を配置した金属製基板と同一平面上に誘電体基板を配置し、高周波集積回路の入力端子および出力端子を設けたことを特徴とする。
【００１７】
この発明に係るＭＭＩＣパッケージは、高周波集積回路を配置した金属製基板と同一平面上に誘電体基板を配置し、高周波集積回路の入力端子および出力端子を設けたので、パッケージの水平面方向に高周波集積回路の端子のみを取り出すことができる。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。
図１はこの発明に係るＭＭＩＣパッケージの配置部品平面図、図２はこの発明に係るＭＭＩＣパッケージのＸ−Ｘ断面図である。
【００１９】
図１および図２において、ＭＭＩＣパッケージ１は、金属製基板２の一方の基板面（例えば、表面）上に高周波集積回路４、誘電体基板６を配置するとともに、金属製基板２の他方の基板面（例えば、裏面）上に低周波集積回路４、直流バイアス回路５を配置し、モールド樹脂、セラミックまたは金属等のケース１２で封止して混成集積回路を形成する。
【００２０】
周波数ＧＨｚ帯域の高周波集積回路３を金属製基板２の表面に配置し、周波数ＭＨｚ帯域の低周波集積回路４および高周波集積回路３に電源や直流バイアスを供給する直流バイアス回路５を金属製基板２の裏面に配置することにより、限られたスペースに多くのＩＣチップを実装してパッケージ化することができる。
【００２１】
また、高周波集積回路３と、低周波集積回路４および直流バイアス回路５とを金属製基板２で分離するので、高周波集積回路３、低周波集積回路４および直流バイアス回路５の周波数帯域が異なることに伴う相互間の干渉を防止することができる。
【００２２】
なお、高周波集積回路３、低周波集積回路４および直流バイアス回路の接地端子を金属製基板２に接続することにより、高周波集積回路３、低周波集積回路４および直流バイアス回路５の相互間の干渉のより一層の改善が期待できる。
【００２３】
コバール等で形成した金属製基板２は、基板表面に凹部２Ａ、２Ｂを設けて高周波集積回路３、誘電体基板６を配置する。
【００２４】
また、金属製基板２の表面には、絶縁層の上にボンディング・パッド８Ｄ、８Ｇ、８Ｈを蒸着等により形成し、高周波集積回路３に形成したボンディング・パッド８Ａ、８Ｂ、８Ｃに極細の金線等のワイヤｗ１、ｗ２、ｗ３でワイヤボンディングを行う。
【００２５】
金属製基板２の表面に設けたボンディング・パッド８Ｇ、８Ｈには、半導体製造プロセスの微細加工技術を用いて基板表面から基板裏面まで貫通した貫通部７を設け、高周波集積回路３と低周波集積回路４、および高周波集積回路３と直流バイアス回路５のみを電気的に接続する導通路（スルーホール）を蒸着等により形成する。
【００２６】
誘電体基板６は、例えば高純度のアルミナセラミックで形成し、基板表面が金属製基板２の表面と同一平面となるよう配置する。
また、誘電体基板６の基板表面には、ボンディング・パッド８Ｅ、端子８Ｆ、および導体パターン９を蒸着等により形成し、ボンディング・パッド８Ｅとボンディング・パッド８Ｄを金線等のワイヤｗ４で接続し、端子８ＦにＩＣリード（外部取り出し線）１１を取り付けて高周波集積回路３の入力信号を外部から供給したり、または出力信号を外部に取り出すよう構成する。
【００２７】
このように、高周波集積回路３を配置した金属製基板２と同一平面上に誘電体基板６を配置し、高周波集積回路３の入力端子および出力端子を設けたので、パッケージの水平面方向に高周波集積回路３の端子のみを取り出すことができる。
【００２８】
なお、図示しないが、金属製基板２の裏面にもボンディング・パッド８Ｇ、８Ｈに対向するボンディング・パッドを設け、貫通部７を介してボンディング・パッド８Ｇ、８Ｈと電気的に接続する。
また、低周波集積回路４および直流バイアス回路５にもボンディング・パッドを設け、それぞれボンディング・パッド８Ｇ、８Ｈに対向するボンディング・パッドとの間をワイヤで電気的に接続する。
【００２９】
このように、半導体製造プロセスの微細加工技術を用いて金属製基板の表裏面を貫通させ、金属製基板の表裏面に配置された高周波集積回路と、低周波集積回路および直流バイアス回路とを導電材料で電気的に接続するので、高周波集積回路と、低周波集積回路および直流バイアス回路相互間の電気的な接続を確実に行うことができる。
【００３０】
図３に貫通部の断面拡大図を示す。
図３において、貫通部７は、金属製基板２の表面から裏面に貫通する穴を開け、ボンディング・パッド８Ｇ、８Ｈを形成する領域よりも広い領域、および貫通する穴の周囲に絶縁層１３を蒸着等により形成する。
【００３１】
続いて、絶縁層１３の表面に導電性材料でボンディング・パッド８Ｇ、８Ｈおよびスルーホール１４を蒸着等で形成することにより、金属製基板２の表面に形成したボンディング・パッド８Ｇ、８Ｈと、金属製基板２の裏面に形成したボンディング・パッドを最短距離で電気的に接続する。
【００３２】
図４に貫通部の平面図を示す。
図４において、貫通部７は、ボンディング・パッド８Ｇ、８Ｈの下層に絶縁部１３を形成し、金属製基板２の表面から裏面に貫通する穴の同心円上に絶縁層１３およびスルーホール１４を蒸着等で形成する。
【００３３】
なお、本実施の形態では、金属製基板２の表裏の電気的な接続を一箇所につき１個のスルーホール１４で対応したが、スルーホールの信頼性を考慮して複数のスルーホールを複数設けることもできる。
また、本実施の形態では、金属製基板２の表裏の電気的な接続をスルーホール１４で行ったが、スルーホール１４に代えて導電性材料を用いてもよい。
【００３４】
【発明の効果】
以上説明したように、この発明に係るＭＭＩＣパッケージは、金属製基板の一方の基板面（例えば、基板表面）上に高周波集積回路を配置し、金属製基板の他方の基板面（例えば、基板裏面）上に低周波集積回路、または直流バイアス回路を配置し、限られたスペースに多くのＩＣチップや回路を実装してパッケージ化することができるので、高密度実装を実現することができる。
【００３５】
また、高周波集積回路と、低周波集積回路または直流バイアス回路とを金属製基板で分離し、高周波集積回路、低周波集積回路および直流バイアス回路相互間の干渉を防止することができるので、全体回路の性能向上を図ることができる。
【００３６】
さらに、この発明に係るＭＭＩＣパッケージは、半導体製造プロセスの微細加工技術を用いて金属製基板の表裏面を貫通させ、金属製基板の表面に配置された高周波集積回路と、金属製基板の裏面に配置された低周波集積回路および直流バイアス回路とを導電材料で電気的に接続し、高周波集積回路と、低周波集積回路および直流バイアス回路相互間の電気的な接続を確実に行うことができるので、信頼性を向上させることができる。
【００３７】
また、この発明に係るＭＭＩＣパッケージは、高周波集積回路を配置した金属製基板と同一平面上に誘電体基板を配置し、高周波集積回路の入力端子および出力端子を設け、パッケージの水平面方向に高周波集積回路の端子のみを取り出すことができるので、高周波集積回路を多数配置してより高密度実装を実現することができる。
【００３８】
よって、信頼性が高く、安定した回路性能が得られるとともに、限られたスペースに高密度実装が可能なＭＭＩＣパッケージを提供することができる。
【図面の簡単な説明】
【図１】 この発明に係るＭＭＩＣパッケージの配置部品平面図
【図２】 この発明に係るＭＭＩＣパッケージのＸ−Ｘ断面図
【図３】 貫通部の断面拡大図
【図４】 貫通部の平面図
【符号の説明】
１…ＭＭＩＣパッケージ、２…金属製基板、３…高周波集積回路、４…低周波集積回路、５…直流バイアス回路、６…誘電体基板、７…貫通部、８Ａ〜８Ｅ，８Ｇ，８Ｈ…ボンディング・パッド、８Ｆ…端子、９…導体パターン、１１…ＩＣリード、１２…ケース、１３…絶縁層、１４…スルーホール。
【発明の属する技術分野】
この発明はＭＭＩＣ（Monolithic Microwave Integrated Circuit）を搭載したＭＭＩＣパッケージに関し、特に高周波用チップと低周波用チップを小さなスペースに配置して高密度実装が可能なＭＭＩＣパッケージに関する。
【０００２】
【従来の技術】
従来のＭＭＩＣ用パッケージは、特開平４−１２９４０２号公報に開示されているように、金属製基板の一方の基板上に高周波集積回路（ＭＭＩＣ）および導電パターンが形成された多層基板を配置し、パッケージの上蓋の内側に高周波集積回路と対向する低周波回路基板を設け、高周波集積回路と低周波回路基板との電気的な接続を導電パターンが形成された多層基板および導電線路が形成されたフレームを介して行っている。
【０００３】
また、金属製基板上に配置された高周波集積回路は、低周波回路基板が設けられたパッケージの上蓋とフレームにより封止されている。
【０００４】
このように、特開平４−１２９４０２号公報に開示された従来のＭＭＩＣ用パッケージは、金属製基板上に配置された高周波集積回路を、低周波回路基板が設けられたパッケージの上蓋とフレームで封止する構造のため、小さなパッケージ内容積でも高密度実装が可能となる。
【０００５】
【発明が解決しようとする課題】
従来のＭＭＩＣ用パッケージは、金属製基板上に配置された高周波集積回路とパッケージの上蓋に設けられた低周波回路基板の電気的な接続が、フレームを介して行われるため、導体相互間接続のための位置合せが難しく電気的な接続の信頼性に課題がある。
【０００６】
特に、パッケージに小型化が要求される場合には、導体接続部の寸法が微細となって物理的に接続が困難となり、高周波集積回路と低周波回路基板の電気的接続の信頼性が著しく低下する場合がある。
【０００７】
また、高周波集積回路と低周波回路基板を含む全体の機能チェックは、外部端子（リード端子）を取り付けた後、モールディングを行ってＭＭＩＣパッケージが完成するまでできないため、高周波集積回路と低周波回路基板との導通不良がある場合には、ＩＣリード、パッケージが無駄となるとともに、ＩＣパッケージングに要する作業および費用が無駄となってＩＣ製造のコストアップを招く課題がある。
【０００８】
最近、衝突防止ならびに運転支援を目的とした車載用レーダモジュールに採用される高周波集積回路は、周波数がＧＨｚ（ギガヘルツ）帯域のものが採用されてきており、実装スペースの小型化および高密度モジュール化の要求に対応するために低周波集積回路との混成ＩＣ化の要望がある。
【０００９】
一方、ＧＨｚ（ギガヘルツ）帯域の高周波集積回路と、低周波集積回路の混成ＩＣ化に際しては、相互の干渉の影響がないよう高周波集積回路と低周波集積回路（例えば、ＭＨｚ帯域）の配置を適切に設定する必要がある。
【００１０】
この発明はこのような課題を解決するためなされたもので、第１の目的は高周波集積回路（ＭＭＩＣ）と、低周波集積回路およびバイアス回路を金属製基板の表裏面上に分離して配置し、高密度実装を図るとともに、高周波集積回路（ＭＭＩＣ）と、低周波集積回路およびバイアス回路相互間の干渉を防止することができるＭＭＩＣパッケージを提供することにある。
【００１１】
また、この発明の第２の目的は、高周波集積回路（ＭＭＩＣ）と、低周波集積回路およびバイアス回路との信頼性の高い電気的接続を実現することができるＭＭＩＣパッケージを提供することにある。
【００１２】
【課題を解決するための手段】
前記課題を解決するためこの発明に係るＭＭＩＣパッケージは、金属製基板と、この金属製基板上に高周波集積回路を配置して封止したＭＭＩＣパッケージにおいて、金属製基板の一方の基板面上に高周波集積回路を配置するとともに、前記金属製基板の他方の基板面上に低周波集積回路、または直流バイアス回路を配置し、金属製基板の一方の基板面上と他方の基板面上には、絶縁層の上にボンディング・パッドを形成し、ボンディング・パッドには、基板の表面から裏面まで貫通した貫通部を設け、貫通部には、基板の表面から裏面に貫通する穴の同心円上に絶縁層および導通路を形成し、高周波集積回路と、低周波集積回路および直流バイアス回路は、金属製基板の一方の基板面上に形成した前記ボンディング・パッドと金属製基板の他方の基板面上に形成したボンディング・パッドを介して電気的に接続したことを特徴とする。
【００１３】
この発明に係るＭＭＩＣパッケージは、金属製基板の一方の基板面（例えば、基板表面）上に高周波集積回路を配置し、金属製基板の他方の基板面（例えば、基板裏面）上に低周波集積回路、または直流バイアス回路を配置するので、限られたスペースに多くのＩＣチップを実装してパッケージ化することができる。
【００１４】
また、高周波集積回路と、低周波集積回路および直流バイアス回路とを金属製基板で分離するので、高周波集積回路、低周波集積回路および直流バイアス回路相互間の干渉を防止することができる。
【００１５】
さらに、この発明に係るＭＭＩＣパッケージは、半導体製造プロセスの微細加工技術を用いて金属製基板の表裏面を貫通させ、金属製基板の表裏面に配置された高周波集積回路と、低周波集積回路および直流バイアス回路とを導電材料で電気的に接続するので、高周波集積回路と、低周波集積回路および直流バイアス回路相互間の電気的な接続を確実に行うことができる。
【００１６】
また、この発明に係るＭＭＩＣパッケージは、高周波集積回路を配置した金属製基板と同一平面上に誘電体基板を配置し、高周波集積回路の入力端子および出力端子を設けたことを特徴とする。
【００１７】
この発明に係るＭＭＩＣパッケージは、高周波集積回路を配置した金属製基板と同一平面上に誘電体基板を配置し、高周波集積回路の入力端子および出力端子を設けたので、パッケージの水平面方向に高周波集積回路の端子のみを取り出すことができる。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。
図１はこの発明に係るＭＭＩＣパッケージの配置部品平面図、図２はこの発明に係るＭＭＩＣパッケージのＸ−Ｘ断面図である。
【００１９】
図１および図２において、ＭＭＩＣパッケージ１は、金属製基板２の一方の基板面（例えば、表面）上に高周波集積回路４、誘電体基板６を配置するとともに、金属製基板２の他方の基板面（例えば、裏面）上に低周波集積回路４、直流バイアス回路５を配置し、モールド樹脂、セラミックまたは金属等のケース１２で封止して混成集積回路を形成する。
【００２０】
周波数ＧＨｚ帯域の高周波集積回路３を金属製基板２の表面に配置し、周波数ＭＨｚ帯域の低周波集積回路４および高周波集積回路３に電源や直流バイアスを供給する直流バイアス回路５を金属製基板２の裏面に配置することにより、限られたスペースに多くのＩＣチップを実装してパッケージ化することができる。
【００２１】
また、高周波集積回路３と、低周波集積回路４および直流バイアス回路５とを金属製基板２で分離するので、高周波集積回路３、低周波集積回路４および直流バイアス回路５の周波数帯域が異なることに伴う相互間の干渉を防止することができる。
【００２２】
なお、高周波集積回路３、低周波集積回路４および直流バイアス回路の接地端子を金属製基板２に接続することにより、高周波集積回路３、低周波集積回路４および直流バイアス回路５の相互間の干渉のより一層の改善が期待できる。
【００２３】
コバール等で形成した金属製基板２は、基板表面に凹部２Ａ、２Ｂを設けて高周波集積回路３、誘電体基板６を配置する。
【００２４】
また、金属製基板２の表面には、絶縁層の上にボンディング・パッド８Ｄ、８Ｇ、８Ｈを蒸着等により形成し、高周波集積回路３に形成したボンディング・パッド８Ａ、８Ｂ、８Ｃに極細の金線等のワイヤｗ１、ｗ２、ｗ３でワイヤボンディングを行う。
【００２５】
金属製基板２の表面に設けたボンディング・パッド８Ｇ、８Ｈには、半導体製造プロセスの微細加工技術を用いて基板表面から基板裏面まで貫通した貫通部７を設け、高周波集積回路３と低周波集積回路４、および高周波集積回路３と直流バイアス回路５のみを電気的に接続する導通路（スルーホール）を蒸着等により形成する。
【００２６】
誘電体基板６は、例えば高純度のアルミナセラミックで形成し、基板表面が金属製基板２の表面と同一平面となるよう配置する。
また、誘電体基板６の基板表面には、ボンディング・パッド８Ｅ、端子８Ｆ、および導体パターン９を蒸着等により形成し、ボンディング・パッド８Ｅとボンディング・パッド８Ｄを金線等のワイヤｗ４で接続し、端子８ＦにＩＣリード（外部取り出し線）１１を取り付けて高周波集積回路３の入力信号を外部から供給したり、または出力信号を外部に取り出すよう構成する。
【００２７】
このように、高周波集積回路３を配置した金属製基板２と同一平面上に誘電体基板６を配置し、高周波集積回路３の入力端子および出力端子を設けたので、パッケージの水平面方向に高周波集積回路３の端子のみを取り出すことができる。
【００２８】
なお、図示しないが、金属製基板２の裏面にもボンディング・パッド８Ｇ、８Ｈに対向するボンディング・パッドを設け、貫通部７を介してボンディング・パッド８Ｇ、８Ｈと電気的に接続する。
また、低周波集積回路４および直流バイアス回路５にもボンディング・パッドを設け、それぞれボンディング・パッド８Ｇ、８Ｈに対向するボンディング・パッドとの間をワイヤで電気的に接続する。
【００２９】
このように、半導体製造プロセスの微細加工技術を用いて金属製基板の表裏面を貫通させ、金属製基板の表裏面に配置された高周波集積回路と、低周波集積回路および直流バイアス回路とを導電材料で電気的に接続するので、高周波集積回路と、低周波集積回路および直流バイアス回路相互間の電気的な接続を確実に行うことができる。
【００３０】
図３に貫通部の断面拡大図を示す。
図３において、貫通部７は、金属製基板２の表面から裏面に貫通する穴を開け、ボンディング・パッド８Ｇ、８Ｈを形成する領域よりも広い領域、および貫通する穴の周囲に絶縁層１３を蒸着等により形成する。
【００３１】
続いて、絶縁層１３の表面に導電性材料でボンディング・パッド８Ｇ、８Ｈおよびスルーホール１４を蒸着等で形成することにより、金属製基板２の表面に形成したボンディング・パッド８Ｇ、８Ｈと、金属製基板２の裏面に形成したボンディング・パッドを最短距離で電気的に接続する。
【００３２】
図４に貫通部の平面図を示す。
図４において、貫通部７は、ボンディング・パッド８Ｇ、８Ｈの下層に絶縁部１３を形成し、金属製基板２の表面から裏面に貫通する穴の同心円上に絶縁層１３およびスルーホール１４を蒸着等で形成する。
【００３３】
なお、本実施の形態では、金属製基板２の表裏の電気的な接続を一箇所につき１個のスルーホール１４で対応したが、スルーホールの信頼性を考慮して複数のスルーホールを複数設けることもできる。
また、本実施の形態では、金属製基板２の表裏の電気的な接続をスルーホール１４で行ったが、スルーホール１４に代えて導電性材料を用いてもよい。
【００３４】
【発明の効果】
以上説明したように、この発明に係るＭＭＩＣパッケージは、金属製基板の一方の基板面（例えば、基板表面）上に高周波集積回路を配置し、金属製基板の他方の基板面（例えば、基板裏面）上に低周波集積回路、または直流バイアス回路を配置し、限られたスペースに多くのＩＣチップや回路を実装してパッケージ化することができるので、高密度実装を実現することができる。
【００３５】
また、高周波集積回路と、低周波集積回路または直流バイアス回路とを金属製基板で分離し、高周波集積回路、低周波集積回路および直流バイアス回路相互間の干渉を防止することができるので、全体回路の性能向上を図ることができる。
【００３６】
さらに、この発明に係るＭＭＩＣパッケージは、半導体製造プロセスの微細加工技術を用いて金属製基板の表裏面を貫通させ、金属製基板の表面に配置された高周波集積回路と、金属製基板の裏面に配置された低周波集積回路および直流バイアス回路とを導電材料で電気的に接続し、高周波集積回路と、低周波集積回路および直流バイアス回路相互間の電気的な接続を確実に行うことができるので、信頼性を向上させることができる。
【００３７】
また、この発明に係るＭＭＩＣパッケージは、高周波集積回路を配置した金属製基板と同一平面上に誘電体基板を配置し、高周波集積回路の入力端子および出力端子を設け、パッケージの水平面方向に高周波集積回路の端子のみを取り出すことができるので、高周波集積回路を多数配置してより高密度実装を実現することができる。
【００３８】
よって、信頼性が高く、安定した回路性能が得られるとともに、限られたスペースに高密度実装が可能なＭＭＩＣパッケージを提供することができる。
【図面の簡単な説明】
【図１】 この発明に係るＭＭＩＣパッケージの配置部品平面図
【図２】 この発明に係るＭＭＩＣパッケージのＸ−Ｘ断面図
【図３】 貫通部の断面拡大図
【図４】 貫通部の平面図
【符号の説明】
１…ＭＭＩＣパッケージ、２…金属製基板、３…高周波集積回路、４…低周波集積回路、５…直流バイアス回路、６…誘電体基板、７…貫通部、８Ａ〜８Ｅ，８Ｇ，８Ｈ…ボンディング・パッド、８Ｆ…端子、９…導体パターン、１１…ＩＣリード、１２…ケース、１３…絶縁層、１４…スルーホール。
Claims (2)
- 金属製基板と、この金属製基板上に高周波集積回路を配置して封止したＭＭＩＣパッケージにおいて、
前記金属製基板の一方の基板面上に高周波集積回路を配置するとともに、前記金属製基板の他方の基板面上に低周波集積回路、または直流バイアス回路を配置し、
前記金属製基板の前記一方の基板面上と前記他方の基板面上には、絶縁層の上にボンディング・パッドを形成し、
前記ボンディング・パッドには、前記基板の表面から裏面まで貫通した貫通部を設け、
前記貫通部には、前記基板の表面から裏面に貫通する穴の同心円上に絶縁層および導通路を形成し、
前記高周波集積回路と、前記低周波集積回路および前記直流バイアス回路は、前記金属製基板の一方の基板面上に形成した前記ボンディング・パッドと前記金属製基板の他方の基板面上に形成した前記ボンディング・パッドを介して電気的に接続したことを特徴とするＭＭＩＣパッケージ。 - 前記高周波集積回路を配置した前記金属製基板と同一平面上に誘電体基板を配置し、前記高周波集積回路の入力端子および出力端子を設けたことを特徴とする請求項１記載のＭＭＩＣパッケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08176496A JP3640463B2 (ja) | 1996-04-03 | 1996-04-03 | Ｍｍｉｃパッケージ |
| DE69729344T DE69729344T8 (de) | 1996-04-03 | 1997-03-20 | Radarmodul und MMIC-Anordnung dafür |
| EP97104802A EP0800093B1 (en) | 1996-04-03 | 1997-03-20 | Radar module and MMIC package for use in such radar module |
| US08/823,749 US6130640A (en) | 1996-04-03 | 1997-03-25 | Radar module and MMIC package for use in such radar module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08176496A JP3640463B2 (ja) | 1996-04-03 | 1996-04-03 | Ｍｍｉｃパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09275160A JPH09275160A (ja) | 1997-10-21 |
| JP3640463B2 true JP3640463B2 (ja) | 2005-04-20 |
Family
ID=13755533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08176496A Expired - Fee Related JP3640463B2 (ja) | 1996-04-03 | 1996-04-03 | Ｍｍｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3640463B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3582460B2 (ja) * | 2000-06-20 | 2004-10-27 | 株式会社村田製作所 | 高周波モジュール |
-
1996
- 1996-04-03 JP JP08176496A patent/JP3640463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09275160A (ja) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176506B2 (en) | High frequency chip packages with connecting elements | |
| US5376588A (en) | Method for making high pin count package for semiconductor device | |
| KR100412056B1 (ko) | 마이크로웨이브하이브리드집적회로 | |
| US20070096160A1 (en) | High frequency chip packages with connecting elements | |
| US7411278B2 (en) | Package device with electromagnetic interference shield | |
| WO2004080134A2 (en) | High frequency chip packages with connecting elements | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| JP2002100698A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JP2001085569A (ja) | 高周波回路装置 | |
| JP4190111B2 (ja) | 高周波モジュール | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| KR20030096055A (ko) | 안테나를 내장한 반도체 모듈의 구조 | |
| JP3640463B2 (ja) | Ｍｍｉｃパッケージ | |
| JPH1168029A (ja) | 半導体装置 | |
| JPH0645401A (ja) | 半導体装置用パッケージ | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| US7339269B2 (en) | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof | |
| JPH1093012A (ja) | 高周波集積回路装置 | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JP2836602B2 (ja) | モールド型半導体装置 | |
| US5434450A (en) | PGA package type semiconductor device having leads to be supplied with power source potential | |
| JP4194896B2 (ja) | 高周波ｉｃパッケージを使用する高周波ユニット | |
| JPH04209558A (ja) | 半導体集積回路装置 | |
| JPH05166965A (ja) | パッケージ構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |