JP4194896B2 - 高周波ｉｃパッケージを使用する高周波ユニット - Google Patents
高周波ｉｃパッケージを使用する高周波ユニット Download PDFInfo
- Publication number
- JP4194896B2 JP4194896B2 JP2003201839A JP2003201839A JP4194896B2 JP 4194896 B2 JP4194896 B2 JP 4194896B2 JP 2003201839 A JP2003201839 A JP 2003201839A JP 2003201839 A JP2003201839 A JP 2003201839A JP 4194896 B2 JP4194896 B2 JP 4194896B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit board
- bypass capacitor
- high frequency
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波ＩＣパッケージを使用する高周波ユニットに関するものである。
【０００２】
【従来の技術】
車載用高周波レーダに使用するミリ波又はマイクロ波ユニット（高周波ユニット）は、筐体シャーシに、表面に各種部品を実装した回路基板と、ＭＭＩＣパッケージ（ＭＭＩＣ：モノリシックマイクロ波ＩＣ、Monolithic Microwave Integrated Circuit)を搭載して構成される。
【０００３】
図１は、ミリ波ユニットの構成を示し、（Ａ）は概略平面図、（Ｂ）は（Ａ）のＢ−Ｂ線から見た詳細断面図である。
筐体シャーシ１に、導電性接着剤（以下、単に「接着剤」という。）２，３により、回路基板４と６個のＭＭＩＣパッケージ５が搭載される。回路基板４には更にコネクタ２５などの他の部品が実装され、筐体シャーシ１に導波管２６が形成されることにより、ミリ波ユニット６が構成される。
【０００４】
図２を用いて、ＭＭＩＣパッケージ５の構成を説明する。
ＭＭＩＣパッケージ５の基板７の下面に、ベアチップ８及びバイパスコンデンサ９を実装するための配線１１が形成され、上面に、外部の回路と接続するための配線１２が形成される。バイパスコンデンサ９は、ＭＭＩＣの発振を防止するために設けられる。なお、以下の説明では、「バイパスコンデンサ」を「パスコン」と略称する。両配線１１、１２間が、バイアホール１３を通して接続される。基板７の下面の配線１１上にベアチップ８とパスコン９が実装される。パスコン９の一方の電極は、ワイヤーボンド接続１５により、基板７のグラウンド（以下、「ＧＮＤ」）に接続される。ベアチップ８とパスコン９は、キャップ１４にて封止される。
【０００５】
【発明が解決しようとする課題】
上記従来のＭＭＩＣパッケージは、パスコン９をベアチップ８と一緒にパッケージ内に収納するため、ＭＣＭ実装（マルチチップモジュール実装）を行わなければならず、技術的に困難であった。また、パッケージが大型化し、製造工程が多工程となるため、ローコスト化が困難であった。また、このようなＭＭＩＣパッケージを使用したミリ波ユニットも、小型化及びローコスト化が困難であった。
【０００６】
本発明は、高周波ＩＣパッケージ及びこのパッケージを使用するミリ波ユニットの構成を簡単化及び小型化することを目的とするものである。
また、本発明は、高周波ＩＣパッケージ及びミリ波ユニットの製造方法の工程数を低減することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するためになされたものである。
そのため、本発明では、第１の厚みを有する誘電体基板に形成される高周波ＩＣパッケージと、該パッケージと接続され、前記第１の厚みとは異なる第２の厚みを有する回路基板とを具備する高周波ユニットにおいて、前記高周波ＩＣパッケージ及び前記回路基板を搭載する筐体を有し、この筐体には、前記高周波ＩＣパッケージの表面と前記回路基板の表面とを面一にするための段差を設ける。
【０００８】
さらに、上記高周波ユニットでは、前記高周波ＩＣパッケージの封止が前記筐体側に向けられた状態で前記高周波ＩＣパッケージが前記筐体に実装され、前記回路基板には、バイパスコンデンサが実装されており、前記バイパスコンデンサが前記筐体側に向けられた状態で前記回路基板が前記筐体に実装され、前記誘電体基板の前記高周波ＩＣパッケージの封止が形成された表面とは反対側の表面に形成された高周波ＩＣパッケージのための第１の配線が、前記回路基板の前記バイパスコンデンサが実装された表面とは反対側の表面に形成された前記バイパスコンデンサのための第２の配線とワイヤーボンディングによって接続される。
【０００９】
【発明の実施の形態】
本発明をミリ波ユニットに適用した例について図を用いて説明する。
（実施形態１）
図３を用いて、本発明を適用したＭＭＩＣパッケージの構成を説明する。図３（Ａ）はＭＭＩＣパッケージを上から見た状態、（Ｂ）は、ＭＭＩＣパッケージをミリ波ユニットに実装した状態を側面から見た状態を示す。
【００１０】
ＭＭＩＣパッケージ５の基板７の下面に、ベアチップ８を実装するための配線１１が形成される。上面に外部の回路と接続するための配線１２が形成される。両配線１１、１２はバイアホール１３を通して接続される。基板７の下面の配線１１上にベアチップ８が実装され、キャップ１４にて封止される。
【００１１】
基板７の上面側、即ちベアチップ８の反対側の面に、ＭＭＩＣパッケージ５の高周波発振防止用のパスコン９が実装される。パスコン９は、単層セラミックなどの誘電体１６と２枚の電極１７，１８から形成される。配線１２から、ＧＮＤ電極１９と対向する突出部２３が形成される。パスコン９の一方の電極１７がＧＮＤ電極１９と、他方の電極１８が突出部２３と、それぞれ接着剤２４により接続され、これにより、パスコン９が配線１２とＧＮＤ電極１９との間に実装される。
【００１２】
図４を用いて、図３のミリ波ユニットの製造工程を説明する。なお、以下の工程は１例であり、その順序は適宜変更が可能なものである。
回路基板４に、クリームはんだ等によるはんだ印刷を行い（工程１）、ＳＭＤ（表面実装部品）をはんだ印刷上に搭載し（工程２）、はんだ印刷のリフローによりＳＭＤを回路基板４上に固着する（工程３）。筐体シャーシ１に接着剤３を塗布して（工程４）、ＭＭＩＣパッケージ５を搭載し（工程５）、接着剤３を硬化して、ＭＭＩＣパッケージ５を筐体シャーシ１上に固着する（工程６）。筐体シャーシ１とＭＭＩＣパッケージ５上に接着剤２，２１を塗布し（工程７）、回路基板４を筐体シャーシ１に搭載し（工程８）、パスコン９をＭＭＩＣパッケージ５に搭載し（工程９）、接着剤２，２１を硬化して（工程１０）、パスコン９と回路基板４を固着する。最後に、ＭＭＩＣパッケージ５と回路基板４の配線２４との間をワイヤーボンディング接続１５で接続する（工程１１）。
【００１３】
本実施形態１によれば、パスコン９をキャップ１４内に実装しないため、ＭＭＩＣパッケージ５を小型化することができる。また、ベアチップ８とパスコン９とをＭＣＭ実装する必要がなくなり、チップの接続不良が減少し、歩留りが向上する。
（実施形態２）
上記実施形態１のＭＭＩＣパッケージ５は、上記のような利点があるものの、パスコン９を接着剤２１によりＭＭＩＣパッケージ５上に実装する工程（工程７，９，１０）が必要となっている。本実施形態２は、この工程を削除するものである。
【００１４】
図５は、ＭＭＩＣパッケージをミリ波ユニットに実装した状態の側面断面図である。以下の説明では、上述の実施形態１と異なる点についてのみ説明する。
本実施形態２のＭＭＩＣパッケージ５は、パスコン９を実装しない。パスコン９は、回路基板４に実装される。パスコン９は、回路基板４の下面側に形成された配線２９上に、その他の表面実装部品と同様にリフローにより実装され、はんだ２７により固着される。回路基板４の下面の配線２９は、バイアホール３０を通して上面の配線１２と接続される。また、ＭＭＩＣパッケージ５は、回路基板４の上面の配線２８とワイヤーボンド接続１５により接続される。
【００１５】
ＭＭＩＣパッケージ１及び回路基板４を搭載する筐体シャーシ１には、ＭＭＩＣパッケージ１の表面と回路基板４の表面とを面一にするための段差が設けられる。
また、ＭＭＩＣパッケージ１のキャップ１４が、筐体シャーシ１側に向けられた状態でＭＭＩＣパッケージ１が筐体シャーシ１に実装される。
【００１６】
図６を用いて、図５に示したミリ波ユニット６の製造工程を説明する。なお、以下の工程も１例であり、その順序は適宜変更可能なものである。
回路基板４に、クリームはんだ等によりはんだ印刷を行い（工程１）、パスコン９を含むＳＭＤ（表面実装部品）をはんだ印刷上に搭載し（工程２）、リフローによりＳＭＤを回路基板４上に固着する（工程３）。筐体シャーシ１に接着剤２，３を塗布して（工程４）、筐体シャーシ１にＭＭＩＣパッケージ５を搭載し（工程５）回路基板４を搭載し（工程６）、接着剤２，３を硬化する（工程７）。最後に、ＭＭＩＣパッケージ５と回路基板４の配線２８との間をワイヤーボンディング接続１５により接続する（工程８）。
【００１７】
本実施形態２によれば、パスコン９を、他の実装部品と同時にマウンターで自動搭載し、リフローにより実装する。したがって、前述の実施形態１の図４の工程図と比較すると明らかなように、接着剤の塗布及び硬化の工程（図４の工程７，９，１０）を省略することができる。
（実施形態３）
上記実施形態２のミリ波ユニット６は、上記のような利点があるものの、ベアチップ８からパスコン９を経由したＧＮＤまでの距離が大きくなる。これにより、高周波発振を効果的に防止できなくなることがあるという問題が発生する。本実施形態３は、ベアチップ８とＧＮＤまでの距離を短縮するものである。
【００１８】
図７は、ＭＭＩＣパッケージをミリ波ユニットに実装した状態の側面断面図である。以下の説明では、上述の実施形態２と異なる点についてのみ説明する。
パスコン９として、単層セラミック等の誘電体１６の上下に電極１７、１８を配置した上下電極型単層セラミックコンデンサを採用する。回路基板４の、ＭＭＩＣパッケージ５に近い位置の上下面に配線２８、２９が形成され、バイアホール３０により両配線２８、２９間が接続される。
【００１９】
上面の配線２８の上に、パスコン９の下電極１８がリフローはんだ２７により実装される。パスコン９の上電極２８は、ワイヤーボンド接続１５によりＭＭＩＣパッケージ５及び回路基板４の配線２４と接続される。下面の配線２９は、回路基板４が接着剤３により筐体シャーシ１に実装されたとき、筐体シャーシ１と電気的に接続されてＧＮＤされる。
【００２０】
図７に示したミリ波ユニット６の製造工程は前述の図６に示したとおりである。
本実施形態３では、パスコン９はリフローにより他の部品と同時に実装できるという上記実施形態２と同様の効果が得られる。さらに、パスコン９の構造及び配置を改善したことにより、ベアチップ８とＧＮＤとの間の電気的距離を短縮化したので、高周波発振を確実に防止することができる。
【００２１】
なお、以上説明した接着剤の他、はんだ等の導電性接合部材を適用しても良い。
【００２２】
【発明の効果】
本発明によれば、高周波ＩＣパッケージ及びこのパッケージを使用する高周波ユニットの構成を簡単化及び小型化することができる。
また、本発明によれば、高周波ＩＣパッケージ及び高周波ユニットの製造方法の工程数を削除することができる。
【図面の簡単な説明】
【図１】ミリ波ユニットの構成を示す図。
【図２】従来のＭＭＩＣの構成を示す図。
【図３】本発明の第１の実施形態のＭＭＩＣパッケージの構成を示す図。
【図４】図３のミリ波ユニットの製造工程を示す図。
【図５】本発明の第２の実施形態のミリ波ユニットの構成を示す図。
【図６】図５のミリ波ユニットの製造工程を示す図。
【図７】本発明の第３の実施形態のミリ波ユニットの構成を示す図。
【符号の説明】
１…筐体シャーシ
２…接着剤
３…接着剤
４…回路基板
５…ＭＭＩＣパッケージ
６…ミリ波ユニット
７…基板
８…ベアチップ
９…パスコン
１１…配線
１２…配線
１３…バイアホール
１４…キャップ
１５…ワイヤーボンド接続
１６…誘電体
１７，１８…電極
１９…ＧＮＤ電極
２１…接着剤
２２…バイアホール
２３…突出部
２４…配線
２５…コネクタ
２６…導波管
２７…はんだ
２８，２９…配線
３０…バイアホール
【発明の属する技術分野】
本発明は、高周波ＩＣパッケージを使用する高周波ユニットに関するものである。
【０００２】
【従来の技術】
車載用高周波レーダに使用するミリ波又はマイクロ波ユニット（高周波ユニット）は、筐体シャーシに、表面に各種部品を実装した回路基板と、ＭＭＩＣパッケージ（ＭＭＩＣ：モノリシックマイクロ波ＩＣ、Monolithic Microwave Integrated Circuit)を搭載して構成される。
【０００３】
図１は、ミリ波ユニットの構成を示し、（Ａ）は概略平面図、（Ｂ）は（Ａ）のＢ−Ｂ線から見た詳細断面図である。
筐体シャーシ１に、導電性接着剤（以下、単に「接着剤」という。）２，３により、回路基板４と６個のＭＭＩＣパッケージ５が搭載される。回路基板４には更にコネクタ２５などの他の部品が実装され、筐体シャーシ１に導波管２６が形成されることにより、ミリ波ユニット６が構成される。
【０００４】
図２を用いて、ＭＭＩＣパッケージ５の構成を説明する。
ＭＭＩＣパッケージ５の基板７の下面に、ベアチップ８及びバイパスコンデンサ９を実装するための配線１１が形成され、上面に、外部の回路と接続するための配線１２が形成される。バイパスコンデンサ９は、ＭＭＩＣの発振を防止するために設けられる。なお、以下の説明では、「バイパスコンデンサ」を「パスコン」と略称する。両配線１１、１２間が、バイアホール１３を通して接続される。基板７の下面の配線１１上にベアチップ８とパスコン９が実装される。パスコン９の一方の電極は、ワイヤーボンド接続１５により、基板７のグラウンド（以下、「ＧＮＤ」）に接続される。ベアチップ８とパスコン９は、キャップ１４にて封止される。
【０００５】
【発明が解決しようとする課題】
上記従来のＭＭＩＣパッケージは、パスコン９をベアチップ８と一緒にパッケージ内に収納するため、ＭＣＭ実装（マルチチップモジュール実装）を行わなければならず、技術的に困難であった。また、パッケージが大型化し、製造工程が多工程となるため、ローコスト化が困難であった。また、このようなＭＭＩＣパッケージを使用したミリ波ユニットも、小型化及びローコスト化が困難であった。
【０００６】
本発明は、高周波ＩＣパッケージ及びこのパッケージを使用するミリ波ユニットの構成を簡単化及び小型化することを目的とするものである。
また、本発明は、高周波ＩＣパッケージ及びミリ波ユニットの製造方法の工程数を低減することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明は、上記目的を達成するためになされたものである。
そのため、本発明では、第１の厚みを有する誘電体基板に形成される高周波ＩＣパッケージと、該パッケージと接続され、前記第１の厚みとは異なる第２の厚みを有する回路基板とを具備する高周波ユニットにおいて、前記高周波ＩＣパッケージ及び前記回路基板を搭載する筐体を有し、この筐体には、前記高周波ＩＣパッケージの表面と前記回路基板の表面とを面一にするための段差を設ける。
【０００８】
さらに、上記高周波ユニットでは、前記高周波ＩＣパッケージの封止が前記筐体側に向けられた状態で前記高周波ＩＣパッケージが前記筐体に実装され、前記回路基板には、バイパスコンデンサが実装されており、前記バイパスコンデンサが前記筐体側に向けられた状態で前記回路基板が前記筐体に実装され、前記誘電体基板の前記高周波ＩＣパッケージの封止が形成された表面とは反対側の表面に形成された高周波ＩＣパッケージのための第１の配線が、前記回路基板の前記バイパスコンデンサが実装された表面とは反対側の表面に形成された前記バイパスコンデンサのための第２の配線とワイヤーボンディングによって接続される。
【０００９】
【発明の実施の形態】
本発明をミリ波ユニットに適用した例について図を用いて説明する。
（実施形態１）
図３を用いて、本発明を適用したＭＭＩＣパッケージの構成を説明する。図３（Ａ）はＭＭＩＣパッケージを上から見た状態、（Ｂ）は、ＭＭＩＣパッケージをミリ波ユニットに実装した状態を側面から見た状態を示す。
【００１０】
ＭＭＩＣパッケージ５の基板７の下面に、ベアチップ８を実装するための配線１１が形成される。上面に外部の回路と接続するための配線１２が形成される。両配線１１、１２はバイアホール１３を通して接続される。基板７の下面の配線１１上にベアチップ８が実装され、キャップ１４にて封止される。
【００１１】
基板７の上面側、即ちベアチップ８の反対側の面に、ＭＭＩＣパッケージ５の高周波発振防止用のパスコン９が実装される。パスコン９は、単層セラミックなどの誘電体１６と２枚の電極１７，１８から形成される。配線１２から、ＧＮＤ電極１９と対向する突出部２３が形成される。パスコン９の一方の電極１７がＧＮＤ電極１９と、他方の電極１８が突出部２３と、それぞれ接着剤２４により接続され、これにより、パスコン９が配線１２とＧＮＤ電極１９との間に実装される。
【００１２】
図４を用いて、図３のミリ波ユニットの製造工程を説明する。なお、以下の工程は１例であり、その順序は適宜変更が可能なものである。
回路基板４に、クリームはんだ等によるはんだ印刷を行い（工程１）、ＳＭＤ（表面実装部品）をはんだ印刷上に搭載し（工程２）、はんだ印刷のリフローによりＳＭＤを回路基板４上に固着する（工程３）。筐体シャーシ１に接着剤３を塗布して（工程４）、ＭＭＩＣパッケージ５を搭載し（工程５）、接着剤３を硬化して、ＭＭＩＣパッケージ５を筐体シャーシ１上に固着する（工程６）。筐体シャーシ１とＭＭＩＣパッケージ５上に接着剤２，２１を塗布し（工程７）、回路基板４を筐体シャーシ１に搭載し（工程８）、パスコン９をＭＭＩＣパッケージ５に搭載し（工程９）、接着剤２，２１を硬化して（工程１０）、パスコン９と回路基板４を固着する。最後に、ＭＭＩＣパッケージ５と回路基板４の配線２４との間をワイヤーボンディング接続１５で接続する（工程１１）。
【００１３】
本実施形態１によれば、パスコン９をキャップ１４内に実装しないため、ＭＭＩＣパッケージ５を小型化することができる。また、ベアチップ８とパスコン９とをＭＣＭ実装する必要がなくなり、チップの接続不良が減少し、歩留りが向上する。
（実施形態２）
上記実施形態１のＭＭＩＣパッケージ５は、上記のような利点があるものの、パスコン９を接着剤２１によりＭＭＩＣパッケージ５上に実装する工程（工程７，９，１０）が必要となっている。本実施形態２は、この工程を削除するものである。
【００１４】
図５は、ＭＭＩＣパッケージをミリ波ユニットに実装した状態の側面断面図である。以下の説明では、上述の実施形態１と異なる点についてのみ説明する。
本実施形態２のＭＭＩＣパッケージ５は、パスコン９を実装しない。パスコン９は、回路基板４に実装される。パスコン９は、回路基板４の下面側に形成された配線２９上に、その他の表面実装部品と同様にリフローにより実装され、はんだ２７により固着される。回路基板４の下面の配線２９は、バイアホール３０を通して上面の配線１２と接続される。また、ＭＭＩＣパッケージ５は、回路基板４の上面の配線２８とワイヤーボンド接続１５により接続される。
【００１５】
ＭＭＩＣパッケージ１及び回路基板４を搭載する筐体シャーシ１には、ＭＭＩＣパッケージ１の表面と回路基板４の表面とを面一にするための段差が設けられる。
また、ＭＭＩＣパッケージ１のキャップ１４が、筐体シャーシ１側に向けられた状態でＭＭＩＣパッケージ１が筐体シャーシ１に実装される。
【００１６】
図６を用いて、図５に示したミリ波ユニット６の製造工程を説明する。なお、以下の工程も１例であり、その順序は適宜変更可能なものである。
回路基板４に、クリームはんだ等によりはんだ印刷を行い（工程１）、パスコン９を含むＳＭＤ（表面実装部品）をはんだ印刷上に搭載し（工程２）、リフローによりＳＭＤを回路基板４上に固着する（工程３）。筐体シャーシ１に接着剤２，３を塗布して（工程４）、筐体シャーシ１にＭＭＩＣパッケージ５を搭載し（工程５）回路基板４を搭載し（工程６）、接着剤２，３を硬化する（工程７）。最後に、ＭＭＩＣパッケージ５と回路基板４の配線２８との間をワイヤーボンディング接続１５により接続する（工程８）。
【００１７】
本実施形態２によれば、パスコン９を、他の実装部品と同時にマウンターで自動搭載し、リフローにより実装する。したがって、前述の実施形態１の図４の工程図と比較すると明らかなように、接着剤の塗布及び硬化の工程（図４の工程７，９，１０）を省略することができる。
（実施形態３）
上記実施形態２のミリ波ユニット６は、上記のような利点があるものの、ベアチップ８からパスコン９を経由したＧＮＤまでの距離が大きくなる。これにより、高周波発振を効果的に防止できなくなることがあるという問題が発生する。本実施形態３は、ベアチップ８とＧＮＤまでの距離を短縮するものである。
【００１８】
図７は、ＭＭＩＣパッケージをミリ波ユニットに実装した状態の側面断面図である。以下の説明では、上述の実施形態２と異なる点についてのみ説明する。
パスコン９として、単層セラミック等の誘電体１６の上下に電極１７、１８を配置した上下電極型単層セラミックコンデンサを採用する。回路基板４の、ＭＭＩＣパッケージ５に近い位置の上下面に配線２８、２９が形成され、バイアホール３０により両配線２８、２９間が接続される。
【００１９】
上面の配線２８の上に、パスコン９の下電極１８がリフローはんだ２７により実装される。パスコン９の上電極２８は、ワイヤーボンド接続１５によりＭＭＩＣパッケージ５及び回路基板４の配線２４と接続される。下面の配線２９は、回路基板４が接着剤３により筐体シャーシ１に実装されたとき、筐体シャーシ１と電気的に接続されてＧＮＤされる。
【００２０】
図７に示したミリ波ユニット６の製造工程は前述の図６に示したとおりである。
本実施形態３では、パスコン９はリフローにより他の部品と同時に実装できるという上記実施形態２と同様の効果が得られる。さらに、パスコン９の構造及び配置を改善したことにより、ベアチップ８とＧＮＤとの間の電気的距離を短縮化したので、高周波発振を確実に防止することができる。
【００２１】
なお、以上説明した接着剤の他、はんだ等の導電性接合部材を適用しても良い。
【００２２】
【発明の効果】
本発明によれば、高周波ＩＣパッケージ及びこのパッケージを使用する高周波ユニットの構成を簡単化及び小型化することができる。
また、本発明によれば、高周波ＩＣパッケージ及び高周波ユニットの製造方法の工程数を削除することができる。
【図面の簡単な説明】
【図１】ミリ波ユニットの構成を示す図。
【図２】従来のＭＭＩＣの構成を示す図。
【図３】本発明の第１の実施形態のＭＭＩＣパッケージの構成を示す図。
【図４】図３のミリ波ユニットの製造工程を示す図。
【図５】本発明の第２の実施形態のミリ波ユニットの構成を示す図。
【図６】図５のミリ波ユニットの製造工程を示す図。
【図７】本発明の第３の実施形態のミリ波ユニットの構成を示す図。
【符号の説明】
１…筐体シャーシ
２…接着剤
３…接着剤
４…回路基板
５…ＭＭＩＣパッケージ
６…ミリ波ユニット
７…基板
８…ベアチップ
９…パスコン
１１…配線
１２…配線
１３…バイアホール
１４…キャップ
１５…ワイヤーボンド接続
１６…誘電体
１７，１８…電極
１９…ＧＮＤ電極
２１…接着剤
２２…バイアホール
２３…突出部
２４…配線
２５…コネクタ
２６…導波管
２７…はんだ
２８，２９…配線
３０…バイアホール
Claims (1)
- 第１の厚みを有する誘電体基板に形成される高周波ＩＣパッケージと、該パッケージと接続され、前記第１の厚みとは異なる第２の厚みを有する回路基板とを具備する高周波ユニットにおいて、
前記高周波ＩＣパッケージ及び前記回路基板を搭載する筐体を有し、この筐体には、前記高周波ＩＣパッケージの表面と前記回路基板の表面とを面一にするための段差が設けられており、
前記高周波ＩＣパッケージの封止が前記筐体側に向けられた状態で前記高周波ＩＣパッケージが前記筐体に実装され、
前記回路基板には、バイパスコンデンサが実装されており、前記バイパスコンデンサが前記筐体側に向けられた状態で前記回路基板が前記筐体に実装され、
前記誘電体基板の前記高周波ＩＣパッケージの封止が形成された表面とは反対側の表面に形成された高周波ＩＣパッケージのための第１の配線が、前記回路基板の前記バイパスコンデンサが実装された表面とは反対側の表面に形成された前記バイパスコンデンサのための第２の配線とワイヤーボンディングによって接続されることを特徴とする、高周波ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201839A JP4194896B2 (ja) | 2003-07-25 | 2003-07-25 | 高周波ｉｃパッケージを使用する高周波ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201839A JP4194896B2 (ja) | 2003-07-25 | 2003-07-25 | 高周波ｉｃパッケージを使用する高周波ユニット |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000148642A Division JP3529323B2 (ja) | 2000-05-16 | 2000-05-16 | 高周波ユニット及び高周波ユニットの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006939A JP2004006939A (ja) | 2004-01-08 |
| JP4194896B2 true JP4194896B2 (ja) | 2008-12-10 |
Family
ID=30438502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201839A Expired - Fee Related JP4194896B2 (ja) | 2003-07-25 | 2003-07-25 | 高周波ｉｃパッケージを使用する高周波ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4194896B2 (ja) |
-
2003
- 2003-07-25 JP JP2003201839A patent/JP4194896B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004006939A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796165A (en) | High-frequency integrated circuit device having a multilayer structure | |
| EP0472856B1 (en) | Surface acoustic wave device and its manufacturing method | |
| JP3013831B2 (ja) | Ｍｍｉｃパッケージ | |
| KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
| US20020072150A1 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
| US5426319A (en) | High-frequency semiconductor device including microstrip transmission line | |
| JP2002100698A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JP4190111B2 (ja) | 高周波モジュール | |
| JP2003007910A (ja) | 半導体装置 | |
| JP4194896B2 (ja) | 高周波ｉｃパッケージを使用する高周波ユニット | |
| JP2002164658A (ja) | モジュール基板 | |
| JP3715120B2 (ja) | ハイブリッドモジュール | |
| JP3529323B2 (ja) | 高周波ユニット及び高周波ユニットの製造方法 | |
| US7339269B2 (en) | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof | |
| JP2538072B2 (ja) | 半導体装置 | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JP2836602B2 (ja) | モールド型半導体装置 | |
| JPH1093012A (ja) | 高周波集積回路装置 | |
| JP3640463B2 (ja) | Ｍｍｉｃパッケージ | |
| JPH0917906A (ja) | 半導体用パッケージ | |
| JPH05211279A (ja) | 混成集積回路 | |
| JP2000353770A (ja) | 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法 | |
| JPH11220089A (ja) | チップモジュール | |
| JPH09114954A (ja) | Ｐｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080924 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |