JP3529323B2 - 高周波ユニット及び高周波ユニットの製造方法 - Google Patents
高周波ユニット及び高周波ユニットの製造方法Info
- Publication number
- JP3529323B2 JP3529323B2 JP2000148642A JP2000148642A JP3529323B2 JP 3529323 B2 JP3529323 B2 JP 3529323B2 JP 2000148642 A JP2000148642 A JP 2000148642A JP 2000148642 A JP2000148642 A JP 2000148642A JP 3529323 B2 JP3529323 B2 JP 3529323B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- package
- circuit board
- bypass capacitor
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高周波ユニット及
び高周波ユニットの製造方法に関するものである。
び高周波ユニットの製造方法に関するものである。
【０００２】
【従来の技術】車載用高周波レーダに使用するミリ波又
はマイクロ波ユニット（高周波ユニット）は、筐体シャ
ーシに、表面に各種部品を実装した回路基板と、ＭＭＩ
Ｃパッケージ（ＭＭＩＣ：モノリシックマイクロ波Ｉ
Ｃ、Monolithic Microwave Integrated Circuit)を搭載
して構成される。
はマイクロ波ユニット（高周波ユニット）は、筐体シャ
ーシに、表面に各種部品を実装した回路基板と、ＭＭＩ
Ｃパッケージ（ＭＭＩＣ：モノリシックマイクロ波Ｉ
Ｃ、Monolithic Microwave Integrated Circuit)を搭載
して構成される。
【０００３】図１は、ミリ波ユニットの構成を示し、
（Ａ）は概略平面図、（Ｂ）は（Ａ）のＢ−Ｂ線から見
た詳細断面図である。筐体シャーシ１に、導電性接着剤
（以下、単に「接着剤」という。）２，３により、回路
基板４と６個のＭＭＩＣパッケージ５が搭載される。回
路基板４には更にコネクタ２５などの他の部品が実装さ
れ、筐体シャーシ１に導波管２６が形成されることによ
り、ミリ波ユニット６が構成される。
（Ａ）は概略平面図、（Ｂ）は（Ａ）のＢ−Ｂ線から見
た詳細断面図である。筐体シャーシ１に、導電性接着剤
（以下、単に「接着剤」という。）２，３により、回路
基板４と６個のＭＭＩＣパッケージ５が搭載される。回
路基板４には更にコネクタ２５などの他の部品が実装さ
れ、筐体シャーシ１に導波管２６が形成されることによ
り、ミリ波ユニット６が構成される。
【０００４】図２を用いて、ＭＭＩＣパッケージ５の構
成を説明する。ＭＭＩＣパッケージ５の基板７の下面
に、ベアチップ８及びバイパスコンデンサ９を実装する
ための配線１１が形成され、上面に、外部の回路と接続
するための配線１２が形成される。バイパスコンデンサ
９は、ＭＭＩＣの発振を防止するために設けられる。な
お、以下の説明では、「バイパスコンデンサ」を「パス
コン」と略称する。両配線１１、１２間が、バイアホー
ル１３を通して接続される。基板７の下面の配線１１上
にベアチップ８とパスコン９が実装される。パスコン９
の一方の電極は、ワイヤーボンド接続１５により、基板
７のグラウンド（以下、「ＧＮＤ」）に接続される。ベ
アチップ８とパスコン９は、キャップ１４にて封止され
る。
成を説明する。ＭＭＩＣパッケージ５の基板７の下面
に、ベアチップ８及びバイパスコンデンサ９を実装する
ための配線１１が形成され、上面に、外部の回路と接続
するための配線１２が形成される。バイパスコンデンサ
９は、ＭＭＩＣの発振を防止するために設けられる。な
お、以下の説明では、「バイパスコンデンサ」を「パス
コン」と略称する。両配線１１、１２間が、バイアホー
ル１３を通して接続される。基板７の下面の配線１１上
にベアチップ８とパスコン９が実装される。パスコン９
の一方の電極は、ワイヤーボンド接続１５により、基板
７のグラウンド（以下、「ＧＮＤ」）に接続される。ベ
アチップ８とパスコン９は、キャップ１４にて封止され
る。
【０００５】
【発明が解決しようとする課題】上記従来のＭＭＩＣパ
ッケージは、パスコン９をベアチップ８と一緒にパッケ
ージ内に収納するため、ＭＣＭ実装（マルチチップモジ
ュール実装）を行わなければならず、技術的に困難であ
った。また、パッケージが大型化し、製造工程が多工程
となるため、ローコスト化が困難であった。また、この
ようなＭＭＩＣパッケージを使用したミリ波ユニット
も、小型化及びローコスト化が困難であった。
ッケージは、パスコン９をベアチップ８と一緒にパッケ
ージ内に収納するため、ＭＣＭ実装（マルチチップモジ
ュール実装）を行わなければならず、技術的に困難であ
った。また、パッケージが大型化し、製造工程が多工程
となるため、ローコスト化が困難であった。また、この
ようなＭＭＩＣパッケージを使用したミリ波ユニット
も、小型化及びローコスト化が困難であった。
【０００６】本発明は、高周波ＩＣパッケージ及びこの
パッケージを使用するミリ波ユニットの構成を簡単化及
び小型化することを目的とするものである。また、本発
明は、高周波ＩＣパッケージ及びミリ波ユニットの製造
方法の工程数を低減することを目的とするものである。
パッケージを使用するミリ波ユニットの構成を簡単化及
び小型化することを目的とするものである。また、本発
明は、高周波ＩＣパッケージ及びミリ波ユニットの製造
方法の工程数を低減することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたものである。本発明の第１の態様
は、バイパスコンデンサを、高周波ＩＣパッケージの封
止の外側であって、高周波ＩＣチップが実装される基板
のＩＣチップの反対側の面に取り付ける。本発明の第１
の態様によれば、ＩＣパッケージ内にバイパスコンデン
サを収納しないため、ＩＣパッケージを小型化できると
共に、ＭＣＭ実装を不要とし、チップ接続不良を減少さ
せ、歩留りを向上させることができる。
成するためになされたものである。本発明の第１の態様
は、バイパスコンデンサを、高周波ＩＣパッケージの封
止の外側であって、高周波ＩＣチップが実装される基板
のＩＣチップの反対側の面に取り付ける。本発明の第１
の態様によれば、ＩＣパッケージ内にバイパスコンデン
サを収納しないため、ＩＣパッケージを小型化できると
共に、ＭＣＭ実装を不要とし、チップ接続不良を減少さ
せ、歩留りを向上させることができる。
【０００８】本発明の第２の態様は、バイパスコンデン
サが、回路基板上に実装され、高周波ＩＣパッケージと
接続され、高周波ＩＣパッケージ及び回路基板を搭載す
る筐体を有し、この筐体に段差が設けられ、高周波ＩＣ
パッケージの表面と回路基板の表面とが面一にされる。
本発明の第２の態様によれば、マウンターによる自動搭
載によりバイパスコンデンサを実装することが可能とな
る。これにより、上記第１の態様では工程数が増加する
ことに対して、工程数を低減しローコスト化することが
できる。
サが、回路基板上に実装され、高周波ＩＣパッケージと
接続され、高周波ＩＣパッケージ及び回路基板を搭載す
る筐体を有し、この筐体に段差が設けられ、高周波ＩＣ
パッケージの表面と回路基板の表面とが面一にされる。
本発明の第２の態様によれば、マウンターによる自動搭
載によりバイパスコンデンサを実装することが可能とな
る。これにより、上記第１の態様では工程数が増加する
ことに対して、工程数を低減しローコスト化することが
できる。
【０００９】本発明の第３の態様は、上記第２の態様に
おけるバイパスコンデンサを上下電極型コンデンサとす
る。これにより、バイパスコンデンサとは他の表面実装
部品と同様に回路基板上にマウンターで自動実装するこ
とができる。また、上記第２の態様ではＩＣチップから
バイパスコンデンサを経由したＧＮＤまでの距離が長く
なるのに対し、これを短縮することができる。
おけるバイパスコンデンサを上下電極型コンデンサとす
る。これにより、バイパスコンデンサとは他の表面実装
部品と同様に回路基板上にマウンターで自動実装するこ
とができる。また、上記第２の態様ではＩＣチップから
バイパスコンデンサを経由したＧＮＤまでの距離が長く
なるのに対し、これを短縮することができる。
【００１０】
【発明の実施の形態】本発明をミリ波ユニットに適用し
た例について図を用いて説明する。 （実施形態１）図３を用いて、本発明を適用したＭＭＩ
Ｃパッケージの構成を説明する。図３（Ａ）はＭＭＩＣ
パッケージを上から見た状態、（Ｂ）は、ＭＭＩＣパッ
ケージをミリ波ユニットに実装した状態を側面から見た
状態を示す。
た例について図を用いて説明する。 （実施形態１）図３を用いて、本発明を適用したＭＭＩ
Ｃパッケージの構成を説明する。図３（Ａ）はＭＭＩＣ
パッケージを上から見た状態、（Ｂ）は、ＭＭＩＣパッ
ケージをミリ波ユニットに実装した状態を側面から見た
状態を示す。
【００１１】ＭＭＩＣパッケージ５の基板７の下面に、
ベアチップ８を実装するための配線１１が形成される。
上面に外部の回路と接続するための配線１２が形成され
る。両配線１１、１２はバイアホール１３を通して接続
される。基板７の下面の配線１１上にベアチップ８が実
装され、キャップ１４にて封止される。基板７の上面
側、即ちベアチップ８の反対側の面に、ＭＭＩＣパッケ
ージ５の高周波発振防止用のパスコン９が実装される。
パスコン９は、単層セラミックなどの誘電体１６と２枚
の電極１７，１８から形成される。配線１２から、ＧＮ
Ｄ電極１９と対向する突出部２３が形成される。パスコ
ン９の一方の電極１７がＧＮＤ電極１９と、他方の電極
１８が突出部２３と、それぞれ接着剤２４により接続さ
れ、これにより、パスコン９が配線１２とＧＮＤ電極１
９との間に実装される。
ベアチップ８を実装するための配線１１が形成される。
上面に外部の回路と接続するための配線１２が形成され
る。両配線１１、１２はバイアホール１３を通して接続
される。基板７の下面の配線１１上にベアチップ８が実
装され、キャップ１４にて封止される。基板７の上面
側、即ちベアチップ８の反対側の面に、ＭＭＩＣパッケ
ージ５の高周波発振防止用のパスコン９が実装される。
パスコン９は、単層セラミックなどの誘電体１６と２枚
の電極１７，１８から形成される。配線１２から、ＧＮ
Ｄ電極１９と対向する突出部２３が形成される。パスコ
ン９の一方の電極１７がＧＮＤ電極１９と、他方の電極
１８が突出部２３と、それぞれ接着剤２４により接続さ
れ、これにより、パスコン９が配線１２とＧＮＤ電極１
９との間に実装される。
【００１２】図４を用いて、図３のミリ波ユニットの製
造工程を説明する。なお、以下の工程は１例であり、そ
の順序は適宜変更が可能なものである。回路基板４に、
クリームはんだ等によるはんだ印刷を行い（工程１）、
ＳＭＤ（表面実装部品）をはんだ印刷上に搭載し（工程
２）、はんだ印刷のリフローによりＳＭＤを回路基板４
上に固着する（工程３）。筐体シャーシ１に接着剤３を
塗布して（工程４）、ＭＭＩＣパッケージ５を搭載し
（工程５）、接着剤３を硬化して、ＭＭＩＣパッケージ
５を筐体シャーシ１上に固着する（工程６）。筐体シャ
ーシ１とＭＭＩＣパッケージ５上に接着剤２，２１を塗
布し（工程７）、回路基板４を筐体シャーシ１に搭載し
（工程８）、パスコン９をＭＭＩＣパッケージ５に搭載
し（工程９）、接着剤２，２１を硬化して（工程１
０）、パスコン９と回路基板４を固着する。最後に、Ｍ
ＭＩＣパッケージ５と回路基板４の配線２４との間をワ
イヤーボンディング接続１５で接続する（工程１１）。
造工程を説明する。なお、以下の工程は１例であり、そ
の順序は適宜変更が可能なものである。回路基板４に、
クリームはんだ等によるはんだ印刷を行い（工程１）、
ＳＭＤ（表面実装部品）をはんだ印刷上に搭載し（工程
２）、はんだ印刷のリフローによりＳＭＤを回路基板４
上に固着する（工程３）。筐体シャーシ１に接着剤３を
塗布して（工程４）、ＭＭＩＣパッケージ５を搭載し
（工程５）、接着剤３を硬化して、ＭＭＩＣパッケージ
５を筐体シャーシ１上に固着する（工程６）。筐体シャ
ーシ１とＭＭＩＣパッケージ５上に接着剤２，２１を塗
布し（工程７）、回路基板４を筐体シャーシ１に搭載し
（工程８）、パスコン９をＭＭＩＣパッケージ５に搭載
し（工程９）、接着剤２，２１を硬化して（工程１
０）、パスコン９と回路基板４を固着する。最後に、Ｍ
ＭＩＣパッケージ５と回路基板４の配線２４との間をワ
イヤーボンディング接続１５で接続する（工程１１）。
【００１３】本実施形態１によれば、パスコン９をキャ
ップ１４内に実装しないため、ＭＭＩＣパッケージ５を
小型化することができる。また、ベアチップ８とパスコ
ン９とをＭＣＭ実装する必要がなくなり、チップの接続
不良が減少し、歩留りが向上する。 （実施形態２）上記実施形態１のＭＭＩＣパッケージ５
は、上記のような利点があるものの、パスコン９を接着
剤２１によりＭＭＩＣパッケージ５上に実装する工程
（工程７，９，１０）が必要となっている。本実施形態
２は、この工程を削除するものである。
ップ１４内に実装しないため、ＭＭＩＣパッケージ５を
小型化することができる。また、ベアチップ８とパスコ
ン９とをＭＣＭ実装する必要がなくなり、チップの接続
不良が減少し、歩留りが向上する。 （実施形態２）上記実施形態１のＭＭＩＣパッケージ５
は、上記のような利点があるものの、パスコン９を接着
剤２１によりＭＭＩＣパッケージ５上に実装する工程
（工程７，９，１０）が必要となっている。本実施形態
２は、この工程を削除するものである。
【００１４】図５は、ＭＭＩＣパッケージをミリ波ユニ
ットに実装した状態の側面断面図である。以下の説明で
は、上述の実施形態１と異なる点についてのみ説明す
る。本実施形態２のＭＭＩＣパッケージ５は、パスコン
９を実装しない。パスコン９は、回路基板４に実装され
る。パスコン９は、回路基板４の下面側に形成された配
線２９上に、その他の表面実装部品と同様にリフローに
より実装され、はんだ２７により固着される。回路基板
４の下面の配線２９は、バイアホール３０を通して上面
の配線１２と接続される。また、ＭＭＩＣパッケージ５
は、回路基板４の上面の配線２８とワイヤボンド接続１
５により接続される。
ットに実装した状態の側面断面図である。以下の説明で
は、上述の実施形態１と異なる点についてのみ説明す
る。本実施形態２のＭＭＩＣパッケージ５は、パスコン
９を実装しない。パスコン９は、回路基板４に実装され
る。パスコン９は、回路基板４の下面側に形成された配
線２９上に、その他の表面実装部品と同様にリフローに
より実装され、はんだ２７により固着される。回路基板
４の下面の配線２９は、バイアホール３０を通して上面
の配線１２と接続される。また、ＭＭＩＣパッケージ５
は、回路基板４の上面の配線２８とワイヤボンド接続１
５により接続される。
【００１５】図６を用いて、図５に示したミリ波ユニッ
ト６の製造工程を説明する。なお、以下の工程も１例で
あり、その順序は適宜変更可能なものである。回路基板
４に、クリームはんだ等によりはんだ印刷を行い（工程
１）、パスコン９を含むＳＭＤ（表面実装部品）をはん
だ印刷上に搭載し（工程２）、リフローによりＳＭＤを
回路基板４上に固着する（工程３）。筐体シャーシ１に
接着剤２，３を塗布して（工程４）、筐体シャーシ１に
ＭＭＩＣパッケージ５を搭載し（工程５）回路基板４を
搭載し（工程６）、接着剤２，３を硬化する（工程
７）。最後に、ＭＭＩＣパッケージ５と回路基板４の配
線２８との間をワイヤーボンディング接続１５により接
続する（工程８）。
ト６の製造工程を説明する。なお、以下の工程も１例で
あり、その順序は適宜変更可能なものである。回路基板
４に、クリームはんだ等によりはんだ印刷を行い（工程
１）、パスコン９を含むＳＭＤ（表面実装部品）をはん
だ印刷上に搭載し（工程２）、リフローによりＳＭＤを
回路基板４上に固着する（工程３）。筐体シャーシ１に
接着剤２，３を塗布して（工程４）、筐体シャーシ１に
ＭＭＩＣパッケージ５を搭載し（工程５）回路基板４を
搭載し（工程６）、接着剤２，３を硬化する（工程
７）。最後に、ＭＭＩＣパッケージ５と回路基板４の配
線２８との間をワイヤーボンディング接続１５により接
続する（工程８）。
【００１６】本実施形態２によれば、パスコン９を、他
の実装部品と同時にマウンターで自動搭載し、リフロー
により実装する。したがって、前述の実施形態１の図４
の工程図と比較すると明らかなように、接着剤の塗布及
び硬化の工程（図４の工程７，９，１０）を省略するこ
とができる。 （実施形態３）上記実施形態２のミリ波ユニット６は、
上記のような利点があるものの、ベアチップ８からパス
コン９を経由したＧＮＤまでの距離が大きくなる。これ
により、高周波発振を効果的に防止できなくなることが
あるという問題が発生する。本実施形態３は、ベアチッ
プ８とＧＮＤまでの距離を短縮するものである。
の実装部品と同時にマウンターで自動搭載し、リフロー
により実装する。したがって、前述の実施形態１の図４
の工程図と比較すると明らかなように、接着剤の塗布及
び硬化の工程（図４の工程７，９，１０）を省略するこ
とができる。 （実施形態３）上記実施形態２のミリ波ユニット６は、
上記のような利点があるものの、ベアチップ８からパス
コン９を経由したＧＮＤまでの距離が大きくなる。これ
により、高周波発振を効果的に防止できなくなることが
あるという問題が発生する。本実施形態３は、ベアチッ
プ８とＧＮＤまでの距離を短縮するものである。
【００１７】図７は、ＭＭＩＣパッケージをミリ波ユニ
ットに実装した状態の側面断面図である。以下の説明で
は、上述の実施形態２と異なる点についてのみ説明す
る。パスコン９として、単層セラミック等の誘電体１６
の上下に電極１７、１８を配置した上下電極型単層セラ
ミックコンデンサを採用する。回路基板４の、ＭＭＩＣ
パッケージ５に近い位置の上下面に配線２８、２９が形
成され、バイアホール３０により両配線２８、２９間が
接続される。
ットに実装した状態の側面断面図である。以下の説明で
は、上述の実施形態２と異なる点についてのみ説明す
る。パスコン９として、単層セラミック等の誘電体１６
の上下に電極１７、１８を配置した上下電極型単層セラ
ミックコンデンサを採用する。回路基板４の、ＭＭＩＣ
パッケージ５に近い位置の上下面に配線２８、２９が形
成され、バイアホール３０により両配線２８、２９間が
接続される。
【００１８】上面の配線２８の上に、パスコン９の下電
極１８がリフローはんだ２７により実装される。パスコ
ン９の上電極２８は、ワイヤーボンド接続１５によりＭ
ＭＩＣパッケージ５及び回路基板４の配線２４と接続さ
れる。下面の配線２９は、回路基板４が接着剤３により
筐体シャーシ１に実装されたとき、筐体シャーシ１と電
気的に接続されてＧＮＤされる。
極１８がリフローはんだ２７により実装される。パスコ
ン９の上電極２８は、ワイヤーボンド接続１５によりＭ
ＭＩＣパッケージ５及び回路基板４の配線２４と接続さ
れる。下面の配線２９は、回路基板４が接着剤３により
筐体シャーシ１に実装されたとき、筐体シャーシ１と電
気的に接続されてＧＮＤされる。
【００１９】図７に示したミリ波ユニット６の製造工程
は前述の図６に示したとおりである。本実施形態３で
は、パスコン９はリフローにより他の部品と同時に実装
できるという上記実施形態２と同様の効果が得られる。
さらに、パスコン９の構造及び配置を改善したことによ
り、ベアチップ８とＧＮＤとの間の電気的距離を短縮化
したので、高周波発振を確実に防止することができる。
は前述の図６に示したとおりである。本実施形態３で
は、パスコン９はリフローにより他の部品と同時に実装
できるという上記実施形態２と同様の効果が得られる。
さらに、パスコン９の構造及び配置を改善したことによ
り、ベアチップ８とＧＮＤとの間の電気的距離を短縮化
したので、高周波発振を確実に防止することができる。
【００２０】なお、以上説明した接着剤の他、はんだ等
の導電性接合部材を適用しても良い。
の導電性接合部材を適用しても良い。
【００２１】
【発明の効果】本発明によれば、高周波ＩＣパッケージ
を使用する高周波ユニットの構成を簡単化及び小型化す
ることができる。また、本発明によれば、高周波ＩＣパ
ッケージを使用する高周波ユニットの製造方法の工程数
を削除することができる。
を使用する高周波ユニットの構成を簡単化及び小型化す
ることができる。また、本発明によれば、高周波ＩＣパ
ッケージを使用する高周波ユニットの製造方法の工程数
を削除することができる。
【図１】ミリ波ユニットの構成を示す図。
【図２】従来のＭＭＩＣの構成を示す図。
【図３】本発明の第１の実施形態のＭＭＩＣパッケージ
の構成を示す図。
の構成を示す図。
【図４】図３のミリ波ユニットの製造工程を示す図。
【図５】本発明の第２の実施形態のミリ波ユニットの構
成を示す図。
成を示す図。
【図６】図５のミリ波ユニットの製造工程を示す図。
【図７】本発明の第３の実施形態のミリ波ユニットの構
成を示す図。
成を示す図。
１…筐体シャーシ
２…接着剤
３…接着剤
４…回路基板
５…ＭＭＩＣパッケージ
６…ミリ波ユニット
７…基板
８…ベアチップ
９…パスコン
１１…配線
１２…配線
１３…バイアホール
１４…キャップ
１５…ワイヤーボンド接続
１６…誘電体
１７，１８…電極
１９…ＧＮＤ電極
２１…接着剤
２２…バイアホール
２３…突出部
２４…配線
２５…コネクタ
２６…導波管
２７…はんだ
２８，２９…配線
３０…バイアホール
フロントページの続き
(56)参考文献 特開 昭59−124744（ＪＰ，Ａ)
特開 平10−93012（ＪＰ，Ａ)
特開 平７−161922（ＪＰ，Ａ)
特開2000−138495（ＪＰ，Ａ)
特開 平11−214578（ＪＰ，Ａ)
特開 平５−211276（ＪＰ，Ａ)
特開 平９−102433（ＪＰ，Ａ)
特開 平10−261763（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 25/00 - 25/18
Claims (9)
- 【請求項１】 高周波ＩＣパッケージと回路基板を具備
する高周波ユニットにおいて、 バイパスコンデンサが、前記回路基板上に実装され、前
記高周波ＩＣパッケージと接続され、前記高周波ＩＣパ
ッケージ及び前記回路基板を搭載する筐体を有し、この
筐体に段差が設けられ、前記高周波ＩＣパッケージの表
面と前記回路基板の表面とが面一にされていることを特
徴とする高周波ユニット。 - 【請求項２】 基板上に高周波ＩＣチップを実装して封
止した構造を有する高周波ＩＣパッケージと回路基板を
具備する高周波ユニットにおいて、 バイパスコンデンサが、前記回路基板上に実装され、前
記高周波ＩＣパッケージと接続され、前記高周波ＩＣパ
ッケージ及び前記回路基板を搭載する筐体を有し、前記
高周波ＩＣパッケージの封止が前記筐体側に向けられた
状態で前記高周波ＩＣパッケージが前記筐体に実装され
ることを特徴とする高周波ユニット。 - 【請求項３】 基板上に高周波ＩＣチップを実装して封
止した構造を有する高周波ＩＣパッケージと回路基板を
具備する高周波ユニットにおいて、 バイパスコンデンサが、前記回路基板上に実装され、前
記高周波ＩＣパッケージと接続され、前記高周波ＩＣパ
ッケージ及び前記回路基板を搭載する筐体を有し、前記
バイパスコンデンサが前記筐体側に向けられた状態で前
記回路基板が前記筐体に実装されることを特徴とする高
周波ユニット。 - 【請求項４】 前記バイパスコンデンサが、誘電体の上
下に電極を配置した構成とされ、一方の電極が前記回路
基板上の回路に直接搭載されて電気的に接続されるもの
である請求項１又は２に記載の高周波ユニット。 - 【請求項５】 前記回路基板を搭載する筐体を有すると
共に、前記回路基板には、バイアホールが形成され、前
記バイパスコンデンサと前記筐体とが前記バイアホール
を介して接続されてなる請求項４に記載の高周波ユニッ
ト。 - 【請求項６】 前記バイアホールは前記バイパスコンデ
ンサの直下にあり、かつ、前記筐体の直上にある請求項
５に記載の高周波ユニット。 - 【請求項７】 バイパスコンデンサを回路基板に実装す
る工程と、 筐体に高周波ＩＣパッケージを実装し、前記高周波ＩＣ
パッケージの表面と前記回路基板の表面とを面一にする
ために設けられた該筐体の段差に前記回路基板を実装す
る工程と、 前記バイパスコンデンサと前記高周波ＩＣパッケージと
の間を接続する工程とを具備することを特徴とする高周
波ユニットの製造方法。 - 【請求項８】 バイパスコンデンサを回路基板に実装す
る工程と、基板上に高周波ＩＣチップを実装して封止した構造を有
する 高周波ＩＣパッケージの封止が筐体側に向けられた
状態で該高周波ＩＣパッケージを該筐体に実装する工程
と、 前記バイパスコンデンサと前記高周波ＩＣパッケージと
の間を接続する工程とを具備することを特徴とする高周
波ユニットの製造方法。 - 【請求項９】 バイパスコンデンサを回路基板に実装す
る工程と、 筐体に、基板上に高周波ＩＣチップを実装して封止した
構造を有する高周波ＩＣパッケージを実装し、前記回路
基板に実装されたバイパスコンデンサが筐体側に向けら
れた状態で該回路基板を該筐体に実装する工程と、 前記バイパスコンデンサと前記高周波ＩＣパッケージと
の間を接続する工程とを具備することを特徴とする高周
波ユニットの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148642A JP3529323B2 (ja) | 2000-05-16 | 2000-05-16 | 高周波ユニット及び高周波ユニットの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148642A JP3529323B2 (ja) | 2000-05-16 | 2000-05-16 | 高周波ユニット及び高周波ユニットの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201839A Division JP4194896B2 (ja) | 2003-07-25 | 2003-07-25 | 高周波ｉｃパッケージを使用する高周波ユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326320A JP2001326320A (ja) | 2001-11-22 |
| JP3529323B2 true JP3529323B2 (ja) | 2004-05-24 |
Family
ID=18654639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000148642A Expired - Fee Related JP3529323B2 (ja) | 2000-05-16 | 2000-05-16 | 高周波ユニット及び高周波ユニットの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3529323B2 (ja) |
-
2000
- 2000-05-16 JP JP2000148642A patent/JP3529323B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001326320A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5752182A (en) | Hybrid IC | |
| US6593647B2 (en) | Semiconductor device | |
| KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
| US5426319A (en) | High-frequency semiconductor device including microstrip transmission line | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JP4190111B2 (ja) | 高周波モジュール | |
| JP2003007910A (ja) | 半導体装置 | |
| JP3529323B2 (ja) | 高周波ユニット及び高周波ユニットの製造方法 | |
| JP2002164658A (ja) | モジュール基板 | |
| JP4194896B2 (ja) | 高周波ｉｃパッケージを使用する高周波ユニット | |
| US7339269B2 (en) | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2538072B2 (ja) | 半導体装置 | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| JPH1012808A (ja) | 混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置 | |
| JP4395909B2 (ja) | Ｉｃパッケージ及びｉｃチップ | |
| JPH1093012A (ja) | 高周波集積回路装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JP3640463B2 (ja) | Ｍｍｉｃパッケージ | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH05211246A (ja) | リードレスチップキャリア型半導体装置 | |
| JPH07170050A (ja) | 半導体装置 | |
| JPH08236692A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH11220089A (ja) | チップモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |