JPH1012808A - 混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置 - Google Patents
混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置Info
- Publication number
- JPH1012808A JPH1012808A JP8159982A JP15998296A JPH1012808A JP H1012808 A JPH1012808 A JP H1012808A JP 8159982 A JP8159982 A JP 8159982A JP 15998296 A JP15998296 A JP 15998296A JP H1012808 A JPH1012808 A JP H1012808A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- cap
- wiring
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 実装状態でキャップが安定したシールド体と
して作用する小型の混成集積回路装置の開発。 【解決手段】 配線基板と、前記配線基板の主面に組み
込まれる少なくとも一つ以上の能動部品および受動部品
と、前記配線基板の主面を覆うように配線基板に固定さ
れるキャップと、前記配線基板の裏面に設けられた複数
の電極端子とを有する混成集積回路装置であって、前記
キャップはキャップに設けられた係止部を介して前記配
線基板に設けられた係止部に取り付けられており、かつ
導電性の接合材で接続されていない構成になっている。
前記配線基板の係止部は配線基板の側面に設けられた窪
み部分や配線基板主面に設けられた孔部分で形成された
引っ掛かり部で構成され、前記キャップの係止部はキャ
ップの下面から突出し前記引っ掛かり部に引っ掛けられ
るフックで構成されている。
して作用する小型の混成集積回路装置の開発。 【解決手段】 配線基板と、前記配線基板の主面に組み
込まれる少なくとも一つ以上の能動部品および受動部品
と、前記配線基板の主面を覆うように配線基板に固定さ
れるキャップと、前記配線基板の裏面に設けられた複数
の電極端子とを有する混成集積回路装置であって、前記
キャップはキャップに設けられた係止部を介して前記配
線基板に設けられた係止部に取り付けられており、かつ
導電性の接合材で接続されていない構成になっている。
前記配線基板の係止部は配線基板の側面に設けられた窪
み部分や配線基板主面に設けられた孔部分で形成された
引っ掛かり部で構成され、前記キャップの係止部はキャ
ップの下面から突出し前記引っ掛かり部に引っ掛けられ
るフックで構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は低温焼成の配線基板
を用いた表面実装型の混成集積回路装置およびその製造
に用いる基板シートならびにその混成集積回路装置を組
み込んだ電子装置に関し、特にセルラー電話機等の送信
部に用いる小型の高周波電力増幅装置（高周波パワーモ
ジュール：ＲＦパワーモジュール）に適用して有効な技
術に関する。
を用いた表面実装型の混成集積回路装置およびその製造
に用いる基板シートならびにその混成集積回路装置を組
み込んだ電子装置に関し、特にセルラー電話機等の送信
部に用いる小型の高周波電力増幅装置（高周波パワーモ
ジュール：ＲＦパワーモジュール）に適用して有効な技
術に関する。
【０００２】
【従来の技術】自動車電話，携帯電話等の移動通信機器
無線部に使用されるＲＦパワーモジュールは、金属製の
フランジとキャップとによってパッケージが形成されて
いる。また、前記パッケージの一側面から信号端子等の
電極端子を突出させるとともに、パッケージの両端下部
からグランド電極を兼ねた取付用フィンを突出させる構
造となっている。
無線部に使用されるＲＦパワーモジュールは、金属製の
フランジとキャップとによってパッケージが形成されて
いる。また、前記パッケージの一側面から信号端子等の
電極端子を突出させるとともに、パッケージの両端下部
からグランド電極を兼ねた取付用フィンを突出させる構
造となっている。
【０００３】また、前記パッケージ内において、前記フ
ランジ上には両面に導体を有する配線基板が固定されて
いる。この配線基板は、誘電体基板の表面に回路パター
ンを設け、裏面にグランド（ＧＮＤ）パターンを設けた
所謂マイクロストリップライン構造となっている。ま
た、前記配線基板は、部分的に穴が設けられている。そ
して、前記穴底のフランジ部分には熱伝導性の良好なヒ
ートシンクが固定されている。前記ヒートシンクには電
界効果トランジスタからなる半導体チップが固定されて
いる。
ランジ上には両面に導体を有する配線基板が固定されて
いる。この配線基板は、誘電体基板の表面に回路パター
ンを設け、裏面にグランド（ＧＮＤ）パターンを設けた
所謂マイクロストリップライン構造となっている。ま
た、前記配線基板は、部分的に穴が設けられている。そ
して、前記穴底のフランジ部分には熱伝導性の良好なヒ
ートシンクが固定されている。前記ヒートシンクには電
界効果トランジスタからなる半導体チップが固定されて
いる。
【０００４】高周波パワーモジュール（高周波電力増幅
用ＭＯＳ・パワーモジュール）については、日立評論社
発行「日立評論」1993年第４号、同年４月25日発行、Ｐ
12〜Ｐ26に記載されている。同文献には、幅２２ｍｍ，
奥行き１２ｍｍ，高さ３．７ｍｍのＥ型の高周波パワー
モジュールが開示されている。
用ＭＯＳ・パワーモジュール）については、日立評論社
発行「日立評論」1993年第４号、同年４月25日発行、Ｐ
12〜Ｐ26に記載されている。同文献には、幅２２ｍｍ，
奥行き１２ｍｍ，高さ３．７ｍｍのＥ型の高周波パワー
モジュールが開示されている。
【０００５】また、ＶＣＯ，ＤＣ／ＤＣコンバータ等の
高周波混成集積回路装置では、キャップは半田を介して
基板に取り付けられている。ＶＣＯ，ＤＣ／ＤＣコンバ
ータについては、株式会社「村田製作所」発行、カタロ
グ、カタログ番号Ｋ１０−２、1996年４月２日発行、P4
87およびP710に記載されている。
高周波混成集積回路装置では、キャップは半田を介して
基板に取り付けられている。ＶＣＯ，ＤＣ／ＤＣコンバ
ータについては、株式会社「村田製作所」発行、カタロ
グ、カタログ番号Ｋ１０−２、1996年４月２日発行、P4
87およびP710に記載されている。
【０００６】
【発明が解決しようとする課題】従来の高周波パワーモ
ジュールは、大別すると、金属製のフランジ（ヘッダ）
と、このフランジ上に固定される配線基板と、前記配線
基板に設けた穴を利用しかつ前記フランジに固定したヒ
ートシンク上に固定される半導体チップと、前記フラン
ジに固定され前記配線基板を覆うキャップと、前記配線
基板に固定され先端を前記キャップの外に突出させる電
極端子（リード）とからなっている。また、前記フラン
ジの両端は部分的にキャップの外側に突出してグランド
電極を兼ねた取付用フィンを構成している。
ジュールは、大別すると、金属製のフランジ（ヘッダ）
と、このフランジ上に固定される配線基板と、前記配線
基板に設けた穴を利用しかつ前記フランジに固定したヒ
ートシンク上に固定される半導体チップと、前記フラン
ジに固定され前記配線基板を覆うキャップと、前記配線
基板に固定され先端を前記キャップの外に突出させる電
極端子（リード）とからなっている。また、前記フラン
ジの両端は部分的にキャップの外側に突出してグランド
電極を兼ねた取付用フィンを構成している。
【０００７】なお、前記配線基板の表面にはコンデン
サ，抵抗，ツェナーダイオード等の電子部品が搭載され
ている。また、配線基板の表面の配線と前記半導体チッ
プの電極とは導電性のワイヤで接続されている。
サ，抵抗，ツェナーダイオード等の電子部品が搭載され
ている。また、配線基板の表面の配線と前記半導体チッ
プの電極とは導電性のワイヤで接続されている。
【０００８】従来の高周波パワーモジュールの小型化，
高性能化，低コスト化等を検討した結果、以下の事項が
小型化，高機能化，低コスト化等を妨げるということが
判明した。
高性能化，低コスト化等を検討した結果、以下の事項が
小型化，高機能化，低コスト化等を妨げるということが
判明した。
【０００９】（１）配線基板は、誘電体基板の表面に信
号配線や電源配線等の回路パターンを設け、裏面にグラ
ンド（ＧＮＤ）パターンを設けたマイクロストリップラ
イン構造となっている。これは、配線基板の作製後、抵
抗をトリミングしたり、線路幅の調整を行って特性の調
整を行うためである。しかし、誘電体基板の一面に信号
配線を形成するマイクロストリップライン構造では、所
望の電気特性を得るために、信号配線の引き回し長さが
長いことから、配線基板が大型化し、この配線基板を内
蔵するパッケージが大きくなり、高周波パワーモジュー
ルの小型化が妨げられている。
号配線や電源配線等の回路パターンを設け、裏面にグラ
ンド（ＧＮＤ）パターンを設けたマイクロストリップラ
イン構造となっている。これは、配線基板の作製後、抵
抗をトリミングしたり、線路幅の調整を行って特性の調
整を行うためである。しかし、誘電体基板の一面に信号
配線を形成するマイクロストリップライン構造では、所
望の電気特性を得るために、信号配線の引き回し長さが
長いことから、配線基板が大型化し、この配線基板を内
蔵するパッケージが大きくなり、高周波パワーモジュー
ルの小型化が妨げられている。
【００１０】（２）フランジ上に配線基板を固定し、さ
らにキャップで覆う構造となるため、パッケージの高さ
が大きくなり、高周波パワーモジュールの小型化が妨げ
られている。
らにキャップで覆う構造となるため、パッケージの高さ
が大きくなり、高周波パワーモジュールの小型化が妨げ
られている。
【００１１】（３）フランジの両端の一部は、キャップ
の外側に突出してグランド電極を兼ねた取付用フィンを
構成することから高周波パワーモジュールが大型化す
る。したがって、実装面積も大きくなる。
の外側に突出してグランド電極を兼ねた取付用フィンを
構成することから高周波パワーモジュールが大型化す
る。したがって、実装面積も大きくなる。
【００１２】（４）パッケージ（キャップ）の一側面か
ら長くリードを突出させることから高周波パワーモジュ
ールが大型化する。したがって、実装面積も大きくな
る。
ら長くリードを突出させることから高周波パワーモジュ
ールが大型化する。したがって、実装面積も大きくな
る。
【００１３】（５）半導体チップの表面と、配線基板の
配線面の高さが異なるため、半導体チップの電極と配線
を接続するワイヤが長くなる。また、半導体チップは、
配線基板に設けた穴の底部分のフランジに固定されたヒ
ートシンク上に固定されるため、半導体チップの電極と
配線との間隔が長くなり、ワイヤが長くなる。ワイヤが
長くなると抵抗が増大し高周波特性が低くなる。例えば
出力ゲインが小さくなる。
配線面の高さが異なるため、半導体チップの電極と配線
を接続するワイヤが長くなる。また、半導体チップは、
配線基板に設けた穴の底部分のフランジに固定されたヒ
ートシンク上に固定されるため、半導体チップの電極と
配線との間隔が長くなり、ワイヤが長くなる。ワイヤが
長くなると抵抗が増大し高周波特性が低くなる。例えば
出力ゲインが小さくなる。
【００１４】（６）配線基板は誘電体基板で形成されて
いるため、発熱量の大きい半導体チップを直接配線基板
に搭載することができないため、配線基板に穴を設け、
この穴底の金属製のフランジ部分に熱伝導性の良好なヒ
ートシンクを固定し、このヒートシンクに半導体チップ
を固定する構造となるため、部品点数の増大と、組立工
数の増大から高周波パワーモジュールのコストの高騰を
招いている。
いるため、発熱量の大きい半導体チップを直接配線基板
に搭載することができないため、配線基板に穴を設け、
この穴底の金属製のフランジ部分に熱伝導性の良好なヒ
ートシンクを固定し、このヒートシンクに半導体チップ
を固定する構造となるため、部品点数の増大と、組立工
数の増大から高周波パワーモジュールのコストの高騰を
招いている。
【００１５】（７）支持部材，放熱部材，グランド電極
を兼ねるフランジを配線基板に固定する構造となってい
ることから、部品点数が増大する。
を兼ねるフランジを配線基板に固定する構造となってい
ることから、部品点数が増大する。
【００１６】（８）高周波パワーモジュールの実装のた
め、フランジの一部を成形して取付用フィンを形成して
いるが、成形のため各取付用フィンの実装面高さがばら
つきやすくなり、実装の信頼性を損なうこともある。
め、フランジの一部を成形して取付用フィンを形成して
いるが、成形のため各取付用フィンの実装面高さがばら
つきやすくなり、実装の信頼性を損なうこともある。
【００１７】そこで、本出願人はこれらの問題を解消す
るために、既に混成集積回路装置を提案（特願平7-2683
54号公報、平成７年10月17日出願）している。
るために、既に混成集積回路装置を提案（特願平7-2683
54号公報、平成７年10月17日出願）している。
【００１８】本発明は前記出願の混成集積回路装置の更
なる改良に関するものである。
なる改良に関するものである。
【００１９】一方、ＶＣＯ，ＤＣ／ＤＣコンバータ等の
高周波混成集積回路装置では、配線基板に直にキャップ
を取り付ける場合、半田による取り付けを行っているた
め、工数の増大から混成集積回路装置のコストの高等を
招いている。
高周波混成集積回路装置では、配線基板に直にキャップ
を取り付ける場合、半田による取り付けを行っているた
め、工数の増大から混成集積回路装置のコストの高等を
招いている。
【００２０】本発明の目的は、実装状態でキャップが安
定したシールド体として作用する小型の混成集積回路装
置およびその製造方法を提供することにある。
定したシールド体として作用する小型の混成集積回路装
置およびその製造方法を提供することにある。
【００２１】本発明の他の目的は、製造コストの低減が
達成できる混成集積回路装置を提供することにある。
達成できる混成集積回路装置を提供することにある。
【００２２】本発明の他の目的は、組立加工効率の良い
混成集積回路装置製造用の基板シートを提供することに
ある。
混成集積回路装置製造用の基板シートを提供することに
ある。
【００２３】本発明の他の目的は、特性が安定する電子
装置を提供することにある。
装置を提供することにある。
【００２４】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００２５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００２６】（１）混成集積回路装置は以下の構成にな
っている。
っている。
【００２７】（ａ）配線基板と、前記配線基板の主面に
組み込まれる少なくとも一つ以上の能動部品および受動
部品と、前記配線基板の主面を覆うように配線基板に固
定されるキャップと、前記配線基板の裏面に設けられた
複数の電極端子とを有する混成集積回路装置であって、
前記キャップはキャップに設けられた係止部を介して前
記配線基板に設けられた係止部に取り付けられており、
かつ導電性の接合材で接続されていない構成になってい
る。
組み込まれる少なくとも一つ以上の能動部品および受動
部品と、前記配線基板の主面を覆うように配線基板に固
定されるキャップと、前記配線基板の裏面に設けられた
複数の電極端子とを有する混成集積回路装置であって、
前記キャップはキャップに設けられた係止部を介して前
記配線基板に設けられた係止部に取り付けられており、
かつ導電性の接合材で接続されていない構成になってい
る。
【００２８】（ｂ）前記配線基板の係止部は配線基板の
側面に設けられた窪み部分や配線基板主面に設けられた
孔部分で形成された引っ掛かり部で構成され、前記キャ
ップの係止部はキャップの下面から突出し前記引っ掛か
り部に引っ掛けられるフックで構成されている。
側面に設けられた窪み部分や配線基板主面に設けられた
孔部分で形成された引っ掛かり部で構成され、前記キャ
ップの係止部はキャップの下面から突出し前記引っ掛か
り部に引っ掛けられるフックで構成されている。
【００２９】（ｃ）前記キャップおよび前記キャップに
設けられるフックはシールド体を形成するように全体が
導電体（金属体）で形成されているとともに、前記フッ
クは混成集積回路装置の電極端子を実装基板のランドに
導電性の接合材の溶融によって固定する際、グランド用
ランド部分に付着する接合材に接続されるように構成さ
れている。
設けられるフックはシールド体を形成するように全体が
導電体（金属体）で形成されているとともに、前記フッ
クは混成集積回路装置の電極端子を実装基板のランドに
導電性の接合材の溶融によって固定する際、グランド用
ランド部分に付着する接合材に接続されるように構成さ
れている。
【００３０】（ｄ）前記キャップの外周縁は前記配線基
板の外周縁に一致または前記配線基板の外周縁よりも内
側に位置している。
板の外周縁に一致または前記配線基板の外周縁よりも内
側に位置している。
【００３１】（ｅ）前記配線基板において、所定箇所の
配線部分に配線基板の厚さ方向に他の配線に接続されな
い導体によるインピーダンス素子が設けられている。
配線部分に配線基板の厚さ方向に他の配線に接続されな
い導体によるインピーダンス素子が設けられている。
【００３２】（ｆ）前記能動部品として半導体チップが
搭載されているとともに、前記半導体チップはその裏面
にグランド電極が設けられ、このグランド電極を介して
前記配線基板のグランド配線に接続されている。
搭載されているとともに、前記半導体チップはその裏面
にグランド電極が設けられ、このグランド電極を介して
前記配線基板のグランド配線に接続されている。
【００３３】（ｇ）前記配線基板には電界効果トランジ
スタを構成する半導体チップが回路的に多段に接続され
て高周波パワーモジュールを構成している。
スタを構成する半導体チップが回路的に多段に接続され
て高周波パワーモジュールを構成している。
【００３４】（２）混成集積回路装置の製造に用いる基
板シートは以下の構成になっている。
板シートは以下の構成になっている。
【００３５】（ａ）平面的に複数の配線基板形成部を有
し、前記配線基板形成部の境界で分断される混成集積回
路装置製造用の基板シートであって、前記配線基板形成
部の領域内または境界部分には、混成集積回路装置を構
成するキャップを前記配線基板形成部に取り付けるため
に使用される係止部が設けられ、かつ前記配線基板形成
部の主面には能動部品および受動部品を搭載する配線が
設けられ、裏面には外部電極となる電極端子が設けられ
ている。
し、前記配線基板形成部の境界で分断される混成集積回
路装置製造用の基板シートであって、前記配線基板形成
部の領域内または境界部分には、混成集積回路装置を構
成するキャップを前記配線基板形成部に取り付けるため
に使用される係止部が設けられ、かつ前記配線基板形成
部の主面には能動部品および受動部品を搭載する配線が
設けられ、裏面には外部電極となる電極端子が設けられ
ている。
【００３６】（ｂ）前記各配線基板形成部の回路は隣接
する配線基板形成部との間で抵抗ループを構成しない回
路構成になっている。
する配線基板形成部との間で抵抗ループを構成しない回
路構成になっている。
【００３７】（ｃ）前記配線基板形成部において、所定
箇所の配線部分に配線基板の厚さ方向に他の配線に接続
されない導体によるインピーダンス素子が設けられてい
る。
箇所の配線部分に配線基板の厚さ方向に他の配線に接続
されない導体によるインピーダンス素子が設けられてい
る。
【００３８】（３）混成集積回路装置を組み込んだ電子
装置は以下の構成になっている。
装置は以下の構成になっている。
【００３９】（ａ）主面に混成集積回路装置を固定する
ためのランドを有する実装基板と、前記ランドに裏面の
電極端子を介して重なる混成集積回路装置とを有し、前
記ランドと電極端子は導電性の接合材で固定されてなる
電子装置であって、前記混成集積回路装置は能動部品や
受動部品を搭載した配線基板と、前記能動部品や受動部
品等を被うように配線基板の主面に固定されるキャップ
と、前記配線基板の裏面に設けられた電極端子とを有
し、前記混成集積回路装置のキャップはキャップに設け
られた係止部を介して前記配線基板に設けられた係止部
に取り付けられ、かつ前記キャップおよび前記キャップ
に設けられる係止部はシールド体を形成すべく導電体で
形成されているとともに、前記キャップの係止部は前記
実装基板のグランド用のランド部分の接合材に接続され
ている。
ためのランドを有する実装基板と、前記ランドに裏面の
電極端子を介して重なる混成集積回路装置とを有し、前
記ランドと電極端子は導電性の接合材で固定されてなる
電子装置であって、前記混成集積回路装置は能動部品や
受動部品を搭載した配線基板と、前記能動部品や受動部
品等を被うように配線基板の主面に固定されるキャップ
と、前記配線基板の裏面に設けられた電極端子とを有
し、前記混成集積回路装置のキャップはキャップに設け
られた係止部を介して前記配線基板に設けられた係止部
に取り付けられ、かつ前記キャップおよび前記キャップ
に設けられる係止部はシールド体を形成すべく導電体で
形成されているとともに、前記キャップの係止部は前記
実装基板のグランド用のランド部分の接合材に接続され
ている。
【００４０】（ｂ）前記配線基板の係止部は配線基板の
側面に設けられた窪み部分で形成された引っ掛かり部で
構成され、前記キャップの係止部はキャップの下面から
突出し前記引っ掛かり部に引っ掛けられるフックで構成
されている。
側面に設けられた窪み部分で形成された引っ掛かり部で
構成され、前記キャップの係止部はキャップの下面から
突出し前記引っ掛かり部に引っ掛けられるフックで構成
されている。
【００４１】（ｃ）前記混成集積回路装置の配線基板に
おいて、所定箇所の配線部分に配線基板の厚さ方向に他
の配線に接続されない導体によるインピーダンス素子が
設けられている。
おいて、所定箇所の配線部分に配線基板の厚さ方向に他
の配線に接続されない導体によるインピーダンス素子が
設けられている。
【００４２】（ｄ）前記配線基板には電界効果トランジ
スタを構成する半導体チップが回路的に多段に接続され
て高周波パワーモジュールを構成している。
スタを構成する半導体チップが回路的に多段に接続され
て高周波パワーモジュールを構成している。
【００４３】前記（１）の手段によれば、 （ａ）高周波パワーモジュール（混成集積回路装置）
は、電界効果トランジスタ等の能動部品や受動部品を主
面に組み込んだ配線基板と、この配線基板の主面側に固
定されたキャップとによって形成された矩形体構造とな
っていることから、従来のようにパッケージからリード
を突出させたり、取付用フィンを突出させないため小型
になる。
は、電界効果トランジスタ等の能動部品や受動部品を主
面に組み込んだ配線基板と、この配線基板の主面側に固
定されたキャップとによって形成された矩形体構造とな
っていることから、従来のようにパッケージからリード
を突出させたり、取付用フィンを突出させないため小型
になる。
【００４４】（ｂ）前記キャップは、接合材を用いるこ
となくキャップに設けられた係止部を介して前記配線基
板に設けられた係止部に取り付けられる構造となるた
め、その製造において組み立てが容易になる。特に、前
記配線基板の係止部は引っ掛かり部で構成され、前記キ
ャップの係止部はキャップの下面から突出し前記引っ掛
かり部に引っ掛けられるフックで構成されているので、
キャップの取り付けが容易になる。これにより、その製
造において、接合材による固定作業が不要になることか
ら、製造コストの低減が達成できる。
となくキャップに設けられた係止部を介して前記配線基
板に設けられた係止部に取り付けられる構造となるた
め、その製造において組み立てが容易になる。特に、前
記配線基板の係止部は引っ掛かり部で構成され、前記キ
ャップの係止部はキャップの下面から突出し前記引っ掛
かり部に引っ掛けられるフックで構成されているので、
キャップの取り付けが容易になる。これにより、その製
造において、接合材による固定作業が不要になることか
ら、製造コストの低減が達成できる。
【００４５】（ｃ）前記キャップおよびフックは金属体
で形成されているとともに、前記フックは混成集積回路
装置の電極端子を実装基板のランドに導電性の接合材の
溶融によって固定する際、グランド用ランド部分に付着
する接合材に接続されるように構成されていることか
ら、実装基板に実装した場合、キャップのシールド効果
が安定する。
で形成されているとともに、前記フックは混成集積回路
装置の電極端子を実装基板のランドに導電性の接合材の
溶融によって固定する際、グランド用ランド部分に付着
する接合材に接続されるように構成されていることか
ら、実装基板に実装した場合、キャップのシールド効果
が安定する。
【００４６】（ｄ）前記キャップの外周縁は前記配線基
板の外周縁に一致または前記配線基板の外周縁よりも内
側に位置していることから、混成集積回路装置の小型化
が図れる。
板の外周縁に一致または前記配線基板の外周縁よりも内
側に位置していることから、混成集積回路装置の小型化
が図れる。
【００４７】（ｅ）前記配線基板の所定箇所には導体に
よるインピーダンス素子が設けられていることから、配
線基板に特性インピーダンス整合用の電子部品を搭載す
ることなく特性インピーダンスの整合がとれる。
よるインピーダンス素子が設けられていることから、配
線基板に特性インピーダンス整合用の電子部品を搭載す
ることなく特性インピーダンスの整合がとれる。
【００４８】（ｆ）前記半導体チップの裏面はグランド
電極となり、このグランド電極を介して配線基板のグラ
ンド配線に接続されていることから、半導体チップのグ
ランド電極となる電極部分のインダクタンスが小さくな
り、高周波性能が向上する。たとえば、半導体チップの
裏面がソース電極の場合、ソースインダクタンスが小さ
くなり、高周波性能が向上する。
電極となり、このグランド電極を介して配線基板のグラ
ンド配線に接続されていることから、半導体チップのグ
ランド電極となる電極部分のインダクタンスが小さくな
り、高周波性能が向上する。たとえば、半導体チップの
裏面がソース電極の場合、ソースインダクタンスが小さ
くなり、高周波性能が向上する。
【００４９】前記（２）の手段によれば、 （ａ）基板シートの各配線基板形成部にキャップを取り
付けることができるので、基板シートに能動部品や受動
部品を組み込みかつキャップを取り付けた後基板シート
を分断することができ、組立のライン化が可能となる。
付けることができるので、基板シートに能動部品や受動
部品を組み込みかつキャップを取り付けた後基板シート
を分断することができ、組立のライン化が可能となる。
【００５０】（ｂ）前記各配線基板形成部の回路は隣接
する配線基板形成部との間で抵抗ループを構成しない回
路構成になっていることから、能動部品や受動部品を組
み込んだ後、基板シートの状態で抵抗のトリミングを行
うことができる。
する配線基板形成部との間で抵抗ループを構成しない回
路構成になっていることから、能動部品や受動部品を組
み込んだ後、基板シートの状態で抵抗のトリミングを行
うことができる。
【００５１】（ｃ）前記配線基板形成部において、所定
箇所の配線部分に配線基板の厚さ方向に他の配線に接続
されない導体によるインピーダンス素子が設けられてい
ることから、配線基板形成部に特性インピーダンス整合
用の電子部品を搭載することなく特性インピーダンスの
整合がとれる。
箇所の配線部分に配線基板の厚さ方向に他の配線に接続
されない導体によるインピーダンス素子が設けられてい
ることから、配線基板形成部に特性インピーダンス整合
用の電子部品を搭載することなく特性インピーダンスの
整合がとれる。
【００５２】前記（３）の手段によれば、 （ａ）実装基板に実装された高周波パワーモジュール
（混成集積回路装置）のキャップはシールド体となると
ともに、フックを介して実装基板のグランド用ランド部
分に導電性の接合材を介して接続されるため、混成集積
回路装置部分のシールド効果は安定し、高周波特性に優
れた電子装置になる。
（混成集積回路装置）のキャップはシールド体となると
ともに、フックを介して実装基板のグランド用ランド部
分に導電性の接合材を介して接続されるため、混成集積
回路装置部分のシールド効果は安定し、高周波特性に優
れた電子装置になる。
【００５３】（ｂ）前記高周波パワーモジュールの配線
基板には、導体によるインピーダンス素子が設けられて
いることから、実装基板に実装された状態において接続
される他の配線との間の特性インピーダンスの整合がと
れ、高周波特性に優れた電子装置になる。
基板には、導体によるインピーダンス素子が設けられて
いることから、実装基板に実装された状態において接続
される他の配線との間の特性インピーダンスの整合がと
れ、高周波特性に優れた電子装置になる。
【００５４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００５５】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００５６】図１乃至図７は本発明の実施形態１である
高周波パワーモジュールに係わる図であって、図１は高
周波パワーモジュールの外観を示す斜視図、図２は一部
を切り欠いた状態の斜視図、図３は断面図、図４は一部
の断面図、図５は配線基板とキャップの取付部分を示す
一部の分解斜視図である。また、図６はキャップを取り
外した高周波パワーモジュールを示す平面図、図７は高
周波パワーモジュールの等価回路図である。
高周波パワーモジュールに係わる図であって、図１は高
周波パワーモジュールの外観を示す斜視図、図２は一部
を切り欠いた状態の斜視図、図３は断面図、図４は一部
の断面図、図５は配線基板とキャップの取付部分を示す
一部の分解斜視図である。また、図６はキャップを取り
外した高周波パワーモジュールを示す平面図、図７は高
周波パワーモジュールの等価回路図である。
【００５７】本実施形態の１混成集積回路装置（高周波
パワーモジュール）１は、図１乃至図３に示すように、
板状の配線基板２の主面（上面）にキャップ４が重ねら
れ、外観的には偏平な矩形体構造になっている。
パワーモジュール）１は、図１乃至図３に示すように、
板状の配線基板２の主面（上面）にキャップ４が重ねら
れ、外観的には偏平な矩形体構造になっている。
【００５８】本実施形態１の高周波パワーモジュール１
は、能動部品として、電界効果トランジスタを構成する
半導体チップを回路的に多段に接続して、移動電話用の
高周波パワーモジュールを構成している。この例では、
半導体チップを回路的に２段に接続した高周波パワーモ
ジュールとなっている。
は、能動部品として、電界効果トランジスタを構成する
半導体チップを回路的に多段に接続して、移動電話用の
高周波パワーモジュールを構成している。この例では、
半導体チップを回路的に２段に接続した高周波パワーモ
ジュールとなっている。
【００５９】本実施形態１の高周波パワーモジュール１
は、キャップ４の外周縁が配線基板２の外周縁に一致す
るか、それよりも内側に位置するようになっている。
は、キャップ４の外周縁が配線基板２の外周縁に一致す
るか、それよりも内側に位置するようになっている。
【００６０】キャップ４は金属板を矩形箱状に絞り成形
して、下面周縁に沿って突出した周壁３を有する構造と
なっている。また、図１乃至図５に示すように、キャッ
プ４の両側中央の周壁３部分からはさらに突出するフッ
ク支持アーム１７が設けられている。このフック支持ア
ーム１７の先端側の内側には、これも成形によって形成
された突出するフック爪１８が設けられている。前記フ
ック爪１８とフック支持アーム１７によって弾力的とな
るフック（係止部）１９が形成される。
して、下面周縁に沿って突出した周壁３を有する構造と
なっている。また、図１乃至図５に示すように、キャッ
プ４の両側中央の周壁３部分からはさらに突出するフッ
ク支持アーム１７が設けられている。このフック支持ア
ーム１７の先端側の内側には、これも成形によって形成
された突出するフック爪１８が設けられている。前記フ
ック爪１８とフック支持アーム１７によって弾力的とな
るフック（係止部）１９が形成される。
【００６１】なお、前記周壁３において、所定部分の突
出長さが短くなり、この短辺部３４の先端は配線基板２
の主面から所定の間隔を隔てて離れている。キャップ４
は厚さ０．１ｍｍとなり、例えばメッキレスの洋白、あ
るいはニッケルメッキを施したリン青銅で形成され、半
田に濡れ易くなっている。
出長さが短くなり、この短辺部３４の先端は配線基板２
の主面から所定の間隔を隔てて離れている。キャップ４
は厚さ０．１ｍｍとなり、例えばメッキレスの洋白、あ
るいはニッケルメッキを施したリン青銅で形成され、半
田に濡れ易くなっている。
【００６２】前記配線基板２の両側中央部分には、前記
フック支持アーム１７が入る窪み２８が設けられてい
る。この窪み２８の底はさらに一部が窪み、その段差部
分は前記フック爪１８が引っ掛けられる引っ掛かり部
（係止部）２９を構成している。前記窪み２８により、
フック爪１８が前記引っ掛かり部２９に引っ掛かった状
態では、フック支持アーム１７は窪み２８の外に突出し
ない。
フック支持アーム１７が入る窪み２８が設けられてい
る。この窪み２８の底はさらに一部が窪み、その段差部
分は前記フック爪１８が引っ掛けられる引っ掛かり部
（係止部）２９を構成している。前記窪み２８により、
フック爪１８が前記引っ掛かり部２９に引っ掛かった状
態では、フック支持アーム１７は窪み２８の外に突出し
ない。
【００６３】前記フック１９は前記フック支持アーム１
７が金属体（金属板）で形成されていることから、フッ
ク１９に弾力的に作用する。また、前記キャップ４の周
壁３の先端が配線基板２の主面に接触し、かつ配線基板
２の裏面にフック爪１８が弾力的に引っ掛かることか
ら、キャップ４を配線基板２にフック１９を介して取り
付けると、キャップ４は配線基板２に確実に固定される
ことになる。また、フック１９は配線基板２に弾力的に
作用していることから、キャップ４を容易に外すことも
できる。
７が金属体（金属板）で形成されていることから、フッ
ク１９に弾力的に作用する。また、前記キャップ４の周
壁３の先端が配線基板２の主面に接触し、かつ配線基板
２の裏面にフック爪１８が弾力的に引っ掛かることか
ら、キャップ４を配線基板２にフック１９を介して取り
付けると、キャップ４は配線基板２に確実に固定される
ことになる。また、フック１９は配線基板２に弾力的に
作用していることから、キャップ４を容易に外すことも
できる。
【００６４】前記配線基板２およびキャップ４の係止部
は他の構造でもよい。
は他の構造でもよい。
【００６５】また、後述するが、前記フック１９は高周
波パワーモジュール１の裏面の電極端子を実装基板のラ
ンドに導電性の接合材（半田）の溶融によって固定する
際、グランド用ランド部分に付着する接合材（半田）に
濡れて接続されるように配置構成されている。また、こ
の際、配線基板２の係止部、すなわち引っ掛かり部２９
にはグランド配線が設けられており、このグランド配線
部分も半田に濡れるようになっている。
波パワーモジュール１の裏面の電極端子を実装基板のラ
ンドに導電性の接合材（半田）の溶融によって固定する
際、グランド用ランド部分に付着する接合材（半田）に
濡れて接続されるように配置構成されている。また、こ
の際、配線基板２の係止部、すなわち引っ掛かり部２９
にはグランド配線が設けられており、このグランド配線
部分も半田に濡れるようになっている。
【００６６】高周波パワーモジュール１は、例えば、幅
８ｍｍ，長さ１２．３ｍｍ，高さ２．５ｍｍとなり、従
来のＥ型の高周波パワーモジュールの幅２２ｍｍ，奥行
き１２ｍｍ，高さ３．７ｍｍに比較して大幅に小型とな
る。
８ｍｍ，長さ１２．３ｍｍ，高さ２．５ｍｍとなり、従
来のＥ型の高周波パワーモジュールの幅２２ｍｍ，奥行
き１２ｍｍ，高さ３．７ｍｍに比較して大幅に小型とな
る。
【００６７】一方、図１１に示すように、前記配線基板
２の裏面には、複数の電極端子（外部端子）５が設けら
れている。電極端子５は配線基板２の両側にそれぞれ設
けられ、配線基板２の長手方向に沿って一定ピッチで並
び、一側（図中上側）では左から右に向かって入力端子
（Ｐin）６，グランド端子（ＧＮＤ）７，グランド端子
（ＧＮＤ）８，ゲートバイアス端子（Ｖg）９となる。
また、他側（図中下側）では左から右に向かって出力端
子（Ｐout）１０，グランド端子（ＧＮＤ）１１，グラ
ンド端子（ＧＮＤ）１２，電源端子（Ｖdd）１３とな
る。
２の裏面には、複数の電極端子（外部端子）５が設けら
れている。電極端子５は配線基板２の両側にそれぞれ設
けられ、配線基板２の長手方向に沿って一定ピッチで並
び、一側（図中上側）では左から右に向かって入力端子
（Ｐin）６，グランド端子（ＧＮＤ）７，グランド端子
（ＧＮＤ）８，ゲートバイアス端子（Ｖg）９となる。
また、他側（図中下側）では左から右に向かって出力端
子（Ｐout）１０，グランド端子（ＧＮＤ）１１，グラ
ンド端子（ＧＮＤ）１２，電源端子（Ｖdd）１３とな
る。
【００６８】前記入力端子６，ゲートバイアス端子９，
出力端子１０，電源端子１３に対応する配線基板２の側
面には、配線基板２の表面から裏面に至る部分に端面ス
ルーホールが設けられている。これは、高周波パワーモ
ジュール１を実装基板に実装する際、各電極端子が配線
基板２の裏面の電極部分と側面の端面スルーホール２０
部分で接続されて実装されることになり、確実な実装が
行える。
出力端子１０，電源端子１３に対応する配線基板２の側
面には、配線基板２の表面から裏面に至る部分に端面ス
ルーホールが設けられている。これは、高周波パワーモ
ジュール１を実装基板に実装する際、各電極端子が配線
基板２の裏面の電極部分と側面の端面スルーホール２０
部分で接続されて実装されることになり、確実な実装が
行える。
【００６９】以上のことから、本実施形態の高周波パワ
ーモジュール１は、混成集積回路装置ではあるが、単体
の半導体チップをパッケージ内に組み込んだＬＣＣ構造
となり、製品の小型化が達成できる。
ーモジュール１は、混成集積回路装置ではあるが、単体
の半導体チップをパッケージ内に組み込んだＬＣＣ構造
となり、製品の小型化が達成できる。
【００７０】一方、図１１において４つのグランド端子
（ＧＮＤ）７，８，１１，１２を区画するように延在す
るハッチング部分は、高周波パワーモジュール１を実装
基板に実装する際使用される実装用接合材に濡れない材
料で形成されたレジスト膜１４である。例えば、高周波
パワーモジュール１は半田によって実装基板に実装され
ることから、前記レジスト膜１４は厚さ２０μｍ前後の
ソルダーレジスト膜となる。
（ＧＮＤ）７，８，１１，１２を区画するように延在す
るハッチング部分は、高周波パワーモジュール１を実装
基板に実装する際使用される実装用接合材に濡れない材
料で形成されたレジスト膜１４である。例えば、高周波
パワーモジュール１は半田によって実装基板に実装され
ることから、前記レジスト膜１４は厚さ２０μｍ前後の
ソルダーレジスト膜となる。
【００７１】前記レジスト膜１４はグランド配線を覆う
ように設けられている。したがって、配線基板２の裏面
には、前記４つのグランド端子（ＧＮＤ）７，８，１
１，１２が延在する領域と、レジスト膜１４とによって
覆われる領域に亘って一体となるグランド（ＧＮＤ）配
線１５（図３参照、図３ではレジスト膜１４は省略して
ある。）が延在することになる。これは、後述するが、
信号配線および電源配線等を上下で誘電体層を介してグ
ランド配線で挟む所謂ストリップライン構造とし、静電
シールドを行うためである。
ように設けられている。したがって、配線基板２の裏面
には、前記４つのグランド端子（ＧＮＤ）７，８，１
１，１２が延在する領域と、レジスト膜１４とによって
覆われる領域に亘って一体となるグランド（ＧＮＤ）配
線１５（図３参照、図３ではレジスト膜１４は省略して
ある。）が延在することになる。これは、後述するが、
信号配線および電源配線等を上下で誘電体層を介してグ
ランド配線で挟む所謂ストリップライン構造とし、静電
シールドを行うためである。
【００７２】また、前記一体のグランド配線１５をレジ
スト膜１４で部分的に覆い、独立した複数のグランド端
子７，８，１１，１２とすることは、各電極端子の面積
差を余り大きくしないことにある。すなわち、高周波パ
ワーモジュール１を半田実装した場合、各電極端子の面
積差が極端に大きいと、半田の表面張力によって広い面
積部分での高周波パワーモジュール１の浮き上がり高さ
が大きくなり、四方に設けられた小面積部分では、一部
で接合不良が発生するおそれがある。そこで、本実施形
態では、各電極端子の面積比率は最大でも２倍程度とし
てある。
スト膜１４で部分的に覆い、独立した複数のグランド端
子７，８，１１，１２とすることは、各電極端子の面積
差を余り大きくしないことにある。すなわち、高周波パ
ワーモジュール１を半田実装した場合、各電極端子の面
積差が極端に大きいと、半田の表面張力によって広い面
積部分での高周波パワーモジュール１の浮き上がり高さ
が大きくなり、四方に設けられた小面積部分では、一部
で接合不良が発生するおそれがある。そこで、本実施形
態では、各電極端子の面積比率は最大でも２倍程度とし
てある。
【００７３】また、一列に並ぶ電極端子において各電極
端子を等しいピッチで配列することによって、セルフア
ライメントを促進する。また、半田ブリッジ等の実装不
良も防止できる。
端子を等しいピッチで配列することによって、セルフア
ライメントを促進する。また、半田ブリッジ等の実装不
良も防止できる。
【００７４】また、図１１において示す小丸は、高周波
パワーモジュール１内で発生した熱を外部に伝達するサ
ーマルビィア１６であり、同図では一部のみを示してあ
る。サーマルビィア１６は、サーマルビィアホールに熱
伝導性の良好な金属を充填した構造となっている。サー
マルビィア１６は、例えば発熱量の大きい能動部品であ
る半導体チップの下部に設けられている。
パワーモジュール１内で発生した熱を外部に伝達するサ
ーマルビィア１６であり、同図では一部のみを示してあ
る。サーマルビィア１６は、サーマルビィアホールに熱
伝導性の良好な金属を充填した構造となっている。サー
マルビィア１６は、例えば発熱量の大きい能動部品であ
る半導体チップの下部に設けられている。
【００７５】本実施形態１では、半導体チップ４４，４
５はパワーＭＯＳＦＥＴを形成していて、裏面はグラン
ドに接地されるソース電極（グランド電極）が設けられ
ている。このグランド電極は配線基板２のグランド配線
に半田からなる接合材４７によって固定される。パワー
ＭＯＳＦＥＴで発生した熱は前記サーマルビィア１６に
よって配線基板２の裏面に速やかに伝達され、配線基板
２の外部端子５から実装基板に放散される。
５はパワーＭＯＳＦＥＴを形成していて、裏面はグラン
ドに接地されるソース電極（グランド電極）が設けられ
ている。このグランド電極は配線基板２のグランド配線
に半田からなる接合材４７によって固定される。パワー
ＭＯＳＦＥＴで発生した熱は前記サーマルビィア１６に
よって配線基板２の裏面に速やかに伝達され、配線基板
２の外部端子５から実装基板に放散される。
【００７６】配線基板２は、図２および図３に示すよう
に、上段誘電体層（上段誘電体板）２５，中段誘電体層
（中段誘電体板）２６，下段誘電体層（下段誘電体板）
２７と誘電体層（誘電体板）を３段に重ねた構造となっ
ている。
に、上段誘電体層（上段誘電体板）２５，中段誘電体層
（中段誘電体板）２６，下段誘電体層（下段誘電体板）
２７と誘電体層（誘電体板）を３段に重ねた構造となっ
ている。
【００７７】また、上段誘電体層２５の上面（露出面）
には、図８に示すような配線パターン（第１層配線３
０）が設けられている。また、前記上段誘電体層２５と
中段誘電体層２６との間には図９に示すような配線パタ
ーン（第２層配線３１）が設けられ、前記中段誘電体層
２６と下段誘電体層２７との間には図１０に示すような
配線パターン（第３層配線３２）が設けられ、下段誘電
体層２７の裏面（露出面）には図１１に示すような配線
パターン（第４層配線３３）が設けられている。
には、図８に示すような配線パターン（第１層配線３
０）が設けられている。また、前記上段誘電体層２５と
中段誘電体層２６との間には図９に示すような配線パタ
ーン（第２層配線３１）が設けられ、前記中段誘電体層
２６と下段誘電体層２７との間には図１０に示すような
配線パターン（第３層配線３２）が設けられ、下段誘電
体層２７の裏面（露出面）には図１１に示すような配線
パターン（第４層配線３３）が設けられている。
【００７８】配線基板２は、例えば、ガラスセラミック
スを積層させた低温焼成の配線基板からなり、配線は高
導電性金属、例えば銀系金属を使用している。すなわ
ち、外層配線はＡｇ−Ｐｔを使用し、内装配線はＡｇを
使用している。低温焼成は６００℃程度となり、融点の
低いＡｇの使用が可能となる。Ａｇは抵抗値が低い高導
電性金属となるため、高周波特性の向上が達成できる。
スを積層させた低温焼成の配線基板からなり、配線は高
導電性金属、例えば銀系金属を使用している。すなわ
ち、外層配線はＡｇ−Ｐｔを使用し、内装配線はＡｇを
使用している。低温焼成は６００℃程度となり、融点の
低いＡｇの使用が可能となる。Ａｇは抵抗値が低い高導
電性金属となるため、高周波特性の向上が達成できる。
【００７９】図８乃至図１１において、３５は信号配
線、３６は電源配線、１５はグランド配線である。これ
により、中段誘電体層２６と下段誘電体層２７との間の
第３層配線３２は、中段誘電体層２６上の第２層配線３
１と下段誘電体層２７の下の第４層配線３３がいずれも
グランド配線１５となることから、ストリップライン構
造となる。また、上段誘電体層２５上の第１層配線３０
は上段誘電体層２５の下面にグランド配線１５となる第
２層配線３１が設けられていることから、マイクロスト
リップライン構造となる。
線、３６は電源配線、１５はグランド配線である。これ
により、中段誘電体層２６と下段誘電体層２７との間の
第３層配線３２は、中段誘電体層２６上の第２層配線３
１と下段誘電体層２７の下の第４層配線３３がいずれも
グランド配線１５となることから、ストリップライン構
造となる。また、上段誘電体層２５上の第１層配線３０
は上段誘電体層２５の下面にグランド配線１５となる第
２層配線３１が設けられていることから、マイクロスト
リップライン構造となる。
【００８０】内層の信号配線は上下を誘電体層を介して
挟まれることから、静電シールドが可能となり、高周波
特性が安定する。
挟まれることから、静電シールドが可能となり、高周波
特性が安定する。
【００８１】また、上段誘電体層２５と中段誘電体層２
６との間のグランド配線１５は、図１２に示すように、
編み目（メッシュ）構造となっている。このため、編み
目部分５５には、上段誘電体層２５と中段誘電体層２６
の誘電体層が入り込み、グランド配線の上下の誘電体層
の接合強度が高くなり、剥がれ難い配線基板２となる。
６との間のグランド配線１５は、図１２に示すように、
編み目（メッシュ）構造となっている。このため、編み
目部分５５には、上段誘電体層２５と中段誘電体層２６
の誘電体層が入り込み、グランド配線の上下の誘電体層
の接合強度が高くなり、剥がれ難い配線基板２となる。
【００８２】前記第１層配線３０，第２層配線３１，第
３層配線３２，第４層配線３３の各配線は１０〜２０μ
ｍ程度の厚さとなっている。そして、配線基板２全体の
厚さは、例えば０．９ｍｍとなる。
３層配線３２，第４層配線３３の各配線は１０〜２０μ
ｍ程度の厚さとなっている。そして、配線基板２全体の
厚さは、例えば０．９ｍｍとなる。
【００８３】一方、第１層配線３０，第２層配線３１，
第３層配線３２，第４層配線３３の各配線は、図３に示
すように、所望の誘電体層から所望の深さの誘電体層ま
で貫通延在するブラインド型ビィア４０や最上段の誘電
体層から最下段の誘電体層まで貫通延在する貫通型ビィ
ア４１、所望の誘電体層から最下段の誘電体層まで貫通
延在するサーマルビィア１６によって電気的に接続され
ている。
第３層配線３２，第４層配線３３の各配線は、図３に示
すように、所望の誘電体層から所望の深さの誘電体層ま
で貫通延在するブラインド型ビィア４０や最上段の誘電
体層から最下段の誘電体層まで貫通延在する貫通型ビィ
ア４１、所望の誘電体層から最下段の誘電体層まで貫通
延在するサーマルビィア１６によって電気的に接続され
ている。
【００８４】また、本実施形態１では、導体によるイン
ピーダンス素子２１が設けられている。このインピーダ
ンス素子２１は、所定箇所の配線部分に配線基板２の厚
さ方向に他の配線に接続されないビィアによって形成さ
れている。これは平面的に設けられるスタブと同様にイ
ンダクタンスや容量として作用し、特性インピーダンス
の整合の調整体となる。特に、周波数が１ＧＨｚ以上と
なる移動電話用の高周波モジュールにおいては、前記イ
ンピーダンス素子２１は高周波特性を安定化するのに効
果がある。
ピーダンス素子２１が設けられている。このインピーダ
ンス素子２１は、所定箇所の配線部分に配線基板２の厚
さ方向に他の配線に接続されないビィアによって形成さ
れている。これは平面的に設けられるスタブと同様にイ
ンダクタンスや容量として作用し、特性インピーダンス
の整合の調整体となる。特に、周波数が１ＧＨｚ以上と
なる移動電話用の高周波モジュールにおいては、前記イ
ンピーダンス素子２１は高周波特性を安定化するのに効
果がある。
【００８５】前記インピーダンス素子形成用のビィア，
ブラインド型ビィア４０，貫通型ビィア４１およびサー
マルビィア１６はビィアホールにＡｇを充填させた構造
となっている。
ブラインド型ビィア４０，貫通型ビィア４１およびサー
マルビィア１６はビィアホールにＡｇを充填させた構造
となっている。
【００８６】また、３枚の重なる上段誘電体層２５，中
段誘電体層２６，下段誘電体層２７の両側面にも、半円
弧断面の端面スルーホール２０が設けられ、下段誘電体
層２７の第４層配線３３で形成される各外部端子５（入
力端子６、グランド端子７，８，１１，１２、ゲートバ
イアス端子９、出力端子１０、電源端子１３）に接続さ
れている。
段誘電体層２６，下段誘電体層２７の両側面にも、半円
弧断面の端面スルーホール２０が設けられ、下段誘電体
層２７の第４層配線３３で形成される各外部端子５（入
力端子６、グランド端子７，８，１１，１２、ゲートバ
イアス端子９、出力端子１０、電源端子１３）に接続さ
れている。
【００８７】前記上段誘電体層２５には、図３および図
６に示すように、矩形の窪み４２，４３が設けられ、こ
れら窪み４２，４３の底には半導体チップ４４，４５が
固定されている。窪み４２，４３によって、半導体チッ
プ４４，４５の図示しない上面の電極面と、配線面の高
さは略同じ高さとなる。このため、半導体チップ４４，
４５の電極と配線とを接続する導電性のワイヤ４６はそ
の張り高さ（ループ）を低く形成できるため、短い長さ
で配線と半導体チップの電極を接続できることになり、
抵抗の低減から高周波特性の向上が達成できる。例えば
出力ゲインの向上を達成することができる。
６に示すように、矩形の窪み４２，４３が設けられ、こ
れら窪み４２，４３の底には半導体チップ４４，４５が
固定されている。窪み４２，４３によって、半導体チッ
プ４４，４５の図示しない上面の電極面と、配線面の高
さは略同じ高さとなる。このため、半導体チップ４４，
４５の電極と配線とを接続する導電性のワイヤ４６はそ
の張り高さ（ループ）を低く形成できるため、短い長さ
で配線と半導体チップの電極を接続できることになり、
抵抗の低減から高周波特性の向上が達成できる。例えば
出力ゲインの向上を達成することができる。
【００８８】他方、前記半導体チップ４５は、図３に示
すように、グランド配線１５となる第２層配線３１に銀
ペースト等の接合材４７を使用して固定される。また、
半導体チップ４４，４５が固定される部分には、多数の
サーマルビィア１６が設けられ、半導体チップ４４，４
５から発生する熱を速やかに外部に伝達するようになっ
ている。熱は、配線基板２の裏面のグランド配線１５お
よびレジスト膜１４を介して実装基板に放熱される。し
たがって、半導体チップ４４，４５は安定した動作す
る。
すように、グランド配線１５となる第２層配線３１に銀
ペースト等の接合材４７を使用して固定される。また、
半導体チップ４４，４５が固定される部分には、多数の
サーマルビィア１６が設けられ、半導体チップ４４，４
５から発生する熱を速やかに外部に伝達するようになっ
ている。熱は、配線基板２の裏面のグランド配線１５お
よびレジスト膜１４を介して実装基板に放熱される。し
たがって、半導体チップ４４，４５は安定した動作す
る。
【００８９】配線基板２の主面には、図６に示すよう
に、能動部品としてパワーＭＯＳＦＥＴ（Ｔ1，Ｔ2）を
構成する半導体チップ４４，４５が組み込まれている。
また、受動部品としてはチップ型の抵抗（Ｒ1〜Ｒ5）５
１、チップ型のコンデンサ（Ｃ1〜Ｃ11）５２，バイパ
スコンデンサ（ＣＢ）５３が搭載されている。本実施形
態１の高周波パワーモジュール１の等価回路は図７に示
すようになっている。
に、能動部品としてパワーＭＯＳＦＥＴ（Ｔ1，Ｔ2）を
構成する半導体チップ４４，４５が組み込まれている。
また、受動部品としてはチップ型の抵抗（Ｒ1〜Ｒ5）５
１、チップ型のコンデンサ（Ｃ1〜Ｃ11）５２，バイパ
スコンデンサ（ＣＢ）５３が搭載されている。本実施形
態１の高周波パワーモジュール１の等価回路は図７に示
すようになっている。
【００９０】また、図３に示すように、半導体チップ４
４，４５、ワイヤ４６、一部の抵抗５１，コンデンサ５
２，バイパスコンデンサ５３等は、レジン５４によって
被覆されている。
４，４５、ワイヤ４６、一部の抵抗５１，コンデンサ５
２，バイパスコンデンサ５３等は、レジン５４によって
被覆されている。
【００９１】なお、本実施形態１では、抵抗Ｒ1と抵抗
Ｒ5がトリミングされて修正される。なお、トリミング
は薄膜抵抗をトリミングするように構成してもよい。
Ｒ5がトリミングされて修正される。なお、トリミング
は薄膜抵抗をトリミングするように構成してもよい。
【００９２】本実施形態１では、電界効果トランジスタ
を２段に組み込んで、８００〜１０００ＭＨｚ、さらに
は１．４〜１．７ＧＨｚの携帯電話用の高周波パワーモ
ジュールとすることができる。
を２段に組み込んで、８００〜１０００ＭＨｚ、さらに
は１．４〜１．７ＧＨｚの携帯電話用の高周波パワーモ
ジュールとすることができる。
【００９３】つぎに、高周波パワーモジュール１の製造
方法について説明する。
方法について説明する。
【００９４】図１３乃至図１５は本実施形態１の高周波
パワーモジュールの製造に係わる図であって、図１３は
基板シートと組み込み部品の一部を示す分解斜視図、図
１４は基板シートの配線基板形成部にキャップを取り付
ける状態を示す一部の分解斜視図、図１５は基板シート
の配線基板形成部にキャップを取り付けた状態を示す一
部の斜視図である。
パワーモジュールの製造に係わる図であって、図１３は
基板シートと組み込み部品の一部を示す分解斜視図、図
１４は基板シートの配線基板形成部にキャップを取り付
ける状態を示す一部の分解斜視図、図１５は基板シート
の配線基板形成部にキャップを取り付けた状態を示す一
部の斜視図である。
【００９５】最初に、図１３に示すように、基板シート
６０が用意される。この基板シート６０は、前記配線基
板２を形成する配線基板形成部６１を平面的に複数配列
したような構造になっている。本実施形態１では、前記
配線基板形成部６１は３列４行に配列されている。各行
および列の境界には、分割を容易にするために、たとえ
ばＶ字溝６２が設けられている。
６０が用意される。この基板シート６０は、前記配線基
板２を形成する配線基板形成部６１を平面的に複数配列
したような構造になっている。本実施形態１では、前記
配線基板形成部６１は３列４行に配列されている。各行
および列の境界には、分割を容易にするために、たとえ
ばＶ字溝６２が設けられている。
【００９６】前記配線基板形成部６１は、基板シート６
０をＶ字溝６２に沿って分断した場合、１２個の配線基
板２が形成される。したがって、配線基板形成部６１の
構造は、図３に示すような配線基板２の構造となる。ま
た、材質も図３に示すものと同様に多層のセラミックス
構造となっている。
０をＶ字溝６２に沿って分断した場合、１２個の配線基
板２が形成される。したがって、配線基板形成部６１の
構造は、図３に示すような配線基板２の構造となる。ま
た、材質も図３に示すものと同様に多層のセラミックス
構造となっている。
【００９７】配線基板形成部６１の両側（図１３乃至図
１５における両側）の中央部分は、引っ掛かり部（係止
部）２９が形成される。このため、基板シート６０の状
態では行方向に隣接する配線基板形成部６１の境界部分
には、前記引っ掛かり部２９を構成する長穴６３が設け
られている。この長穴６３は、基板シート６０をＶ字溝
６２に沿って分断されると、図５に示すように側面の窪
み２８となる。
１５における両側）の中央部分は、引っ掛かり部（係止
部）２９が形成される。このため、基板シート６０の状
態では行方向に隣接する配線基板形成部６１の境界部分
には、前記引っ掛かり部２９を構成する長穴６３が設け
られている。この長穴６３は、基板シート６０をＶ字溝
６２に沿って分断されると、図５に示すように側面の窪
み２８となる。
【００９８】前記長穴６３の状態でも、キャップ４のフ
ック１９のフック支持アーム１７を挿入してフック爪１
８を長穴６３の引っ掛かり部２９に引っ掛けることがで
きるようになっている。この場合、隣接するキャップ４
は相互に干渉しないように構成されている。
ック１９のフック支持アーム１７を挿入してフック爪１
８を長穴６３の引っ掛かり部２９に引っ掛けることがで
きるようになっている。この場合、隣接するキャップ４
は相互に干渉しないように構成されている。
【００９９】また、配線基板２において、端面スルーホ
ール２０を形成する部分では、基板シート６０の両側の
配線基板形成部６１の露出端では端面スルーホール２０
となっているが、行方向に隣接する配線基板形成部６１
の境界部分では丸孔６５となり、分断されて端面スルー
ホール２０となる。
ール２０を形成する部分では、基板シート６０の両側の
配線基板形成部６１の露出端では端面スルーホール２０
となっているが、行方向に隣接する配線基板形成部６１
の境界部分では丸孔６５となり、分断されて端面スルー
ホール２０となる。
【０１００】前記配線基板形成部６１の抵抗部分は独立
し、図７に示される等価回路で示されるように、隣接す
る配線基板形成部６１との間に抵抗ループを形成しない
ようになっている。これは、後に抵抗のトリミングを行
うためである。
し、図７に示される等価回路で示されるように、隣接す
る配線基板形成部６１との間に抵抗ループを形成しない
ようになっている。これは、後に抵抗のトリミングを行
うためである。
【０１０１】また、各配線基板形成部６１の内部には、
図３に示すようなインピーダンス素子２１が複数設けら
れている。一部のインピーダンス素子２１は、回路内部
における特性インピーダンスの整合をとるものであり、
一部のインピーダンス素子２１は入力側あるいは出力側
での特性インピーダンスの整合をとるものである。
図３に示すようなインピーダンス素子２１が複数設けら
れている。一部のインピーダンス素子２１は、回路内部
における特性インピーダンスの整合をとるものであり、
一部のインピーダンス素子２１は入力側あるいは出力側
での特性インピーダンスの整合をとるものである。
【０１０２】つぎに、前記基板シート６０の主面に能動
部品や受動部品を組み込む。すなわち、半導体チップ４
４，４５、抵抗５１、コンデンサ５２、バイパスコンデ
ンサ５３が半田６６等によって固定される。また、半導
体チップ４４，４５の電極と配線の所定部分は導電性の
ワイヤ４６で接続される。これによって、基板シート６
０の主面への部品の組み込みが終了する。図１４では、
図が微細となることから、ワイヤは符号を省略してあ
る。
部品や受動部品を組み込む。すなわち、半導体チップ４
４，４５、抵抗５１、コンデンサ５２、バイパスコンデ
ンサ５３が半田６６等によって固定される。また、半導
体チップ４４，４５の電極と配線の所定部分は導電性の
ワイヤ４６で接続される。これによって、基板シート６
０の主面への部品の組み込みが終了する。図１４では、
図が微細となることから、ワイヤは符号を省略してあ
る。
【０１０３】つぎに、所定部分の抵抗のトリミングを行
う。この際、基板シート６０の状態でも各配線基板形成
部６１の抵抗部分は独立し、隣接する配線基板形成部６
１との間で抵抗ループを形成しないことから、所定の抵
抗のトリミングを行うことができる。本実施形態１の場
合はＲ1およびＲ5の抵抗５１のトリミングが行われる。
本実施形態１では、チップ抵抗５１のトリミングを行う
が、セラミック基板に直接形成した薄膜からなる抵抗部
分をトリミングするようにしてもよい。
う。この際、基板シート６０の状態でも各配線基板形成
部６１の抵抗部分は独立し、隣接する配線基板形成部６
１との間で抵抗ループを形成しないことから、所定の抵
抗のトリミングを行うことができる。本実施形態１の場
合はＲ1およびＲ5の抵抗５１のトリミングが行われる。
本実施形態１では、チップ抵抗５１のトリミングを行う
が、セラミック基板に直接形成した薄膜からなる抵抗部
分をトリミングするようにしてもよい。
【０１０４】つぎに、図１４に示すように、基板シート
６０の上方からキャップ４を押し下げ、図１５に示すよ
うに、基板シート６０の各配線基板形成部６１にキャッ
プ４をフック１９を介して取り付ける。キャップ４の押
し付けによって極めて容易にかつ確実にキャップ４が基
板シート６０に取り付けられる。したがって、組立の作
業性が良くなる。
６０の上方からキャップ４を押し下げ、図１５に示すよ
うに、基板シート６０の各配線基板形成部６１にキャッ
プ４をフック１９を介して取り付ける。キャップ４の押
し付けによって極めて容易にかつ確実にキャップ４が基
板シート６０に取り付けられる。したがって、組立の作
業性が良くなる。
【０１０５】前記キャップ４は金属体で形成されている
ことから、シールド体として作用し、かつ配線基板形成
部６１のグランド配線に電気的に接触接続されることに
なる。
ことから、シールド体として作用し、かつ配線基板形成
部６１のグランド配線に電気的に接触接続されることに
なる。
【０１０６】つぎに、前記基板シート６０をＶ字溝６２
に沿って分断し、図１に示すような高周波パワーモジュ
ール１を複数製造する。
に沿って分断し、図１に示すような高周波パワーモジュ
ール１を複数製造する。
【０１０７】なお、基板シート６０をＶ字溝６２に沿っ
て分断して配線基板２を形成した後、組み立てを行って
高周波パワーモジュール１を製造するようにしてもよ
い。
て分断して配線基板２を形成した後、組み立てを行って
高周波パワーモジュール１を製造するようにしてもよ
い。
【０１０８】つぎに、本実施形態１による高周波パワー
モジュール１の実装と、実装によって製造される電子装
置について説明する。
モジュール１の実装と、実装によって製造される電子装
置について説明する。
【０１０９】図１６乃至図１８は本実施形態１の電子装
置に係わる図であって、図１６は電子装置の製造におい
て高周波パワーモジュールを実装基板に実装する状態を
示す一部の分解斜視図、図１７は高周波パワーモジュー
ルを実装基板に実装してなる電子装置の一部を示す模式
的斜視図、図１８は電子装置の一部を示す断面図であ
る。
置に係わる図であって、図１６は電子装置の製造におい
て高周波パワーモジュールを実装基板に実装する状態を
示す一部の分解斜視図、図１７は高周波パワーモジュー
ルを実装基板に実装してなる電子装置の一部を示す模式
的斜視図、図１８は電子装置の一部を示す断面図であ
る。
【０１１０】図１６は電子装置を構成するマザーボード
等の実装基板７０と、本実施形態１による高周波パワー
モジュール１を示す。実際の実装基板７０には、その他
に多数の電子部品が搭載されているが、ここでは高周波
パワーモジュール１を実装する部分のみを模式的な図を
用いて説明する。
等の実装基板７０と、本実施形態１による高周波パワー
モジュール１を示す。実際の実装基板７０には、その他
に多数の電子部品が搭載されているが、ここでは高周波
パワーモジュール１を実装する部分のみを模式的な図を
用いて説明する。
【０１１１】実装基板７０の主面には、高周波パワーモ
ジュール１を固定するため、また実装基板７０の図示し
ない配線との電気的接続をとるためにランド７１が形成
されている。ランド７１は、前記高周波パワーモジュー
ル１の電極端子５が接続できるように、入力端子用ラン
ド７２，グランド端子用ランド７３，ゲートバイアス端
子用ランド７４，出力端子用ランド７５，グランド端子
用ランド７６，電源端子用ランド７７となっている。ま
た、これらのランド７１の表面には所定の厚さの半田層
（図１６では図示せず）が設けられている。
ジュール１を固定するため、また実装基板７０の図示し
ない配線との電気的接続をとるためにランド７１が形成
されている。ランド７１は、前記高周波パワーモジュー
ル１の電極端子５が接続できるように、入力端子用ラン
ド７２，グランド端子用ランド７３，ゲートバイアス端
子用ランド７４，出力端子用ランド７５，グランド端子
用ランド７６，電源端子用ランド７７となっている。ま
た、これらのランド７１の表面には所定の厚さの半田層
（図１６では図示せず）が設けられている。
【０１１２】そこで、前記高周波パワーモジュール１を
その裏面の電極端子５が、前記ランド７１上に重なるよ
うにして半田をリフローし、図１７および図１８に示す
ように、電極端子５とランド７１を半田８０で接続す
る。
その裏面の電極端子５が、前記ランド７１上に重なるよ
うにして半田をリフローし、図１７および図１８に示す
ように、電極端子５とランド７１を半田８０で接続す
る。
【０１１３】この際、前記配線基板２の裏面の電極端子
５において、グランド配線１５はその表面が実装用接合
材に濡れないレジスト膜１４で部分的に覆われて相互に
独立した複数のグランド端子７，８，１１，１２となっ
ている。したがって、各電極端子５に均一に実装用接合
材が濡れるため、各電極端子５は確実に実装用接合材を
介して実装基板７０のランド７１に固定される。
５において、グランド配線１５はその表面が実装用接合
材に濡れないレジスト膜１４で部分的に覆われて相互に
独立した複数のグランド端子７，８，１１，１２となっ
ている。したがって、各電極端子５に均一に実装用接合
材が濡れるため、各電極端子５は確実に実装用接合材を
介して実装基板７０のランド７１に固定される。
【０１１４】また、前記配線基板２の裏面の電極端子５
の配列間隔は同一ピッチとなっている。したがって、各
電極端子５は実装用接合材の片寄りもなく実装用接合材
のブリッジ等の不良も発生しなくなる。また、実装のセ
ルフアライン化も可能となる。
の配列間隔は同一ピッチとなっている。したがって、各
電極端子５は実装用接合材の片寄りもなく実装用接合材
のブリッジ等の不良も発生しなくなる。また、実装のセ
ルフアライン化も可能となる。
【０１１５】また、本実施形態１の高周波パワーモジュ
ール１は、実装基板７０のランド７１にフック支持アー
ム１７の先端を臨ませる構造になっていることから、半
田リフロー時、前記フック支持アーム１７の先端部分に
も半田８０が付き、フック支持アーム１７は実装基板７
０のグランド端子用ランド７３，７６に機械的かつ電気
的に確実に接続される。また、前記フック支持アーム１
７のフック爪１８が引っ掛かる引っ掛かり部２９にはグ
ランド配線１５が延在していることから、フック爪１８
に付着した半田８０は前記グランド配線１５にも接触す
る。これによって、キャップ４は常時確実なシールド体
として作用することになり、高周波パワーモジュールの
高周波特性が安定する。
ール１は、実装基板７０のランド７１にフック支持アー
ム１７の先端を臨ませる構造になっていることから、半
田リフロー時、前記フック支持アーム１７の先端部分に
も半田８０が付き、フック支持アーム１７は実装基板７
０のグランド端子用ランド７３，７６に機械的かつ電気
的に確実に接続される。また、前記フック支持アーム１
７のフック爪１８が引っ掛かる引っ掛かり部２９にはグ
ランド配線１５が延在していることから、フック爪１８
に付着した半田８０は前記グランド配線１５にも接触す
る。これによって、キャップ４は常時確実なシールド体
として作用することになり、高周波パワーモジュールの
高周波特性が安定する。
【０１１６】本実施形態１の高周波パワーモジュール
（混成集積回路装置）は以下の効果を奏する。
（混成集積回路装置）は以下の効果を奏する。
【０１１７】（１）高周波パワーモジュール１は、電界
効果トランジスタ等の能動部品や受動部品を主面に組み
込んだ配線基板２と、この配線基板２の主面側に固定さ
れたキャップ４とによって形成された矩形体構造となっ
ていることから、従来のようにパッケージからリードを
突出させたり、取付用フィンを突出させないため小型に
なる。特に長くリードを突出させないため、実装面積の
大幅な縮小が達成できる。
効果トランジスタ等の能動部品や受動部品を主面に組み
込んだ配線基板２と、この配線基板２の主面側に固定さ
れたキャップ４とによって形成された矩形体構造となっ
ていることから、従来のようにパッケージからリードを
突出させたり、取付用フィンを突出させないため小型に
なる。特に長くリードを突出させないため、実装面積の
大幅な縮小が達成できる。
【０１１８】（２）キャップ４は接合材を用いることな
く、キャップ４に設けられた係止部を介して配線基板２
に設けられた係止部に取り付けられる構造となるため、
組み立てが容易になる。特に、前記配線基板２の係止部
は引っ掛かり部２９で構成され、前記キャップ４の係止
部はキャップ４の下面から突出し前記引っ掛かり部２９
に引っ掛けられるフック１９で構成されているので、配
線基板２に対するキャップ４の取り付けが容易になり、
生産性の向上を図ることができ、製造コストを低減でき
る。
く、キャップ４に設けられた係止部を介して配線基板２
に設けられた係止部に取り付けられる構造となるため、
組み立てが容易になる。特に、前記配線基板２の係止部
は引っ掛かり部２９で構成され、前記キャップ４の係止
部はキャップ４の下面から突出し前記引っ掛かり部２９
に引っ掛けられるフック１９で構成されているので、配
線基板２に対するキャップ４の取り付けが容易になり、
生産性の向上を図ることができ、製造コストを低減でき
る。
【０１１９】（３）配線基板２はストリップライン構造
にマイクロストリップライン構造を積み重ねた構造とな
るため、伝送線路（信号配線等）の長さを長くとって
も、伝送線路は多段に設けられるため、配線基板の大き
さは小さくでき、高周波パワーモジュールの小型化が達
成できる。
にマイクロストリップライン構造を積み重ねた構造とな
るため、伝送線路（信号配線等）の長さを長くとって
も、伝送線路は多段に設けられるため、配線基板の大き
さは小さくでき、高周波パワーモジュールの小型化が達
成できる。
【０１２０】（４）キャップ４およびフック１９は金属
体で形成されているとともに、前記フック１９は高周波
パワーモジュール１の電極端子５を実装基板７０のラン
ド７１に半田８０の溶融によって固定する際、グランド
用ランド部分（グランド端子用ランド７３，７６）に付
着する半田８０に接続されるように構成されていること
から、実装基板７０に実装した場合、キャップ４のシー
ルド効果が安定する。すなわち、配線基板２の引っ掛か
り部２９にフック１９を引っ掛けるだけの構造では、実
装基板７０に振動が加わったりした場合、シールド効果
が不安定になるおそれもあるが、本実施形態１のよう
に、実装時の半田で固定する構造ではシールド効果が安
定して得られる。
体で形成されているとともに、前記フック１９は高周波
パワーモジュール１の電極端子５を実装基板７０のラン
ド７１に半田８０の溶融によって固定する際、グランド
用ランド部分（グランド端子用ランド７３，７６）に付
着する半田８０に接続されるように構成されていること
から、実装基板７０に実装した場合、キャップ４のシー
ルド効果が安定する。すなわち、配線基板２の引っ掛か
り部２９にフック１９を引っ掛けるだけの構造では、実
装基板７０に振動が加わったりした場合、シールド効果
が不安定になるおそれもあるが、本実施形態１のよう
に、実装時の半田で固定する構造ではシールド効果が安
定して得られる。
【０１２１】（５）配線基板２の引っ掛かり部２９にキ
ャップ４のフック１９を接合材を介して固定（固着）す
る方法は、実装時の半田リフローによるため、高周波パ
ワーモジュール１の製造時、配線基板２とキャップ４の
固着作業（工程）が不要となり、高周波パワーモジュー
ル１の製造コストの低減が達成できる。
ャップ４のフック１９を接合材を介して固定（固着）す
る方法は、実装時の半田リフローによるため、高周波パ
ワーモジュール１の製造時、配線基板２とキャップ４の
固着作業（工程）が不要となり、高周波パワーモジュー
ル１の製造コストの低減が達成できる。
【０１２２】（６）キャップ４の外周縁は配線基板２の
外周縁に一致または前記配線基板の外周縁よりも内側に
位置していることから、高周波パワーモジュール１の小
型化が図れる。
外周縁に一致または前記配線基板の外周縁よりも内側に
位置していることから、高周波パワーモジュール１の小
型化が図れる。
【０１２３】（７）配線基板２の所定箇所には導体によ
るインピーダンス素子２１が設けられていることから、
配線基板２に特性インピーダンス整合用の電子部品を搭
載することなく特性インピーダンスの整合がとれる。こ
れにより、部品点数の削減から高周波パワーモジュール
１の製造コストの低減が達成できる。
るインピーダンス素子２１が設けられていることから、
配線基板２に特性インピーダンス整合用の電子部品を搭
載することなく特性インピーダンスの整合がとれる。こ
れにより、部品点数の削減から高周波パワーモジュール
１の製造コストの低減が達成できる。
【０１２４】（８）半導体チップ４４，４５の裏面はグ
ランド電極となり、このグランド電極を介して配線基板
２のグランド配線に接続されていることから、半導体チ
ップのグランド電極となる電極部分のインダクタンスが
小さくなり、高周波性能が向上する。たとえば、半導体
チップの裏面がソース電極の場合、ソースインダクタン
スが小さくなり、高周波性能が向上する。
ランド電極となり、このグランド電極を介して配線基板
２のグランド配線に接続されていることから、半導体チ
ップのグランド電極となる電極部分のインダクタンスが
小さくなり、高周波性能が向上する。たとえば、半導体
チップの裏面がソース電極の場合、ソースインダクタン
スが小さくなり、高周波性能が向上する。
【０１２５】（９）配線基板２の裏面に電極端子５を設
けるとともに、配線基板２をキャップ４で覆うことによ
って高周波パワーモジュール１を形成していることか
ら、部品点数が少なくなり、組立工数の低減，材料費の
低減から製造コストの低減が達成できる。
けるとともに、配線基板２をキャップ４で覆うことによ
って高周波パワーモジュール１を形成していることか
ら、部品点数が少なくなり、組立工数の低減，材料費の
低減から製造コストの低減が達成できる。
【０１２６】本実施形態１の高周波パワーモジュールの
製造で用いる基板シート６０は以下の効果を奏する。
製造で用いる基板シート６０は以下の効果を奏する。
【０１２７】（１）基板シート６０の状態で各配線基板
形成部６１にキャップ４を取り付けることができるの
で、基板シート６０に能動部品や受動部品を組み込みか
つキャップ４を取り付けた後基板シート６０を分断する
ことができ、組立のライン化が可能となる。
形成部６１にキャップ４を取り付けることができるの
で、基板シート６０に能動部品や受動部品を組み込みか
つキャップ４を取り付けた後基板シート６０を分断する
ことができ、組立のライン化が可能となる。
【０１２８】（２）配線基板形成部６１の回路は隣接す
る配線基板形成部６１との間で抵抗ループを構成しない
回路構成になっていることから、能動部品や受動部品を
組み込んだ後、基板シート６０の状態で抵抗のトリミン
グを行うことができる。
る配線基板形成部６１との間で抵抗ループを構成しない
回路構成になっていることから、能動部品や受動部品を
組み込んだ後、基板シート６０の状態で抵抗のトリミン
グを行うことができる。
【０１２９】（３）配線基板形成部６１において、所定
箇所の配線部分に配線基板２の厚さ方向に他の配線に接
続されない導体によるインピーダンス素子２１が設けら
れていることから、配線基板形成部６１に特性インピー
ダンス整合用の電子部品を搭載することなく特性インピ
ーダンスの整合をとることができる。また、この基板シ
ート６０の使用によって、特性インピーダンスの整合の
ために特別の部品を必要としなくなる。この結果、本基
板シート６０の使用によって高周波パワーモジュール１
の製造コストの低減が達成できる。
箇所の配線部分に配線基板２の厚さ方向に他の配線に接
続されない導体によるインピーダンス素子２１が設けら
れていることから、配線基板形成部６１に特性インピー
ダンス整合用の電子部品を搭載することなく特性インピ
ーダンスの整合をとることができる。また、この基板シ
ート６０の使用によって、特性インピーダンスの整合の
ために特別の部品を必要としなくなる。この結果、本基
板シート６０の使用によって高周波パワーモジュール１
の製造コストの低減が達成できる。
【０１３０】本実施形態１の高周波パワーモジュールを
組み込んだ電子装置は以下の効果を奏する。
組み込んだ電子装置は以下の効果を奏する。
【０１３１】（１）実装基板７０に実装された高周波パ
ワーモジュール１のキャップ４はシールド体となるとと
もに、フック１９を介して実装基板７０のグランド用ラ
ンド部分（グランド端子用ランド７３，７６）に半田８
０を介して接続されるため、高周波パワーモジュール１
部分のシールド効果は安定し、高周波特性に優れた電子
装置になる。
ワーモジュール１のキャップ４はシールド体となるとと
もに、フック１９を介して実装基板７０のグランド用ラ
ンド部分（グランド端子用ランド７３，７６）に半田８
０を介して接続されるため、高周波パワーモジュール１
部分のシールド効果は安定し、高周波特性に優れた電子
装置になる。
【０１３２】（２）高周波パワーモジュール１の配線基
板２には、導体によるインピーダンス素子２１が設けら
れていることから、実装基板７０に実装された状態にお
いて接続される他の配線との間の特性インピーダンスの
整合がとれ、高周波特性に優れた電子装置になる。
板２には、導体によるインピーダンス素子２１が設けら
れていることから、実装基板７０に実装された状態にお
いて接続される他の配線との間の特性インピーダンスの
整合がとれ、高周波特性に優れた電子装置になる。
【０１３３】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、前記実施形態では、配線基板は３枚のセラミック板
を重ねた構造となっているが、さらに多くの枚数を多層
としてもよい。
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、前記実施形態では、配線基板は３枚のセラミック板
を重ねた構造となっているが、さらに多くの枚数を多層
としてもよい。
【０１３４】また、前記配線基板は多層配線構造となっ
ていることから、誘電体層の厚さをさらに薄くでき、容
量の増大を図ることができる。また、多層配線基板とな
ることから、信号配線の長さもさらに長くできるため、
特性インピーダンスの増大を図ることも可能である。こ
の場合、酸化チタンやチタン酸バリウム等誘電率の高い
材料を誘電体層（誘電体板）として使用すれば、容量の
増大はさらに高くなる。
ていることから、誘電体層の厚さをさらに薄くでき、容
量の増大を図ることができる。また、多層配線基板とな
ることから、信号配線の長さもさらに長くできるため、
特性インピーダンスの増大を図ることも可能である。こ
の場合、酸化チタンやチタン酸バリウム等誘電率の高い
材料を誘電体層（誘電体板）として使用すれば、容量の
増大はさらに高くなる。
【０１３５】また、前記配線基板は、ガラスセラミック
以外の配線基板材料を用いて形成できる。
以外の配線基板材料を用いて形成できる。
【０１３６】また、低温焼成の配線基板の場合、高導電
性金属による配線としては、金や銅を使用できる。
性金属による配線としては、金や銅を使用できる。
【０１３７】また、前記キャップは全体を絶縁性のもの
で形成してもよい。この場合、表面全体に導電性のメッ
キ膜を形成しておけばシールド体として使用できる。ま
た、キャップを金属体で構成する場合、その材質を半田
に濡れ易いものとするか、あるいは表面に半田に濡れ易
い被膜を形成しておくとよい。
で形成してもよい。この場合、表面全体に導電性のメッ
キ膜を形成しておけばシールド体として使用できる。ま
た、キャップを金属体で構成する場合、その材質を半田
に濡れ易いものとするか、あるいは表面に半田に濡れ易
い被膜を形成しておくとよい。
【０１３８】また、配線基板とキャップのそれぞれの係
止部は他の構造でもよい。たとえば、配線基板の係止部
を配線基板の主面に孔を設け、この孔の内壁部分に引っ
掛かり部を形成するようにしてもよい。この場合、基板
シートでは、配線基板形成部の境界よりも内側に前記孔
が形成される。
止部は他の構造でもよい。たとえば、配線基板の係止部
を配線基板の主面に孔を設け、この孔の内壁部分に引っ
掛かり部を形成するようにしてもよい。この場合、基板
シートでは、配線基板形成部の境界よりも内側に前記孔
が形成される。
【０１３９】なお、高周波パワーモジュール１におい
て、ゲインコントロールを行うタイプでは、前記ゲート
バイアス端子９はゲインコントロール端子（Ｖapc）と
なる。
て、ゲインコントロールを行うタイプでは、前記ゲート
バイアス端子９はゲインコントロール端子（Ｖapc）と
なる。
【０１４０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である高周波
パワーモジュールに適用した場合について説明したが、
それに限定されるものではない。本発明は少なくとも混
成集積回路装置には適用できる。
なされた発明をその背景となった利用分野である高周波
パワーモジュールに適用した場合について説明したが、
それに限定されるものではない。本発明は少なくとも混
成集積回路装置には適用できる。
【０１４１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１４２】（１）配線基板にキャップが重なるととも
に、前記配線基板の裏面に外部端子となる電極端子が設
けられる構造となることから、高周波パワーモジュール
の小型化が達成できる。
に、前記配線基板の裏面に外部端子となる電極端子が設
けられる構造となることから、高周波パワーモジュール
の小型化が達成できる。
【０１４３】（２）キャップは配線基板に対してワンタ
ッチで着脱できる構造となっていることから、組立作業
性が高くなり、高周波パワーモジュールの製造コストの
低減が達成できる。
ッチで着脱できる構造となっていることから、組立作業
性が高くなり、高周波パワーモジュールの製造コストの
低減が達成できる。
【０１４４】（３）キャップはシールド体となるととも
に、キャップの係止部は高周波パワーモジュールの実装
時、実装基板のグランド用ランド部分の導電性接合材に
接触するため、キャップのシールド効果は安定する。
に、キャップの係止部は高周波パワーモジュールの実装
時、実装基板のグランド用ランド部分の導電性接合材に
接触するため、キャップのシールド効果は安定する。
【０１４５】（４）キャップはシールド体となるととも
に、キャップの係止部は高周波パワーモジュールの実装
時、実装基板のグランド用ランド部分の導電性接合材に
接続するようになっていることから、高周波パワーモジ
ュールの製造時、配線基板とキャップの固着作業は不要
になり、高周波パワーモジュールの製造コストの低減を
達成することができる。
に、キャップの係止部は高周波パワーモジュールの実装
時、実装基板のグランド用ランド部分の導電性接合材に
接続するようになっていることから、高周波パワーモジ
ュールの製造時、配線基板とキャップの固着作業は不要
になり、高周波パワーモジュールの製造コストの低減を
達成することができる。
【０１４６】（５）配線基板には導体によるインピーダ
ンス素子が設けられていることから、特性インピーダン
スの整合用に部品を用意する必要もない。したがって、
配線基板の主面に特性インピーダンスの整合用の部品の
実装スペースが不要となる。また、部品数低減によって
高周波パワーモジュールの製造コストの低減を達成する
ことができる。
ンス素子が設けられていることから、特性インピーダン
スの整合用に部品を用意する必要もない。したがって、
配線基板の主面に特性インピーダンスの整合用の部品の
実装スペースが不要となる。また、部品数低減によって
高周波パワーモジュールの製造コストの低減を達成する
ことができる。
【０１４７】（６）高周波パワーモジュールの製造にお
いては、基板シートの各配線基板形成部に部品の組み込
み、抵抗のトリミング，キャップの取り付けを行った
後、基板シートを分断することによって高周波パワーモ
ジュールを製造することができるため、生産性が向上
し、品質の安定化、製造コストの低減化が達成できる。
いては、基板シートの各配線基板形成部に部品の組み込
み、抵抗のトリミング，キャップの取り付けを行った
後、基板シートを分断することによって高周波パワーモ
ジュールを製造することができるため、生産性が向上
し、品質の安定化、製造コストの低減化が達成できる。
【０１４８】（７）高周波パワーモジュールのキャップ
はシールド体となるとともに、キャップの係止部は高周
波パワーモジュールの実装時、実装基板のグランド用ラ
ンド部分の導電性接合材に接続することから、高周波パ
ワーモジュールを組み込んだ電子装置の高周波特性が安
定する。
はシールド体となるとともに、キャップの係止部は高周
波パワーモジュールの実装時、実装基板のグランド用ラ
ンド部分の導電性接合材に接続することから、高周波パ
ワーモジュールを組み込んだ電子装置の高周波特性が安
定する。
【図１】本発明の実施形態１である高周波パワーモジュ
ールの外観を示す斜視図である。
ールの外観を示す斜視図である。
【図２】本実施形態１の高周波パワーモジュールの一部
を切り欠いた状態の斜視図である。
を切り欠いた状態の斜視図である。
【図３】本実施形態１の高周波パワーモジュールの断面
図である。
図である。
【図４】本実施形態１の高周波パワーモジュールの一部
の断面図である。
の断面図である。
【図５】本実施形態１の高周波パワーモジュールにおけ
る配線基板とキャップの取付部分を示す一部の分解斜視
図である。
る配線基板とキャップの取付部分を示す一部の分解斜視
図である。
【図６】本実施形態１のキャップを取り外した高周波パ
ワーモジュールを示す平面図である。
ワーモジュールを示す平面図である。
【図７】本実施形態１の高周波パワーモジュールの等価
回路図である。
回路図である。
【図８】本実施形態１の高周波パワーモジュールにおけ
る配線基板の表面、すなわち上段誘電体層の露出面に形
成される配線パターン（第１層配線）を示す平面図であ
る。
る配線基板の表面、すなわち上段誘電体層の露出面に形
成される配線パターン（第１層配線）を示す平面図であ
る。
【図９】本実施形態１の高周波パワーモジュールにおけ
る配線基板の上段誘電体層と中段誘電体層との間に形成
される配線パターン（第２層配線）を示す平面図であ
る。
る配線基板の上段誘電体層と中段誘電体層との間に形成
される配線パターン（第２層配線）を示す平面図であ
る。
【図１０】本実施形態１の高周波パワーモジュールにお
ける配線基板の中段誘電体層と下段誘電体層との間に形
成される配線パターン（第３層配線）を示す平面図であ
る。
ける配線基板の中段誘電体層と下段誘電体層との間に形
成される配線パターン（第３層配線）を示す平面図であ
る。
【図１１】本実施形態１の高周波パワーモジュールにお
ける配線基板の裏面、すなわち下段誘電体層の露出面に
形成される配線パターン（第４層配線）を示す底面図で
ある。
ける配線基板の裏面、すなわち下段誘電体層の露出面に
形成される配線パターン（第４層配線）を示す底面図で
ある。
【図１２】本実施形態１の高周波パワーモジュールにお
けるグランド配線となる第２層配線および第４層配線の
一部を示す平面図である。
けるグランド配線となる第２層配線および第４層配線の
一部を示す平面図である。
【図１３】本実施形態１の高周波パワーモジュールの製
造における基板シートと組み込み部品の一部を示す分解
斜視図である。
造における基板シートと組み込み部品の一部を示す分解
斜視図である。
【図１４】本実施形態１の高周波パワーモジュールの製
造において、基板シートの配線基板形成部にキャップを
取り付ける状態を示す一部の分解斜視図である。
造において、基板シートの配線基板形成部にキャップを
取り付ける状態を示す一部の分解斜視図である。
【図１５】本実施形態１の高周波パワーモジュールの製
造において、基板シートの配線基板形成部にキャップを
取り付けた状態を示す一部の斜視図である。
造において、基板シートの配線基板形成部にキャップを
取り付けた状態を示す一部の斜視図である。
【図１６】本実施形態１の高周波パワーモジュールを実
装基板に実装する状態を示す一部の分解斜視図である。
装基板に実装する状態を示す一部の分解斜視図である。
【図１７】本実施形態１の高周波パワーモジュールを実
装基板に実装してなる電子装置の一部を示す模式的斜視
図である。
装基板に実装してなる電子装置の一部を示す模式的斜視
図である。
【図１８】本実施形態１の電子装置の一部を示す断面図
である。
である。
１…混成集積回路装置（高周波パワーモジュール）、２
…配線基板、３…周壁、４…キャップ、５…電極端子
（外部端子）、６…入力端子（Ｐin）、７…グランド端
子（ＧＮＤ）、８…グランド端子（ＧＮＤ）、９…ゲー
トバイアス端子（Ｖg）、１０…出力端子（Ｐout）、１
１，１２…グランド端子（ＧＮＤ）、１３…電源端子
（Ｖdd）、１４…レジスト膜、１５…グランド配線、１
６…サーマルビィア、１７…フック支持アーム、１８…
フック爪、１９…フック、２０…端面スルーホール、２
１…インピーダンス素子、２５…上段誘電体層、２６…
中段誘電体層、２７…下段誘電体層、２８…窪み、２９
…引っ掛かり部、３０…第１層配線、３１…第２層配
線、３２…第３層配線、３３…第４層配線、３４…短辺
部、３５…信号配線、３６…電源配線、４０…ブライン
ド型ビィア、４１…貫通型ビィア、４２，４３…窪み、
４４，４５…半導体チップ、４６…ワイヤ、４７…接合
材、５１…抵抗、５２…コンデンサ、５３…バイパスコ
ンデンサ、５４…樹脂（レジン）、５５…編み目部分、
６０…基板シート、６１…配線基板形成部、６２…Ｖ字
溝、６３…長穴、６５…丸孔、６６…半田、７０…実装
基板、７１…ランド、７２…力端子用ランド、７３…グ
ランド端子用ランド、７４…ゲートバイアス端子用ラン
ド、７５…出力端子用ランド、７６…グランド端子用ラ
ンド、７７…電源端子用ランド、８０…半田。
…配線基板、３…周壁、４…キャップ、５…電極端子
（外部端子）、６…入力端子（Ｐin）、７…グランド端
子（ＧＮＤ）、８…グランド端子（ＧＮＤ）、９…ゲー
トバイアス端子（Ｖg）、１０…出力端子（Ｐout）、１
１，１２…グランド端子（ＧＮＤ）、１３…電源端子
（Ｖdd）、１４…レジスト膜、１５…グランド配線、１
６…サーマルビィア、１７…フック支持アーム、１８…
フック爪、１９…フック、２０…端面スルーホール、２
１…インピーダンス素子、２５…上段誘電体層、２６…
中段誘電体層、２７…下段誘電体層、２８…窪み、２９
…引っ掛かり部、３０…第１層配線、３１…第２層配
線、３２…第３層配線、３３…第４層配線、３４…短辺
部、３５…信号配線、３６…電源配線、４０…ブライン
ド型ビィア、４１…貫通型ビィア、４２，４３…窪み、
４４，４５…半導体チップ、４６…ワイヤ、４７…接合
材、５１…抵抗、５２…コンデンサ、５３…バイパスコ
ンデンサ、５４…樹脂（レジン）、５５…編み目部分、
６０…基板シート、６１…配線基板形成部、６２…Ｖ字
溝、６３…長穴、６５…丸孔、６６…半田、７０…実装
基板、７１…ランド、７２…力端子用ランド、７３…グ
ランド端子用ランド、７４…ゲートバイアス端子用ラン
ド、７５…出力端子用ランド、７６…グランド端子用ラ
ンド、７７…電源端子用ランド、８０…半田。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 勝治 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 神代 岩道 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 菊池 栄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 布川 康弘 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 安達 徹朗 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 須藤 一雄 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 渋谷 剛 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 丸山 昌志 東京都小平市上水本町五丁目22番１号 株 式会社日立マイコンシステム内
Claims (14)
- 【請求項１】 配線基板と、前記配線基板の主面に組み
込まれる少なくとも一つ以上の能動部品および受動部品
と、前記配線基板の主面を覆うように配線基板に固定さ
れるキャップと、前記配線基板の裏面に設けられた複数
の電極端子とを有する混成集積回路装置であって、前記
キャップはキャップに設けられた係止部を介して前記配
線基板に設けられた係止部に取り付けられており、かつ
導電性の接合材で接続されていないことを特徴とする混
成集積回路装置。 - 【請求項２】 前記配線基板の係止部は配線基板の側面
に設けられた窪み部分や配線基板主面に設けられた孔部
分で形成された引っ掛かり部で構成され、前記キャップ
の係止部はキャップの下面から突出し前記引っ掛かり部
に引っ掛けられるフックで構成されていることを特徴と
する請求項１に記載の混成集積回路装置。 - 【請求項３】 前記キャップおよび前記キャップに設け
られるフックはシールド体を形成するように表面または
全体が導電体で形成されているとともに、前記フックは
混成集積回路装置の電極端子を実装基板のランドに導電
性の接合材の溶融によって固定する際、グランド用ラン
ド部分に付着する接合材に接続されるように構成されて
いることを特徴とする請求項１または請求項２に記載の
混成集積回路装置。 - 【請求項４】 前記キャップの外周縁は前記配線基板の
外周縁に一致または前記配線基板の外周縁よりも内側に
位置していることを特徴とする請求項１乃至請求項３の
いずれか１項に記載の混成集積回路装置。 - 【請求項５】 前記配線基板において、所定箇所の配線
部分に配線基板の厚さ方向に他の配線に接続されない導
体によるインピーダンス素子が設けられていることを特
徴とする請求項１乃至請求項４のいずれか１項に記載の
混成集積回路装置。 - 【請求項６】 前記能動部品として半導体チップが搭載
されているとともに、前記半導体チップはその裏面にグ
ランド電極が設けられ、このグランド電極を介して前記
配線基板のグランド配線に接続されていることを特徴と
する請求項１乃至請求項５のいずれか１項に記載の混成
集積回路装置。 - 【請求項７】 前記配線基板には電界効果トランジスタ
を構成する半導体チップが回路的に多段に接続されて高
周波パワーモジュールを構成していることを特徴とする
請求項１乃至請求項６のいずれか１項記載の混成集積回
路装置。 - 【請求項８】 平面的に複数の配線基板形成部を有し、
前記配線基板形成部の境界で分断される混成集積回路装
置製造用の基板シートであって、前記配線基板形成部の
領域内または境界部分には、混成集積回路装置を構成す
るキャップを前記配線基板形成部に取り付けるために使
用される係止部が設けられ、かつ前記配線基板形成部の
主面には能動部品および受動部品を搭載する配線が設け
られ、裏面には外部電極となる電極端子が設けられてい
ることを特徴とする基板シート。 - 【請求項９】 前記各配線基板形成部の回路は隣接する
配線基板形成部との間で抵抗ループを構成しない回路構
成になっていることを特徴とする請求項８に記載の基板
シート。 - 【請求項１０】 前記配線基板形成部において、所定箇
所の配線部分に配線基板の厚さ方向に他の配線に接続さ
れない導体によるインピーダンス素子が設けられている
ことを特徴とする請求項８または請求項９に記載の基板
シート。 - 【請求項１１】 主面に混成集積回路装置を固定するた
めのランドを有する実装基板と、前記ランドに裏面の電
極端子を介して重なる混成集積回路装置とを有し、前記
ランドと電極端子は導電性の接合材で固定されてなる電
子装置であって、前記混成集積回路装置は能動部品や受
動部品を搭載した配線基板と、前記能動部品や受動部品
等を被うように配線基板の主面に固定されるキャップ
と、前記配線基板の裏面に設けられた電極端子とを有
し、前記混成集積回路装置のキャップはキャップに設け
られた係止部を介して前記配線基板に設けられた係止部
に取り付けられ、かつ前記キャップおよび前記キャップ
に設けられる係止部はシールド体を形成すべく導電体で
形成されているとともに、前記キャップの係止部は前記
実装基板のグランド用のランド部分の接合材に接続され
ていることを特徴とする電子装置。 - 【請求項１２】 前記配線基板の係止部は配線基板の側
面に設けられた窪み部分や配線基板主面に設けられた孔
部分で形成された引っ掛かり部で構成され、前記キャッ
プの係止部はキャップの下面から突出し前記引っ掛かり
部に引っ掛けられるフックで構成されていることを特徴
とする請求項１１に記載の電子装置。 - 【請求項１３】 前記混成集積回路装置の配線基板にお
いて、所定箇所の配線部分に配線基板の厚さ方向に他の
配線に接続されない導体によるインピーダンス素子が設
けられていることを特徴とする請求項１１または請求項
１２に記載の電子装置。 - 【請求項１４】 前記配線基板には電界効果トランジス
タを構成する半導体チップが回路的に多段に接続されて
高周波パワーモジュールを構成していることを特徴とす
る請求項１１乃至請求項１３のいずれか１項に記載の電
子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15998296A JP3710557B2 (ja) | 1996-06-20 | 1996-06-20 | 混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15998296A JP3710557B2 (ja) | 1996-06-20 | 1996-06-20 | 混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012808A true JPH1012808A (ja) | 1998-01-16 |
| JP3710557B2 JP3710557B2 (ja) | 2005-10-26 |
Family
ID=15705423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15998296A Expired - Lifetime JP3710557B2 (ja) | 1996-06-20 | 1996-06-20 | 混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3710557B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6739764B2 (en) | 2001-06-01 | 2004-05-25 | Hitachi, Ltd. | Optical module and optical communication system |
| JP2005012375A (ja) * | 2003-06-17 | 2005-01-13 | Mitsumi Electric Co Ltd | アンテナ装置 |
| WO2005054835A1 (ja) | 2003-12-01 | 2005-06-16 | Ngk Spark Plug Co., Ltd. | ガスセンサ |
| US6946306B2 (en) | 2000-02-15 | 2005-09-20 | Renesas Technology Corp. | Method of manufacturing a semiconductor device and a fabrication apparatus for a semiconductor device |
| US7362586B2 (en) | 2004-05-07 | 2008-04-22 | Murata Manufacturing Co., Ltd. | Electronic component with shielding case and method of manufacturing the same |
| JP2011138801A (ja) * | 2009-12-25 | 2011-07-14 | Yutaka Denki Seisakusho:Kk | カバー付き表面実装用電子部品 |
-
1996
- 1996-06-20 JP JP15998296A patent/JP3710557B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6946306B2 (en) | 2000-02-15 | 2005-09-20 | Renesas Technology Corp. | Method of manufacturing a semiconductor device and a fabrication apparatus for a semiconductor device |
| US6739764B2 (en) | 2001-06-01 | 2004-05-25 | Hitachi, Ltd. | Optical module and optical communication system |
| JP2005012375A (ja) * | 2003-06-17 | 2005-01-13 | Mitsumi Electric Co Ltd | アンテナ装置 |
| WO2005054835A1 (ja) | 2003-12-01 | 2005-06-16 | Ngk Spark Plug Co., Ltd. | ガスセンサ |
| EP1705479A1 (en) * | 2003-12-01 | 2006-09-27 | Ngk Spark Plug Co., Ltd. | Gas sensor |
| US7712349B2 (en) | 2003-12-01 | 2010-05-11 | Ngk Spark Plug Co., Ltd. | Gas sensor |
| EP1705479A4 (en) * | 2003-12-01 | 2010-09-15 | Ngk Spark Plug Co | GAS SENSOR |
| US7362586B2 (en) | 2004-05-07 | 2008-04-22 | Murata Manufacturing Co., Ltd. | Electronic component with shielding case and method of manufacturing the same |
| JP2011138801A (ja) * | 2009-12-25 | 2011-07-14 | Yutaka Denki Seisakusho:Kk | カバー付き表面実装用電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3710557B2 (ja) | 2005-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6455925B1 (en) | Power transistor package with integrated flange for surface mount heat removal | |
| US5075759A (en) | Surface mounting semiconductor device and method | |
| US20010054754A1 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization and easy to manufacture | |
| JPH09283700A (ja) | 高周波用電力増幅器 | |
| KR20060050648A (ko) | 회로소자 및 회로소자의 제조방법 | |
| JP2000331835A (ja) | 積層電子部品及び回路モジュール | |
| JP3578366B2 (ja) | 混成集積回路装置 | |
| JP2003197835A (ja) | 電力増幅モジュール及び電力増幅モジュール用要素集合体 | |
| JP3161831B2 (ja) | 回路素子モジュール | |
| JPH05167302A (ja) | 高周波電力増幅回路装置およびそれを含む高周波モジュール | |
| US6781484B2 (en) | SAW filter module capable of being easily miniaturized | |
| JPH1012808A (ja) | 混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置 | |
| JP2001127237A (ja) | 高周波モジュール | |
| JPH11176987A (ja) | 高周波用電力増幅器 | |
| JP2003218472A (ja) | モジュールおよび表面実装モジュール | |
| JP2002164658A (ja) | モジュール基板 | |
| JP2001257415A (ja) | 光半導体装置 | |
| US11257734B2 (en) | Thermal management package and method | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JPH09307202A (ja) | 混成集積回路 | |
| JP2003347467A (ja) | 電子装置 | |
| JP3884580B2 (ja) | 混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置 | |
| JP2004253821A (ja) | 混成集積回路装置 | |
| JPH11177309A (ja) | 集積回路装置 | |
| JP2806343B2 (ja) | マルチチップモジュールおよびそのチップキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050810 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |