JP2000331835A - 積層電子部品及び回路モジュール - Google Patents

積層電子部品及び回路モジュール

Info

Publication number
JP2000331835A
JP2000331835A JP11142000A JP14200099A JP2000331835A JP 2000331835 A JP2000331835 A JP 2000331835A JP 11142000 A JP11142000 A JP 11142000A JP 14200099 A JP14200099 A JP 14200099A JP 2000331835 A JP2000331835 A JP 2000331835A
Authority
JP
Japan
Prior art keywords
electronic component
circuit module
conductor
heat dissipation
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11142000A
Other languages
English (en)
Inventor
Mitsuaki Otani
充昭 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP11142000A priority Critical patent/JP2000331835A/ja
Priority to US09/576,059 priority patent/US6301114B1/en
Publication of JP2000331835A publication Critical patent/JP2000331835A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Abstract

(57)【要約】 【課題】 小型の回路モジュールに適した積層電子部品
及び放熱性に優れた回路モジュールを提供する。 【解決手段】 積層電子部品１１０の主面１１１に複数
のランド１１４を形成し、該主面１１１の近傍の内層に
少なくとも１つ以上のランド１１４と接続する放熱用導
体１１６を形成した。積層電子部品１１０の主面１１１
には前記ランド１１４と接続するように半導体チップ１
４０を実装して回路モジュール１００を構成した。これ
により、半導体チップ１４０に生じた熱は積層電子部品
１１０に形成された放熱用導体１１６を介して放熱され
るので、放熱効率が良好な回路モジュールになる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、モジュール化に適
した積層電子部品及びこの積層電子部品を用いた回路モ
ジュールに関するものである。
【０００２】
【従来の技術】従来、この種の積層電子部品及び回路モ
ジュールとしては特開平６−１１２０９０号公報に開示
されているものが知られている。この回路モジュール
は、積層インダクタと積層コンデンサを一体化して形成
した積層電子部品上に、トランジスタやＩＣ等の能動素
子及び抵抗体等の受動素子を有する電子回路を組み込ん
だ回路基板を一体化し、例えばＤＣ−ＤＣコンバータの
ような１つの機能ブロックを構成している。この回路モ
ジュールは、側面に膜状の外部電極が形成されており、
前記回路基板が配置されていない底面を親回路基板に対
向させて表面実装可能にしている。
【０００３】前記積層電子部品の製造方法は、まず、誘
電体セラミックシートにコンデンサの内部電極パターン
を形成する導電性ペーストを塗布する。一方、フェライ
トシートにスルーホールを形成するとともにインダクタ
の内部電極パターンを形成する導電性ペーストを塗布す
る。そして、誘電対セラミックシート及びフェライトシ
ートをそれぞれ複数枚積層して積層体を得る。次いで、
この積層体を焼成することにより、コンデンサ素子及び
インダクタ素子を有する積層電子部品が得られる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな回路モジュールは放熱性の観点から小型化が困難で
あった。これは、部品の小型化に伴いトランジスタ等の
各部品から発せられる熱を十分に放熱することができな
いからである。すなわち、従来寸法の回路モジュールで
は、特に発熱量が大きいトランジスタ等の能動部品に放
熱フィン等を付設することにより放熱を行うことができ
た。また、部品の熱を回路基板から放熱することもでき
た。しかしながら、前記放熱フィンを付設すると小型化
が困難である。また、小型の回路基板では放熱が十分に
行うことができないという問題があった。
【０００５】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、小型の回路モジュー
ルに適した積層電子部品及び放熱性に優れた回路モジュ
ールを提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明では、絶縁体層と導体層を積層して
なる積層電子部品において、少なくとも一方の表面には
他の電子部品実装用の端子電極が形成され、且つ、該表
面近傍の内層には放熱層が形成されていることを特徴と
するものを提案する。
【０００７】本発明によれば、積層電子部品の表面近傍
の内層には放熱層が形成されているので、この積層電子
部品の前記表面側に他の電子部品を実装して回路モジュ
ールを構成すれば、実装した電子部品に生じた熱は該放
熱層を介して放熱される。従って、この積層電子部品を
用いれば、放熱効率が高く且つ小型化が容易な回路モジ
ュールを提供することができる。
【０００８】本発明の好適な態様の一例として、請求項
２の発明では、請求項１記載の積層電子部品において、
前記端子電極は前記放熱層と接続していることを特徴と
するものを提案する。
【０００９】本発明によれば、他の電子部品実装用の端
子電極が前記放熱層と接続しているので、この積層電子
部品に他の電子部品を実装すれば、電子部品に生じた熱
は端子電極を介して効率的に放熱層に伝導する。従っ
て、さらに放熱効率が向上する。
【００１０】さらに、他の好適な態様の一例として、請
求項３の発明では、請求項１又は２何れか１項記載の積
層電子部品において、前記積層電子部品の外面には回路
基板への実装用の外部電極が形成され、且つ、該外部電
極は前記放熱層と接続していることを特徴とするものを
提案する。
【００１１】本発明によれば、回路基板への実装用の外
部電極が前記放熱層と接続しているので、他の電子部品
に生じ放熱層に伝導した熱は、該外部電極を介して実装
先の回路基板に伝導する。従って、さらに放熱効率が向
上する。
【００１２】また、請求項４の発明では、請求項１乃至
３何れか１項記載の積層電子部品と１つ以上の電子部品
を一体的に形成して電子回路を構成する回路モジュール
において、発熱性を有する電子部品を、積層電子部品の
前記放熱層が形成されている側の表面に、該電子部品の
端子電極と前記積層電子部品の端子電極が接続するよう
に実装したことを特徴とするものを提案する。
【００１３】本発明によれば、積層電子部品に実装した
電子部品の熱が積層電子部品の内層に形成された放熱層
を介して放熱するので、放熱効率が高く且つ小型化が容
易な回路モジュールとなる。
【００１４】本発明の好適な態様の一例として、請求項
５の発明では、請求項４記載の回路モジュールにおい
て、前記放熱層は回路モジュールが構成する電子回路の
グランドと接続していることを特徴とするものを提案す
る。
【００１５】本発明によれば、放熱層がグランドに接続
されているので、積層電子部品の表面に実装した電子部
品と積層電子部品本体との間に電気的なシールドが生じ
る。従って、部品間で相互干渉が少なく安定動作が可能
な回路モジュールを提供できる。
【００１６】
【発明の実施の形態】（第１の実施の形態）本発明の第
１の実施の形態について図１〜図４を参照して説明す
る。図１は第１の実施の形態にかかる積層電子部品の一
部を切り欠いた回路モジュールの分解斜視図、図２は第
１の実施の形態にかかる回路モジュールを説明する断面
図、図３は第１の実施の形態にかかる積層電子部品の分
解斜視図、図４は第１の実施の形態にかかる回路モジュ
ールが構成する電子回路を説明する回路図である。
【００１７】本実施の形態にかかる回路モジュール１０
０は、図１に示すように、インダクタ素子を備えた積層
電子部品１１０と、積層電子部品１１０の一方の主面１
１１に実装された半導体チップ１４０とを有している。
積層電子部品１１０の側面には複数の外部電極１１２が
形成されている。この回路モジュール１１０は、図２に
示すように、前記主面１１１とは反対側の面を回路基板
１０に対向させて、この回路基板１０に実装される。こ
の実装時には、積層電子部品１１０の外部電極１１２が
回路基板１０に形成された回路パターン１１と接続す
る。
【００１８】積層電子部品１１０は、図１及び図２に示
すように、略直方体形状の磁性焼結体１１３と、磁性焼
結体１１３の側面に帯状に形成された前記外部電極１１
２と、主面１１１の中央部に形成された複数の端子電極
であるランド１１４を有している。外部電極１１２は、
磁性焼結体１１３の側面から主面１１１及び底面の縁部
に亘って帯状に形成されている。
【００１９】磁性焼結体１１３は、フェライト等の高透
磁率の材料からなる。具体的には、例えばＮｉ−Ｚｎ−
Ｃｕフェライトや、Ｎｉ−Ｚｎフェライト、Ｃｕ−Ｚｎ
フェライトなどである。磁性焼結体１１３は、図３に示
すように、所定のパターンが形成された複数の磁性体シ
ート１３０を積層して形成されている。具体的には、コ
イルを形成する内部導体１１５が形成された磁性体シー
ト１３０と、接続用パターン１１７が形成された磁性体
シート１３０と、放熱用導体１１６が形成された磁性体
シート１３０と、ランド１１４が形成された磁性体シー
ト１３０とを積層している。これにより磁性焼結体１１
３は、放熱用導体１１６からなる放熱層を有する。
【００２０】内部導体１１５は、主面１１１と直交する
方向を軸とした螺旋形状となるように磁性体シート１３
０に略コ字状に形成されている。隣り合う磁性体シート
１３０に形成された内部導体１１５は、互いにビアホー
ル（図示省略）を介して接続される。これにより、内部
導体１１５はコイルを形成する。ここで、コイルの巻き
始め及び巻き終わりとなる内部導体１１５の端部は、磁
性焼結体１１３の側面に引き出されている。内部導体１
１５の引き出し位置は、前記外部電極１１２が形成され
る位置である。また、内部導体１１５は、例えばＡｇ等
を主成分とする導電性ペーストを焼成して形成される。
【００２１】放熱用導体１１６は、主面１１１と平行に
形成された熱伝導性の良好な導電性材料からなる。本実
施の形態では、Ａｇを主成分とする導電性ペーストを焼
成することにより放熱用導体１１６を形成している。ま
た、放熱用導体１１６は、熱伝導性を高くするために前
記内部導体１１５よりも厚く形成されている。
【００２２】放熱用導体１１６は、幾つかのランド１１
４とビアホール１１８（図２参照）を介して接続してい
る。これにより、半導体チップ１４０に生じた熱がラン
ド１１４及びビアホール１１８を介して放熱用導体１１
６に効率的に伝導する。また、放熱用導体１１６は、図
３に示すように、主面１１１よりもやや小さい矩形に形
成されている。さらに、放熱用導体１１６は、幾つかの
外部電極１１２と接続するために磁性焼結体１１３の側
面まで張り出した張出部１１６ａを有している。この張
出部１１６ａが接続する外部電極１１２は、接地用の電
極である。半導体チップ１４０から放熱用導体１１６に
伝導した熱は、張出部１１６ａを介して外部電極１１２
に伝導し、さらに実装先の回路基板１０に放熱される。
【００２３】また、放熱用導体１１６は、その中央部付
近に複数の接続孔１１６ｂを有している。接続孔１１６
ｂの内側には、ランド１１４と接続用パターン１１７を
接続する中継用ランド１１９が形成されている。中継用
ランド１１９は、放熱用導体１１６と導通しないように
形成されている。
【００２４】放熱用導体１１６と主面１１１との間の厚
みは、半導体チップ１４０に生じる熱を放熱用導体１１
６に効率的に伝導させるため薄く形成することが望まし
い。具体的には、放熱用導体１１６よりも薄く形成する
ことが望ましい。本実施の形態では、放熱用導体１１６
と主面１１１との間は、１枚の磁性体シート１３０によ
り形成した。
【００２５】接続用パターン１１７は、放熱用導体１１
６と前記内部導体１１５の間の層に形成されている。接
続用パターン１１７の一端側は、ビアホール１２０及び
中継用ランド１１９を介してランド１１４と接続してい
る。また、接続用パターン１１７の他端側は、磁性焼結
体１１３の側面に引き出されている。接続用パターン１
１７の引き出し位置は、前記外部電極１１２が形成され
る位置である。これにより、半導体チップ１４０は、外
部電極１１２及び内部導体１１５と接続する。
【００２６】半導体チップ１４０は、図１及び図２に示
すように、平板状のチップ本体１４１と、チップ本体１
４１の実装面側に形成された複数の接続用ボール１４２
とを有している。この半導体チップ１４０は、各接続用
ボール１４２が積層電子部品１１０のランド１１４に接
続するように、超音波併用熱圧着などで実装される。こ
こで、半導体チップ１４０の接地用の接続用ボール１４
２は、放熱用導体１１６と接続しているランド１１４に
接続する。半導体チップ１４０は、複数のＦＥＴやトラ
ンジスタなどを有した能動素子であり、発熱性を有す
る。
【００２７】このような回路モジュール１００は、積層
電子部品１１０及び半導体チップ１４０からなる１つの
機能ブロックを有するものとなる。本実施の形態では、
回路モジュール１００は、図４の回路図に示すような電
子回路の一部の電子回路を構成する。図４の電子回路は
周知のスイッチング電源回路１５０である。本実施の形
態では、積層電子部品１１０は、このスイッチング電源
回路１５０に用いられるチョークコイル１５１に相当す
る。また、半導体チップ１４０は、このスイッチング電
源回路１５０のチョークコイル１５１及びコンデンサ１
５２，１５３以外の他の回路素子１５４を集積化したも
のに相当する。
【００２８】以上のように、この回路モジュール１００
は、積層電子部品１１０の内層に放熱用導体１１６が形
成されているので、半導体チップ１４０に生ずる熱は該
放熱用導体１１６に伝導する。放熱用導体１１６に伝導
した熱は、さらに外部電極１１２を介して実装先の回路
基板１０に放熱される。従って、半導体チップ１４０に
ヒートシンクなどの放熱用部材を設けることなく良好な
放熱性を得ることができる。これにより、高い放熱性を
維持しつつ回路モジュール１００を容易に小型化するこ
とができる。
【００２９】（第２の実施の形態）次に、本発明の第２
の実施の形態にかかる回路モジュールについて図５〜図
８を参照して説明する。図５は第２の実施の形態にかか
る積層電子部品の一部を切り欠いた回路モジュールの分
解斜視図、図６は第２の実施の形態にかかる回路モジュ
ールを説明する断面図、図７は第２の実施の形態にかか
る回路モジュールの回路基板への実装の様子を説明する
断面図、図８は第２の実施の形態にかかる積層電子部品
の分解斜視図である。
【００３０】本実施の形態にかかる回路モジュール２０
０が第１の実施の形態にかかる回路モジュール１００と
相違する点は、半導体チップの実装面と外部電極の構造
にある。以下、その構造について図を参照して説明す
る。
【００３１】この回路モジュール２００は、図５に示す
ように、インダクタ素子を備えた積層電子部品２１０
と、積層電子部品２１０の一方の主面２１１に実装され
た半導体チップ２４０と、主面２１１に設けられた複数
の外部電極である金属端子２５０とを有している。積層
電子部品２１０の主面２１１には複数の外部電極用ラン
ド２１２が形成されている。この外部電極用ランド２１
２には前記金属端子２５０が半田付けされている。この
回路モジュール２００は、図６及び図７に示すように、
前記主面２１１を回路基板１０に対向させて、この回路
基板１０に実装される。この実装時には、積層電子部品
２１０の金属端子２５０が回路基板１０に形成された回
路パターン１１と接続する。
【００３２】積層電子部品２１０は、図５及び図６に示
すように、略直方体形状の磁性焼結体２１３と、磁性焼
結体２１３の主面２１１に形成された矩形の外部電極用
ランド２１２と、主面２１１の中央部に形成された複数
の端子電極であるランド２１４を有している。
【００３３】磁性焼結体２１３は、フェライト等の高透
磁率の材料からなる。具体的には、例えばＮｉ−Ｚｎ−
Ｃｕフェライトや、Ｎｉ−Ｚｎフェライト、Ｃｕ−Ｚｎ
フェライトなどである。磁性焼結体２１３は、図８に示
すように、所定のパターンが形成された複数の磁性体シ
ート２３０を積層して形成されている。具体的には、コ
イルを形成する内部導体２１５が形成された磁性体シー
ト２３０と、接続用パターン２１７が形成された磁性体
シート２３０と、放熱用導体２１６が形成された磁性体
シート２３０と、ランド２１４及び外部電極用ランド２
１２を形成した磁性体シート２３０とを積層している。
これにより磁性焼結体２１４は、放熱用導体２１６から
なる放熱層を有する。
【００３４】内部導体２１５は、主面２１１と直交する
方向を軸とした螺旋形状となるように磁性体シート２３
０に略コ字状に形成されている。隣り合う磁性体シート
２３０に形成された内部導体２１５は、互いにビアホー
ル（図示省略）を介して接続される。これにより、内部
導体２１５はコイルを形成する。ここで、コイルの巻き
始め及び巻き終わりとなる内部導体２１５の端部は、ビ
アホール２１８を介して接続用パターン２１７に接続し
ている。また、内部導体２１５は、例えばＡｇ等を主成
分とする導電性ペーストを焼成して形成される。
【００３５】放熱用導体２１６は、主面２１１と平行に
形成された熱伝導性の良好な導電性部材からなる。本実
施の形態では、Ａｇを主成分とする導電性ペーストを焼
成することにより放熱用導体２１６を形成している。ま
た、放熱用導体２１６は、熱伝導性を高くするために前
記内部導体２１５よりも厚く形成されている。
【００３６】放熱用導体２１６は、幾つかのランド２１
４とビアホール２１９（図６参照）を介して接続してい
る。これにより、半導体チップ２４０に生じた熱がラン
ド２１４及びビアホール２１９を介して放熱用導体２１
６に伝導する。一方、放熱用導体２１６は、図６に示す
ように、幾つかの外部電極用ランド２１２とビアホール
２２０を介して接続している。これにより、放熱用導体
２１６に伝導した熱が外部電極用ランド２１２を介して
金属端子２５０に伝導する。
【００３７】また、放熱用導体２１６は、図７に示すよ
うに、その中央部付近及び四隅付近に複数の接続孔２１
６ａを有している。中央部に形成された接続孔２１６ａ
の内側には、ランド２１４と接続用パターン２１７を接
続する中継用ランド２２１が形成されている。また、四
隅に形成された接続孔２１６ａの内側には、外部電極用
ランド２１２と接続用パターン２１７とを接続する中継
用ランド２２１が形成されている。各中継用ランド２２
１は、放熱用導体２１６と導通しないように形成されて
いる。
【００３８】放熱用導体２１６と主面２１１との間の厚
みは、半導体チップ２４０に生じる熱を放熱用導体２１
６に効率的に伝導させるため薄く形成することが望まし
い。具体的には、放熱用導体２１６よりも薄く形成する
ことが望ましい。本実施の形態では、放熱用導体２１６
と主面２１１との間は、１枚の磁性体シート２３０によ
り形成した。
【００３９】接続用パターン２１７は、放熱用導体２１
６と前記内部導体２１５の間の層に形成されている。接
続用パターン２１７の一端側は、図６及び図８に示すよ
うに、ビアホール２２２及び中継用ランド２２１を介し
てランド２１４と接続している。また、接続用パターン
２１７の他端側は、中継用ランド２２１やビアホール等
を介して外部電極用ランド２１２又は内部導体２１５と
接続している。
【００４０】半導体チップ２４０は、第１の実施の形態
と同様に、平板状のチップ本体２４１と、チップ本体２
４１の実装面側に形成された複数の接続用ボール２４２
とを有している。この半導体チップ２４０は、各接続用
ボール２４２が積層電子部品２１０のランド２１４に接
続するように、超音波併用熱圧着などで実装される。こ
こで、半導体チップ２４０の接地用の接続用ボール２４
２は、放熱用導体２１６と接続しているランド２１４に
接続する。半導体チップ２４０は、複数のＦＥＴやトラ
ンジスタなどを有した能動素子であり、発熱性を有す
る。
【００４１】金属端子２５０は、積層電子部品２１０の
外部電極用ランド２１２に半田付け等により接続されて
いる。金属端子２５０は、直方体形状をした導電性及び
熱伝導性が良好な金属部材からなる。具体的には、例え
ば、直方体形状のＣｕに半田メッキを施したものであ
る。金属端子２５０の高さは、図７に示すように、回路
モジュール２００を回路基板１０に実装した際に、半導
体チップ２４０の背面が回路基板１０と非接触となるよ
うに設定されている。
【００４２】このような回路モジュール２００は、積層
電子部品２１０及び半導体チップ２４０からなる１つの
機能ブロックを有するものとなる。本実施の形態にかか
る回路モジュール２００は、前記第１の実施の形態と同
様の電子回路を有するので、ここでは説明を省略する。
【００４３】以上のように、この回路モジュール２００
は、積層電子部品２１０の内層に放熱用導体２１６が形
成されているので、半導体チップ２４０に生ずる熱は該
放熱用導体２１６に伝導する。放熱用導体２１６に伝導
した熱は、さらに外部電極用ランド２１２及び金属端子
２５０を介して実装先の回路基板１０に放熱される。従
って、半導体チップ２４０にヒートシンクなどの放熱用
部材を設けることなく良好な放熱性を得ることができ
る。これにより、高い放熱性を維持しつつ回路モジュー
ル２００を容易に小型化することができる。
【００４４】次に、本実施の形態にかかる回路モジュー
ルの他の例について図９及び図１０を参照して説明す
る。図９及び図１０は、第２の実施の形態における他の
例にかかる回路モジュールの断面図である。前記回路モ
ジュール２００では、実装時に半導体チップ２４０が回
路基板１０と非接触となるように金属端子２５０の高さ
を設定したが、本発明はこれに限定されるものではな
い。すなわち、図９に示すように、金属端子２５０ａの
底面と半導体チップ２４０の背面が面一となるように
（同一面に揃うように）しても良い。この場合には、回
路基板１０の半導体チップ２４０と対向する部位に回路
パターン１１を形成すれば、回路モジュール２００の実
装時に半導体チップ２４０が回路パターン１１と当接す
る。これにより、半導体チップ２４０に生じる熱が直接
回路基板１０に放熱されるので、さらに放熱効率が向上
する。
【００４５】さらに、図１０に示すように、半導体チッ
プ２４０の背面に放熱板２６０を貼付するとともに、金
属端子２５０ｂの底面と放熱板２６０の表面が面一とな
るようにしても良い。ここで、放熱板２６０は熱伝導率
が良好なものが好ましい。また、放熱板２６０は、半導
体チップ２４０と熱膨張係数が近いものが好ましい。例
えば、ニッケル４２：鉄５８の合金の板や銅板に金メッ
キを施したものなどである。また、放熱板２６０と半導
体チップ２４０とを接着する接着剤も熱伝導率が良好も
のが好ましい。さらに、この接着剤は、半導体チップ２
４０及び放熱板２６０の双方と熱膨張係数が近いもの又
は弾力性を有するものが好ましい。例えば、シリコン系
の樹脂を接着剤として用いると好ましい。このような回
路モジュール２００では、さらに放熱性が向上する。
【００４６】（第３の実施の形態）次に、本発明の第３
の実施の形態にかかる回路モジュールについて図１１を
参照して説明する。図１１は第３の実施の形態にかかる
積層電子部品の分解斜視図である。
【００４７】本実施の形態にかかる回路モジュールが第
１の実施の形態にかかる回路モジュール１００と相違す
る点は、積層電子部品の構造にある。他の構成について
は第１の実施の形態と同様であるので、ここでは積層電
子部品について図を参照して説明する。
【００４８】この積層電子部品を構成する磁性焼結体３
１３は、図１１に示すように、所定のパターンが形成さ
れた複数の磁性体シート３３０を積層して形成されてい
る。具体的には、コイルを形成する内部導体３１５が形
成された磁性体シート３３０と、放熱用導体３１６が形
成された磁性体シート３３０と、接続用パターン３１７
及び端子電極であるランド３１４が形成された磁性体シ
ート３３０とを積層している。これにより磁性焼結体３
１３は、放熱用導体３１６からなる放熱層を有する。
【００４９】内部導体３１５は、第１の実施の形態と同
様に、積層電子部品の主面と直交する方向を軸とした螺
旋形状となるように磁性体シート３３０に略コ字状に形
成されている。隣り合う磁性体シート３３０に形成され
た内部導体３１５は、互いにビアホール（図示省略）を
介して接続される。これにより、内部導体３１５はコイ
ルを形成する。ここで、コイルの巻き始め及び巻き終わ
りとなる内部導体３１５の端部は、磁性焼結体３１３の
側面に引き出されている。内部導体３１５の引き出し位
置は、外部電極が形成される位置である。また、内部導
体３１５は、例えばＡｇ等を主成分とする導電性ペース
トを焼成して形成される。
【００５０】放熱用導体３１６は、第１の実施の形態と
同様に、積層電子部品の主面と平行に形成された熱伝導
性の良好な導電性材料からなる。本実施の形態では、Ａ
ｇを主成分とする導電性ペーストを焼成することにより
放熱用導体３１６を形成している。また、放熱用導体３
１６は、熱伝導性を高くするために前記内部導体３１５
よりも厚く形成されている。
【００５１】放熱用導体３１６は、第１の実施の形態と
同様に、幾つかのランド３１４とビアホール（図示省
略）を介して接続している。これにより、積層電子部品
上に実装された半導体チップからの熱がランド３１４及
び該ビアホールを介して放熱用導体３１６に効率的に伝
導する。また、放熱用導体３１６は、主面よりもやや小
さい矩形に形成されている。さらに、放熱用導体３１６
は、幾つかの外部電極と接続するために磁性焼結体３１
３の側面まで張り出した張出部３１６ａを有している。
この張出部３１６ａが接続する外部電極は、接地用の電
極である。半導体チップから放熱用導体３１６に伝導し
た熱は、張出部３１６ａを介して外部電極に伝導し、さ
らに実装先の回路基板に放熱される。
【００５２】ここで、放熱用導体３１６と主面との間の
厚みは、半導体チップに生じる熱を放熱用導体３１６に
効率的に伝導させるため薄く形成することが望ましい。
具体的には、放熱用導体３１６よりも薄く形成すること
が望ましい。本実施の形態では、放熱用導体３１６と主
面との間は、１枚の磁性体シート３３０により形成し
た。
【００５３】ランド３１４及び接続用パターン３１７
は、主面となる磁性焼結体３１３の表面に形成されてい
る。幾つかのランド３１４は、前述したように、ビアホ
ール（図示省略）を介して、放熱用導体３１６と接続し
ている。また、他のランド３１４は、接続用パターン３
１７の一端側と接続している。また、接続用パターン３
１７の他端側は、磁性焼結体３１３の側面まで引き出さ
れている。接続用パターン３１７の引き出し位置は、外
部電極が形成される位置である。
【００５４】このように、本実施の形態の積層電子部品
は、接続用パターン３１７が積層電子部品の主面に形成
されている。この点で、接続用パターン１１７が積層電
子部品１１０において放熱用導体１１６よりも内部電極
１１５側に形成されている第１の実施の形態と相違す
る。これにより、本実施の形態にかかる回路モジュール
では、放熱用導体３１６のシールド効果により、内部導
体３１５の形成部、すなわち、コイル部から発生するノ
イズが接続用パターン３１７に干渉することを防ぐこと
ができる。つまり、放熱用導体３１６は、半導体チップ
に生じる熱を放熱する放熱層として機能するとともに、
半導体チップとコイル部との間に介在するシールド層と
しても機能することになる。特に、回路基板への実装時
に、放熱用導体３１６と接続する外部電極をグランドに
接続すれば、高いシールド効果を得ることができる。他
の作用・効果については第１の実施の形態と同様であ
る。
【００５５】（第４の実施の形態）次に、本発明の第４
の実施の形態にかかる回路モジュールについて図１２を
参照して説明する。図１２は第４の実施の形態にかかる
積層電子部品の分解斜視図である。
【００５６】本実施の形態にかかる回路モジュールが第
２の実施の形態にかかる回路モジュール２００と相違す
る点は、積層電子部品の構造にある。他の構成について
は第２の実施の形態と同様であるので、ここでは積層電
子部品について図を参照して説明する。
【００５７】この積層電子部品を構成する磁性焼結体４
１３は、図１２に示すように、所定のパターンが形成さ
れた複数の磁性体シート４３０を積層して形成されてい
る。具体的には、コイルを形成する内部導体４１５が形
成された磁性体シート４３０と、放熱用導体４１６が形
成された磁性体シート４３０と、接続用パターン４１
７，端子電極であるランド４１４及び外部電極用ランド
４１２が形成された磁性体シート４３０とを積層してい
る。これにより磁性焼結体４１３は、放熱用導体４１６
からなる放熱層を有する。
【００５８】内部導体４１５は、第２の実施の形態と同
様に、積層電子部品の主面と直交する方向を軸とした螺
旋形状となるように磁性体シート４３０に略コ字状に形
成されている。隣り合う磁性体シート４３０に形成され
た内部導体４１５は、互いにビアホール（図示省略）を
介して接続される。これにより、内部導体４１５はコイ
ルを形成する。ここで、コイルの巻き始め及び巻き終わ
りとなる内部導体４１５の端部は、ビアホール４１８を
介して接続用パターン４１７に接続している。また、内
部導体４１５は、例えばＡｇ等を主成分とする導電性ペ
ーストを焼成して形成される。
【００５９】放熱用導体４１６は、第２の実施の形態と
同様に、主面と平行に形成された熱伝導性の良好な導電
性部材からなる。本実施の形態では、Ａｇを主成分とす
る導電性ペーストを焼成することにより放熱用導体４１
６を形成している。また、放熱用導体４１６は、熱伝導
性を高くするために前記内部導体４１５よりも厚く形成
されている。
【００６０】放熱用導体４１６は、幾つかのランド４１
４とビアホール（図示省略）を介して接続している。こ
れにより、半導体チップに生じた熱がランド４１４及び
ビアホールを介して放熱用導体４１６に伝導する。ま
た、放熱用導体４１６は、幾つかの外部電極用ランド４
１２とビアホール（図示省略）を介して接続している。
これにより、放熱用導体４１６に伝導した熱が外部電極
用ランド４１２を介して外部電極である金属端子（図示
省略）に伝導する。
【００６１】ここで、放熱用導体４１６と主面との間の
厚みは、半導体チップに生じる熱を放熱用導体４１６に
効率的に伝導させるため薄く形成することが望ましい。
具体的には、放熱用導体４１６よりも薄く形成すること
が望ましい。本実施の形態では、放熱用導体４１６と主
面との間は、１枚の磁性体シート４３０により形成し
た。
【００６２】ランド４１４、接続用パターン４１７及び
外部電極用ランド４１２は、主面となる磁性焼結体４１
３の表面に形成されている。幾つかのランド４１４は、
前述したように、ビアホール（図示省略）を介して、放
熱用導体４１６と接続している。また、他のランド４１
４は、接続用パターン４１７の一端側と接続している。
接続用パターン４１７の他端側は、外部電極用ランド４
１２と接続し、又はビアホール４１８を介して内部導体
４１５と接続している。外部電極用ランド４１２は、主
面の周縁部に形成されている。また、幾つかの外部電極
用ランド４１２は、前述したように、ビアホール（図示
省略）を介して放熱用導体４１６と接続している。
【００６３】このように、本実施の形態の積層電子部品
は、第３の実施の形態と同様に、接続用パターン４１７
が積層電子部品の主面に形成されている。この点で、接
続用パターン２１７が積層電子部品２１０において放熱
用導体２１６よりも内部電極２１５側に形成されている
第２の実施の形態と相違する。これにより、本実施の形
態にかかる回路モジュールでは、放熱用導体４１６のシ
ールド効果により、内部導体４１５の形成部、すなわ
ち、コイル部から発生するノイズが接続用パターン４１
７に干渉することを防ぐことができる。つまり、放熱用
導体４１６は、半導体チップに生じる熱を放熱する放熱
層として機能するとともに、半導体チップとコイル部と
の間に介在するシールド層としても機能することにな
る。特に、本実施の形態のように、回路基板への実装時
に、放熱用導体４１６と接続する外部電極をグランドに
接続すれば、高いシールド効果を得ることができる。他
の作用・効果については第２の実施の形態と同様であ
る。
【００６４】なお、第１〜第４の実施の形態では、積層
電子部品としてインダクタ素子を有するものを例示した
が、本発明はこれに限定されるものではない。積層電子
部品として、例えば、コンデンサ素子を有するものや、
コンデンサ素子及びインダクタ素子からなるフィルタ回
路を有するものなどでも良い。また、回路モジュールが
構成する電子回路としてスイッチング電源回路を例示し
たが、本発明はこれに限定されるものではない。
【００６５】また、第１〜第４の実施の形態では、放熱
用導体は積層電子部品の主面に形成された半導体チップ
実装用のランドにビアホールを介して接続していたが、
本発明はこれに限定されるものではない。すなわち、半
導体チップに生じる熱は、放熱用導体と主面との間の絶
縁体層を介して放熱用導体に伝導し放熱される。
【００６６】さらに、第１〜第４の実施の形態では、積
層電子部品の内層に形成した放熱用の部材としてＡｇを
主成分とする導体を用いたが、本発明はこれに限定され
るものではない。すなわち、熱伝導性が良好な部材であ
れば他の部材を用いても良い。例えば、Ｃｕ等の他の金
属を主成分とする導電性ペーストを塗布焼成して形成し
たものであっても良い。さらに、熱伝導性が良好であれ
ば非導電性のものであっても良い。例えば、熱伝導性樹
脂を用いても良い。
【００６７】さらに、第１〜第４の実施の形態では、内
部導体が形成されたシートと接続用パターンやランドが
形成されたシートを共に磁性体シートを用いたが、本発
明はこれに限定されるものではない。すなわち、内部導
体を形成するシートは、内部導体により形成する電子部
品の種類（例えばインダクタ，コンデンサ等）により性
質を決定すれば良い。また、接続用パターンやランドを
形成するシートは、磁性の有無、誘電性の有無は問わな
い。従って、内部導体が形成されたシートと接続用パタ
ーンやランドが形成されたシートを各異なる性質を有す
るシートを用いても良い。特に、放熱用導体と主面との
間の絶縁体層が良好な熱伝導性を有するようにシートを
選択すれば放熱性が向上するので好適なものとなる。例
えば、アルミナを主成分とするセラミックシートであ
る。
【００６８】
【発明の効果】以上詳述したように、本発明によれば、
積層電子部品の表面近傍の内層には放熱層が形成されて
いるので、この積層電子部品の前記表面側に他の電子部
品を実装して回路モジュールを構成すれば、実装した電
子部品に生じた熱は該放熱層を介して放熱される。従っ
て、この積層電子部品を用いれば、放熱効率が高く且つ
小型化が容易な回路モジュールを提供することができ
る。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる積層電子部品の一部
を切り欠いた回路モジュールの分解斜視図
【図２】第１の実施の形態にかかる回路モジュールを説
明する断面図
【図３】第１の実施の形態にかかる積層電子部品の分解
斜視図
【図４】第１の実施の形態にかかる回路モジュールが構
成する電子管理を説明する回路図
【図５】第２の実施の形態にかかる積層電子部品の一部
を切り欠いた回路モジュールの分解斜視図
【図６】第２の実施の形態にかかる回路モジュールを説
明する断面図
【図７】第２の実施の形態にかかる回路モジュールの回
路基板への実装の様子を説明する断面図
【図８】第２の実施の形態にかかる積層電子部品の分解
斜視図
【図９】第２の実施の形態における他の例にかかる回路
モジュールの断面図
【図１０】第２の実施の形態における他の例にかかる回
路モジュールの断面図
【図１１】第３の実施の形態にかかる積層電子部品の分
解斜視図
【図１２】第４の実施の形態にかかる積層電子部品の分
解斜視図
【符号の説明】
１００，２００，３００，４００…回路モジュール、１
１０，２１０…積層電子部品、１１１，２１１…主面、
１１２…外部電極、２１２，４１２…外部電極用ラン
ド、１１３，２１３，３１３，４１３…磁性焼結体、１
１４，２１４，３１４，４１４…ランド、１１５，２１
５，３１５，４１５…内部電極、１１６，２１６，３１
６，４１６…放熱用導体、１１７，２１７，３１７，４
１７…接続用パターン、１３０，２３０，３３０，４３
０…磁性体シート、１４０，２４０…半導体チップ、２
５０…金属端子

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 絶縁体層と導体層を積層してなる積層電
    子部品において、 少なくとも一方の表面には他の電子部品実装用の端子電
    極が形成され、且つ、該表面近傍の内層には放熱層が形
    成されていることを特徴とする積層電子部品。
  2. 【請求項２】 前記端子電極は前記放熱層と接続してい
    ることを特徴とする請求項１記載の積層電子部品。
  3. 【請求項３】 前記積層電子部品の外面には回路基板へ
    の実装用の外部電極が形成され、且つ、該外部電極は前
    記放熱層と接続していることを特徴とする請求項１又は
    ２何れか１項記載の積層電子部品。
  4. 【請求項４】 請求項１乃至３何れか１項記載の積層電
    子部品と１つ以上の電子部品を一体的に形成して電子回
    路を構成する回路モジュールにおいて、 発熱性を有する電子部品を、積層電子部品の前記放熱層
    が形成されている側の表面に、該電子部品の端子電極と
    前記積層電子部品の端子電極が接続するように実装した
    ことを特徴とする回路モジュール。
  5. 【請求項５】 前記放熱層は回路モジュールが構成する
    電子回路のグランドと接続していることを特徴とする請
    求項４記載の回路モジュール。
JP11142000A 1999-05-21 1999-05-21 積層電子部品及び回路モジュール Pending JP2000331835A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11142000A JP2000331835A (ja) 1999-05-21 1999-05-21 積層電子部品及び回路モジュール
US09/576,059 US6301114B1 (en) 1999-05-21 2000-05-20 Multilayered electronic part and electronic circuit module including therein the multilayered electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11142000A JP2000331835A (ja) 1999-05-21 1999-05-21 積層電子部品及び回路モジュール

Publications (1)

Publication Number Publication Date
JP2000331835A true JP2000331835A (ja) 2000-11-30

Family

ID=15305065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11142000A Pending JP2000331835A (ja) 1999-05-21 1999-05-21 積層電子部品及び回路モジュール

Country Status (2)

Country Link
US (1) US6301114B1 (ja)
JP (1) JP2000331835A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157877A (ja) * 2005-12-02 2007-06-21 Sony Corp 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造
JP2008028024A (ja) * 2006-07-19 2008-02-07 Nec Tokin Corp コイル及びその製造方法並びにそれを用いたインダクタ
JP2008160043A (ja) * 2006-11-28 2008-07-10 Kyocera Corp コイル内蔵基板
JP2008205264A (ja) * 2007-02-21 2008-09-04 Kyocera Corp コイル内蔵基板
JP2008205353A (ja) * 2007-02-22 2008-09-04 Kyocera Corp コイル内蔵基板
US7646610B2 (en) 2005-10-28 2010-01-12 Hitachi Metals, Ltd. DC-DC converter
JP2010220231A (ja) * 2000-11-01 2010-09-30 Hitachi Metals Ltd 高周波スイッチモジュール
KR101163777B1 (ko) 2005-08-23 2012-07-11 엘지이노텍 주식회사 Ｒｆ집적모듈 및 ｒｆ집적모듈의 열방출형 기판 제조 방법
JP2012174980A (ja) * 2011-02-23 2012-09-10 Kyocera Corp インダクタ部品および電子装置
JP2013058646A (ja) * 2011-09-09 2013-03-28 Murata Mfg Co Ltd 電源制御回路モジュール
JP2013098311A (ja) * 2011-10-31 2013-05-20 Kyocera Corp コイル内蔵基板および電子装置
JP2014179480A (ja) * 2013-03-15 2014-09-25 Omron Automotive Electronics Co Ltd 磁気デバイス
JP2014199909A (ja) * 2013-03-15 2014-10-23 オムロンオートモーティブエレクトロニクス株式会社 コイル一体型プリント基板、磁気デバイス
JP2014199908A (ja) * 2013-03-15 2014-10-23 オムロンオートモーティブエレクトロニクス株式会社 コイル一体型プリント基板、磁気デバイス
KR101548858B1 (ko) * 2014-02-20 2015-08-31 삼성전기주식회사 칩형 코일 부품 및 그 실장 기판
JP2017027970A (ja) * 2015-07-15 2017-02-02 株式会社村田製作所 電子部品

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3758464B2 (ja) * 2000-05-12 2006-03-22 株式会社村田製作所 積層電子部品
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US6414847B1 (en) * 2001-04-09 2002-07-02 Agilent Technologies, Inc. Integral dielectric heatspreader
US6704248B1 (en) * 2001-05-25 2004-03-09 Lockheed Martin Corporation High density power module incorporating passive components distributed in a substrate
US20040070945A1 (en) * 2002-06-05 2004-04-15 Wayne Rowland Heat dissipation structures and method of making
US7187076B2 (en) * 2003-08-07 2007-03-06 Airborn, Inc. Interposer with integral heat sink
US7262680B2 (en) * 2004-02-27 2007-08-28 Illinois Institute Of Technology Compact inductor with stacked via magnetic cores for integrated circuits
US7233497B2 (en) * 2004-10-06 2007-06-19 Hewlett-Packard Development Company, L.P. Surface mount heat sink
JP4844045B2 (ja) * 2005-08-18 2011-12-21 Ｔｄｋ株式会社 電子部品及びその製造方法
WO2007057952A1 (ja) * 2005-11-16 2007-05-24 Fujitsu Limited 電子素子、それを有するパッケージ及び電子装置
US8106505B2 (en) 2007-10-31 2012-01-31 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
US9070642B2 (en) * 2011-09-14 2015-06-30 Infineon Technologies Ag Electronic module
FR2984008B1 (fr) * 2011-12-13 2014-01-10 Commissariat Energie Atomique Dispositif electronique
WO2014020787A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 電子部品モジュールとその実装体
US10062493B2 (en) * 2013-11-26 2018-08-28 Samsung Electro-Mechanics Co., Ltd. Electronic component and circuit board having the same mounted thereon
JP6504320B2 (ja) * 2016-10-24 2019-04-24 株式会社村田製作所 コイル内蔵多層基板、電源モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3952231A (en) * 1974-09-06 1976-04-20 International Business Machines Corporation Functional package for complex electronic systems with polymer-metal laminates and thermal transposer
US5158912A (en) * 1991-04-09 1992-10-27 Digital Equipment Corporation Integral heatsink semiconductor package
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5543661A (en) * 1994-05-31 1996-08-06 Sumitomo Metal Ceramics Inc. Semiconductor ceramic package with terminal vias
DE69517248T2 (de) * 1994-07-15 2000-10-12 Mitsubishi Materials Corp Keramik-Gehäuse mit hoher Wärmeabstrahlung
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device
FR2735648B1 (fr) * 1995-06-13 1997-07-11 Bull Sa Procede de refroidissement d'un circuit integre monte dans un boitier
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
JP2810647B2 (ja) * 1996-04-30 1998-10-15 山一電機株式会社 Ｉｃパッケージ

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010220231A (ja) * 2000-11-01 2010-09-30 Hitachi Metals Ltd 高周波スイッチモジュール
KR101163777B1 (ko) 2005-08-23 2012-07-11 엘지이노텍 주식회사 Ｒｆ집적모듈 및 ｒｆ집적모듈의 열방출형 기판 제조 방법
US7646610B2 (en) 2005-10-28 2010-01-12 Hitachi Metals, Ltd. DC-DC converter
US7940531B2 (en) 2005-10-28 2011-05-10 Hitachi Metals, Ltd. DC-DC converter
JP2007157877A (ja) * 2005-12-02 2007-06-21 Sony Corp 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造
JP2008028024A (ja) * 2006-07-19 2008-02-07 Nec Tokin Corp コイル及びその製造方法並びにそれを用いたインダクタ
JP2008160043A (ja) * 2006-11-28 2008-07-10 Kyocera Corp コイル内蔵基板
JP2008205264A (ja) * 2007-02-21 2008-09-04 Kyocera Corp コイル内蔵基板
JP2008205353A (ja) * 2007-02-22 2008-09-04 Kyocera Corp コイル内蔵基板
JP2012174980A (ja) * 2011-02-23 2012-09-10 Kyocera Corp インダクタ部品および電子装置
JP2013058646A (ja) * 2011-09-09 2013-03-28 Murata Mfg Co Ltd 電源制御回路モジュール
JP2013098311A (ja) * 2011-10-31 2013-05-20 Kyocera Corp コイル内蔵基板および電子装置
JP2014179480A (ja) * 2013-03-15 2014-09-25 Omron Automotive Electronics Co Ltd 磁気デバイス
JP2014199909A (ja) * 2013-03-15 2014-10-23 オムロンオートモーティブエレクトロニクス株式会社 コイル一体型プリント基板、磁気デバイス
JP2014199908A (ja) * 2013-03-15 2014-10-23 オムロンオートモーティブエレクトロニクス株式会社 コイル一体型プリント基板、磁気デバイス
KR101548858B1 (ko) * 2014-02-20 2015-08-31 삼성전기주식회사 칩형 코일 부품 및 그 실장 기판
JP2017027970A (ja) * 2015-07-15 2017-02-02 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
US6301114B1 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
JP2000331835A (ja) 積層電子部品及び回路モジュール
WO2004021435A1 (ja) モジュール部品
JP2790640B2 (ja) 混成集積回路部品の構造
JP2010129877A (ja) 電子部品モジュール
US20230260693A1 (en) MAGNETIC DEVICE and STACKED ELECTRONIC STRUCTURE
JP3578366B2 (ja) 混成集積回路装置
JP6651999B2 (ja) 複合デバイス
JP2003115564A (ja) 電子回路装置
JP3055483B2 (ja) 混成集積回路
JP2004349400A (ja) 熱伝導性回路基板およびそれを用いたパワーモジュール
JP2002151634A (ja) 基板放熱装置
JP2004259800A (ja) 配線基板
JP2892089B2 (ja) 混成積層回路装置及び混成積層回路部品
JP2000183488A (ja) ハイブリッドモジュール
JPH05315467A (ja) 混成集積回路装置
JP2003273297A (ja) 電子装置
CN111295045B (zh) 电源模块
JP2809316B2 (ja) 電子部品搭載用基板
JPH11220285A (ja) ハイブリッドモジュール及びその製造方法
JP2684893B2 (ja) 混成集積回路装置
JPH0465193A (ja) 高密度実装放熱基板
JP2000133765A (ja) 高周波集積回路装置
JP2001044243A (ja) フリップチップ実装構造
JP2004047866A (ja) 半導体装置
JPH0358455A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407