JP2000133765A - 高周波集積回路装置 - Google Patents

高周波集積回路装置

Info

Publication number
JP2000133765A
JP2000133765A JP10302275A JP30227598A JP2000133765A JP 2000133765 A JP2000133765 A JP 2000133765A JP 10302275 A JP10302275 A JP 10302275A JP 30227598 A JP30227598 A JP 30227598A JP 2000133765 A JP2000133765 A JP 2000133765A
Authority
JP
Japan
Prior art keywords
heat
substrate
circuit
semiconductor chip
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10302275A
Other languages
English (en)
Inventor
Akira Suhara
章 栖原
Hajime Oge
肇 大毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10302275A priority Critical patent/JP2000133765A/ja
Priority to EP99121064A priority patent/EP0996155A3/en
Publication of JP2000133765A publication Critical patent/JP2000133765A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【課題】 携帯端末の電力増幅に用いて好適な高周波集
積回路において、発熱の問題が解消されると共に、基板
を有効活用して、整合回路やバイアス回路を実装するこ
とができるようにする。 【解決手段】 回路基板１の一方の面に発熱性の大きい
半導体チップ２をバンプ６によりフリップチップ方式で
実装する。回路基板の他方の面に、整合回路やバイアス
回路を実現するためのチップ部品３、３、…を実装す
る。そして、半導体チップ２からの熱を、ケース４によ
り空気中に放熱させると共に、親基板に放熱させる。こ
れにより、実装領域が拡大すると共に、発熱の問題が解
消される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えば、携帯電
話端末の高周波パワーアンプとして用いて好適な高周波
集積回路装置に関するもので、特に、小型化が容易で、
放熱効果を改善するようにしたものに係わる。
【０００２】
【従来の技術】近年、携帯電話に代表される移動体通信
システムの進展には目ざましいものがある。例えば、国
内では、８００ＭＨｚ帯、および１．５ＧＨｚ帯のディ
ジタルセルラ（ＰＤＣ）や、１．９ＧＨｚ帯のパーソナ
ルハンディホンシステム（ＰＨＳ）のサービスが行なわ
れている。また、国外においても、ＧＳＭ（Group Spec
ial Mobile）方式を代表とする複数のシステムが既にサ
ービスを展開している。
【０００３】こうした発展の要因には、サービスの充実
ととも、携帯端末の小型、軽量化があげられる。当然の
ことながら、集積回路自体にも、小型、軽量化が要求さ
れ、小型モールドパッケージやチップの外形と同程度の
寸法の基板にチップを実装するＣＳＰ（Chip Size/Scal
e Package ）が注目を浴びている。
【０００４】特に、携帯端末の高周波アンプを構成する
集積回路では、異なるセット基板上でも性能が保証さ
れ、調整部分が少なくなるように、アンプの出力とアン
テナとの間のインピーダンスのマッチングを行なう整合
回路や、アンプの動作点を設定するためのバイアス回路
等を同一のパケージ内に組み込むことが要望されてお
り、更なる小型化を図ることが必要とされる。また、高
周波アンプを構成する集積回路では、大電力を扱うた
め、発生した熱を外部に放熱する工夫が必要になる。
【０００５】そこで、従来では、図１３に示すように、
半導体チップ１０２のパッケージ１０３の裏面ダイパッ
ド部分１０１を露出して、放熱効果を高めるようにして
いる。しかしながら、この構造は、放熱性には優れてい
るが、小型化には限界があり、バイアス回路や整合回路
の内蔵は困難である。また、この方式は、ワイヤボンド
を採用しているため、ワイヤ１０４によるインダクタン
ス成分が大きくなる。このため、ワイヤ長のばらつきに
よりインダクタンス成分がばらつき、特性変動が生じる
という問題がある。
【０００６】こうしたインダクタンスによる特性のばら
つきや特性劣化を解決するために、図１４Ａ及び図１４
Ｂに示すように、フリップチップ方式を採用して、小型
化を図ったものが出現している。フリップチップ方式
は、図１４Ｂに示すように、基板１２１に半導体チップ
１２２を実装する際に、半導体チップ１２２にバンプ１
２３を形成し、リフローにより基板１２１に半導体チッ
プ１２２を実装するものである。
【０００７】しかしながら、フリップチップ方式で半導
体チップ１２２を実装する場合には、放熱性を考えた場
合には、熱伝導率の良いできるだけ薄い単層基板１２１
上に半導体チップ１２２を実装する必要があり、基板を
多層化することが困難である。そのため、バイアス回路
や整合回路等を内蔵させるようにした場合には、２次元
的に配置せざる得ず、小型化には不利である。
【０００８】また、図１５に示すように、半導体チップ
１３１を覆うような放熱ケース１３２を実装すれば、多
層基板１３４を用いることは可能である。ところが、こ
のような放熱ケース１３２を利用した場合、基板１３４
の最上層の狭い領域に、半導体チップ１３１と共に整合
回路やバイアス回路を実現するためのチップ部品１３５
を実装する必要があり、複数の部品を配設するのは困難
である。また、通常、半導体チップ１３１の厚みは、整
合回路やバイアス回路を実現するために実装するチップ
部品１３５の厚みに比べて薄いため、放熱ケース１３２
で覆う場合、チップ部品１３５の実装可能な領域は制限
され、配置の自由度が小さくなってしまう。
【０００９】
【発明が解決しようとする課題】このように、高周波集
積回路においては、整合回路やバイアス回路を配置する
ことが望まれている。整合回路やバイアス回路を効率的
に配置するためには、多層化基板を用いてフリップ実装
することが望まれるが、従来、フリップチップ方式で半
導体チップを実装する場合、熱伝導率の良い単層基板を
用いる必要から、多層基板を用いることが困難であっ
た。また、放熱ケースを用いるようにした場合には、実
装可能な領域は制限され、部品配置の自由度が小さくな
るという問題があった。
【００１０】したがって、この発明の目的は、発熱の問
題が解消されると共に、基板を有効活用して、部品を実
装することができるようにした高周波集積回路装置を提
供することにある。
【００１１】
【課題を解決するための手段】請求項１の発明は、回路
基板の一方の面に発熱性の大きい回路素子を実装し、回
路基板の他方の面に発熱性の小さい回路素子を実装する
と共に、発熱性の大きい回路素子からの熱を放熱させる
放熱手段を設けるようにした高周波集積回路装置であ
る。
【００１２】請求項２の発明では、発熱性の大きい回路
素子をフリップチップで実装するようにしている。
【００１３】請求項３の発明では、回路基板は、多層基
板である。
【００１４】請求項４の発明では、多層基板中には、接
地層を含めるようにしている。
【００１５】請求項５の発明では、発熱性の大きい回路
素子は、電力増幅のための半導体チップであり、発熱性
の小さい回路素子は、整合回路やバイアス回路を構成す
るチップ部品である。
【００１６】請求項６の発明では、放熱手段は、発熱性
の大きい回路素子及び発熱性の小さい回路素子が実装さ
れた回路基板を覆うカバーとして機能し、カバーに発熱
性の大きい回路素子を接触させて放熱するようにしてい
る。
【００１７】回路基板の一方の面に発熱性の大きい回路
素子を実装し、回路基板の他方の面に発熱性の小さい回
路素子を実装すると共に、発熱性の大きい回路素子から
の熱を放熱させる放熱手段を設けることにより、実装領
域が拡大すると共に、発熱の問題が解消される。
【００１８】フリップチップ方式で実装することによ
り、ワイヤ長のばらつきやインダクタンスの影響を受け
ることがなくなる。
【００１９】回路基板として多層基板を用いることによ
り、高密度実装が行なえると共に、多層基板中には、接
地層を含めることにより、電気信号の干渉が防止され、
熱抵抗が下げられる。
【００２０】放熱手段を、発熱性の大きい回路素子及び
発熱性の小さい回路素子が実装された回路基板を覆うカ
バーとして機能させることで、放熱のための特別な部材
が不要となる。
【００２１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、この発明の第１
の実施の形態を示すものである。この例は、携帯通信端
末の高周波アンプの集積回路に適用したものである。携
帯通信端末の高周波アンプは、送信信号を電力増幅する
もので、この携帯通信端末の高周波アンプの集積回路に
は、送信信号を電力増幅するための能動素子と、バイア
ス回路やマッチング回路を構成する受動素子とが含まれ
ている。
【００２２】図１において、１は半導体チップを実装す
るための基板である。基板１の材質としては、窒化アル
ミニウムを始め、アルミナ、窒化シリコン、ガラスセラ
ミック、ガラスエポキシ等を用いることができる。基板
１の材質は、これらの誘電材料から、誘電率やコストを
考慮して決定される。
【００２３】基板１は、例えば３層の基板１１〜１３か
らなる多層基板とされている。このような多層基板を用
いることにより、中間層に回路素子を形成し、小型化を
図りながら、整合回路やバイアス回路を組み込むことが
可能になる。なお、多層基板を用いずに、単層基板を用
いるようにしても良い。
【００２４】基板１の上面には、半導体チップ２がバン
プ６によりフリップチップ方式で実装される。基板１の
下面には、抵抗素子や容量素子等のチップ部品３、３、
…が実装される。この半導体チップ２は、高周波電力増
幅を行なうものである。チップ部品３、３、…は、整合
回路やバイアス回路を構成するものである。基板１の下
面に実装されるチップ部品３、３、…は発熱量は小さい
が、基板１の上面に実装される半導体チップ２は、電力
増幅を行なっているので、大きな発熱量となり、放熱を
行なう必要がある。
【００２５】このように、この例では、基板１の上面に
発熱量の大きい半導体チップ２が実装されており、基板
１の下面に、発熱量の小さいチップ部品３、３、…が実
装され、基板１の両面を使って、実装が行なわれる。こ
のように、基板の両面を使って部品の実装を行なってい
るため、基板面積が有効に利用でき、小型化が可能であ
る。
【００２６】半導体チップ２や、チップ部品３、３、…
が実装された基板１に対して、この基板１全体を覆うカ
バー４が設けられる。カバー４の材質としては、熱伝導
性の良好なもの例えば金属が用いられる。カバー４の底
部の外周には、集積回路を親基板に取り付けるための取
り付け部５が設けられ、カバー４の上部の裏面は、半導
体チップ２の上面に接触される。
【００２７】半導体チップ２は電力増幅を行なっている
ため、かなり発熱する。この半導体チップ２から発生さ
れた熱は、半導体チップ２から、半導体チップ２と接触
しているカバー４に伝えられる。カバー４の外周は、広
い表面積で空気に触れているため、カバー４に伝えられ
た熱は、カバー４により空気中に放熱される。更に、カ
バー４を取り付け部５により親基板に取り付けている
と、カバー４の熱は、親基板により放熱される。
【００２８】なお、カバー４は、半導体チップ２の放熱
を行なうと共に、集積回路内への塵の侵入の防止や、外
部との電磁シールドのためにも機能する。
【００２９】図１は、ある一部の断面を表示したもので
あるが、図２に示すように、多層基板１の側面部には、
電極７が接続されている。電極７は、例えば、図３に示
すように、カバーを用いて、チップ裏面との接続時に、
多層基板の側面部に同時に接続し、最終的に周辺を切断
線でカットすることで形成される。この場合、リードフ
レーム上のカバーで連続作業が行なえるので、生産性が
良い。
【００３０】上述のように、この発明の第１の実施の形
態では、基板１１〜基板１３からなる３層構造の多層基
板が用いられている。図４は、このような多層基板の構
成を示すものである。
【００３１】図４において、基板１１は、最下層の基板
である。基板１１の下面には、図４Ｄに示すように、ス
トリップライン（図示せず）が形成されると共に、チッ
プ部品３、３、…が実装される。基板１１の上面は、図
４Ｃに示すように、接地層１７が設けられる。接地層１
７は、接地レベルとされており、接地層１７により、上
下層内に設けられた回路間の電気的干渉が防止されると
共に、熱抵抗が下げられる。
【００３２】基板１１上に、基板１２が積層される。図
４Ｂに示すように、基板１２には、バイアス回路やマッ
チング回路を実現するためのパターン１８が設けられ
る。
【００３３】基板１８上に、基板１３が積層される。基
板１３には、平面的に接地領域１９が確保され、理想的
な接地面に近い状態とされている。この基板１３には、
半導体チップ２がフリップチップ方式で実装される。
【００３４】なお、チップ部品３、３、…以外は、多層
基板に表面で接続するようにしても良い。
【００３５】上述のように、この発明の第１の実施の形
態では、基板１の両面を使って部品の実装を行なってい
るため、基板面積が有効に利用でき、小型化が可能であ
るという利点がある。また、半導体チップ２から発生さ
れた熱は、カバー４に伝えられて放熱され、しかも、カ
バー４は、広い表面積で空気と接触するため、放熱効果
が大きいと共に、カバー４は親基板に取り付けられるた
め、親基板でも放熱され、良好な放熱が行なえる。この
ため、基板１として多層基板を用いることができる。ま
た、カバー４は、放熱のみならず、集積回路内への塵の
侵入の防止や、外部との電磁シールドのためにも必要で
あるから、カバー４を取り付けることにより、大型化し
たり、コストアップになることはない。また、上述のよ
うに電極形成を同時に行なうことで生産性が向上する。
【００３６】更に、この例では、図５に示すように、カ
バー４が底部の外周の取り付け部５により親基板２１に
取り付けられる。このため、集積回路２２と、親基板２
１との間には、空隙２３が生じる。この空隙２３を有効
活用して、親基板２２上には部品２４、２４、…を配置
したり、配線を行なうことができる。
【００３７】なお、カバー４を更に、筐体に接触させる
ようにすると、放熱性が更に向上する。また、カバー４
は、平坦である必要はなく、カバー４に曲面を持たせ
り、凹凸を持たせたりするようにしても良い。カバー４
に曲面を持たせり、凹凸を持たせたりすると、カバー４
の空気に触れる表面積が増大するため、放熱効果はより
良好になると考えられる。
【００３８】また、図６に示すように、カバー４の表面
に、孔２５Ａ、２５Ｂ、２６を設け、この孔２５Ａ、２
５Ｂ、２６から樹脂や接着剤を充填するようにすると、
生産性が向上する。
【００３９】また、図７に示すように、高周波特性の劣
化を防ぐために、基板１２、基板１３に開口を設け、キ
ャビティ２７を形成するようにしても良い。
【００４０】図８は、この発明の第２の実施の形態を示
すものである。図８において、５１は半導体チップを実
装するための基板である。基板５１は、例えば４層の基
板６１〜６４からなる多層基板とされている。
【００４１】基板５１の上面には、抵抗素子や容量素子
等のチップ部品５３、５３、…が実装される。基板５１
の下面には、半導体チップ５２がバンプ５６によりフリ
ップチップ方式で実装される。チップ部品５３、５３、
…は、整合回路やバイアス回路を構成するものである。
半導体チップ５２は、高周波電力増幅を行なうものであ
る。
【００４２】また、図９に示すように、半導体チップを
挿通する開口部を持つ基板６４が設けられ、この基板６
４の側面及び裏面に電極６５が設けられる。但し、電極
に関しては、基板６４を使用せずに、上述の図３のよう
な方法で形成しても良い。
【００４３】このように、この例では、基板５１の上面
に、発熱量の小さいチップ部品５３、５３、…が実装さ
れ、基板５１の下面に発熱量の大きい半導体チップ５２
が実装されており、基板の両面を使って、部品の実装が
行なわれる。このように、基板の両面を使って部品の実
装を行なっているため、基板面積が有効に利用でき、小
型化が可能である。
【００４４】基板５１には、貫通口５５が形成される。
貫通口５５に、熱伝導部材５７が挿通される。熱伝導部
材５７は、例えば金属等の熱伝導性の良い部材を棒状に
加工したものである。この熱伝導部材５７の一端が半導
体チップ５２に当接され、熱伝導部材５７の他端が基板
５１の上面から導出される。この熱伝導部材５７は、基
板５１の下面に実装された半導体チップ５２から発生さ
れた熱を、基板５１の上面側に伝達するものである。ま
た、半導体チップ５２の下面には、放熱板５８が取り付
けられる。半導体チップ５２は、樹脂６０により固定さ
れる。
【００４５】半導体チップ５２や、チップ部品５３、５
３、…が実装された基板５１に対して、この基板５１全
体を覆うカバー５４が設けられる。カバー５４の材質と
しては、熱伝導性の良好な例えば金属が用いられる。カ
バー５４の上面には、突出部５９が形成される。カバー
５４の突出部５９は、熱伝導部材５７に接触される。
【００４６】半導体チップ５２から発生された熱は、半
導体チップ５２から、熱伝導部材５７を介して、カバー
５４に伝えられる。カバー５４の外周は、広い表面積で
空気に触れているため、カバー５４に伝えられた熱は、
空気中に放熱される。
【００４７】更に、半導体チップ５２の下面には、放熱
板５８が取り付けられている。半導体チップ５２から発
生された熱は、放熱板５８を介して、親基板に伝えら
れ、親基板により放熱される。
【００４８】なお、上述の例では、１つの熱伝導部材５
７及び突出部５９を設けているが、複数の熱伝導部材５
５及びこれに対応する突出部５９を設けるようにしても
良い。
【００４９】このように、この発明の第２の実施の形態
では、基板５１の両面を使って部品の実装を行なってい
るため、基板面積が有効に利用でき、小型化が可能であ
るという利点がある。また、半導体チップ５２から発生
された熱は、熱伝導部材５５を介して、カバー５４に伝
えられて放熱される。カバー５４は、広い表面積で空気
と接触するため、放熱効果が大きい。これと共に、半導
体チップ５２から発生された熱は、放熱板５８を介して
親基板に伝えられる。このため、親基板でも放熱され、
良好な放熱が行なえる。したがって、基板５１として多
層基板を用いることができる。
【００５０】図１０は、この発明の第３の実施の形態を
示すものである。図１０において、７１は半導体チップ
を実装するための基板である。基板７１は、例えば４層
の基板８１〜８４からなる多層基板とされている。
【００５１】基板７１の上面には、抵抗素子や容量素子
等のチップ部品７３、７３、…が実装される。基板７１
の下面には、半導体チップ７２がバンプ７６によりフリ
ップチップ方式で実装される。チップ部品７３、７３、
…は、整合回路やバイアス回路を構成するものである。
半導体チップ７２は、高周波電力増幅を行なうものであ
る。
【００５２】このように、この例では、基板７１の上面
に、発熱量の小さいチップ部品７３、７３、…が実装さ
れ、基板７１の下面に発熱量の大きい半導体チップ７２
が実装されており、基板の両面を使って、部品の実装が
行なわれる。このように、基板の両面を使って部品の実
装を行なっているため、基板面積が有効に利用でき、小
型化が可能である。半導体チップ７２の下面には、放熱
板７７が取り付けられる。
【００５３】半導体チップ７２や、チップ部品７３、７
３、…が実装された基板７１に対して、この基板７１全
体を覆うカバー７４が設けられる。カバー７４の材質と
しては、熱伝導性の良好な例えば金属が用いられる。カ
バー７４の底部は内方に延出され、放熱板７７に接触さ
れる。
【００５４】半導体チップ７２から発生された熱は、放
熱板７７を介して、親基板に伝えられると共に、カバー
７４に伝えられる。カバー７４の外周は、広い表面積で
空気に触れているため、カバー７４に伝えられた熱は、
空気中に放熱される。
【００５５】また、図１１に示すように、半導体チップ
を挿通する開口部を持つ基板８４が設けられ、この基板
８４の側面及び裏面に電極８５が設けられる。但し、電
極に関しては、基板８４を使用せずに、上述の図３のよ
うな方法で形成しても良い。また、カバー７４は内部に
延出可能な領域７４Ａを持つ。
【００５６】このように、この発明の第３の実施の形態
では、基板７１の両面を使って部品の実装を行なってい
るため、基板面積が有効に利用でき、小型化が可能であ
るという利点がある。また、半導体チップ７２から発生
された熱は、放熱板７７を介して、親基板により放熱さ
れると共に、カバー７４に伝えられて放熱される。カバ
ー７４は、広い表面積で空気と接触するため、放熱効果
が大きい。したがって、基板７１として多層基板を用い
ることができる。
【００５７】なお、図１２に示すように、高周波特性の
劣化を防ぐために、基板８２、８３に開口を設け、半導
体チップ７２上にキャビティを形成するようにしても良
い。
【００５８】
【発明の効果】請求項１の発明によれば、回路基板の一
方の面に発熱性の大きい回路素子を実装し、回路基板の
他方の面に発熱性の小さい回路素子を実装すると共に、
発熱性の大きい回路素子からの熱を放熱させる放熱手段
を設けることにより、実装領域が拡大すると共に、発熱
の問題が解消される。
【００５９】請求項２の発明によれば、フリップチップ
方式で実装することにより、ワイヤ長のばらつきやイン
ダクタンスの影響を受けることがなくなる。
【００６０】請求項３及び請求項４の発明によれば、回
路基板として多層基板を用いることにより、高密度実装
が行なえると共に、多層基板中には、接地層を含めるこ
とにより、電気信号の干渉が防止され、熱抵抗が下げら
れる。
【００６１】請求項６の発明によれば、放熱手段を、発
熱性の大きい回路素子及び発熱性の小さい回路素子が実
装された回路基板を覆うカバーとして機能させること
で、放熱のための特別な部材が不要となる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の断面図である。
【図２】この発明の第１の実施の携帯における電極の説
明に用いる斜視図である。
【図３】この発明の第１の実施の携帯における電極の説
明に用いる斜視図である。
【図４】この発明の第１の実施の形態における多層基板
の説明に用いる斜視図である。
【図５】この発明の第１の実施の形態の説明に用いる断
面図である。
【図６】この発明の第１の実施の形態の変形例の説明に
用いる断面図である。
【図７】この発明の第１の実施の形態の変形例の説明に
用いる断面図である。
【図８】この発明の第２の実施の形態を示す断面図であ
る。
【図９】この発明の第２の実施の形態の説明に用いる斜
視図である。
【図１０】この発明の第３の実施の形態を示す断面図で
ある。
【図１１】この発明の第３の実施の形態の説明に用いる
斜視図である。
【図１２】この発明の第３の実施の形態の変形例を示す
断面図である。
【図１３】従来の高周波集積回路の一例の説明に用いる
斜視図である。
【図１４】従来の高周波集積回路の他の例の説明に用い
る斜視図である。
【図１５】従来の高周波集積回路の更に他の例の説明に
用いる斜視図である。
【符号の説明】
１・・・基板，２・・・半導体チップ，３・・・チップ
部品，４・・・カバー

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 回路基板の一方の面に発熱性の大きい回
    路素子を実装し、上記回路基板の他方の面に発熱性の小
    さい回路素子を実装すると共に、上記発熱性の大きい回
    路素子からの熱を放熱させる放熱手段を設けるようにし
    た高周波集積回路装置。
  2. 【請求項２】 上記発熱性の大きい回路素子をフリップ
    チップで実装するようにした請求項１に記載の高周波集
    積回路装置。
  3. 【請求項３】 上記回路基板は、多層基板である請求項
    １に記載の高周波集積回路装置。
  4. 【請求項４】 上記多層基板中には、接地層を含めるよ
    うにした請求項３に記載の高周波集積回路装置。
  5. 【請求項５】 上記発熱性の大きい回路素子は、電力増
    幅のための半導体チップであり、上記発熱性の小さい回
    路素子は、整合回路やバイアス回路を構成するチップ部
    品である請求項１に記載の高周波集積回路。
  6. 【請求項６】 上記放熱手段は、上記発熱性の大きい回
    路素子及び上記発熱性の小さい回路素子が実装された回
    路基板を覆うカバーとして機能し、上記カバーに上記発
    熱性の大きい回路素子を接触させて放熱するようにした
    請求項１に記載の高周波集積回路装置。
JP10302275A 1998-10-23 1998-10-23 高周波集積回路装置 Pending JP2000133765A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10302275A JP2000133765A (ja) 1998-10-23 1998-10-23 高周波集積回路装置
EP99121064A EP0996155A3 (en) 1998-10-23 1999-10-21 Radio frequency integrated circuit apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10302275A JP2000133765A (ja) 1998-10-23 1998-10-23 高周波集積回路装置

Publications (1)

Publication Number Publication Date
JP2000133765A true JP2000133765A (ja) 2000-05-12

Family

ID=17907053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10302275A Pending JP2000133765A (ja) 1998-10-23 1998-10-23 高周波集積回路装置

Country Status (2)

Country Link
EP (1) EP0996155A3 (ja)
JP (1) JP2000133765A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418076B2 (en) * 2000-02-29 2002-07-09 Fujitsu Limited Semiconductor memory device utilizing access to memory area located outside main memory area
KR20190073486A (ko) * 2016-12-02 2019-06-26 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2376806B (en) * 2000-06-20 2003-05-28 Murata Manufacturing Co RF module
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
WO2018168653A1 (ja) 2017-03-14 2018-09-20 株式会社村田製作所 高周波モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
JP2611671B2 (ja) * 1994-07-26 1997-05-21 日本電気株式会社 半導体装置
JP2636777B2 (ja) * 1995-02-14 1997-07-30 日本電気株式会社 マイクロプロセッサ用半導体モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418076B2 (en) * 2000-02-29 2002-07-09 Fujitsu Limited Semiconductor memory device utilizing access to memory area located outside main memory area
US6574162B2 (en) 2000-02-29 2003-06-03 Fujitsu Limited Semiconductor memory device utilizing access to memory area located outside main memory area
KR20190073486A (ko) * 2016-12-02 2019-06-26 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈
US10863656B2 (en) 2016-12-02 2020-12-08 Murata Manufacturing Co., Ltd. Radio-frequency module
KR102266668B1 (ko) * 2016-12-02 2021-06-21 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈

Also Published As

Publication number Publication date
EP0996155A3 (en) 2001-04-18
EP0996155A2 (en) 2000-04-26

Similar Documents

Publication Publication Date Title
JP6821008B2 (ja) マイクロ波デバイス及び空中線
JP7031004B2 (ja) マイクロ波デバイス及び空中線
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US5717249A (en) RF power amplifying circuit device
EP1056133A1 (en) Rf circuit module
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
JPH09283700A (ja) 高周波用電力増幅器
US6922119B2 (en) Surface acoustic wave filter adapted to restrain undue temperature rise
US20050012192A1 (en) Hybrid integrated circuit
JP2001085569A (ja) 高周波回路装置
JP4284744B2 (ja) 高周波集積回路装置
US6531775B1 (en) High-frequency module
JPH05167302A (ja) 高周波電力増幅回路装置およびそれを含む高周波モジュール
JP3515854B2 (ja) 高周波電力増幅回路装置
JP2000059140A (ja) 高周波送受信装置
JP2000133765A (ja) 高周波集積回路装置
US7763960B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
JP3492594B2 (ja) 半導体モジュール
JP2004071597A (ja) 半導体モジュール
JP6952913B2 (ja) 半導体装置及びアンテナ装置
GB2307596A (en) Radio communications module
JP2000183488A (ja) ハイブリッドモジュール
JPH08274512A (ja) マイクロ波半導体集積回路装置
JP2003229521A (ja) 半導体モジュール及びその製造方法
JPWO2006001087A1 (ja) 半導体装置