JP2636777B2 - マイクロプロセッサ用半導体モジュール - Google Patents

マイクロプロセッサ用半導体モジュール

Info

Publication number
JP2636777B2
JP2636777B2 JP7024858A JP2485895A JP2636777B2 JP 2636777 B2 JP2636777 B2 JP 2636777B2 JP 7024858 A JP7024858 A JP 7024858A JP 2485895 A JP2485895 A JP 2485895A JP 2636777 B2 JP2636777 B2 JP 2636777B2
Authority
JP
Japan
Prior art keywords
grid array
microprocessor
semiconductor module
array package
cache memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7024858A
Other languages
English (en)
Other versions
JPH08222690A (ja
Inventor
宏文 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7024858A priority Critical patent/JP2636777B2/ja
Publication of JPH08222690A publication Critical patent/JPH08222690A/ja
Application granted granted Critical
Publication of JP2636777B2 publication Critical patent/JP2636777B2/ja
Priority to US08/967,201 priority patent/US5761044A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサ用半
導体モジュールに関し、特に、高速の演算処理速度を実
現するために、ボールグリッドアレイパッケージを最適
の構造で積み重ねた半導体モジュールに関する。
【０００２】
【従来の技術】従来、マイクロプロセッサ用半導体モジ
ュールとしては、複数の半導体素子を単一のパッケージ
に入れて組み立てたマルチチップモジュールが知られて
いる。一方、ガラス繊維布と有機材料とからなる複合体
基板の裏面に、この複合体基板の表面に搭載された半導
体素子と電気的に接続される導電性ボールを配置し、こ
れら半導体ボールで配線基板に実装することができるパ
ッケージをボールグリッドアレイパッケージという。ボ
ールグリッドアレイパッケージは、導電性ボールのセル
フアライメントにより位置決めが容易で、歩留りがよい
という特徴がある。このようなボールグリッドアレイを
用いた半導体モジュールとして、図７に示すような構造
のものが提案されている。すなわち、それぞれ半導体素
子を搭載した複数のボールグリッドアレイパッケージ１
０１を、ほぼ平行に所定の間隔で重ね合わせて配置し、
半田リフローによって積層構造に組み立てられたもので
ある（特開平４−２８０６９５号公報参照）。
【０００３】
【発明が解決しようとする課題】じかしながら、上述し
た従来の半導体モジュール技術によれば、記憶容量を増
やすことはできるものの、マイクロプロセッサを中心と
した高速の演算処理速度を有するモジュールに適用した
場合には、以下に示すような問題点があった。
【０００４】（１）マイクロプロセッサは消費電力が非
常に大きく発熱量も大きいので、パッケージを放熱構造
にする必要がある。しかし、上述したマルチチップモジ
ュールの構造やボールグリッドアレイパッケージの積層
構造では、十分な放熱性が得られにくいものであった。
【０００５】（２）マイクロプロセッサに搭載されるキ
ャッシュメモリの入出力端子は、通常、１００以上にな
る。そのため、キャッシュメモリをボールグリッドアレ
イパッケージに搭載した場合には、裏面に端子を設ける
ことができても、表面には端子を接続するための領域を
確保することができず、ボールグリッドアレイパッケー
ジを重ね合わせて接続することができなかった。すなわ
ち、複数のキャッシュメモリを搭載することができなか
った。
【０００６】そこで本発明は、放熱性に優れ、しかも、
複数のボールグリッドアレイパッケージが搭載可能な、
マイクロプロセッサ用半導体モジュールを提供すること
を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明のマイクロプロセッサ用半導体モジュールは、実
装端子が設けられた面に凹部が形成され、前記凹部に収
納された状態でマイクロプロセッサ半導体素子が搭載さ
れたプラスチックグリッドアレイパッケージと、前記プ
ラスチックグリッドアレイパッケージの、前記実装端子
が設けられた面とは反対側の面に搭載された、ボールグ
リッドアレイパッケージである複数のキャッシュメモリ
と、前記複数のキャッシュメモリが搭載された面の、前
記凹部に対応する部位に取り付けられた放熱手段とを有
することを特徴とする。
【０００８】この場合、前記凹部は、前記プラスチック
グリッドアレイパッケージに形成された貫通穴と、前記
貫通穴を前記複数のキャッシュメモリが搭載された面側
から覆う金属板とで形成され、前記放熱手段は前記金属
板に取り付けられているものや、前記凹部は前記プラス
チックグリッドアレイパッケージの中央部に形成され、
前記複数のキャッシュメモリはそれぞれ前記凹部を取り
囲んで配置されるものであってもよい。
【０００９】また、導電性ボールからなる実装端子が設
けられた面に凹部が形成され、前記凹部に収納された状
態でマイクロプロセッサ半導体素子が搭載されたプラス
チックグリッドアレイパッケージと、前記プラスチック
グリッドアレイパッケージの、前記実装端子が設けられ
た面とは反対側の面に搭載された、ボールグリッドアレ
イパッケージである複数のキャッシュメモリとを有し、
前記複数のキャッシュメモリが搭載された面の、前記凹
部に対応する部位が、前記実装端子を配線基板に接続後
に放熱手段を取り付けるための領域となっていることを
特徴とするものとしてもよく、この場合にも、前記凹部
は、前記プラスチックグリッドアレイパッケージに形成
された貫通穴と、前記貫通穴を前記複数のキャッシュメ
モリが搭載された面側から覆う金属板とで形成され、前
記放熱手段は前記金属板に取り付けられているものや、
前記凹部は前記プラスチックグリッドアレイパッケージ
の中央部に形成され、前記複数のキャッシュメモリはそ
れぞれ前記凹部を取り囲んで配置されるものであっても
よい。
【００１０】
【作用】上記のとおり構成された本発明のマイクロプロ
セッサ用半導体モジュールでは、基本的には、プラスチ
ックグリッドアレイパッケージの、実装端子が設けられ
た面に形成された凹部にマイクロプロセッサ半導体素子
が搭載され、それとは反対側の面に複数のキャッシュメ
モリが搭載されている。すなわち、実質的に、プラスチ
ックグリッドアレイパッケージの裏面側にマイクロプロ
セッサ半導体素子が搭載され、表面側に複数のキャッシ
ュメモリが搭載される構造となっている。また、キャッ
シュメモリはボールグリッドアレイパッケージであり、
これが搭載される構造体もプラスチックグリッドアレイ
パッケージである。このため、これらの熱膨張率はほぼ
等しく、半田接合部の歪みも発生しない。
【００１１】ここで、放熱手段が設けられたものでは、
放熱手段は、プラスチックグリッドアレイパッケージの
表面側の、凹部に対応する部位に取り付けられている。
このため、複数のキャッシュメモリを搭載しながらも、
マイクロプロセッサ半導体素子から発生する熱の放熱性
に優れたものとなる。
【００１２】一方、半導体モジュールの位置決めを良好
にするために実装端子として導電性ボールを用いた場合
には、配線基板への実装は半田リフローにより行われ
る。このとき、予め放熱手段が設けられていると、放熱
手段からの放熱により実装端子の配線基板への半田接合
部が加熱しにくくなる。そこで、プラスチックグリッド
アレイパッケージの表面側の、凹部に対応する部位を、
放熱手段を取り付けるための領域とし、半導体モジュー
ルが配線基板に実装された後に、放熱手段を取り付ける
構造とすることで、配線基板への半導体モジュールの半
田付け性が低下しない。
【００１３】上述した半導体モジュールにおいて、凹部
を、プラスチックグリッドアレイパッケージに形成され
た貫通穴と、この貫通穴を覆う金属板とで構成し、マイ
クロプロセッサ半導体素子を金属板に取り付けること
で、マイクロプロセッサ半導体素子は、金属板を介して
放熱手段が取り付けられる。これにより、マイクロプロ
セッサ半導体素子からの熱は、より効率的に放熱される
ことになる。
【００１４】また、前記凹部をプラスチックグリッドア
レイパッケージの中央部に形成し、この凹部を取り囲ん
で複数のキャッシュメモリを配置することで、各キャッ
シュメモリとマイクロプロセッサ半導体素子との配線長
が、ほぼ等しく、かつ最短となる。キャッシュメモリ毎
の遅延速度が等しく、かつ小さくなり、キャッシュメモ
リを理想的な状態で使用可能となる。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１６】（第１実施例）図１は、本発明のマイクロ
プロセッサ用半導体モジュールの第１実施例の断面図で
ある。また、図２は図１に示した半導体モジュールの上
面図であり、図３は図１に示した半導体モジュールの底
面図である。
【００１７】図１に示すように、ガラス繊維布と有機材
料とからなる複合基板を多層に積層したプラスチックピ
ングリッドアレイ２は、中央部に貫通穴２ａが形成さ
れ、この貫通穴２ａを上面から塞いで、熱伝導率のよい
金属板としての銅板３が張り付けられている。銅板３の
下面には、マイクロプロセッサ半導体素子１が搭載され
る。すなわち、貫通穴２ａと銅板３とでプラスチックピ
ングリッドアレイ２の下面に凹部を形成し、この凹部
に、マイクロプロセッサ半導体素子１が収納された状態
で搭載されている。
【００１８】また、銅板３の表面には、放熱手段として
のヒートシンク８が張り付けられており、マイクロプロ
セッサ半導体素子１で発生した熱は、銅板３を通じてヒ
ートシンク８から放熱される構成となっている。プラス
チックピングリッドアレイ２の貫通穴２ａの下面は蓋部
材で覆われ、マイクロプロセッサ半導体素子１が保護さ
れている。
【００１９】このように本実施例では、貫通穴２ａと銅
板３とで凹部を形成したが、プラスチックピングリッド
アレイ２のみで凹部を形成し、プラスチックピングリッ
ドアレイ２を構成する複合基板にヒートシンク８を取り
付けても、ある程度の放熱効果は得られる。ただし、マ
イクロプロセッサ半導体素子１の放熱性をより効率的に
行うためには、上述したように銅板３を介してヒートシ
ンク８を取り付けることが望ましい。また、金属板とし
ては、銅板３に限るものではない。
【００２０】一方、プラスチックピングリッドアレイ２
の上面には、ボールグリッドアレイパッケージである１
０個のキャッシュメモリ７が、図２に示すようにマイク
ロプロセッサ半導体素子１を概ね等距離で取り囲むよう
に配置され、それぞれプラスチックピングリッドアレイ
２の上面に設けられたマウントパッド５に接続されてい
る。マウントパッド５に接続する配線は、金線４を介し
てマイクロプロセッサ半導体素子１と接続されており、
各キャッシュメモリ７がそれぞれのマウントパッド５に
接続されることで、各キャッシュメモリ７はマイクロプ
ロセッサ半導体素子１と接続される。各キャッシュメモ
リ７は、それぞれボールグリッドアレイパッケージであ
るので、プラスチックピングリッドアレイ２への位置決
めが容易であり、歩留りもよい。
【００２１】さらに、マイクロプロセッサ半導体素子１
から外部に接続される配線は、図３に示すようにプラス
チックピングリッドアレイ２の下面に格子状に配列され
た、複数のピン６に接続されている。すなわち、これら
ピン６が、この半導体モジュールを配線基板（不図示）
に実装する際の実装端子となる。
【００２２】以上説明したように、マイクロプロセッサ
半導体素子１は、銅板３を介して実質的にプラスチック
ピングリッドアレイ２の裏面側に搭載されているので、
ヒートシンク８をプラスチックピングリッドアレイ２の
表面側に設けることができる。その結果、マイクロプロ
セッサ半導体素子１から発生する熱を、効率よく放熱す
ることができる。
【００２３】また、各キャッシュメモリ７は、マイクロ
プロセッサ半導体素子１を概ね等距離に取り囲んで配置
されているので、マイクロプロセッサ半導体素子１と各
キャッシュメモリ７とを接続する配線の長さは、ほぼ等
しく、しかも最短となり、マイクロプロセッサ半導体素
子１を理想的な状態で使用することができる。従って、
マイクロプロセッサ半導体素子１を高周波で駆動して
も、遅延速度は小さく、かつ、それぞれのキャッシュメ
モリ７に対してほぼ等しくなり、キャッシュメモリ７を
理想的な状態で使用することができ、ひいては演算速度
を高速にすることができる。
【００２４】さらに、プラスチックピングリッドアレイ
２は、ガラス繊維布と有機化合物とからなる複合基板で
構成されているので、同じく複合基板を用いているボー
ルグリッドアレイパッケージであるキャッシュメモリ、
さらにはこの半導体モジュールが実装される配線基板と
熱膨張率はほぼ等しい。そのため、半田接合部の歪みが
発生せず、実装後の信頼性に優れた半導体モジュールと
なる。
【００２５】（第２実施例）図４は、本発明のマイクロ
プロセッサ用半導体モジュールの第２実施例の断面図で
ある。また、図５は図４に示した半導体モジュールの上
面図であり、図６は図４に示した半導体モジュールの底
面図である。
【００２６】本実施例では、第１実施例で用いたプラス
チックピングリッドアレイ２（図１参照）の代わりに、
プラスチックボールグリッドアレイ２２を用いている。
プラスチックボールグリッドアレイ２２は、プラスチッ
クピングリッドアレイ２と同様に、ガラス繊維布と有機
材料とからなる複合基板を多層に積層したものである。
プラスチックボールグリッドアレイ２２の下面には、こ
の半導体モジュールを配線基板（不図示）に実装する際
の実装端子となる複数の導電性のボール２６が格子状に
配置されている。各ボール２６は例えば半田等からな
り、それぞれマイクロプロセッサ半導体素子２１から外
部に接続される配線に接続されている。
【００２７】また、マイクロプロセッサ半導体素子２１
が搭載された銅板２３の上面は、ヒートシンク用スペー
ス２３ａとなっている。ヒートシンク用スペース２３ａ
には、半導体モジュールを配線基板に実装する前には何
も取り付けられていないが、実装後に、第１実施例と同
様のヒートシンク（不図示）が張り付けられる。
【００２８】その他の、マイクロプロセッサ半導体素子
２１の搭載構造や、各フラッシュメモリ２７の構成、配
置および実装構造は第１実施例と同様であるので、その
説明は省略する。
【００２９】以上説明したように、本実施例ではプラス
チックボールグリッドアレイ２２を用いている。そのた
め、本実施例の半導体モジュールは、半田リフローで配
線基板に実装される。この際、ヒートシンクを予め設け
ておくと、ヒートシンクに熱を奪われ、半導体モジュー
ルと配線基板との半田接合部が加熱されにくくなるの
で、半田付けしにくくなる。そこで、本実施例のよう
に、半導体モジュールの実装後にヒートシンクを取り付
けられる構造とすることで、配線基板とボール２６との
半田付け性を低下させることなく、半導体モジュールの
配線基板への実装を容易に行うことができるようにな
る。
【００３０】上述した各実施例では、プラスチックグリ
ッドアレイパッケージの例として、プラスチックピング
リッドアレイパッケージおよびプラスチックボールグリ
ッドアレイパッケージを示したが、それに限らず。プラ
スチックランドグリッドアレイパッケージやプラスチッ
クコラムグリッドアレイパッケージであってもよい。プ
ラスチックランドグリッドアレイパッケージとは、実装
端子としてランドまたはパッドを格子状に配置したもの
であり、ソケットに入れて配線基板に実装するものであ
る。プラスチックコラムグリッドアレイパッケージと
は、実装端子として、半田等の導電性の円柱を格子状に
配置したものである。
【００３１】
【発明の効果】以上説明したように本発明のマイクロプ
ロセッサ用半導体モジュールは、実質的に、プラスチッ
クグリッドアレイパッケージの裏面側にマイクロプロセ
ッサ半導体素子が搭載され、表面側に複数のキャッシュ
メモリが搭載されているので、表面側に放熱手段が取り
付けられ、または取り付けることができる構造となり、
複数のキャッシュメモリを搭載しながらも、マイクロプ
ロセッサ半導体素子から発生する熱の放熱性に優れたも
のとすることができる。しかも、キャッシュメモリはボ
ールグリッドアレイパッケージであり、これが搭載され
る構造体もプラスチックグリッドアレイパッケージであ
るので、プラスチックグリッドアレイパッケージと各キ
ャッシュメモリとの半田接合部の歪みも発生せず、実装
後の信頼性も優れたものとすることができる。
【００３２】また、実装端子として導電性ボールを用い
た場合には、プラスチックグリッドアレイパッケージの
表面側の、凹部に対応する部位を、放熱手段を取り付け
るための領域とし、半導体モジュールが配線基板に実装
された後に、放熱手段を取り付ける構造とすることで、
配線基板への半導体モジュールの半田付け性の低下を防
止することができる。
【００３３】さらに、凹部を、プラスチックグリッドア
レイパッケージに形成された貫通穴と、この貫通穴を覆
う金属板とで構成し、マイクロプロセッサ半導体素子を
金属板に取り付けることで、マイクロプロセッサ半導体
素子からの熱を、より効率的に放熱することができる。
【００３４】加えて、前記凹部をプラスチックグリッド
アレイパッケージの中央部に形成し、この凹部を取り囲
んで複数のキャッシュメモリを配置することで、キャッ
シュメモリを理想的な状態で使用し、演算速度を高速に
することができる。
【図面の簡単な説明】
【図１】本発明のマイクロプロセッサ用半導体モジュー
ルの第１実施例の断面図である。
【図２】図１に示した半導体モジュールの上面図であ
る。
【図３】図１に示した半導体モジュールの底面図であ
る。
【図４】本発明のマイクロプロセッサ用半導体モジュー
ルの第２実施例の断面図である。
【図５】図４に示した半導体モジュールの上面図であ
る。
【図６】図４に示した半導体モジュールの底面図であ
る。
【図７】ボールグリッドアレイを用いた従来の半導体モ
ジュールの斜視図である。
【符号の説明】
１、２１ マイクロプロセッサ半導体素子 ２ プラスチックピングリッドアレイ ２ａ 貫通穴 ３、２３ 銅板 ４ 金線 ５ マウントパッド ６ ピン ７、２７ キャッシュメモリ ８ ヒートシンク ２２ プラスチックボールグリッドアレイ ２３ａ ヒートシンク用スペース ２６ ボール

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 実装端子が設けられた面に凹部が形成さ
    れ、前記凹部に収納された状態でマイクロプロセッサ半
    導体素子が搭載されたプラスチックグリッドアレイパッ
    ケージと、 前記プラスチックグリッドアレイパッケージの、前記実
    装端子が設けられた面とは反対側の面に搭載された、ボ
    ールグリッドアレイパッケージである複数のキャッシュ
    メモリと、 前記複数のキャッシュメモリが搭載された面の、前記凹
    部に対応する部位に取り付けられた放熱手段とを有する
    ことを特徴とするマイクロプロセッサ用半導体モジュー
    ル。
  2. 【請求項２】 前記凹部は、前記プラスチックグリッド
    アレイパッケージに形成された貫通穴と、前記貫通穴を
    前記複数のキャッシュメモリが搭載された面側から覆う
    金属板とで形成され、前記放熱手段は前記金属板に取り
    付けられている請求項１に記載のマイクロプロセッサ用
    半導体モジュール。
  3. 【請求項３】 前記凹部は前記プラスチックグリッドア
    レイパッケージの中央部に形成され、前記複数のキャッ
    シュメモリはそれぞれ前記凹部を取り囲んで配置される
    請求項１または２に記載のマイクロプロセッサ用半導体
    モジュール。
  4. 【請求項４】 導電性ボールからなる実装端子が設けら
    れた面に凹部が形成され、前記凹部に収納された状態で
    マイクロプロセッサ半導体素子が搭載されたプラスチッ
    クグリッドアレイパッケージと、 前記プラスチックグリッドアレイパッケージの、前記実
    装端子が設けられた面とは反対側の面に搭載された、ボ
    ールグリッドアレイパッケージである複数のキャッシュ
    メモリとを有し、 前記複数のキャッシュメモリが搭載された面の、前記凹
    部に対応する部位が、前記実装端子を配線基板に接続後
    に放熱手段を取り付けるための領域となっていることを
    特徴とするマイクロプロセッサ用半導体モジュール。
  5. 【請求項５】 前記凹部は、前記プラスチックグリッド
    アレイパッケージに形成された貫通穴と、前記貫通穴を
    前記複数のキャッシュメモリが搭載された面側から覆う
    金属板とで形成され、前記放熱手段は前記金属板に取り
    付けられている請求項４に記載のマイクロプロセッサ用
    半導体モジュール。
  6. 【請求項６】 前記凹部は前記プラスチックグリッドア
    レイパッケージの中央部に形成され、前記複数のキャッ
    シュメモリはそれぞれ前記凹部を取り囲んで配置される
    請求項４または５に記載のマイクロプロセッサ用半導体
    モジュール。
JP7024858A 1995-02-14 1995-02-14 マイクロプロセッサ用半導体モジュール Expired - Lifetime JP2636777B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7024858A JP2636777B2 (ja) 1995-02-14 1995-02-14 マイクロプロセッサ用半導体モジュール
US08/967,201 US5761044A (en) 1995-02-14 1997-10-29 Semiconductor module for microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7024858A JP2636777B2 (ja) 1995-02-14 1995-02-14 マイクロプロセッサ用半導体モジュール

Publications (2)

Publication Number Publication Date
JPH08222690A JPH08222690A (ja) 1996-08-30
JP2636777B2 true JP2636777B2 (ja) 1997-07-30

Family

ID=12149922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7024858A Expired - Lifetime JP2636777B2 (ja) 1995-02-14 1995-02-14 マイクロプロセッサ用半導体モジュール

Country Status (2)

Country Link
US (1) US5761044A (ja)
JP (1) JP2636777B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0849800A1 (en) * 1996-12-20 1998-06-24 BULL HN INFORMATION SYSTEMS ITALIA S.p.A. Multichip module with differently packaged integrated circuits and method of manufacturing it
KR100214552B1 (ko) * 1997-01-25 1999-08-02 구본준 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법
US6570247B1 (en) * 1997-12-30 2003-05-27 Intel Corporation Integrated circuit device having an embedded heat slug
JP2000133765A (ja) * 1998-10-23 2000-05-12 Sony Corp 高周波集積回路装置
SE521646C2 (sv) * 1999-11-23 2003-11-18 Ericsson Telefon Ab L M Täckande element för modul
WO2002041396A2 (en) * 2000-11-20 2002-05-23 Intel Corporation High performance heat sink configurations for use in high density packaging applications
US6633484B1 (en) 2000-11-20 2003-10-14 Intel Corporation Heat-dissipating devices, systems, and methods with small footprint
US6479895B1 (en) * 2001-05-18 2002-11-12 Intel Corporation High performance air cooled heat sinks used in high density packaging applications
US6691769B2 (en) * 2001-08-07 2004-02-17 International Business Machines Corporation Heat sink for convection cooling in horizontal applications
US6705144B2 (en) 2001-09-10 2004-03-16 Intel Corporation Manufacturing process for a radial fin heat sink
US6671172B2 (en) * 2001-09-10 2003-12-30 Intel Corporation Electronic assemblies with high capacity curved fin heat sinks
US6657862B2 (en) 2001-09-10 2003-12-02 Intel Corporation Radial folded fin heat sinks and methods of making and using same
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6672881B2 (en) 2001-10-31 2004-01-06 Fci Americas Technology, Inc. Ball grid array socket
US6858932B2 (en) 2002-02-07 2005-02-22 Freescale Semiconductor, Inc. Packaged semiconductor device and method of formation
JP4363823B2 (ja) 2002-07-04 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の実装システム
US20040120117A1 (en) * 2002-12-20 2004-06-24 Cheng-Why Tan Electronic package with improved thermal performance
US6807061B1 (en) * 2003-04-28 2004-10-19 Hewlett-Packard Development Company, L.P. Stack up assembly
US6919635B2 (en) * 2003-11-04 2005-07-19 International Business Machines Corporation High density microvia substrate with high wireability
TWM266539U (en) * 2004-11-05 2005-06-01 Altus Technology Inc Integrate circuit chip encapsulation
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US9941245B2 (en) 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
JP4484923B2 (ja) * 2007-12-27 2010-06-16 株式会社日立製作所 プロセッサ
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
US9385055B2 (en) * 2010-08-20 2016-07-05 Ati Technologies Ulc Stacked semiconductor chips with thermal management
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8912670B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860165A (en) * 1988-04-27 1989-08-22 Prime Computer, Inc. Semiconductor chip carrier package
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
JPH04280695A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置及びそれを用いた半導体モジュール
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5367193A (en) * 1993-06-17 1994-11-22 Sun Microsystems, Inc. Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package

Also Published As

Publication number Publication date
JPH08222690A (ja) 1996-08-30
US5761044A (en) 1998-06-02

Similar Documents

Publication Publication Date Title
JP2636777B2 (ja) マイクロプロセッサ用半導体モジュール
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US5894410A (en) Perimeter matrix ball grid array circuit package with a populated center
US6143590A (en) Multi-chip semiconductor device and method of producing the same
US5510956A (en) Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer
JP2570605B2 (ja) 半導体装置
US20020175401A1 (en) Semiconductor package with stacked chips
CA2166925A1 (en) Thin packaging of multi-chip modules with enhanced thermal/power management
JPH0810744B2 (ja) 半導体装置
US6643136B2 (en) Multi-chip package with embedded cooling element
JP2861981B2 (ja) 半導体装置の冷却構造
US6034425A (en) Flat multiple-chip module micro ball grid array packaging
JP2611671B2 (ja) 半導体装置
JP2000332171A (ja) 発熱素子の放熱構造およびその放熱構造を有するモジュール
JP3378174B2 (ja) 高発熱素子の放熱構造
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JP2888183B2 (ja) 樹脂封止型半導体装置
JPH01186700A (ja) プリント配線板構造体
JP2612455B2 (ja) 半導体素子搭載用基板
JP3410041B2 (ja) ハイブリッドモジュール
JP2003007914A (ja) 半導体装置
US20230245948A1 (en) Semiconductor device and manufacturing method thereof
JPH06104309A (ja) 半導体装置
JP3206545B2 (ja) 積層可能な半導体装置およびモジュール
JP3714808B2 (ja) 半導体装置