JP2612455B2 - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板Info
- Publication number
- JP2612455B2 JP2612455B2 JP62246742A JP24674287A JP2612455B2 JP 2612455 B2 JP2612455 B2 JP 2612455B2 JP 62246742 A JP62246742 A JP 62246742A JP 24674287 A JP24674287 A JP 24674287A JP 2612455 B2 JP2612455 B2 JP 2612455B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- element mounting
- mounting portion
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、搭載される半導体素子などの電子部品から
発生する熱の放散性をより向上させた樹脂基材からなる
半導体素子搭載用基板に関する。
発生する熱の放散性をより向上させた樹脂基材からなる
半導体素子搭載用基板に関する。
（従来の技術） 従来、半導体素子などの電気部品を搭載する半導体素
子搭載用基板として、ガラスエポキシ樹脂基板またはガ
ラストリアジン樹脂基板などの樹脂により形成された基
材からなる半導体素子搭載用基板が用いられている。第
５図は有機系樹脂基材（24）からなる半導体素子搭載用
基板（20）の一例であり、その表面に少なくとも導体回
路（21）と半導体素子搭載部（22）が形成され、半導体
素子搭載部（22）に対応する基材（24）の裏面に金属層
（23）が平滑に形成されたものである。しかしながら、
従来の半導体素子搭載用基板（20）においては、樹脂基
材（24）の熱伝導率が小さいため、搭載した半導体素子
（28）からの発熱に対して十分な熱放散性が得られず、
低消費電力すなわち発熱が小さい半導体素子のみに応用
されるにとどまり、最近の大規模集積回路素子などの搭
載には熱放散の面で不十分である。
子搭載用基板として、ガラスエポキシ樹脂基板またはガ
ラストリアジン樹脂基板などの樹脂により形成された基
材からなる半導体素子搭載用基板が用いられている。第
５図は有機系樹脂基材（24）からなる半導体素子搭載用
基板（20）の一例であり、その表面に少なくとも導体回
路（21）と半導体素子搭載部（22）が形成され、半導体
素子搭載部（22）に対応する基材（24）の裏面に金属層
（23）が平滑に形成されたものである。しかしながら、
従来の半導体素子搭載用基板（20）においては、樹脂基
材（24）の熱伝導率が小さいため、搭載した半導体素子
（28）からの発熱に対して十分な熱放散性が得られず、
低消費電力すなわち発熱が小さい半導体素子のみに応用
されるにとどまり、最近の大規模集積回路素子などの搭
載には熱放散の面で不十分である。
また、第６図は半導体素子搭載用基板（20）の半導体
素子搭載部（22）が金属板（29）により形成された例で
ある。搭載した半導体素子（28）から発生する熱が熱伝
導に優れた金属板（29）を介して効率よく放散されるた
め、熱放散性に優れる構造ではあるが、この種の半導体
素子搭載用基板（20）は金属板（29）を接着するなどの
工程が増えるため、コスト高となる欠点を有する。
素子搭載部（22）が金属板（29）により形成された例で
ある。搭載した半導体素子（28）から発生する熱が熱伝
導に優れた金属板（29）を介して効率よく放散されるた
め、熱放散性に優れる構造ではあるが、この種の半導体
素子搭載用基板（20）は金属板（29）を接着するなどの
工程が増えるため、コスト高となる欠点を有する。
（発明が解決しようとする問題点） 本発明は以上のような実状に鑑みてなされたものであ
り、その解決しようとする問題点は、熱放散性の不十分
さである。そして、本発明の目的とするところは、上述
した従来技術の問題点を除去、改善し、熱放散性に優れ
た半導体素子搭載用基板を低コストにて提供することに
ある。
り、その解決しようとする問題点は、熱放散性の不十分
さである。そして、本発明の目的とするところは、上述
した従来技術の問題点を除去、改善し、熱放散性に優れ
た半導体素子搭載用基板を低コストにて提供することに
ある。
（問題点を解決するための手段） 以上の問題点を解決するために本発明が採った手段
は、 『樹脂により形成された基材の表面に半導体素子搭載部
を有する半導体素子搭載用基板であって、前記半導体素
子搭載部に形成された金属層と前記基材の裏面に形成さ
れた金属層とが前記半導体素子搭載部に設けられ搭載さ
れる半導体素子の真下に位置するスルーホールにより電
気的に接続されていると共に、当該スルーホールに半田
が充填されていることを特徴とする半導体素子搭載用基
板』 である。
は、 『樹脂により形成された基材の表面に半導体素子搭載部
を有する半導体素子搭載用基板であって、前記半導体素
子搭載部に形成された金属層と前記基材の裏面に形成さ
れた金属層とが前記半導体素子搭載部に設けられ搭載さ
れる半導体素子の真下に位置するスルーホールにより電
気的に接続されていると共に、当該スルーホールに半田
が充填されていることを特徴とする半導体素子搭載用基
板』 である。
以下、図面に従って本発明を詳細に説明する。
第１図は本発明に係る半導体素子搭載用基板（10）の
一例を示す斜視図であり、一般にチップキャリアと呼ば
れるものである。この半導体素子搭載用基板（10）は、
有機系樹脂基材（14）からなる基板の上面に、半導体素
子搭載部（12）と導体回路（11）が形成されているもの
で、この半導体素子搭載用基板（10）においては、その
半導体素子搭載部（12）に金属層（13a）を有し、また
半導体素子搭載部（12）にスルーホール（15）が形成さ
れて、金属層（13a）が第２図の断面図に示すように基
材（14）の裏面、すなわち半導体素子搭載部（12）の反
対面の金属層（13b）と導通されており、スルーホール
（15）には半田（17）が充填された構造となっている。
なお、半導体素子搭載部（12）に形成されるスルーホー
ル（15）は、搭載される半導体素子（18）の真下に位置
するもので、その数は特に限定されず、第１図及び第２
図に示すように１つだけ設けてもよく、また第３図及び
第４図に示すように複数設けてもよい。また、第３図に
示すように熱伝導ピンとなる導体ピン（17）をスルーホ
ール（15）に挿着することにより、この導体ピン（17）
を介してマザーボードへの熱放散を行なうこと、さらに
第４図に示すようにこの導体ピンの代わりに放熱用フィ
ン（19）をスルーホール（15）に挿着することにより、
外気への熱放散を上げることも可能である。
一例を示す斜視図であり、一般にチップキャリアと呼ば
れるものである。この半導体素子搭載用基板（10）は、
有機系樹脂基材（14）からなる基板の上面に、半導体素
子搭載部（12）と導体回路（11）が形成されているもの
で、この半導体素子搭載用基板（10）においては、その
半導体素子搭載部（12）に金属層（13a）を有し、また
半導体素子搭載部（12）にスルーホール（15）が形成さ
れて、金属層（13a）が第２図の断面図に示すように基
材（14）の裏面、すなわち半導体素子搭載部（12）の反
対面の金属層（13b）と導通されており、スルーホール
（15）には半田（17）が充填された構造となっている。
なお、半導体素子搭載部（12）に形成されるスルーホー
ル（15）は、搭載される半導体素子（18）の真下に位置
するもので、その数は特に限定されず、第１図及び第２
図に示すように１つだけ設けてもよく、また第３図及び
第４図に示すように複数設けてもよい。また、第３図に
示すように熱伝導ピンとなる導体ピン（17）をスルーホ
ール（15）に挿着することにより、この導体ピン（17）
を介してマザーボードへの熱放散を行なうこと、さらに
第４図に示すようにこの導体ピンの代わりに放熱用フィ
ン（19）をスルーホール（15）に挿着することにより、
外気への熱放散を上げることも可能である。
（発明の作用） 半導体素子搭載部（12）の表面に金属層（13a）を形
成し、また半導体素子搭載部（12）に搭載される半導体
素子（18）の真下に位置するスルーホール（15）を設
け、このスルーホール（15）に半田（16）を充填したこ
とにより、半導体素子（18）から発生する熱を熱伝導性
の良い金属で形成され半田（16）が充填されたスルーホ
ール（15）を介して半導体素子（18）から基材（14）の
裏面へ効率よく熱放散させることが可能となり、さらに
半導体素子搭載部（12）は完全に金属層（13a）で形成
されているので半導体素子（18）への基材（14）からの
湿気等の侵入は防止される。
成し、また半導体素子搭載部（12）に搭載される半導体
素子（18）の真下に位置するスルーホール（15）を設
け、このスルーホール（15）に半田（16）を充填したこ
とにより、半導体素子（18）から発生する熱を熱伝導性
の良い金属で形成され半田（16）が充填されたスルーホ
ール（15）を介して半導体素子（18）から基材（14）の
裏面へ効率よく熱放散させることが可能となり、さらに
半導体素子搭載部（12）は完全に金属層（13a）で形成
されているので半導体素子（18）への基材（14）からの
湿気等の侵入は防止される。
（実施例） 実施例１ 第２図に示すごとく、有機系樹脂基材（14）にて半導
体素子搭載部（12）と導体回路（11）をもつチップキャ
リア用基板を形成し、またこの基板の半導体素子搭載部
（12）に少なくとも１つ以上のスルーホール（15）を形
成し、基材（14）の裏面、すなわち半導体素子搭載部
（12）の反対面の金属層（13b）と導通をとり、スルー
ホール（15）を半田（16）にて充填した。半導体素子搭
載部（12）にスルーホール（15）が真下にくるように半
導体素子（18）を接着し、ボンディングワイヤーにより
半導体素子（18）と導体回路（11）とを結線した後、エ
ポキシ系樹脂により封止した。
体素子搭載部（12）と導体回路（11）をもつチップキャ
リア用基板を形成し、またこの基板の半導体素子搭載部
（12）に少なくとも１つ以上のスルーホール（15）を形
成し、基材（14）の裏面、すなわち半導体素子搭載部
（12）の反対面の金属層（13b）と導通をとり、スルー
ホール（15）を半田（16）にて充填した。半導体素子搭
載部（12）にスルーホール（15）が真下にくるように半
導体素子（18）を接着し、ボンディングワイヤーにより
半導体素子（18）と導体回路（11）とを結線した後、エ
ポキシ系樹脂により封止した。
この場合、半導体素子（18）から発生した熱は、スル
ーホール（15）を介して効率よく基板（14）の裏面へ伝
わるので熱放散性は向上した。
ーホール（15）を介して効率よく基板（14）の裏面へ伝
わるので熱放散性は向上した。
実施例２ 第４図に示すごとく、有機系樹脂基材（14）に半導体
素子搭載部（12）と導体回路（11）を形成し、外部出力
端子として導体ピン（17）を挿着したプラスチックピン
グリッドアレイ用基板を形成し、この基板の半導体素子
搭載部（12）に少なくとも１つ以上のスルーホール（1
5）を形成し、基材裏面、すなわち半導体素子搭載部（1
2）の反対面の金属層（13）と導通をとった。さらに、
スルーホール（15）に放熱フィン（19）を嵌入係止し、
このスルーホール（15）を半田（16）にて充填した。半
導体素子搭載部（12）に半導体素子（18）を接着し、ボ
ンディグワイヤーにより半導体素子（18）と導体回路
（11）を結線した後、エポキシ系樹脂により封止した。
素子搭載部（12）と導体回路（11）を形成し、外部出力
端子として導体ピン（17）を挿着したプラスチックピン
グリッドアレイ用基板を形成し、この基板の半導体素子
搭載部（12）に少なくとも１つ以上のスルーホール（1
5）を形成し、基材裏面、すなわち半導体素子搭載部（1
2）の反対面の金属層（13）と導通をとった。さらに、
スルーホール（15）に放熱フィン（19）を嵌入係止し、
このスルーホール（15）を半田（16）にて充填した。半
導体素子搭載部（12）に半導体素子（18）を接着し、ボ
ンディグワイヤーにより半導体素子（18）と導体回路
（11）を結線した後、エポキシ系樹脂により封止した。
この場合、半導体素子（18）から発生した熱は、スル
ーホール（15）を介して基板（14）の裏面へ伝わり、さ
らに表面積の大きい放熱フィン（19）を伝わって外気へ
と放熱されるので熱放散性は向上した。
ーホール（15）を介して基板（14）の裏面へ伝わり、さ
らに表面積の大きい放熱フィン（19）を伝わって外気へ
と放熱されるので熱放散性は向上した。
実施例３ 第３図に示すごとく、有機系樹脂基材（14）に半導体
素子搭載部（12）と導体回路（11）を形成し、外部出力
端子として導体ピン（17）を挿着したプラスチックピン
グリッドアレイ用基板を形成し、またこの基板の半導体
素子搭載部（12）に少なくとも１つ以上のスルーホール
（15）を形成し、基材（14）の裏面、すなわち半導体素
子搭載部（12）の反対面の金属層（13b）と導通をとっ
た。さらに、外部出力端子である導体ピン（17）を嵌入
係止し、外部出力端子としての導体ピン（17）を固定す
ると同時にスルーホール（15）を半田（16）にて充填し
た。半導体素子搭載部（12）に半導体素子（18）を接着
し、ボンディングワイヤーにより半導体素子（18）と導
体回路（11）を結線した後、エポキシ系樹脂により封止
した。
素子搭載部（12）と導体回路（11）を形成し、外部出力
端子として導体ピン（17）を挿着したプラスチックピン
グリッドアレイ用基板を形成し、またこの基板の半導体
素子搭載部（12）に少なくとも１つ以上のスルーホール
（15）を形成し、基材（14）の裏面、すなわち半導体素
子搭載部（12）の反対面の金属層（13b）と導通をとっ
た。さらに、外部出力端子である導体ピン（17）を嵌入
係止し、外部出力端子としての導体ピン（17）を固定す
ると同時にスルーホール（15）を半田（16）にて充填し
た。半導体素子搭載部（12）に半導体素子（18）を接着
し、ボンディングワイヤーにより半導体素子（18）と導
体回路（11）を結線した後、エポキシ系樹脂により封止
した。
この場合、半導体素子（18）から発生した熱は、スル
ーホール（15）を介して基板（14）の裏面へ伝わり、さ
らに表面積の大きい導体ピン（17）を伝わって外気また
はマザーボードのグランドラインへ効率よく放散される
ので熱放散性は向上した。
ーホール（15）を介して基板（14）の裏面へ伝わり、さ
らに表面積の大きい導体ピン（17）を伝わって外気また
はマザーボードのグランドラインへ効率よく放散される
ので熱放散性は向上した。
（発明の効果） 本発明によれば、導体回路が形成された基板に半導体
素子が搭載され、ボンディングワイヤー等によって結線
された半導体素子搭載用基板において、半導体素子から
発生する熱が真下に位置する半田を充填したスルーホー
ルを通して効果的に基材裏面、外気へと放散することが
出来る。
素子が搭載され、ボンディングワイヤー等によって結線
された半導体素子搭載用基板において、半導体素子から
発生する熱が真下に位置する半田を充填したスルーホー
ルを通して効果的に基材裏面、外気へと放散することが
出来る。
また、半導体素子搭載部は完全に金属層で形成される
ので、基材よりも湿気の侵入を防止出来る。
ので、基材よりも湿気の侵入を防止出来る。
さらに、この構造を持つ半導体搭載用基板は、従来技
術に対し僅かに半導体素子搭載部へのスルーホールを加
えることにより容易になされるで、素子搭載部を金属板
にて形成する手法に比べ低コストである。これにより半
導体装置として熱放散性に優れた半導体素子搭載用基板
が低コストにて提供できる。
術に対し僅かに半導体素子搭載部へのスルーホールを加
えることにより容易になされるで、素子搭載部を金属板
にて形成する手法に比べ低コストである。これにより半
導体装置として熱放散性に優れた半導体素子搭載用基板
が低コストにて提供できる。
第１図は本発明に係る半導体素子搭載用基板の一例を示
す斜視図、第２図は第１図の半導体素子搭載用基板を示
す断面図、第３図はスルーホールに導体ピンが挿着され
た半導体素子搭載用基板を示す断面図、第４図はスルー
ホールに放熱フィンが挿着された半導体素子搭載用基板
を示す断面図、第５図及び第６図は従来の半導体素子搭
載用基板を示す断面図である。 符号の説明 10……半導体素子搭載用基板、11……導体回路、12……
半導体素子搭載部、13a,13b……金属層、14……基材、1
5……スルーホール、16……半田、17……導体ピン、18
……半導体素子、19……放熱フィン、20……従来の半導
体素子搭載用基板、21……導体回路、22……半導体素子
搭載部、23……金属層、24……基材、29……金属板。
す斜視図、第２図は第１図の半導体素子搭載用基板を示
す断面図、第３図はスルーホールに導体ピンが挿着され
た半導体素子搭載用基板を示す断面図、第４図はスルー
ホールに放熱フィンが挿着された半導体素子搭載用基板
を示す断面図、第５図及び第６図は従来の半導体素子搭
載用基板を示す断面図である。 符号の説明 10……半導体素子搭載用基板、11……導体回路、12……
半導体素子搭載部、13a,13b……金属層、14……基材、1
5……スルーホール、16……半田、17……導体ピン、18
……半導体素子、19……放熱フィン、20……従来の半導
体素子搭載用基板、21……導体回路、22……半導体素子
搭載部、23……金属層、24……基材、29……金属板。
Claims (3)
- 【請求項１】樹脂により形成された基材の表面に半導体
素子搭載部を有する半導体素子搭載用基板であって、 前記半導体素子搭載部に形成された金属層と前記基材の
裏面に形成された金属層とが前記半導体素子搭載部に設
けられ搭載される半導体素子の真下に位置するスルーホ
ールにより電気的に接続されていると共に、当該スルー
ホールに半田が充填されていることを特徴とする半導体
素子搭載用基板。 - 【請求項２】前記半導体素子搭載部には凹部が形成され
ていることを特徴とする特許請求の範囲第１項記載の半
導体素子搭載用基板。 - 【請求項３】前記スルーホールには導体ピンが挿着され
ていることを特徴とする特許請求の範囲第１項または第
２項記載の半導体素子搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62246742A JP2612455B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体素子搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62246742A JP2612455B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体素子搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489547A JPS6489547A (en) | 1989-04-04 |
| JP2612455B2 true JP2612455B2 (ja) | 1997-05-21 |
Family
ID=17152975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62246742A Expired - Lifetime JP2612455B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体素子搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2612455B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0497554A (ja) * | 1990-08-14 | 1992-03-30 | Matsushita Electric Works Ltd | 高放熱型半導体パッケージ |
| EP0496491A1 (en) * | 1991-01-22 | 1992-07-29 | National Semiconductor Corporation | Leadless chip resistor capacitor carrier for hybrid circuits and a method of making the same |
| KR100206880B1 (ko) * | 1995-12-29 | 1999-07-01 | 구본준 | 히트싱크가 부착된 컬럼형 패키지 |
| JP2002368277A (ja) * | 2001-06-05 | 2002-12-20 | Rohm Co Ltd | チップ型半導体発光装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111489A (ja) * | 1983-11-21 | 1985-06-17 | イビデン株式会社 | 電子部品塔載用基板およびその製造方法 |
| JPS6287478U (ja) * | 1985-11-20 | 1987-06-04 |
-
1987
- 1987-09-30 JP JP62246742A patent/JP2612455B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489547A (en) | 1989-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6143590A (en) | Multi-chip semiconductor device and method of producing the same | |
| US5471366A (en) | Multi-chip module having an improved heat dissipation efficiency | |
| US5761044A (en) | Semiconductor module for microprocessor | |
| KR100632459B1 (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
| CA2075593A1 (en) | Semiconductor chip module and method for manufacturing the same | |
| KR101008772B1 (ko) | 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법 | |
| US5978224A (en) | Quad flat pack integrated circuit package | |
| JP2612455B2 (ja) | 半導体素子搭載用基板 | |
| GB2168533A (en) | Package for integrated circuits having improved heat sinking capabilities | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JP2845488B2 (ja) | 半導体集積回路装置 | |
| US6437430B2 (en) | Semiconductor apparatus and frame used for fabricating the same | |
| JP2795063B2 (ja) | 混成集積回路装置 | |
| JP3460930B2 (ja) | 電子回路パッケージ | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
| JPH07273462A (ja) | 電子部品搭載用基板 | |
| JP3034657B2 (ja) | 半導体装置用パッケージ | |
| JP2765632B2 (ja) | 半導体装置用パッケージ | |
| JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP3076812U (ja) | 配線板 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH06104309A (ja) | 半導体装置 | |
| JPH0574989A (ja) | マルチチツプモジユール実装構造体 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 | |
| JPS62224049A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |