JPS62224049A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS62224049A
JPS62224049A JP61065658A JP6565886A JPS62224049A JP S62224049 A JPS62224049 A JP S62224049A JP 61065658 A JP61065658 A JP 61065658A JP 6565886 A JP6565886 A JP 6565886A JP S62224049 A JPS62224049 A JP S62224049A
Authority
JP
Japan
Prior art keywords
package
pellet
heat sink
radiating body
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61065658A
Other languages
English (en)
Inventor
Akira Matsuura
彰 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61065658A priority Critical patent/JPS62224049A/ja
Publication of JPS62224049A publication Critical patent/JPS62224049A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子装置、特に、その放熱技術に関し、例え
ば、フラットパンクパッケージを備えている半導体装置
（以下、ＰＰＰＩＣという。）に利用して有効な技術に
関する。
〔従来の技術〕
高密度実装を実現するための半導体装置として、リード
が四方に配設されているパッケージを備えているＰＰＰ
ｒＣがある。
なお、ＰＰＰＩＣを述べである例としては、株式会社工
業調査会発行ｒｒｃ化実装技術」昭和５５年１月１０日
発行　Ｐ１３５〜Ｐ１５５、がある。
〔発明が解決しようとする問題点〕
しかし、このようなＰＰＰＩＣにおいては、集積度が高
まるのに伴って放熱性能が不足してしまうという問題点
があることが、本発明者によって明らかにされた。
本発明の目的は、放熱性能を高めることができる電子装
置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、ベレットを放熱体上にポンディングするとと
もに、この放熱体をパンケージの一端面に配設したもの
である。
〔作用〕
前記手段によれば、ペレットの発熱はパフケージの一端
面に配されている放熱体を通じて効果的に放出されるこ
とになる。
〔実施例〕
第１図は本発明の一実施例であるＦＰＰＩＣを示ず一部
切断正面図、第２図はその平面図、第３図はその製造途
中を示す平面図、第４図は第３図のＩＶ　−ＩＶ線に沿
う断面図である。
本実施例において、Ｆ　Ｐ　））　Ｉ　ＣＩはリードフ
レーム２’ｃＵａえており、リードフレーム２はパッケ
ージング以前には第３図に示されているように構成され
ている。すなわち、リードフレーム２は交差部に略正方
形の空所３が残るように略十字形状に配設されている複
数本のインナリード４と、各インナリード４にそれぞれ
一体的に連設されている複数本のアウタリード５と、隣
り合う合うり−ド５．５間に架設されているダム６と、
一対のアウタリード５群に連設されている一対の外枠７
と、前記空所３における一対の対角に位置するコーナ部
３ａ、３ａに臨むように配されて両外枠７にそれぞれ吊
持されている保持部材８とを備えており、保持部材８の
先端部には小孔９が開設されている。
リードフレーム２には放熱体ＩＯが前記空所３に対向す
るように配されて保持部材８に保持されている。すなわ
ち、放熱体１０は銅等のような熱伝導性の良好な導電材
を用いて、空所３よりも若干大きめの略正方形の平盤形
状に一体成形されており、前記保持部材８に対向する一
対のコーナ部にはかしめ凸部１１が小孔９に嵌入し得る
ようにそれぞれ開設されている。そして、かしめ凸部１
１は小孔９に嵌入された後、先端部にかしめ加工を施さ
れ、これにより放熱体１０は保持部材８を介してリード
フレーム２に一体化される。
放熱体１０の残りのコーナ部には取付孔１２がそれぞれ
開設されており、この取付孔１２はこのＰＰＰＩＣＩが
プリント基板（図示せず）等に実装される際にビス等を
挿通するのに使用し得るように構成されている。また、
放熱体ＩＯの下面には位置決め用の突起１３が取付孔１
２とは別のコーナ部に配されて突設されており、この突
起１３は実装時にこのＰＰＰ［Ｃ１の基板に対する位置
決めを有利にするために使用される。
放熱体ｌＯ上には集積回路を作り込まれたベレット１４
が適当な手段によりポンディングされており、ペレット
１４の電極パッド（図示せず）には各インナリード４と
の間にワイヤ１５がそれぞれポンディングされている。
ベレット１４の集積回路は電極パッド、ワイヤ１５、イ
ンナリード４およびアウタリード５を介して電気的に外
部に引き出されるようになっている。
そして、このＰＰＰＩＣＩは樹脂を用いてトランスファ
成形法等により略正方形の平盤形状に一体成形されたパ
ッケージ１６を備えており、このパッケージ１６により
前記リードフレーム２の一部、ベレット１４、ワイヤ１
５および放熱体１０の一部が非気密封止されている。す
なわち、放熱体１０はパンケージ１６の下部においてそ
の５面が露出されており、アウタリード５群はパッケー
ジ１６の４側面からそれぞれ突出されている。そして、
アウタリード５群はパンケージ１６の外部において下方
向に屈曲された後、水平外方向にさらに屈曲されている
。
また、パッケージ１６の一対のコーナ部には切欠部１７
ａ、１７ｂが放熱体１０における取付孔１２を露出させ
るように切設されており、両切架部１７ａ、１７ｂは第
２図に示されているように、互いに形態を相違されるこ
とにより、ＰＰＰＩＣｌの向きを検索し得るように構成
されている。
ちなみに、パッケージ１５の成形後、前記外枠７、保持
部材８および隣接するアウタリード５．５間は切り落と
される。このとき、放熱体１０はその上面、かしめ凸部
１１およびこれと一体になった保持部材８がパッケージ
１５の内部に埋め込まれているため、リードフレーム２
と強固に一体になっている。
次に作用を説明する。
稼働中、ペレット１３が発熱すると、ペレット１３は放
熱体１０に直接ボンディングされているため、熱は放熱
体１０に直接的に伝播され、その放熱体１０の全体を通
じて効果的に放熱されることになる。
前記実施例によれば次の効果が得られる。
ｆｉ＋　　ペレットを放熱体上にボンディングするとと
もに、この放熱体をパッケージの一端面に配設すること
により、ペレットの発熱を放熱体を通じて〃Ｊ果的に放
熱させることができるため、集ｆＡ密度および実装密度
の高度化を実現させることができる。
（２）放熱体のコーナ部に取付孔を開設することにより
、ビスを挿入させることができるため、ＰＰＰ［Ｃのプ
リント基板等に対する実装を簡単かつ確実化させること
ができる。
（３）パッケージのコーナ部に切欠部を設けて放熱体の
取付孔を露出させることにより、ビスの締付時における
パッケージの割れや欠けを未然に防止することができる
とともに、締付力を大きくすることにより、固定を強力
に行うことができる。
（４）放熱体をリードフレームに連結させることにより
、ワイヤボンディングやパフケージング等における作業
性の低下を抑制することができるとともに、放熱体とパ
ッケージとの一体化を強化することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸説しない範囲で種々変更可能
であることはいうまでもない。
例えば、パッケージのコーナ部に切欠部を設けて放熱体
の取付孔が露出されるように構成するに限らず、パンケ
ージのコーナ部に取付孔を放熱体の取付孔と整合するよ
うに開設してもよいし、また、取付孔は省略してもよい
。
放熱体が一対の対角位置においてリードフレームに連結
されるように構成するに限らず、３箇所以上において連
結されるように構成してもよい。
アウタリードをパッケージの外部において放熱。
体の方向に屈曲させるに限らず、アウタリードを放熱体
と反対方向に屈曲させてもよく、この場合、放熱体の露
出面に放電フィンを付設することもできる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である樹脂封止型のＦＰｒ
’ＩＣに適用した場合について説明したが、それに限定
されるものではなく、気密封止型のＰＰＰＩＣ等にも適
用することができる。
本発明は少なくとも高い放熱性能が要求される電子装置
全般に適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
ペレットを放熱体上にボンディングするとともに、この
放熱体をパッケージの一端面に配設することにより、ペ
レットの発熱を放熱体を通して”ＡＪ果的に放熱させる
ことができる。
【図面の簡単な説明】
第１図は本発明の一実施例であるＰＰＰＩＣを示す一部
切断正面図、 第２図はその平面図、 第３図はその製造途中を示す平面図、 第４図は第３図のｒＶ−ＩＶ線に沿う断面図である。 １・・・ＰＰＰＩＣ（電子装置）、２・・・リードフレ
ーム、３・・・空所、４・・・インナリード、５・・・
アウタリード、６・・・ダム、７・・・外枠、８・・・
保持部材、９・・・小孔、１０・・・放熱体、１１・・
・かしめ凸部、１２・・・取付孔、１３・・・位置決め
突起、１４・・・ベレット、１５・・・ワイヤ、１６・
・・パッケージ、１７ａ、１７ｂ・・・切欠部。 第　　１　　図 第　　２　　図

Claims (1)

  1. 【特許請求の範囲】 １、リードが四方に配設されているパッケージを備えて
    いる電子装置であって、前記パッケージの一端面に放熱
    体が設けられており、この放熱体に前記パッケージに封
    止されているペレットがボンディングされていることを
    特徴とする電子装置。 ２、放熱体が、コーナ部に取付孔を開設されていること
    を特徴とする特許請求の範囲第１項記載の電子装置。 ３、取付孔を開設されている放熱体のコーナ部が、露出
    されていることを特徴とする特許請求の範囲第１項記載
    の電子装置。 ４、放熱体が、リードフレームに連結されて支持される
    ことを特徴とする特許請求の範囲第１項記載の電子装置
    。 ５、放熱体が、そのコーナ部においてリードフレームに
    連結されて支持されることを特徴とする特許請求の範囲
    第１項記載の電子装置。 ６、リードが、パッケージの外部において放熱体と反対
    側の端面方向に屈曲されていることを特徴とする特許請
    求の範囲第１項記載の電子装置。
JP61065658A 1986-03-26 1986-03-26 電子装置 Pending JPS62224049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61065658A JPS62224049A (ja) 1986-03-26 1986-03-26 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61065658A JPS62224049A (ja) 1986-03-26 1986-03-26 電子装置

Publications (1)

Publication Number Publication Date
JPS62224049A true JPS62224049A (ja) 1987-10-02

Family

ID=13293315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61065658A Pending JPS62224049A (ja) 1986-03-26 1986-03-26 電子装置

Country Status (1)

Country Link
JP (1) JPS62224049A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237055A (ja) * 1989-03-09 1990-09-19 Matsushita Electron Corp 樹脂封止型半導体装置
WO1997047037A1 (de) * 1996-05-30 1997-12-11 Siemens Aktiengesellschaft Halbleiteranordnung mit kunststoffgehäuse und wärmeverteiler
JP2006073670A (ja) * 2004-08-31 2006-03-16 Denso Corp 集積回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237055A (ja) * 1989-03-09 1990-09-19 Matsushita Electron Corp 樹脂封止型半導体装置
WO1997047037A1 (de) * 1996-05-30 1997-12-11 Siemens Aktiengesellschaft Halbleiteranordnung mit kunststoffgehäuse und wärmeverteiler
JP2006073670A (ja) * 2004-08-31 2006-03-16 Denso Corp 集積回路装置
JP4534675B2 (ja) * 2004-08-31 2010-09-01 株式会社デンソー 集積回路装置

Similar Documents

Publication Publication Date Title
JPH07312405A (ja) 半導体装置
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
JPH08139223A (ja) 半導体装置
JP3922809B2 (ja) 半導体装置
GB2168533A (en) Package for integrated circuits having improved heat sinking capabilities
JPS62224049A (ja) 電子装置
JPH0773122B2 (ja) 封止型半導体装置
JP3003617B2 (ja) 樹脂封止型半導体パッケージ
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JP2612455B2 (ja) 半導体素子搭載用基板
KR200325122Y1 (ko) 반도체패키지의히트싱크
JPS6318860B2 (ja)
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
JPH0521665A (ja) ヒートシンク付半導体パツケージ
JPH09139444A (ja) 樹脂封止型半導体装置
JPH0451549A (ja) 高放熱型半導体装置
JP2005159238A (ja) 半導体装置
JP2919313B2 (ja) プリント配線基板及びその実装方法
JP2765242B2 (ja) 集積回路装置
KR100251889B1 (ko) 반도체 패키지
JPH08181268A (ja) 半導体装置
JPH0529485A (ja) 集積回路パツケージ
KR19980078723A (ko) 히트싱크를 갖는 고전력 패키지
KR100384080B1 (ko) 반도체 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지