JPH0521665A - ヒートシンク付半導体パツケージ - Google Patents

ヒートシンク付半導体パツケージ

Info

Publication number
JPH0521665A
JPH0521665A JP3197232A JP19723291A JPH0521665A JP H0521665 A JPH0521665 A JP H0521665A JP 3197232 A JP3197232 A JP 3197232A JP 19723291 A JP19723291 A JP 19723291A JP H0521665 A JPH0521665 A JP H0521665A
Authority
JP
Japan
Prior art keywords
heat sink
plate fins
chip
fins
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3197232A
Other languages
English (en)
Inventor
Sakae Hojo
栄 北城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3197232A priority Critical patent/JPH0521665A/ja
Publication of JPH0521665A publication Critical patent/JPH0521665A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】 【目的】 空冷時のパッケージの冷却効率を高くする。 【構成】 ヒートシンクの構造について、平板状のプレ
ートフィン8.8…を縦に複数並べ、両端のプレートフ
ィン9,9の長さを内部のプレートフィン8,8…より
長く形成してその端縁を内部プレートフィン8,8…の
端縁位置より外側に張り出させた。内部プレートフィン
8,8…の列は、両端のプレートフィン9,9の張り出
し部分に覆われるために強制空冷の空気がヒートシンク
の両端に洩れることが少なくなり、大部分の空気はプレ
ートフィン8,8…の隙間を通過するため、ヒートシン
クの冷却性能が上がり、パッケージの冷却効率が高ま
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はICチップやLSIチッ
プなどのチップを搭載するヒートシンク付半導体パッケ
ージに関するものである。
【0002】
【従来の技術】高度な半導体素子技術は、理論素子から
理解されるように、ゲート当りのスピード、電力積が逐
次減少していると共に、微細加工技術の発達により、ゲ
ート当りの占有面積も次第に減少している。このため、
半導体チップは高速化ならびに高集積化される傾向にあ
る。
【0003】一方、この半導体チップを保護し、信頼性
を向上させるパッケージは半導体チップのボンディング
技術などを考慮して実装の領域へと発展してきている。
これに伴い、近年のコンピュータ装置などにおいては、
装置の処理性能や信頼性の向上などのためにLSI化さ
れた半導体素子や高密度で且つ小型化されたLSIチッ
プ搭載用の各種半導体パッケージが次第に取り入れられ
るようになってきた。
【0004】ところで、このように素子の高集積化の度
合が大きくなると、半導体チップの消費電力も増大する
ことになる。そのため、消費電力の大きなLSIチップ
は、プラスチックに比べ熱伝導率の大きいセラミックな
どのパッケージに搭載し、さらにボードのみによる放熱
では当然LSIチップの冷却に対して限界がある。
【0005】そこで、前述の高速でかつ高集積化された
LSIチップを搭載する従来の半導体パッケージにおい
ては、LSIチップからの放熱に対し冷却の観点から、
放熱効率の高いアルミニウムや銅の材料からなるヒート
シンクを、半導体パッケージの上面に、熱伝導性の優れ
た半田や接着剤により一体的に固着させ放熱させるよう
にしている。
【0006】図3は、従来のヒートシンク付半導体パッ
ケージの一例の斜視図である。図において、1はケー
ス、5はピン、7はヒートシンクである。
【0007】図4は、従来のヒートシンク付半導体パッ
ケージの一例の断面図である。図において、1はケース
で、その上には熱伝導性の良い材料でチップ搭載板2が
接着されている。さらに、チップ搭載板2の下面にはチ
ップ固着剤を用いてチップ3が搭載されている。チップ
3は、ケース1上の配線と、配線部材4によって結線さ
れている。
【0008】ケース1の下側には複数個のピン5が付け
られている。ケース1の下面にはチップ3を覆うように
キャップ6が接着されており、中の気密を保っている。
チップ搭載板2の上面には、ヒートシンク7がヒートシ
ンク固着剤によって接着されている。ヒートシンク7
は、長方形のプレートフィンが縦に複数個並んだ構造を
とる。現在、このような構造のヒートシンク付半導体パ
ッケージが製作されている。
【0009】
【発明が解決しようとする課題】しかしながら、上述の
ような構造のヒートシンク付半導体パッケージでは、ヒ
ートシンクの放熱効率があまりよくなく、十分な冷却効
果が得られないという欠点を有していた。これにより、
チップそのものの温度上昇によりデバイスの動作速度が
低下するなどの問題が生ずる。
【0010】本発明の目的は、発熱量の大きな高集積化
LSIチップを搭載しても放熱効果が十分であるような
信頼性の高いヒートシンク付半導体パッケージを提供す
ることにある。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるヒートシンク付半導体パッケージにお
いては、ケースと、ヒートシンクとを有するヒートシン
ク付半導体パッケージであって、ケースは、チップを収
納するものであり、チップ収納空間となる穴は、チップ
搭載板とキャップとで施蓋され、チップは、チップ搭載
板の下面に接着固定されたものであり、ヒートシンク
は、複数の平板状プレートフィンを一体に有し、チップ
搭載板上に固定されたものであり、複数のプレートフィ
ンは、互いに間隔を置いて縦に複数個並べられたもので
あり、両端のプレートフィンと内部に配列されたプレー
トフィンとは長さが異なり、両端のプレートフィンは、
内部のプレートフィンより長さが長く、その端縁を内部
のプレートフィンの端縁位置より外側に張り出させたも
のである。
【0012】
【作用】本発明のヒートシンク付半導体パッケージで
は、ヒートシンクの構造が、平板状のプレートフィンを
縦に複数個並べて、且つ両端のプレートフィンの長さが
内部のプレートフィンの長さよりも長いため、ヒートシ
ンクの両端へ空気が逃げにくく、これによりフィン間を
通過する空気の量が多くなり、放熱効率は大きくなる。
この構造により、上述のように高放熱性で高信頼性のヒ
ートシンク付半導体パッケージが実現可能となる。
【0013】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【0014】図1は、本発明のヒートシンク付半導体パ
ッケージの一例の斜視図である。
【0015】図において、1はケース、5はピン、7は
ヒートシンクである。
【0016】図2は、本発明のヒートシンク付半導体パ
ッケージの一例の断面図である。
【0017】図において、1は平板状で中央に穴が空い
ているアルミナのケースで、その上には、ケース1の中
央の穴にフィットするチップ搭載板2が接着されてい
る。更に、その下にはチップ固着剤を用いてチップ3が
搭載されている。5は前記チップ3をボードに接続する
ための複数個のピンで、このピン5は前記ケース1の下
面周縁部に立設されている。
【0018】ケース1の中央の穴の周辺部にはピン5と
チップ3とを接続する接続パッドが設けられており、こ
の接続パッドと前記ピン5とはケース1の表面あるいは
内層を通じて電気的に接続されている。
【0019】チップ3の端子部は、ワイヤなどの配線部
材4で、ピン5に接続された接続パッドに接続されてい
る。ケース1の下面は、チップ3を覆うように低融点ガ
ラス等の接着剤によりキャップ6が接着されており、中
の気密を保っている。
【0020】チップ搭載板2の上面には、アルミニウム
のヒートシンク7がヒートシンク固着剤によって接着さ
れている。ヒートシンク7は、平板状のプレートフィン
8,8…が一定の間隔を置いて縦に複数個並んでおり、
且つ両端のプレートフィン9,9の長さを内部のプレー
トフィン8,8…の長さよりも長く形成し、両端のプレ
ートフィン9,9の端縁を内部のプレートフィン8,8
…の端縁位置より外側に張り出させたものである。
【0021】したがって、内部プレートフィン8,8…
列の両側は、該フィン8の端縁より外側に張り出した両
端プレートフィン9,9で覆われる。
【0022】図1に示す平板状のプレートフィン8,8
…が縦に複数個並んでおり、両端のプレートフィン9,
9の長さが長い構造を有する本発明のヒートシンクを搭
載したパッケージと、図3に示す同じ大きさ・形状の長
方形のプレートフィンが縦に複数個並んだ構造を有する
従来のヒートシンクを搭載したパッケージとの熱抵抗を
実験で比較した。
【0023】本発明のパッケージでは、風速5m/sの
とき熱抵抗は2.0K/Wであって。これに対して従来
のパッケージでは、風速5m/sのとき熱抵抗は2.4
K/Wであった。以上より、同じ大きさ・形状の平板状
プレートフィンが縦に複数個並んでいる構造のヒートシ
ンクが搭載されているパッケージよりも、両端の平板状
プレートフィン9,9の長さが他より長い構造のヒート
シンクを搭載したパッケージの方か、熱抵抗が小さくな
ることがわかった。
【0024】なお、上記実施例においては、ヒートシン
ク材料としてはアルミニウムの場合の例を説明してきた
が、これに限らず熱伝導率の良い材料であれば、本発明
の効果を十分に満足できることは明らかである。
【0025】
【発明の効果】以上説明したように本発明によれば、通
電した時の発熱によるチップ及びセラミックパッケージ
の温度上昇を抑えることが可能となるため、高速動作で
高信頼性の半導体パッケージを提供することが可能とい
う効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すヒートシンク付半導体
パッケージの斜視図である。
【図2】本発明の一実施例を示すヒートシンク付半導体
パッケージの断面図である。
【図3】従来のヒートシンク付半導体パッケージの一例
を示す斜視図である、
【図4】従来のヒートシンク付半導体パッケージの一例
を示す断面図である。
【符号の説明】
1 ケース 2 チップ搭載板 3 チップ 4 配線部材 5 ピン 6 キャップ 7 ヒートシンク 8 プレートフィン 9 両端のプレートフィン

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 ケースと、ヒートシンクとを有するヒー
    トシンク付半導体パッケージであって、 ケースは、チップを収納するものであり、チップ収納空
    間となる穴は、チップ搭載板とキャップとで施蓋され、 チップは、チップ搭載板の下面に接着固定されたもので
    あり、 ヒートシンクは、複数の平板状プレートフィンを一体に
    有し、チップ搭載板上に固定されたものであり、 複数のプレートフィンは、互いに間隔を置いて縦に複数
    個並べられたものであり、両端のプレートフィンと内部
    に配列されたプレートフィンとは長さが異なり、 両端のプレートフィンは、内部のプレートフィンより長
    さが長く、その端縁を内部のプレートフィンの端縁位置
    より外側に張り出させたものであることを特徴とするヒ
    ートシンク付半導体パッケージ。
JP3197232A 1991-07-11 1991-07-11 ヒートシンク付半導体パツケージ Pending JPH0521665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3197232A JPH0521665A (ja) 1991-07-11 1991-07-11 ヒートシンク付半導体パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3197232A JPH0521665A (ja) 1991-07-11 1991-07-11 ヒートシンク付半導体パツケージ

Publications (1)

Publication Number Publication Date
JPH0521665A true JPH0521665A (ja) 1993-01-29

Family

ID=16371045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3197232A Pending JPH0521665A (ja) 1991-07-11 1991-07-11 ヒートシンク付半導体パツケージ

Country Status (1)

Country Link
JP (1) JPH0521665A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038582A (en) * 1996-10-16 2000-03-14 Hitachi, Ltd. Data processor and data processing system
EP1036491A1 (en) * 1997-11-14 2000-09-20 The Panda Project Cooling system for semiconductor die carrier
KR100618881B1 (ko) * 2005-01-05 2006-09-01 삼성전자주식회사 열방출 효율을 증대시킨 반도체 패키지 및 그 제조방법
CN110416948A (zh) * 2019-08-23 2019-11-05 上海精成电器成套有限公司 一种具有散热功能的母线槽接头连接组件的结构
WO2023017649A1 (ja) * 2021-08-11 2023-02-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置のパッケージ及び放熱型のリードフレーム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038582A (en) * 1996-10-16 2000-03-14 Hitachi, Ltd. Data processor and data processing system
US6243732B1 (en) 1996-10-16 2001-06-05 Hitachi, Ltd. Data processor and data processing system
US6327605B2 (en) 1996-10-16 2001-12-04 Hitachi, Ltd. Data processor and data processing system
EP1036491A1 (en) * 1997-11-14 2000-09-20 The Panda Project Cooling system for semiconductor die carrier
EP1036491A4 (en) * 1997-11-14 2001-05-16 Panda Project COOLING SYSTEM FOR SEMICONDUCTOR CHIP SUPPORT
KR100618881B1 (ko) * 2005-01-05 2006-09-01 삼성전자주식회사 열방출 효율을 증대시킨 반도체 패키지 및 그 제조방법
CN110416948A (zh) * 2019-08-23 2019-11-05 上海精成电器成套有限公司 一种具有散热功能的母线槽接头连接组件的结构
WO2023017649A1 (ja) * 2021-08-11 2023-02-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置のパッケージ及び放熱型のリードフレーム

Similar Documents

Publication Publication Date Title
US6369455B1 (en) Externally-embedded heat-dissipating device for ball grid array integrated circuit package
US6114761A (en) Thermally-enhanced flip chip IC package with extruded heatspreader
JP2901835B2 (ja) 半導体装置
JP2882116B2 (ja) ヒートシンク付パッケージ
JPH02276264A (ja) ヒートシンク付セラミックパッケージ
EP0694968A2 (en) Multi-chip module semiconductor device
JPH0521665A (ja) ヒートシンク付半導体パツケージ
JP2961976B2 (ja) ヒートシンク付半導体パッケージ
JPH04234153A (ja) ヒートシンク付半導体パッケージ
JP2855833B2 (ja) ヒートシンク付パッケージ
JP2718203B2 (ja) ヒートシンク付セラミックパッケージ
JP3157541B2 (ja) ヒートシンク付半導体パッケージ
JPH04269855A (ja) ヒートシンク付半導体パッケージ
JP2001358259A (ja) 半導体パッケージ
JPH0621283A (ja) ヒートシンク付半導体パッケージ
JP2727957B2 (ja) 半導体装置用ヒートシンク
JPH04267547A (ja) ヒートシンク付半導体パッケージ
JPH07183432A (ja) ヒートシンク付半導体パッケージ
JP2765242B2 (ja) 集積回路装置
JPH06104355A (ja) 冷却液封入型半導体装置
JPH0714954A (ja) ヒートシンク付半導体パッケージ
JPH06104309A (ja) 半導体装置
JP3110862B2 (ja) 半導体装置
JP2616681B2 (ja) 半導体装置用ヒートシンク
JPH05136302A (ja) ヒートシンク付半導体パツケージ