JPH05136302A - ヒートシンク付半導体パツケージ - Google Patents

ヒートシンク付半導体パツケージ

Info

Publication number
JPH05136302A
JPH05136302A JP3293376A JP29337691A JPH05136302A JP H05136302 A JPH05136302 A JP H05136302A JP 3293376 A JP3293376 A JP 3293376A JP 29337691 A JP29337691 A JP 29337691A JP H05136302 A JPH05136302 A JP H05136302A
Authority
JP
Japan
Prior art keywords
heat sink
chip
plate
semiconductor package
plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3293376A
Other languages
English (en)
Inventor
Sakae Hojo
栄 北城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3293376A priority Critical patent/JPH05136302A/ja
Publication of JPH05136302A publication Critical patent/JPH05136302A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 本発明は、空冷時のパッケージの冷却効率を
高くするようなヒートシンク付半導体パッケージに関す
るものである。 【構成】 ヒートシンク付半導体パッケージのヒートシ
ンクの構造について、中央の支柱8に平板状プレート7
aを水平に張り出して上下多段に設け、各プレート7
a,7a…の両側面に横板9を設けた。 【効果】 横方向からの強制対流による冷却の場合、ヒ
ートシンク7の両側面に設けた横板9は、ヒートシンク
7の中央の支柱8に衝突した空気の横側への洩れを阻止
する。そのため、支柱8の後方においても流速が低下し
ないため、プレート7a,7a…表面の熱伝達係数を大
きく保つことができ、結果的にヒートシンクの放熱性能
を上げることが可能となり、パッケージの冷却効率を高
めることが可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ICチップやLSIチ
ップなどのチップを搭載するヒートシンク付半導体パッ
ケージに関する。
【0002】
【従来の技術】高度な半導体素子技術は、論理素子から
理解されるように、ゲート当りのスピード,電力積が逐
次減少していると共に、微細加工技術の発達により、ゲ
ート当りの占有面積も次第に減少している。このため、
半導体チップは高速化ならびに高集積化される傾向にあ
る。
【0003】一方、この半導体チップを保護し、信頼性
を向上させるパッケージは、半導体チップのボンディン
グ技術などを考慮して実装の領域へと発展してきてい
る。これに伴い、近年のコンピュータ装置などにおいて
は、装置の処理性能や信頼性の向上などのためにLSI
化された半導体素子や高密度で、且つ小型化されたLS
Iチップ搭載用の各種半導体パッケージが次第に取り入
れられるようになってきた。
【0004】ところで、このように素子の高集積化の度
合が大きくなると、半導体チップの消費電力も増大する
ことになる。そのため、消費電力の大きなLSIチップ
は、プラスチックに比べ熱伝導率の大きいセラミックな
どのパッケージに搭載し、さらにボードのみによる放熱
では、当然LSIチップの冷却に対して限界がある。
【0005】そこで、前述の高速で、且つ高集積化され
たLSIチップを搭載する従来の半導体パッケージにお
いては、LSIチップからの放熱に対する冷却の観点か
ら、放熱効率の高いアルミニウムや銅の材料からなるヒ
ートシンクを、半導体パッケージの上面に、熱伝導性の
優れた半田や接着剤により一体的に固着させ放熱させる
ようにしている。
【0006】図3は、従来のヒートシンク付半導体パッ
ケージの一例の斜視図である。図において、1はケー
ス、7はヒートシンク、8は支柱である。図4に示す断
面図において、ケース1上には、熱伝導性の良い材料で
チップ搭載板2が接着されている。さらに、チップ搭載
板2の下面には、チップ固着剤を用いてチップ3が搭載
されている。チップ3は、ケース1上の配線と、配線部
材4によって結線されている。ケース1の下側には、複
数個のピン5が付けられている。ケース1の下面には、
チップ3を覆うようにキャップ6が接着されており、内
部の気密を保っている。
【0007】チップ搭載板2の上面には、ヒートシンク
7がヒートシンク固着剤によって接着されている。ヒー
トシンク7は、中央の支柱8とプレート7aとからな
り、支柱8に長方形のプレート7a,7a,…を張り出
して上下多段に形成したものである。現在、このような
構造のヒートシンク付半導体パッケージが製作されてい
る。
【0008】
【発明が解決しようとする課題】しかしながら、上述の
ような構造のヒートシンク付半導体パッケージでは、ヒ
ートシンクの放熱効率があまりよくなく、十分な冷却効
果が得られないという欠点がある。これにより、チップ
そのものの温度上昇によりデバイスの動作速度が低下す
るなどの問題が生ずる。
【0009】本発明の目的は、発熱量の大きな高集積化
LSIチップを搭載しても、放熱効果が十分であるよう
な信頼性の高いヒートシンク付半導体パッケージを提供
することにある。
【0010】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るヒートシンク付半導体パッケージにお
いては、ケースと、ヒートシンクとを有するヒートシン
ク付半導体パッケージであって、ケースは、チップを収
納するものであり、チップ収納空間となる穴は、チップ
搭載板とキャップとで施蓋され、チップは、チップ搭載
板の下面に接着固定されたものであり、ヒートシンク
は、チップ搭載板上に固定されたものであり、支柱と、
プレートと、横板とを有し、支柱は、チップ搭載板の中
央に設立されたものであり、プレートは、支柱より水平
に張り出して上下多段に設けられたものであり、横板
は、各段のプレート両縁にまたがって付設され、ヒート
シンクの両側を覆うものである。
【0011】
【作用】超LSIのように素子の高集積化の度合が大き
くなると、半導体チップの消費電力が増大し、そのた
め、消費電力の大きなLSIチップは、LSIチップか
らの放熱に対する冷却の観点から、放熱効率の高いアル
ミニウムや銅の材料からなるヒートシンクを、LSIチ
ップの固着面と対向する反対側の表面に、熱伝導性の優
れた半田や接着剤により一体的に固着させ放熱させるよ
うにしている。
【0012】本発明のヒートシンク付半導体パッケージ
では、ヒートシンクの構造が、中央に設けられた支柱に
複数個のプレートが水平に張り出して上下多段に設けら
れ、さらにプレートの両側面は横板で覆われるため、強
制空冷の風が中央の支柱に衝突して両側に空気が流れて
しまうのを防止しており、支柱後方のプレート表面でも
熱伝達係数が大きく、放熱効率は大きくなる。この構造
により、上述のように高放熱性で高信頼性のヒートシン
ク付半導体パッケージが実現可能となる。
【0013】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は、本発明に係るヒートシンク付半導
体パッケージの一例を示す斜視図である。図において、
1はケース、7はヒートシンク、7aはプレート、8は
支柱、9は横板である。
【0014】図2は本発明のヒートシンク付半導体パッ
ケージの断面図である。図において、平板状で中央に穴
1aが空いているアルミナのケース1の上には、該ケー
ス1の中央の穴1aにフィットするチップ搭載板2が接
着されている。さらに、チップ搭載板2の下面にはチッ
プ固着剤を用いてチップ3が搭載されている。複数個の
ピン5は、前記ケース1の下面周縁部に立設されてい
る。
【0015】ケース1の中央の穴1aの周辺部には、ピ
ン5とチップ3とを接続する接続パッドが設けられてお
り、この接続パッドと前記ピン5とは、ケース1の表面
あるいは内層を通じて電気的に接続されている。チップ
3の端子部は、ワイヤなどの配線部材4で、ピン5に接
続された接続パッドに接続されている。ケース1の下面
は、チップ3を覆うように低融点ガラス等の接着剤によ
りキャップ6が接着されており、内部の気密を保ってい
る。
【0016】チップ搭載板2の上面には、アルミニウム
のヒートシンク7がヒートシンク固着剤によって接着さ
れている。プレート7aは、長方形の板であり、中央に
立設された支柱8のまわりに水平に張り出して上下多段
に形成されたものである。上下のプレート7a,7a間
には隙間が形成されている。
【0017】横板9は、各段のプレート7a,7a…間
にまたがって、ヒートシンク7の両側に取付けられ、強
制空冷の風がヒートシンク7の正面からプレート7a,
7a…間に流入したときに、ヒートシンク7の両側を覆
う横板9は、側方への流出を阻止する。
【0018】本発明による構造のヒートシンクを搭載し
たパッケージと、従来の、プレートの側面に横板がない
構造のヒートシンクを搭載したパッケージの熱抵抗を実
験で比較した。本発明のパッケージでは、風速5m/s
のとき熱抵抗は2.0K/Wであった。これに対して従
来のパッケージでは、風速5m/sのとき熱抵抗は2.
3K/Wであった。
【0019】以上より、ヒートシンクの両側面に横板が
ない構造のヒートシンクが搭載されているパッケージよ
りも、ヒートシンクの両側面に横板が設けられている構
造のヒートシンクを搭載したパッケージの方が、熱抵抗
が小さくなることがわかった。
【0020】なお、上記実施例においては、ヒートシン
ク材料としてはアルミニウムの場合の例を説明してきた
が、これに限らず熱伝導率の良い材料であれば本発明の
効果を十分に満足できることは明らかである。
【0021】
【発明の効果】以上説明したように、本発明によれば、
通電した時の発熱によるチップ及びセラミックパッケー
ジの温度上昇を抑えることが可能となるため、高速動作
で高信頼性の半導体パッケージを提供することが可能で
あるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例を示すヒートシンク付半導体
パッケージの斜視図である。
【図2】本発明の一実施例を示すヒートシンク付半導体
パッケージの断面図である。
【図3】従来のヒートシンク付半導体パッケージの一例
の斜視図である。
【図4】従来のヒートシンク付半導体パッケージの一例
の断面図である。
【符号の説明】
1 ケース 1a 穴 2 チップ搭載板 3 チップ 4 配線部材 5 ピン 6 キャップ 7 ヒートシンク 7a プレート 8 支柱 9 横板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ケースと、ヒートシンクとを有するヒー
    トシンク付半導体パッケージであって、 ケースは、チップを収納するものであり、チップ収納空
    間となる穴は、チップ搭載板とキャップとで施蓋され、 チップは、チップ搭載板の下面に接着固定されたもので
    あり、 ヒートシンクは、チップ搭載板上に固定されたものであ
    り、支柱と、プレートと、横板とを有し、 支柱は、チップ搭載板の中央に設立されたものであり、 プレートは、支柱より水平に張り出して上下多段に設け
    られたものであり、 横板は、各段のプレート両縁にまたがって付設され、ヒ
    ートシンクの両側を覆うものであることを特徴とするヒ
    ートシンク付半導体パッケージ。
JP3293376A 1991-11-08 1991-11-08 ヒートシンク付半導体パツケージ Pending JPH05136302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3293376A JPH05136302A (ja) 1991-11-08 1991-11-08 ヒートシンク付半導体パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3293376A JPH05136302A (ja) 1991-11-08 1991-11-08 ヒートシンク付半導体パツケージ

Publications (1)

Publication Number Publication Date
JPH05136302A true JPH05136302A (ja) 1993-06-01

Family

ID=17793977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3293376A Pending JPH05136302A (ja) 1991-11-08 1991-11-08 ヒートシンク付半導体パツケージ

Country Status (1)

Country Link
JP (1) JPH05136302A (ja)

Similar Documents

Publication Publication Date Title
JP2901835B2 (ja) 半導体装置
US7477520B2 (en) Memory module
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
JPH09172113A (ja) 半導体装置用ヒートシンク
JP2882116B2 (ja) ヒートシンク付パッケージ
JPH02276264A (ja) ヒートシンク付セラミックパッケージ
JPH04291750A (ja) 放熱フィンおよび半導体集積回路装置
JP2855833B2 (ja) ヒートシンク付パッケージ
JP2718203B2 (ja) ヒートシンク付セラミックパッケージ
JP2961976B2 (ja) ヒートシンク付半導体パッケージ
JP2001358259A (ja) 半導体パッケージ
JP3011579B2 (ja) 半導体パッケージ用放熱板
JP3157541B2 (ja) ヒートシンク付半導体パッケージ
JPH04234153A (ja) ヒートシンク付半導体パッケージ
JPH0521665A (ja) ヒートシンク付半導体パツケージ
JPH04269855A (ja) ヒートシンク付半導体パッケージ
JPH05136302A (ja) ヒートシンク付半導体パツケージ
JPH0621283A (ja) ヒートシンク付半導体パッケージ
JPH04267547A (ja) ヒートシンク付半導体パッケージ
JPH07183432A (ja) ヒートシンク付半導体パッケージ
JP3460930B2 (ja) 電子回路パッケージ
JPH0714954A (ja) ヒートシンク付半導体パッケージ
JPH05136301A (ja) ヒートシンク付半導体パツケージ
JPH09139444A (ja) 樹脂封止型半導体装置
JP2792507B2 (ja) 半導体装置