JP3011579B2 - 半導体パッケージ用放熱板 - Google Patents

半導体パッケージ用放熱板

Info

Publication number
JP3011579B2
JP3011579B2 JP19199793A JP19199793A JP3011579B2 JP 3011579 B2 JP3011579 B2 JP 3011579B2 JP 19199793 A JP19199793 A JP 19199793A JP 19199793 A JP19199793 A JP 19199793A JP 3011579 B2 JP3011579 B2 JP 3011579B2
Authority
JP
Japan
Prior art keywords
heat sink
heat
semiconductor package
package
heat radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19199793A
Other languages
English (en)
Other versions
JPH0722540A (ja
Inventor
雄二 山口
健治 横溝
学 香川
誠 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Hitachi Cable Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd, Hitachi Cable Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP19199793A priority Critical patent/JP3011579B2/ja
Publication of JPH0722540A publication Critical patent/JPH0722540A/ja
Application granted granted Critical
Publication of JP3011579B2 publication Critical patent/JP3011579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体パッケージ用放
熱板に関し、特に、放熱板表面に加工を施し、放熱板の
表面積を増加させた半導体パッケージ用放熱板に関す
る。
【0002】
【従来の技術】半導体集積回路の高出力化及び高集積化
に伴う発熱に対し、半導体集積回路の放熱特性を向上さ
せるいくつかの方法が考えられてきた。以下に一般的な
半導体集積回路の放熱手段を図2〜6を参照しつつ説明
する。
【0003】(1) 図2に示されるように、リードフレー
ム一層で放熱特性を向上させたものがある。これは、チ
ップを載せるためのタブ9と一体に複数の放熱用リード
10を放射状に配置し、かつ、放熱フィンをパッケージ
外に配置することで、半導体集積回路の放熱特性を向上
させたものである。
【0004】(2) 図3に示されるように、パッケージに
放熱部材を組み込んだものがある。これは、放熱板3
を、熱良導体であるマウント剤を介してチップ2の下方
に配置し、放熱板1を樹脂モールド層3で封止すること
により、放熱特性、耐衝撃性及び耐湿性を向上させたも
のである。
【0005】(3) 図4に示されるように、放熱板1の一
面をパッケージの外に露出させたものがある。これは、
樹脂モールド層3内に熱伝導性が良い放熱板1を埋込
み、その一面を樹脂モールド層3外に露出させることに
より、半導体集積回路の放熱特性を向上させたものであ
る。
【0006】(4) 図5に示されるように、放熱板1と放
熱フィン11とを組み合わせたものがある。これは、パ
ッケージ内に埋め込まれた放熱板1上に放熱フィン11
を設け、放熱特性を更に向上させたものである。
【0007】(5) 図6に示されるように、上記(4)の
放熱手段と同様、放熱板1と放熱フィン11とを組み合
わせたものである。ただし、これは、パッケージの外に
放熱フィン11を設けた形になっている点で上記(4)
と異なっている。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た放熱手段は以下のような問題がある。
【0009】(1) の放熱手段に放熱フィンをパッケージ
外に設ける場合は、半導体集積回路の更なる高出力化に
対応するために、より大きな放熱フィンを設ける必要が
ある。しかし、放熱フィンを大きくすると、その反対に
リードのピン数を減少させなければならないという問題
がある。
【0010】(2) の放熱手段を半導体集積回路の高出力
化に対応させるためには、より大きな放熱部材をパッケ
ージ内に組み込む必要がある。しかし、放熱部材を大き
くしても、空気とパッケージ間の熱伝達は改善されず、
パッケージの形状により放熱部材を組み込むことができ
るサイズに限界があるという問題がある。したがって、
(2) の放熱手段は、2W程度の出力までしか適用させる
ことができない。
【0011】(3) の放熱手段は、放熱板がパッケージの
外に露出されるため、空気との熱伝達も改善され、2W
以上の高出力に適応させることができる。しかし、未だ
放熱板からパッケージの外への放熱に限界があり、半導
体集積回路の更なる高出力化に対応させるには問題があ
る。
【0012】(4) の放熱手段は、放熱フィンがパッケー
ジ内部から外部へ突出する形になるため、半導体パッケ
ージに組み立てるための樹脂モールドを施す際に用いら
れる従来の金型を用いることができないという問題があ
る。
【0013】(5) の放熱手段は、(4) の放熱手段と異な
り、放熱板を埋め込んだ後に放熱フィンが取り付けられ
るため、従来の金型を用いることができる。しかし、放
熱特性を向上させるには、大型の放熱フィンが必要であ
るためコストがかかり、パッケージ全体の厚みが増すた
め、高密度実装への障害となるという問題がある。
【0014】また、上述した(1) 〜(5) を問わず、リー
ドの多ピン化によるリードの強度不足から、放熱板を支
えきれなくなるという問題がある。
【0015】したがって、本発明の目的は、半導体集積
回路の高出力化に対応できるコンパクトな半導体パッケ
ージ用放熱板を提供することにある。
【0016】
【課題を解決するための手段】本発明は、上記課題を解
決するため、放熱板の半導体パッケージ外に露出された
部分に、前記放熱板の板厚を減少させる凹部を有し、そ
の凹部の表面に所定サイズの多数の凹凸を有することを
特徴とする半導体パッケージ用放熱板を提供する。
【0017】上記所定サイズの多数の凹凸は、ディンプ
ル形状を有するものであっても良い。また、この多数の
凹凸を表面に有する凹部は、放熱板が半導体パッケージ
に接する付近を除いて設けられるようにしても良い。
【0018】
【作用】半導体パッケージの外に露出された放熱板表面
に所定のサイズの多数の凹凸を設けることにより、放熱
板の表面積が大きくなる。
【0019】また、放熱板の半導体パッケージ外に露出
された部分には、放熱板の板厚を減少させる凹部を設け
たので、放熱板が軽量化される。更に、所定のサイズの
多数の凹凸は、放熱板が半導体パッケージに接する付近
を除いて設けるようにすると、これらの凹凸を有する放
熱板の表面にモールド加工による樹脂が流れ込むことを
防止できる。
【0020】
【実施例】以下に、本発明の第1実施例を図面を参照し
つつ詳細に説明する。図1には、本実施例の半導体パッ
ケージの断面が示されている。この半導体パッケージ
は、樹脂モールド5内に、チップ2と、チップ2上に設
けられ、樹脂モールド5の表面にその一面を露出させた
放熱板1と、絶縁材5上に設けられたインナーリード4
と、チップ2とインナーリード4とを接続するボンディ
ングワイヤ6とを有している。
【0021】放熱板1の樹脂モールド5の表面に露出さ
れる部分には、凹部8が形成され、この凹部8の底面に
エンボス加工が施され、放熱板1の表面は波状になって
いる。これにより、放熱板3の空気に対する伝熱面積が
増加し、チップ2の冷却効率が向上すると共に、凹部8
を設けることにより、モールドの際、樹脂がエンボス部
に流れ込むことがなく、従来の半導体パッケージの組立
工程がそのまま利用で きる。また、凹部8を設けること
により、放熱板の板厚が減少して軽量化されるため、リ
ードの多ピン化が進みリードのピンピッチが減少して
も、リードの強度が不足するようなことはなくなる。
熱板1の表面処理は、エンボス加工に代えて、ディンプ
ル加工、その他これに類する処理を施しても良いことは
いうまでもない。
【0022】なお、放熱板1の高さhは、従来の放熱板
の高さ、例えば、上述した図4中に示されたh’と同様
にする。これにより、従来の金型を用いて樹脂モールド
を行うことができ経済的である。
【0023】なお、本実施例の半導体パッケージによれ
ば、2Wの出力によって発生したチップの発熱であって
も、放熱板1の放熱で5℃程度しか温度が上昇せず、凹
部8を有しないものに比べて放熱特性が遥かに向上し
た。また、本実施例の放熱板1を使用すると、放熱板を
使用していない場合におけるチップの発熱により上昇し
た温度から50℃程度下げることができる。
【0024】
【発明の効果】以上のように、本発明の半導体パッケー
ジ用放熱板においては、放熱板に凹部を設けて放熱板の
板厚を薄くし、この凹部の底面にエンボス加工を施した
ので、放熱性を維持しつつ、放熱板を軽量化することが
できる。したがって、より高出力化、高集積化された半
導体集積回路に対応することができる。
【0025】また、放熱板半導体パッケージに接する
部分が凹部を画定する部分として残されるため、樹脂の
流れ込みを防止でき、従来の組立設備及び工程をそのま
ま利用することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す断面図である。
【図2】従来の放熱手段を示す平面図である。
【図3】従来の放熱手段を示す断面図である。
【図4】従来の放熱手段を示す断面図である。
【図5】従来の放熱手段を示す断面図である。
【図6】従来の放熱手段を示す断面図である。
【符号の説明】
1 放熱板 2 チップ 3 樹脂モールド 4 インナーリード 5 絶縁材 6 ボンディングワイヤ 7 平面部 8 凹部 9 タブ 10 リード 11 放熱フィン
フロントページの続き (72)発明者 香川 学 茨城県土浦市木田余町3550番地 日立電 線株式会社 システムマテリアル研究所 内 (72)発明者 大場 誠 茨城県土浦市木田余町3550番地 日立電 線株式会社 システムマテリアル研究所 内 (56)参考文献 実開 昭61−65754(JP,U) 実開 昭63−172139(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/28 H01L 23/29

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体パッケージ内に埋め込まれ、少なく
    とも一面が前記半導体パッケージ外に露出された半導体
    パッケージ用放熱板において、前記放熱板の半導体パッ
    ケージ外に露出された部分に、前記放熱板の板厚を減少
    させた凹部を有し、その凹部の底面に所定サイズの多数
    の凹凸を有することを特徴とする半導体パッケージ用放
    熱板。
  2. 【請求項2】前記所定サイズの多数の凹凸は、ディンプ
    ル形状を有する請求項1記載の半導体パッケージ用放熱
    板。
  3. 【請求項3】前記凹部は、前記放熱板が前記半導体パッ
    ケージに接する付近を除いて設けられる請求項1又は2
    記載の半導体パッケージ用放熱板。
JP19199793A 1993-07-06 1993-07-06 半導体パッケージ用放熱板 Expired - Fee Related JP3011579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19199793A JP3011579B2 (ja) 1993-07-06 1993-07-06 半導体パッケージ用放熱板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19199793A JP3011579B2 (ja) 1993-07-06 1993-07-06 半導体パッケージ用放熱板

Publications (2)

Publication Number Publication Date
JPH0722540A JPH0722540A (ja) 1995-01-24
JP3011579B2 true JP3011579B2 (ja) 2000-02-21

Family

ID=16283898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19199793A Expired - Fee Related JP3011579B2 (ja) 1993-07-06 1993-07-06 半導体パッケージ用放熱板

Country Status (1)

Country Link
JP (1) JP3011579B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370842B1 (ko) * 1995-12-30 2003-06-19 앰코 테크놀로지 코리아 주식회사 칩사이즈패키지
KR19990035568A (ko) * 1997-10-31 1999-05-15 윤종용 패키지
JP3280004B2 (ja) 1999-10-18 2002-04-30 エスエムシー株式会社 給電機構付き電磁弁マニホールド
JP2004349347A (ja) 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
JP2012124409A (ja) * 2010-12-10 2012-06-28 Elite Trading Co Ltd Led光源の反射及び放熱構造
JP6710800B2 (ja) * 2014-04-09 2020-06-17 ローム株式会社 半導体装置
JP6357847B2 (ja) * 2014-04-22 2018-07-18 株式会社デンソー 電子装置の製造方法

Also Published As

Publication number Publication date
JPH0722540A (ja) 1995-01-24

Similar Documents

Publication Publication Date Title
EP0578411B1 (en) Plastic integrated circuit package with integral heat sink
US5155579A (en) Molded heat sink for integrated circuit package
EP0712160B1 (en) Leadframe with steps, semiconductor device incorporating such a leadframe, and methd for the manufacture of such a leadframe
US7477520B2 (en) Memory module
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
JPH0613477A (ja) 露出したダイ面を有する半導体パッケージ
JP3011579B2 (ja) 半導体パッケージ用放熱板
JP2845833B2 (ja) ヒートシンク
JPH04291750A (ja) 放熱フィンおよび半導体集積回路装置
JPH02307251A (ja) 樹脂封止型半導体装置
JPH0547963A (ja) パツケージ
JPH0521665A (ja) ヒートシンク付半導体パツケージ
JPH05144983A (ja) 樹脂封止型半導体装置
JP3058142B2 (ja) 半導体装置とその製造方法
JP2765242B2 (ja) 集積回路装置
JPS62224049A (ja) 電子装置
KR100213453B1 (ko) 고방열용 반도체칩 패키지
JPH10335571A (ja) メモリモジュールおよびメモリシステム
JPH0621283A (ja) ヒートシンク付半導体パッケージ
JPH10294403A (ja) 半導体装置
JPH0521666A (ja) ヒートシンク付半導体パツケージ
KR100202676B1 (ko) 열방출용 버텀 리드 패키지
JPH04254359A (ja) 樹脂封止型半導体装置および半導体装置の実装構造
JPH07130932A (ja) 半導体装置とその製造方法
JPH11163229A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees