JP2004349347A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004349347A
JP2004349347A JP2003142393A JP2003142393A JP2004349347A JP 2004349347 A JP2004349347 A JP 2004349347A JP 2003142393 A JP2003142393 A JP 2003142393A JP 2003142393 A JP2003142393 A JP 2003142393A JP 2004349347 A JP2004349347 A JP 2004349347A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
heat
heat radiating
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003142393A
Other languages
English (en)
Inventor
Akira Takaishi
昌 高石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003142393A priority Critical patent/JP2004349347A/ja
Priority to US10/813,008 priority patent/US20040232545A1/en
Publication of JP2004349347A publication Critical patent/JP2004349347A/ja
Priority to US11/262,967 priority patent/US7245004B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】放熱性を向上できる半導体装置を提供する。
【解決手段】この半導体装置1は、互いに交差して延びる第1リードフレーム8と第2および第3のリードフレーム9,10とを備えている。第1リードフレーム8と第2および第3のリードフレーム9,10との間(交差部)には、半導体チップ7が配置されている。半導体チップ7は、モールド樹脂5で封止されている。半導体装置1の底面に垂直な方向から見て、第1ないし第3リードフレーム8,9,10の両端部(8a,9a,10a)は、モールド樹脂5の縁部から突出している。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップをモールド樹脂で封止してなる半導体装置に関し、特に、発熱量が多い半導体チップをモールド樹脂で封止してなる半導体装置に関する。
【0002】
【従来の技術】
半導体装置において、半導体チップはモールド樹脂(封止樹脂)に封止されているため、半導体チップで発生する熱は半導体装置(モールド樹脂)内に滞留しやすい。このため、駆動時の発熱量が多い半導体チップを備えた半導体装置において、半導体チップで発生する熱を半導体装置の外部に効率的に放散させることが必要である。
【0003】
たとえば、下記特許文献1には、半導体チップの1つの面に接合されたリードフレームが、半導体チップとの接合部近傍においてモールド樹脂から露出された半導体装置が開示されている。この半導体装置では、半導体チップで発生する熱は、主として、このリードフレームのモールド樹脂からの露出部から外部に放散されるようになっている。
また、下記特許文献2,3では、リードフレームの代わりに、半導体チップの1つの面に接合された放熱板または放熱体が、モールド樹脂の外部に露出された半導体装置が開示されている。この半導体装置では、半導体チップで発生する熱は、主として、この放熱板または放熱体のモールド樹脂からの露出部から外部に放散されるようになっている。
【0004】
さらに、モールド樹脂から半導体チップが直接露出された半導体装置もある。この半導体装置は、ほぼ直方体の形状を有しており、半導体チップは半導体装置の1つの面の中央部から露出されている。半導体チップで発生する熱は直接半導体装置の外部に放散される。この半導体装置は、半導体チップが露出された面が配線基板に対向されて配線基板に実装される。
【0005】
【特許文献1】
特開昭60−160639号公報
【特許文献2】
特開平8−298302号公報
【特許文献3】
特開平10−321768号公報
【0006】
【発明が解決しようとする課題】
ところが、半導体チップの発熱量が多い場合、上述の構造を有する半導体装置では、半導体チップで発生する熱を充分放散させることができず、さらなる放熱性の向上が図られた半導体装置が望まれていた。
また、半導体チップがモールド樹脂から直接露出された半導体装置では、半導体チップが割れやすいという問題があった。さらに、このような半導体装置では、露出された半導体チップを半田などにより配線基板に接合した場合、この接合部は半導体装置と配線基板との間に隠れてしまうため、この接合部を直接視認することはできず、良好に接合されているか否かの確認が容易ではなかった。
【0007】
そこで、この発明の目的は、放熱性を向上できる半導体装置を提供することである。
この発明の他の目的は、配線基板に接合した際、配線基板との接合状態を容易に確認できる半導体装置を提供することである。
【0008】
【課題を解決するための手段および発明の効果】
上記の課題を解決するための請求項1記載の発明は、底面(4B,43B)を有し、この底面が配線基板(12)に対向するように当該配線基板に実装可能な半導体装置(1,21,25,29,33,39)であって、半導体チップ(7,45)と、この半導体チップを封止するモールド樹脂(5,38)と、当該半導体装置において、上記半導体チップに対して上記底面側で上記半導体チップに接合され、上記底面にほぼ平行に延び、上記底面に垂直な方向から見て、両端部(8a,41a)が上記モールド樹脂の縁部から突出しており、この両端部で当該配線基板に接合可能な第1の放熱部材(8,41)と、当該半導体装置において、上記半導体チップに対して上記底面とは反対側の上面(4T,43T)側で上記半導体チップに接合され、上記底面にほぼ平行に上記第1の放熱部材と交差して延び、上記底面に垂直な方向から見て、両端部(9a,10a,39a)が上記モールド樹脂の縁部から突出しており、この両端部で当該配線基板に接合可能な第2の放熱部材(9,10,39)とを含み、上記第1および第2の放熱部材の一方が、上記半導体チップに電気接続されたリードフレーム(8,9,10,41)であり、上記半導体チップで発生する熱が、上記第1の放熱部材および上記第2の放熱部材を介して放散されるように構成されたことを特徴とする半導体装置である。なお、括弧内の数字は後述の実施形態における対応構成要素等を示す。以下、この項において同じ。
【0009】
この発明によれば、半導体チップは第1および第2の放熱部材の間に配置されており、半導体チップで発生する熱は、第1および第2の放熱部材を介して放散される。従来の半導体装置のように半導体チップの一面のみにリードフレームや放熱板または放熱体が接合されている場合は、半導体チップで発生する熱は、実質的に半導体チップに対して一方の側から放散される。
これに対して、本発明に係る半導体装置では、半導体チップで発生する熱は、半導体チップに対して、第1および第2の放熱部材が配置された二方向(半導体装置の底面側および上面側)から放散される。さらに、第1および第2の放熱部材が交差していることにより、第1および第2の放熱部材に伝えられた熱は、それぞれ、第1および第2の放熱部材の長さ方向に沿う二方向、すなわち、底面に垂直な方向から見て半導体チップに対して四方向に伝えられて放散される。したがって、この半導体装置は従来の半導体装置と比べて高い放熱性を有する。
【0010】
第1および第2の放熱部材は、大きな面積を有することが好ましく、たとえば、底面に垂直な方向から見て、半導体チップが第1および第2の放熱部材の交差部に完全に入るようなものとすることができる。この場合、放熱性をより高くすることができる。
また、この半導体装置は、第1および第2の放熱部材の両端部で配線基板に接合できるので、配線基板との接合強度を大きくできる。さらに、第1の放熱部材は半導体装置の底面に露出していてもよく、この場合、第1および第2の放熱部材の両端部に加えて、第1の放熱部材の底面に露出した部分で配線基板に接合できる。この場合、配線基板との接合面積をより大きくできるので、この半導体装置と配線基板との間の接合強度をさらに大きくできる。
【0011】
さらに、第1および第2の放熱部材の両端部は、底面に垂直な方向から見てモールド樹脂の縁部から突出しているので、半導体装置(第1および第2の放熱部材の両端部)と配線基板との接合部を直接視認できる。このため、この半導体装置は配線基板との接合状態を容易に確認できる。
半導体チップと配線基板とは、リードフレームである第1および第2の放熱部材の一方を介して電気接続できる。
【0012】
請求項2記載の発明は、上記第1および第2の放熱部材の両方が、上記半導体チップに電気接続されたリードフレームであることを特徴とする請求項1記載の半導体装置である。
この発明によれば、半導体チップを第1および第2の放熱部材を介して、配線基板に電気接続できる。
請求項3記載の発明は、上記半導体チップに、ソース電極(11S)およびドレイン電極(11D)を有する電界効果トランジスタが形成されており、上記ドレイン電極が上記第1の放熱部材に電気接続されており、上記ソース電極が上記第2の放熱部材に電気接続されていることを特徴とする請求項2記載の半導体装置である。
【0013】
電界効果トランジスタ(Field Effect Transistor ; FET)が形成された半導体チップにおいて、半導体チップは、ソース電極とドレイン電極との間に電流が流れることによって発熱する。この発明の構成により、FETで発生する熱を良好に半導体装置の外部に放散させることができる。FETは、たとえば、MOS FET(Metal−Oxide−Semiconductor Field Effect Transistor)とすることができる。
【0014】
請求項4記載の発明は、上記半導体チップが、上記第1および第2の放熱部材の上記一方にワイヤレス接続されていることを特徴とする請求項1ないし3のいずれかに記載の半導体装置である。ここで、ワイヤレス接続とは、半導体チップとリードフレームとを、金線等のボンディングワイヤを介さず、近接した状態で接合材(たとえば、半田)を用いて接合することをいう。
この発明によれば、半導体チップと第1または第2の放熱部材とは、ボンディングワイヤを介さず、近接した状態で半田などの接合材により、電気接続されているとともに機械的に接合されている。これにより、半導体チップで発生する熱は、ワイヤレス接続された部分を介して、効率的に第1または第2の放熱部材に伝えられる。したがって、この半導体装置は放熱性が高い。
【0015】
この場合、第1および第2の放熱部材を充分大きなものとすることにより、放熱性の向上を図ることができるとともに、半導体チップと第1または第2の放熱部材との接合強度を高くすることができる。
第1および第2の放熱部材がともに半導体チップに電気接続されたリードフレームである場合、半導体チップは、第1および第2の放熱部材の双方にワイヤレス接続されていることが好ましい。この場合、半導体チップで発生する熱は、第1および第2の放熱部材の双方に良好に伝えられるので、このような半導体装置は放熱性が高い。
【0016】
第2の放熱部材は、配線基板に対して電気的に絶縁されるように接合されるものであってもよい。すなわち、第2の放熱部材は、半導体チップと配線基板との電気接続に寄与しないものであってもよい。この場合、半導体チップと配線基板とは、第1の放熱部材を介して配線基板に電気接続されるとともに、半導体チップで発生する熱は、第1および第2の放熱部材を介して半導体装置の外部に放散される。
【0017】
請求項5記載の発明は、上記第2の放熱部材が、当該半導体装置の上記上面側において上記モールド樹脂から露出された放熱部(6)を有することを特徴とする請求項1ないし4のいずれかに記載の半導体装置(1)である。
この発明によれば、放熱部を介して、半導体チップで発生する熱を短い距離で半導体装置の外部に放散させることができる。
請求項6記載の発明は、上記第2の放熱部材に接合され、上記モールド樹脂から露出された第3の放熱部材(22,26,30,34)をさらに備えたことを特徴とする請求項1ないし5のいずれかに記載の半導体装置(21,25,29,33)である。
【0018】
この発明によれば、モールド樹脂から露出された第3の放熱部材を介して、半導体チップで発生する熱を効率的に半導体装置の外部に放散させることができる。第3の放熱部材の露出面積は大きいことが好ましい。第3の放熱部材は、たとえば、多数の板状部(フィン)を備えたものとすることができる。
【0019】
【発明の実施の形態】
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図1は、本発明の第1の実施形態に係る半導体装置の構造を示す図解的な斜視図である。
この半導体装置1は、MOS電界効果トランジスタ(MOS FET ; Metal−Oxide−Semiconductor Field Effect Transistor)が形成された半導体チップを内部に備えており、この半導体チップを封止するモールド樹脂5により、扁平なほぼ直方体形状に形成されている。半導体装置1の各側面2(半導体装置1の厚さ方向に平行な面)において、モールド樹脂5からは、金属からなる複数(この実施形態では4つ)のリードフレーム3が突出している。また、半導体装置1の厚さ方向に垂直な一対の面の一方(以下、「上面」という。)4Tの中央部には、金属からなる放熱部6がモールド樹脂5から露出されている。モールド樹脂5からの放熱部6の露出部は平坦面となっており、この平坦面とモールド樹脂5の表面とはほぼ面一になっている。
【0020】
半導体装置1の互いに平行な2対の側面2のうち、一方の対の側面2Aからのリードフレーム3の突出部は、ドレイン端子3Dとなっている。また、半導体装置1の他方の対の側面2Bからのリードフレーム3の突出部は、ソース端子3Sおよびゲート端子3Gとなっている。ゲート端子3Gは、一対の側面2Aの一方に隣接している。
ドレイン端子3D、ソース端子3S、およびゲート端子3Gは、いずれも、半導体装置1の上面4Tの反対側の面(以下、「底面」という。)4B側に配置されている。ドレイン端子3D、ソース端子3S、およびゲート端子3Gの底面4B側の面と、半導体装置1の底面4Bとは、ほぼ面一になっている。
【0021】
図2は、図1に示す切断線II−IIに沿う半導体装置1の図解的な断面図である。図3は、底面4Bに垂直な方向から上面4Tを見た半導体装置1の図解的な平面図である。図3では、モールド樹脂5を取り除いて示しており、モールド樹脂5の縁部を二点鎖線で示している。
リードフレーム3は、底面4Bにほぼ平行に延びる板状の第1ないし第3リードフレーム8,9,10を含んでいる。第1リードフレーム8と第2リードフレーム9および第3リードフレーム10とは、互いにほぼ直交する方向に延びて交差している。第1リードフレーム8は、第2および第3リードフレーム9,10より幅が広く、第2リードフレーム9は、第3リードフレーム10より幅が広い。
【0022】
第1ないし第3リードフレーム8,9,10の両端部8a,9a,10aは、底面4Bに垂直な方向から見て、モールド樹脂5の縁部から突出している(図3参照)。
第1リードフレーム8は、ほぼ1つの平面上にのる平板状の形状を有しており、図2の紙面に垂直な方向に延びている。第1リードフレーム8は、底面4Bから露出している。第1リードフレーム8の長さ方向の両端部8aは櫛状にされており、この櫛状部分の端部はモールド樹脂5の縁部から突出してドレイン端子3Dとなっている(図1参照)。この櫛状部分の基端部はモールド樹脂5の内部にある。このような構造により、第1リードフレーム8はモールド樹脂5から抜けにくくなっている。
【0023】
第2および第3リードフレーム9,10は、それぞれ、第1リードフレーム8とほぼ同じ平面上にのる両端部9a,10aと、この平面から一定の距離離れた平面に沿って配設された中間部9c,10cと、両端部9a,10aと中間部9c,10cと間の立ち上がり部9b,10bとを含んでいる。中間部9c,10cにより、第1リードフレーム8と第2および第3リードフレーム9,10との干渉が回避されている。
【0024】
第2リードフレーム9の両端部9aは櫛状にされており、この櫛状部分の端部はモールド樹脂5の縁部から突出してソース端子3Sとなっている(図1参照)。この櫛状部分の基端部は、モールド樹脂5の内部にある。このような構造により、第2および第3リードフレーム9,10はモールド樹脂5から抜けにくくなっている。
第3リードフレーム10の両端部10aは、モールド樹脂5の縁部から突出してゲート端子3Gとなっている。
【0025】
第2リードフレーム9の中間部9cにおいて半導体チップ7近傍の部分は、半導体チップ7側とは反対側に突出するように厚くされ、半導体装置1の上面4Tにおいてモールド樹脂5から露出された放熱部6となっている。すなわち、放熱部6は、第2リードフレーム9の一部をなしている。
半導体装置1の厚さ方向に関して、第1リードフレーム8と第2および第3リードフレーム9,10の中間部9c,10cとの間には、半導体チップ7が配置されている。半導体チップ7は板状の形状を有しており、半導体チップ7の厚さ方向と半導体装置1の厚さ方向とは一致する。半導体チップ7と第1ないし第3リードフレーム8,9,10とは、ボンディングワイヤを介さず、近接されて半田15により接合されている。すなわち、半導体チップ7と第1ないし第3リードフレーム8,9,10とは、ワイヤレス接続されている。
【0026】
立ち上がり部9bは、モールド樹脂5内で半導体チップ7の側面近傍を通るように配設されている。
半導体チップ7は、第1リードフレーム8と第2および第3リードフレーム9,10の配置領域とが重なる領域(以下、「重複領域」という。)16よりわずかに小さいが、重複領域16とほぼ同じ面積を有している。半導体チップ7の全体は、重複領域16内に配置されており、半導体チップ7と第1ないし第3リードフレーム8,9,10とは大きな面積で重なっている。
【0027】
図4は、半導体チップ7の構造を示す図解的な斜視図である。
半導体チップ7の一方表面には、ソース電極11Sおよびゲート電極11Gが形成されている。ゲート電極11Gの面積は、ソース電極11Sの面積と比べて小さい。ゲート電極11Gは、半導体チップ7を厚さ方向に見下ろす平面視において、半導体チップ7の一辺近傍に配置されている。一方、ソース電極11Sは、半導体チップ7の上記一辺近傍を回避した領域に形成されている。
【0028】
半導体チップ7の他方表面にはドレイン電極11Dが形成されている。
図3を参照して、底面4Bに垂直な方向から見て、第2リードフレーム9が存在する領域内に、ソース電極11Sの全体が位置しており、ソース電極11Sと第3リードフレーム10とは重なっていない。半導体チップ7は、ソース電極11Sを介して第2リードフレーム9にワイヤレス接続されており、ソース電極11Sと第2リードフレーム9とは、電気接続されているとともに機械的に接合されている。
【0029】
同様に、底面4Bに垂直な方向から見て、第3リードフレーム10が存在する領域内に、ゲート電極11Gの全体が位置しており、ゲート電極11Gと第2リードフレーム9とは重なっていない。半導体チップ7は、ゲート電極11Gを介して第3リードフレーム10にワイヤレス接続されており、ゲート電極11Gと第3リードフレーム10とは、電気接続されているとともに機械的に接合されている。
【0030】
図5は、半導体装置1の図解的な底面図であり、底面4Bに垂直な方向から底面4Bを見た状態を示している。図5では、モールド樹脂5を取り除いて示しており、モールド樹脂5の縁部を二点鎖線で示している。
ドレイン電極11Dは、半導体チップ7の中央部に形成されており、ドレイン電極11Dは、半導体チップ7の占める面積とほぼ同等の(わずかに小さい)大きな面積を有している。半導体チップ7は、ドレイン電極11Dを介して第1リードフレーム8にワイヤレス接続されており、ドレイン電極11Dと第1リードフレーム8とは、電気接続されているとともに機械的に接合されている。ドレイン電極11Dが大きな面積を有していることにより、半導体チップ7と第1リードフレーム8との接合面積は大きくなっている。
【0031】
以上のように、半導体チップ7は、半導体チップ7の厚さ方向に関して両側(二方向)から第1ないし第3リードフレーム8,9,10で挟まれており、第1ないし第3リードフレーム8,9,10との接合面積は大きくなっている。これにより、半導体チップ7とリードフレーム3との接合強度は高くなっている。
図6は、半導体装置1が実装される配線基板の図解的な平面図である。
配線基板12には、ドレイン端子3D、ソース端子3S、およびゲート端子3Gに対応する位置に、それぞれ、電極パッド13D,13S,13Gが形成されている。電極パッド13D,13S,13Gからは、それぞれ、配線14D,14S,14Gが延びている。
【0032】
図5および図6を参照して、半導体装置1は、底面4Bを配線基板12に対向させて、配線基板12に実装できる。この際、半導体装置1のドレイン端子3D、ソース端子3S、およびゲート端子3Gを、半田などを用いて、それぞれ、配線基板12の電極パッド13D,13S,13Gに接合することができる。
半導体装置1は、4つの側面2から突出したドレイン端子3D、ソース端子3S、およびゲート端子3Gにより、配線基板12に対して大きな接合面積で接合可能である。したがって、半導体装置1は、大きな接合強度で配線基板12に接合できる。
【0033】
配線基板12には、半導体装置1の底面4Bに相当する位置に、接合用のパッドが形成されていてもよい。接合用のパッドと底面4Bに露出した第1リードフレーム8とを半田などにより接合することにより、半導体装置1と配線基板12との接合面積をさらに大きくして、接合強度をさらに大きくすることができる。
ドレイン端子3D、ソース端子3S、およびゲート端子3Gが、半導体装置1の側面2から突出していることにより、ドレイン端子3D、ソース端子3S、およびゲート端子3Gと、配線基板12(電極パッド13D,13S,13G)との接合部を直接視認できる。したがって、この半導体装置1は、配線基板12に接合した際、配線基板12との接合状態を容易に確認できる
半導体チップ7は、ソース電極11Sとドレイン電極11Dとの間に電流が流れることにより発熱する。この際、半導体チップ7の発熱量は多い。半導体チップ7と第1ないし第3リードフレーム8,9,10とが大きな面積で重なっていること、ならびにソース電極11S、ドレイン電極11D、およびゲート電極11Gが、第1ないし第3リードフレーム8,9,10にワイヤレス接続されていることにより、半導体チップ7で発生する熱は、効率的に第1ないし第3リードフレーム8,9,10に伝えられる。
【0034】
第1ないし第3リードフレーム8,9,10に伝えられた熱は、ドレイン端子3D、ソース端子3S、ゲート端子3D、ならびにドレイン端子3D、ソース端子3S、およびゲート端子3Gが接合された電極パッド13D,13S,13Gから延びる配線14D,14S,14Gを介して大気中に放散される。
このように、半導体チップ7で発生する熱は、半導体チップ7に対して一方向ではなく、二方向(第1リードフレーム8が配置された方向、ならびに第2および第3リードフレーム9,10が配置された方向)から伝えられて放散される。
【0035】
さらに、第1リードフレーム8ならびに第2および第3リードフレーム9,10に伝えられた熱は、それぞれ、第1リードフレーム8の長さ方向に沿う二方向ならびに第2および第3リードフレーム9,10の長さ方向に沿う二方向、すなわち、半導体チップ7に対して四方向から放散される。これにより、半導体装置1の放熱性は高くなっている。
さらに、第2リードフレーム9に伝えられた熱は、放熱部6からも大気中に放散される。放熱部6が、第2リードフレーム9の一部を厚くして形成されていることにより、半導体チップ7で発生する熱は、短い距離で大気中に放散される。このような効果によっても、半導体装置1の放熱性は高くなっている。
【0036】
配線基板12に実装された半導体装置1は、半導体装置1に送風可能な位置にファンが取り付けられて使用されてもよい。ファンにより半導体装置1(特に、放熱部6)に送風することにより、半導体チップ7で発生する熱をさらに効率的に大気中に放散させることができる。
図7(a)は、本発明の第2の実施形態に係る半導体装置の構造を示す図解的な断面図であり、図7(b)は、その図解的な平面図である。この図7において、図1ないし図3に示す構成要素等に対応する構成要素等は、同一符号を付して説明を省略する。
【0037】
この半導体装置21では、第2リードフレーム9には、放熱部6は形成されておらず、第2リードフレーム9は一様な厚さを有する。半導体装置21の上面4T中央部において、モールド樹脂5には開口5aが形成されている。開口5aの内部には、第2リードフレーム9において半導体チップ7近傍の部分が露出されている。
開口5aには、放熱部材22が嵌め込まれている。放熱部材22は、半田や銀ペーストなどにより第2リードフレーム9に接合されている。
【0038】
放熱部材22は、第2リードフレーム9やモールド樹脂5にかしめられていてもよい。すなわち、放熱部材22と第2リードフレーム9とは、半田や銀ペーストなどを介さず、直接接するようにされていてもよい。
この場合、たとえば、第2リードフレーム9と放熱部材22とがかしめられているものとすることができる。たとえば、第2リードフレーム9の一部が、放熱部材22の上方(第2リードフレーム9側とは反対側)に回り込むように屈曲されて、放熱部材22を挟み込むようにされていてもよい。また、放熱部材22の端部が、第2リードフレーム9の下方(放熱部材22側とは反対側)に回り込んで延び、第2リードフレーム9を挟み込むようにされていてもよい。以上の場合、第2リードフレーム9と放熱部材22とをかしめた後、モールド樹脂5を形成するものとすることができる。
【0039】
放熱部材22は金属からなり、板状で半導体装置21の厚さ方向にほぼ平行で互いに平行な多数のフィン22pを備えている。フィン22pはモールド樹脂5の外部に露出している。これにより、図1に示す半導体装置1の放熱部6の露出面積と比べて、放熱部材22の露出面積は大きくなっており、放熱部材22と空気とが大きな面積で接するようになっている。
このような構造を有する半導体装置21において、半導体チップ7で発生する熱は、第1ないし第3リードフレーム8,9,10を介して放散されるととともに、放熱部材22を介して効率的に放散される。放熱部材22の露出面積が大きいことにより、この半導体装置21は、図1に示す半導体装置1と比べて高い放熱性を有する。
【0040】
放熱部材22は、図7に示すようなフィン22pを有するものに限られず、以下に示すように様々な形態を有するものを用いることができる。
図8は、本発明の第3ないし第5の実施形態に係る半導体装置の構造を示す図解的な平面図である。図8中、図7に示す半導体装置21の構成要素等に対応する構成要素等には、同じ参照符号を付して説明を省略する。
図8(a)に示す第3実施形態の半導体装置25は、図7に示す半導体装置21と類似した構造を有するが、放熱部材の構造が異なっている。半導体装置25に備えられた放熱部材26は金属からなり、同軸状に配置された径の異なる多数の円筒状部分26pを有している。円筒状部分26pは、モールド樹脂5から露出している。
【0041】
図8(b)に示す第4実施形態の半導体装置29は、図8(a)に示す半導体装置25と類似した構造を有するが、放熱部材の構造が異なっている。半導体装置29に備えられた放熱部材30は金属からなり、平面視において矩形(この実施形態ではほぼ正方形)で同軸状に配置された多数の筒状部分30pを有している。筒状部分30pは、モールド樹脂5から露出している。
図8(c)に示す第5実施形態の半導体装置33は、図7に示す半導体装置21と類似した構造を有するが、放熱部材の構造が異なっている。半導体装置33に備えられた放熱部材34は金属からなり、互いにわずかな間隔を開けて嵌め合わされるように配置された一対の櫛形部分34pを有している。櫛形部分34pは、モールド樹脂5から露出している。
【0042】
いずれの放熱部材26,30,34も、放熱部6(図1参照)より大きな露出面積を有しており、これにより、半導体装置25,29,33の放熱性は、半導体装置1の放熱性より高くなっている。
図9(a)は、本発明の第6の実施形態に係る半導体装置の構造を示す図解的な斜視図であり、図9(b)は、図9(a)に示す切断線IX−IXに沿うその図解的な断面図である。
【0043】
この半導体装置37は、LSI(Large Scale Integrated circuit)が形成されたほぼ直方体の半導体チップ45を内部に備えモールド樹脂38により扁平でほぼ直方体の形状に成型された本体部44と、本体部44を覆うように取り付けられた放熱部材39(図9(b)では図示を省略)とを備えている。
半導体チップ45の1つの面には、半田46により伝熱部材42が接合されている。伝熱部材42は、本体部44の厚さ方向に直交する一対の面の一方(以下、「上面」という。)43Tの中央部で、モールド樹脂38から露出している。本体部44の上面43Tと伝熱部材42の露出面とは、ほぼ面一になっている。
【0044】
モールド樹脂38の4つの側面40(本体部44の厚さ方向に平行な面)のうち、互いに平行な一対の側面40Aからは、それぞれ複数(この実施形態では4つ)のリードフレーム41が突出している。各リードフレーム41は、側面40Aに垂直な方向にモールド樹脂38を貫通して延びている。リードフレーム41と伝熱部材42とは、たとえば、同じ材質からなるものとすることができる。
リードフレーム41は、半導体チップ45に対して伝熱部材42とは反対側に配置されている。換言すれば、半導体チップ45はリードフレーム41と伝熱部材42とに挟まれている。半導体チップ45のリードフレーム41に対向する面には、機能素子やその取り出し電極が形成されているが、半導体チップ45の他の面には、機能素子やその取り出し電極は形成されていない。
【0045】
半導体チップ45に形成された取り出し電極には、バンプ47が接合されており、半導体チップ45のバンプ47が形成された面とリードフレーム41とは、半田46によりワイヤレス接続されている。すなわち、半導体チップ45とリードフレーム41とは、半田により、電気接続されているとともに機械的に接合されている。
リードフレーム41は、いずれも、本体部44の厚さ方向に関して、上面43Tの反対側の面(以下、「底面」という。)43B側に配置されており、リードフレーム41の底面43B側の面と底面43Bとは、ほぼ面一になっている。リードフレーム41は、底面43Bに露出している。また、底面43Bに垂直な方向から見て、リードフレーム41の両端部41aはモールド樹脂38の縁部から突出している。
【0046】
放熱部材39は、底面43Bにほぼ平行に延びており、底面43Bに垂直な方向から見て、リードフレーム41とほぼ直交する方向にリードフレーム41と交差して延びている。底面43Bに垂直な方向から見て、放熱部材39は本体部44よりわずかに狭い幅を有しており、放熱部材39の両端部はモールド樹脂38の縁部から突出している。
放熱部材39の両端部39aは板状の形状を有しており、リードフレーム41とほぼ同一平面上にある。一方、放熱部材39の長さ方向中間部39cは、本体部44の上面43Tに沿うように配設されている。両端部39aと中間部39cとの間は、本体部44の側面40のうち側面40Aとは異なる一対の側面40Bに沿って配設された立ち上がり部39bとなっている。
【0047】
放熱部材39は、伝熱部材42のモールド樹脂38からの露出面と接している。このため、半導体チップ45で発生する熱は、伝熱部材42を介して放熱部材39に伝えられる。一方、放熱部材39は半導体チップ45には電気接続されていない。すなわち、放熱部材39は、半導体チップ45の電気接続には寄与しない。
放熱部材39の中間部39cからは、本体部44の厚さ方向およびリードフレーム41の長さ方向に平行で、互いに平行な多数の板状部(フィン)39pが突出している。これにより、放熱部材39の表面積が大きくなっている。
【0048】
この半導体装置37を実装する配線基板は、リードフレーム41のモールド樹脂38からの突出部に対応する位置に配線が接続された電極パッドが形成され、放熱部材39の両端部39aに対応する位置に接合用パッドが形成されたものとすることができる。
この場合、底面43Bを配線基板に対向させ、リードフレーム41のモールド樹脂38からの突出部を電極パッドに接合することにより、半導体チップ45と配線基板に形成された電極パッドとを電気接続できるとともに、半導体装置37を配線基板に機械的に接合できる。また、半田などにより、両端部39aを接合用パッドに接合することにより、半導体装置37を配線基板に機械的に接合できる。この状態で、半導体チップ45は機能素子が形成された面が配線基板側に向けられて(フェースダウンされて)いる。
【0049】
底面43Bに垂直な方向から見て、リードフレーム41の両端部、および放熱部材39の両端部39aが、モールド樹脂38の縁部から突出していることにより、上記の接合部を直接視認できる。このため、この半導体装置37は配線基板との接合状態を容易に確認できる。
接合用パッドは、配線基板上で配線から電気的に絶縁されたものとすることができる。この場合、放熱部材39は、配線基板に対して電気的に絶縁されて接合される。
【0050】
半導体チップ45で発生する熱は、半導体チップ45に対して二方向(互いに反対側)に配置されたリードフレーム41および伝熱部材42(放熱部材39)に伝えられ、それぞれ、リードフレーム41の長さ方向に沿った2方向および放熱部材39の長さ方向に沿った2方向、すなわち、半導体チップ45に対して4方向から大気中に放散される。放熱部材39が大きな面積を有することにより、放熱部材39を介して効率的に放熱できる。
【0051】
本体部44と放熱部材39とは分離不可能に形成されていてもよい。この場合、半導体装置37を一括して配線基板に実装できる。また、本体部44と放熱部材39とは分離可能に形成されていてもよい。この場合、本体部44を配線基板に実装した後、放熱部材39を配線基板に実装して、本体部44と放熱部材39とが接するようにしてもよい。
本発明の実施形態の説明は以上の通りであるが、本発明は他の形態でも実施できる。たとえば、第1の実施形態に係る半導体装置1において、第3リードフレーム10は、底面43Bに垂直な方向から見て、半導体装置1の一方の側方にのみ延びていてもよい。
【0052】
半導体チップ7と第1ないし第3リードフレーム8,9,10とはすべてワイヤレス接続されている必要はない。たとえば、第3リードフレーム10の代わりに、両端部10aに相当する部分のみからなるリードフレーム、すなわち、立ち上がり部10bおよび中間部10cを有さないリードフレームを用い、このリードフレームとゲート電極11Gとが、ボンディングワイヤを介して接続されていてもよい。
【0053】
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体装置の構造を示す図解的な斜視図である。
【図2】図1に示す半導体装置の図解的な断面図である。
【図3】底面に垂直な方向から上面を見た図1に示す半導体装置の図解的な平面図である。
【図4】半導体チップの構造を示す図解的な斜視図である。
【図5】図1に示す半導体装置の図解的な底面図である。
【図6】図1に示す半導体装置が実装される配線基板の図解的な平面図である。
【図7】本発明の第2の実施形態に係る半導体装置の構造を示す図解的な断面図および平面図である。
【図8】本発明の第3ないし第5の実施形態に係る半導体装置の構造を示す図解的な平面図である。
【図9】本発明の第6の実施形態に係る半導体装置の構造を示す図解的な斜視図および断面図である。
【符号の説明】
1,21,25,29,33,37 半導体装置
3 リードフレーム
4B,43B 底面
4T,43T 上面
5,38 モールド樹脂
6 放熱部
7,45 半導体チップ
8 第1リードフレーム
8a 第1リードフレームの両端部
9 第2リードフレーム
9a 第2リードフレームの両端部
10 第3リードフレーム
10a 第3リードフレームの両端部
11S ソース電極
11D ドレイン電極
12 配線基板
15 半田
22,26,30,34,39 放熱部材
39a 放熱部材の両端部
41 リードフレーム
41a リードフレームの両端部
42 伝熱部材

Claims (6)

  1. 底面を有し、この底面が配線基板に対向するように当該配線基板に実装可能な半導体装置であって、
    半導体チップと、
    この半導体チップを封止するモールド樹脂と、
    当該半導体装置において、上記半導体チップに対して上記底面側で上記半導体チップに接合され、上記底面にほぼ平行に延び、上記底面に垂直な方向から見て、両端部が上記モールド樹脂の縁部から突出しており、この両端部で当該配線基板に接合可能な第1の放熱部材と、
    当該半導体装置において、上記半導体チップに対して上記底面とは反対側の上面側で上記半導体チップに接合され、上記底面にほぼ平行に上記第1の放熱部材と交差して延び、上記底面に垂直な方向から見て、両端部が上記モールド樹脂の縁部から突出しており、この両端部で当該配線基板に接合可能な第2の放熱部材とを含み、
    上記第1および第2の放熱部材の一方が、上記半導体チップに電気接続されたリードフレームであり、
    上記半導体チップで発生する熱が、上記第1の放熱部材および上記第2の放熱部材を介して放散されるように構成されたことを特徴とする半導体装置。
  2. 上記第1および第2の放熱部材の両方が、上記半導体チップに電気接続されたリードフレームであることを特徴とする請求項1記載の半導体装置。
  3. 上記半導体チップに、ソース電極およびドレイン電極を有する電界効果トランジスタが形成されており、上記ドレイン電極が上記第1の放熱部材に電気接続されており、上記ソース電極が上記第2の放熱部材に電気接続されていることを特徴とする請求項2記載の半導体装置。
  4. 上記半導体チップが、上記第1および第2の放熱部材の上記一方にワイヤレス接続されていることを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
  5. 上記第2の放熱部材が、当該半導体装置の上記上面側において上記モールド樹脂から露出された放熱部を有することを特徴とする請求項1ないし4のいずれかに記載の半導体装置。
  6. 上記第2の放熱部材に接合され、上記モールド樹脂から露出された第3の放熱部材をさらに備えたことを特徴とする請求項1ないし5のいずれかに記載の半導体装置。
JP2003142393A 2003-05-20 2003-05-20 半導体装置 Pending JP2004349347A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003142393A JP2004349347A (ja) 2003-05-20 2003-05-20 半導体装置
US10/813,008 US20040232545A1 (en) 2003-05-20 2004-03-31 Semiconductor device
US11/262,967 US7245004B2 (en) 2003-05-20 2005-11-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003142393A JP2004349347A (ja) 2003-05-20 2003-05-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2004349347A true JP2004349347A (ja) 2004-12-09

Family

ID=33447480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003142393A Pending JP2004349347A (ja) 2003-05-20 2003-05-20 半導体装置

Country Status (2)

Country Link
US (2) US20040232545A1 (ja)
JP (1) JP2004349347A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123579A (ja) * 2005-10-28 2007-05-17 Nec Electronics Corp 半導体装置およびその製造方法ならびにその実装構造
JP2012253118A (ja) * 2011-06-01 2012-12-20 Denso Corp 半導体装置
CN104465594A (zh) * 2014-11-21 2015-03-25 朱艳玲 带内嵌式散热片的整流元器件及其制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435324C (zh) * 2004-12-20 2008-11-19 半导体元件工业有限责任公司 具有增强散热性的半导体封装结构
DE102005011159B4 (de) * 2005-03-09 2013-05-16 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben
US8120153B1 (en) * 2005-09-16 2012-02-21 University Of Central Florida Research Foundation, Inc. High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module
TW200739758A (en) * 2005-12-09 2007-10-16 Fairchild Semiconductor Corporaton Device and method for assembling a top and bottom exposed packaged semiconductor
US7576429B2 (en) * 2005-12-30 2009-08-18 Fairchild Semiconductor Corporation Packaged semiconductor device with dual exposed surfaces and method of manufacturing
DE102006000724A1 (de) * 2006-01-03 2007-07-12 Infineon Technologies Ag Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
US20080054449A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Ag Semiconductor component with cooling apparatus
TWI353047B (en) * 2006-12-28 2011-11-21 Siliconware Precision Industries Co Ltd Heat-dissipating-type semiconductor package
TWI361466B (en) * 2006-12-29 2012-04-01 Siliconware Precision Industries Co Ltd Method for fabricating heat-dissipating package and heat-dissipating structure applicable thereto
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure
DE202009000615U1 (de) * 2009-01-15 2010-05-27 Danfoss Silicon Power Gmbh Formmassenvergossenes Leistungshalbleiterelement
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
JP2011023463A (ja) * 2009-07-14 2011-02-03 Denso Corp 半導体モジュール
US9000576B2 (en) * 2011-04-22 2015-04-07 Cyntec Co., Ltd. Package structure and manufacturing method thereof
KR102153041B1 (ko) * 2013-12-04 2020-09-07 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
JP6351731B2 (ja) * 2014-08-25 2018-07-04 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
DE102017120747B4 (de) 2017-09-08 2020-07-30 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102017120753B4 (de) 2017-09-08 2021-04-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
US20190291204A1 (en) * 2018-03-20 2019-09-26 Texas Instruments Incorporated Ribbon wire bond
DE102019206523A1 (de) * 2019-05-07 2020-11-12 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers
DE102020108916A1 (de) * 2020-03-31 2021-09-30 Infineon Technologies Ag Package mit Clip und Konnektor über elektronischen Komponenten
US11929298B2 (en) 2020-11-13 2024-03-12 Infineon Technologies Ag Molded semiconductor package with dual integrated heat spreaders

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121615A (ja) * 1991-10-25 1993-05-18 Rohm Co Ltd 半導体装置
JPH0846100A (ja) * 1994-07-29 1996-02-16 Hitachi Ltd 半導体集積回路装置
JPH0846104A (ja) * 1994-05-31 1996-02-16 Motorola Inc 表面実装電子素子およびその製造方法
JPH0870063A (ja) * 1994-08-29 1996-03-12 Toshiba Lighting & Technol Corp 混成集積回路およびこれを含む回路装置
JPH1079448A (ja) * 1996-07-12 1998-03-24 Fujitsu Ltd 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置
JP2000307017A (ja) * 1999-02-17 2000-11-02 Hitachi Ltd 半導体装置およびその製造方法
US6215176B1 (en) * 1999-05-04 2001-04-10 Sitron Precision Co., Ltd. Dual leadframe package
JP2001144229A (ja) * 1999-11-17 2001-05-25 Nec Corp 樹脂封止型半導体装置
JP2002033430A (ja) * 2000-07-17 2002-01-31 Nippon Inter Electronics Corp 面実装型半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207645A (ja) 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
JPS60160639A (ja) 1984-01-31 1985-08-22 Nec Corp 半導体装置
JPS62169450A (ja) 1986-01-22 1987-07-25 Hitachi Ltd 半導体装置
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
JPH04174547A (ja) 1990-11-07 1992-06-22 Nec Corp 表面実装型電力用半導体装置
JPH0567001A (ja) 1991-09-09 1993-03-19 Nec Corp キヤツシユメモリ回路
EP0566872A3 (en) * 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
JP3572628B2 (ja) 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3011579B2 (ja) 1993-07-06 2000-02-21 大日本印刷株式会社 半導体パッケージ用放熱板
JPH07231065A (ja) 1994-02-16 1995-08-29 Hitachi Ltd 樹脂封止型半導体装置
JP3542677B2 (ja) 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JPH1012788A (ja) 1996-06-26 1998-01-16 Matsushita Electron Corp 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
JPH10144853A (ja) 1996-11-07 1998-05-29 Toshiba Corp 半導体装置
JP2907186B2 (ja) 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法
JP3061120B2 (ja) 1997-07-25 2000-07-10 日本電気株式会社 半導体装置、その製造方法
JPH1174439A (ja) 1997-08-28 1999-03-16 Sharp Corp 樹脂モールドパッケージ
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
JP2000068430A (ja) 1998-08-19 2000-03-03 Goto Seisakusho:Kk ヒートシンクを備えた樹脂封止型半導体装置
JP4651153B2 (ja) 1999-10-28 2011-03-16 ローム株式会社 半導体装置
JP2002050729A (ja) 2000-07-31 2002-02-15 Rohm Co Ltd リードフレーム、半導体装置の製造方法および半導体装置
US6897567B2 (en) * 2000-07-31 2005-05-24 Romh Co., Ltd. Method of making wireless semiconductor device, and leadframe used therefor
JP2002280509A (ja) 2001-03-15 2002-09-27 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP4403665B2 (ja) 2001-03-14 2010-01-27 三菱電機株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121615A (ja) * 1991-10-25 1993-05-18 Rohm Co Ltd 半導体装置
JPH0846104A (ja) * 1994-05-31 1996-02-16 Motorola Inc 表面実装電子素子およびその製造方法
JPH0846100A (ja) * 1994-07-29 1996-02-16 Hitachi Ltd 半導体集積回路装置
JPH0870063A (ja) * 1994-08-29 1996-03-12 Toshiba Lighting & Technol Corp 混成集積回路およびこれを含む回路装置
JPH1079448A (ja) * 1996-07-12 1998-03-24 Fujitsu Ltd 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置
JP2000307017A (ja) * 1999-02-17 2000-11-02 Hitachi Ltd 半導体装置およびその製造方法
US6215176B1 (en) * 1999-05-04 2001-04-10 Sitron Precision Co., Ltd. Dual leadframe package
JP2001144229A (ja) * 1999-11-17 2001-05-25 Nec Corp 樹脂封止型半導体装置
JP2002033430A (ja) * 2000-07-17 2002-01-31 Nippon Inter Electronics Corp 面実装型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123579A (ja) * 2005-10-28 2007-05-17 Nec Electronics Corp 半導体装置およびその製造方法ならびにその実装構造
JP2012253118A (ja) * 2011-06-01 2012-12-20 Denso Corp 半導体装置
CN104465594A (zh) * 2014-11-21 2015-03-25 朱艳玲 带内嵌式散热片的整流元器件及其制造方法

Also Published As

Publication number Publication date
US7245004B2 (en) 2007-07-17
US20040232545A1 (en) 2004-11-25
US20060076674A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
JP2004349347A (ja) 半導体装置
JP4698225B2 (ja) ドレインクリップを備えた半導体ダイパッケージ
JP5558714B2 (ja) 半導体パッケージ
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組,以及製造方法
WO2001031704A1 (fr) Dispositif a semi-conducteurs
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2023036823A (ja) 半導体装置
JP6602981B2 (ja) 半導体装置
US10256168B2 (en) Semiconductor device and lead frame therefor
JP4386239B2 (ja) 半導体装置及びその製造方法
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
JP2006310609A (ja) 半導体装置
JP2998838B2 (ja) 半導体装置
JP2006294729A (ja) 半導体装置
US20220230942A1 (en) Packaged semiconductor device
JP2005175512A (ja) 半導体装置
JP6967627B2 (ja) 半導体装置
WO2022264834A1 (ja) 半導体装置
JP2005159238A (ja) 半導体装置
JP2004247669A (ja) 半導体装置の実装構造
JP2004247396A (ja) 半導体装置の実装構造
JP2004363330A (ja) 半導体装置
JP2009010210A (ja) 半導体装置およびその製造方法
JP2004247547A (ja) 半導体装置
JPH02288254A (ja) 半導体装置およびその配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090813