JP2002050729A - リードフレーム、半導体装置の製造方法および半導体装置 - Google Patents
リードフレーム、半導体装置の製造方法および半導体装置Info
- Publication number
- JP2002050729A JP2002050729A JP2000230971A JP2000230971A JP2002050729A JP 2002050729 A JP2002050729 A JP 2002050729A JP 2000230971 A JP2000230971 A JP 2000230971A JP 2000230971 A JP2000230971 A JP 2000230971A JP 2002050729 A JP2002050729 A JP 2002050729A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- region
- lead frame
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
(57)【要約】
【課題】 電極配置の異なる種々の半導体チップを同一
のリードフレームにそれぞれ適用して半導体装置を製造
でき、しかも半導体装置およびこれが実装される回路基
板の小型化を達成できるようにする。 【解決手段】 半導体装置製造用のリードフレームにお
いて、ダイパッド部30′および第１リード部31ａ′を有
する第１領域66と、この第１領域66に並設され、互いに
平行に延びる一対のコモンバー部69ａ，69ｂのそれぞれ
から、他方のコモンバー部69ａ（69ｂ）に向けて延びる
第２リード部４Ａ′，４Ｂ′を有する第２領域67と、を
備え、第１および第２領域66，67のうちの一方の領域67
（66）が他方の領域66（67）を覆う位置にまで回動可能
とした。
のリードフレームにそれぞれ適用して半導体装置を製造
でき、しかも半導体装置およびこれが実装される回路基
板の小型化を達成できるようにする。 【解決手段】 半導体装置製造用のリードフレームにお
いて、ダイパッド部30′および第１リード部31ａ′を有
する第１領域66と、この第１領域66に並設され、互いに
平行に延びる一対のコモンバー部69ａ，69ｂのそれぞれ
から、他方のコモンバー部69ａ（69ｂ）に向けて延びる
第２リード部４Ａ′，４Ｂ′を有する第２領域67と、を
備え、第１および第２領域66，67のうちの一方の領域67
（66）が他方の領域66（67）を覆う位置にまで回動可能
とした。
Description
【０００１】
【発明の属する技術分野】本願発明は、半導体チップと
リード端子の接続にワイヤを用いないワイヤレス構造を
有する半導体装置に関連する技術に関する。
リード端子の接続にワイヤを用いないワイヤレス構造を
有する半導体装置に関連する技術に関する。
【０００２】
【従来の技術】半導体装置としては、たとえば図８に示
したように面実装用として構成されたリード型のものが
ある。この図に示した半導体装置８は、たとえばトラン
ジスタとして使用される３端子型のものである。この半
導体装置８は、半導体チップ８０を実装したダイパッド
部８１ａを有する第１リード端子８１と、半導体チップ
８０の上面８０ａに設けられた電極部（図示略）とワイ
ヤＷを介して電気的に接続される２つの第２リード端子
８２とをそれぞれ有している。そして、半導体チップ８
０、ワイヤＷなどが樹脂パッケージ８３封止されている
とともに、各リード端子８１，８２における樹脂パッケ
ージ８３から延出する部分が外部接続用電極８１ａ，８
２ａとされている。このような半導体装置８において
は、各リード端子８１，８２が略同一平面上に離散して
設けられているため、半導体装置８の小型化が困難であ
る。
したように面実装用として構成されたリード型のものが
ある。この図に示した半導体装置８は、たとえばトラン
ジスタとして使用される３端子型のものである。この半
導体装置８は、半導体チップ８０を実装したダイパッド
部８１ａを有する第１リード端子８１と、半導体チップ
８０の上面８０ａに設けられた電極部（図示略）とワイ
ヤＷを介して電気的に接続される２つの第２リード端子
８２とをそれぞれ有している。そして、半導体チップ８
０、ワイヤＷなどが樹脂パッケージ８３封止されている
とともに、各リード端子８１，８２における樹脂パッケ
ージ８３から延出する部分が外部接続用電極８１ａ，８
２ａとされている。このような半導体装置８において
は、各リード端子８１，８２が略同一平面上に離散して
設けられているため、半導体装置８の小型化が困難であ
る。
【０００３】そのため、図９に示したようにワイヤを用
いずに半導体チップ９０の上下面のそれぞれにおいて各
リード端子９１，９２を接続して各リード端子９１，９
２を立体的に配置することにより半導体装置９の小型化
を図る方法もある。
いずに半導体チップ９０の上下面のそれぞれにおいて各
リード端子９１，９２を接続して各リード端子９１，９
２を立体的に配置することにより半導体装置９の小型化
を図る方法もある。
【０００４】このような半導体装置９は、たとえば図１
０に示したようなリードフレーム９４から製造される。
このリードフレーム９４は、ダイパッド部９１ａ′およ
び第１リード部９１ｂ′を有するとともに、第１リード
部９１ｂ′を介してサイドフレーム部９５と繋げられた
第１領域９６と、第２リード部９２′が設けられ、かつ
図１０に一点鎖線で示した回動軸Ｃを中心として回動可
能とされた第２領域９７と、を有している。第２リード
部９２′は、回動中心となる軸フレーム部９８から、各
第１リード部９１ｂ′と同一方向に延出している。
０に示したようなリードフレーム９４から製造される。
このリードフレーム９４は、ダイパッド部９１ａ′およ
び第１リード部９１ｂ′を有するとともに、第１リード
部９１ｂ′を介してサイドフレーム部９５と繋げられた
第１領域９６と、第２リード部９２′が設けられ、かつ
図１０に一点鎖線で示した回動軸Ｃを中心として回動可
能とされた第２領域９７と、を有している。第２リード
部９２′は、回動中心となる軸フレーム部９８から、各
第１リード部９１ｂ′と同一方向に延出している。
【０００５】このリードフレーム９４では、各ダイパッ
ド部９１ａ′に半導体チップ９０を搭載した後に、第２
領域９７を回動軸Ｃを中心として約１８０度回動させる
ことにより図１１に示したように各第２リード部９２′
の端部が半導体チップ９０の電極（図示略）と接続され
る。そして、図１１に仮想線Ｐで示した領域に樹脂パッ
ケージ９３を形成した後に各リード部９１ｂ′，９２′
のカットおよびフォーミングを施すことにより図９に示
したような形態を有する半導体装置９が製造される。
ド部９１ａ′に半導体チップ９０を搭載した後に、第２
領域９７を回動軸Ｃを中心として約１８０度回動させる
ことにより図１１に示したように各第２リード部９２′
の端部が半導体チップ９０の電極（図示略）と接続され
る。そして、図１１に仮想線Ｐで示した領域に樹脂パッ
ケージ９３を形成した後に各リード部９１ｂ′，９２′
のカットおよびフォーミングを施すことにより図９に示
したような形態を有する半導体装置９が製造される。
【０００６】
【発明が解決しようとする課題】しかしながら、図１０
に示したリードフレーム９４では、第２領域９７を回動
させる前の状態においては、第１リード部９１ｂ′と第
２リード部９２′とが互いに同一方向に延びていたか
ら、第２領域９７の回動後は、半導体チップ９０から
は、第１リード部９１ｂ′と第２リード部９２′とが互
いに反対方向に延出することとなる。このため、図１に
示した第２リード端子４Ａ，４Ｂのうちの一部の第２リ
ード端子４Ａが第１リード部端子３の第１リード部３１
と同一方向に延出するような形態を有する半導体装置１
を製造することはできない。
に示したリードフレーム９４では、第２領域９７を回動
させる前の状態においては、第１リード部９１ｂ′と第
２リード部９２′とが互いに同一方向に延びていたか
ら、第２領域９７の回動後は、半導体チップ９０から
は、第１リード部９１ｂ′と第２リード部９２′とが互
いに反対方向に延出することとなる。このため、図１に
示した第２リード端子４Ａ，４Ｂのうちの一部の第２リ
ード端子４Ａが第１リード部端子３の第１リード部３１
と同一方向に延出するような形態を有する半導体装置１
を製造することはできない。
【０００７】したがって、上記リードフレーム９４で
は、製造できる半導体装置９のリード構成に制約が生じ
る。これにともない、半導体装置９の小型化が阻害され
るばかりか、当該半導体装置９を実装する回路基板のパ
ッドのレイアウトや配線の引回しも制約されるため、回
路基板の小型化も阻害される。また、リード構成が制約
されるということは、第２リード部９２′と接続される
半導体チップ９０の上面における電極配置の制約も大き
くなるため、採用できる半導体チップ９０の種類も限定
されてしまう。
は、製造できる半導体装置９のリード構成に制約が生じ
る。これにともない、半導体装置９の小型化が阻害され
るばかりか、当該半導体装置９を実装する回路基板のパ
ッドのレイアウトや配線の引回しも制約されるため、回
路基板の小型化も阻害される。また、リード構成が制約
されるということは、第２リード部９２′と接続される
半導体チップ９０の上面における電極配置の制約も大き
くなるため、採用できる半導体チップ９０の種類も限定
されてしまう。
【０００８】本願発明は、上記した事情のもとで考え出
されたものであって、電極配置の異なる種々の半導体チ
ップを同一のリードフレームにそれぞれ適用して半導体
装置を製造でき、しかも半導体装置およびこれが実装さ
れる回路基板の小型化を達成できるようにすることをそ
の課題とする。
されたものであって、電極配置の異なる種々の半導体チ
ップを同一のリードフレームにそれぞれ適用して半導体
装置を製造でき、しかも半導体装置およびこれが実装さ
れる回路基板の小型化を達成できるようにすることをそ
の課題とする。
【０００９】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【００１０】すなわち、本願発明の第１の側面により提
供されるリードフレームは、ダイパッド部および第１リ
ード部を有する第１領域と、この第１領域に並設され、
かつ互いに平行に延びる一対のコモンバー部のそれぞれ
から、他方のコモンバー部に向けて延びる複数の第２リ
ード部を有する第２領域と、を備え、上記第１領域およ
び上記第２領域のうちの一方の領域が他方の領域を覆う
位置にまで回動可能とされていることを特徴としてい
る。
供されるリードフレームは、ダイパッド部および第１リ
ード部を有する第１領域と、この第１領域に並設され、
かつ互いに平行に延びる一対のコモンバー部のそれぞれ
から、他方のコモンバー部に向けて延びる複数の第２リ
ード部を有する第２領域と、を備え、上記第１領域およ
び上記第２領域のうちの一方の領域が他方の領域を覆う
位置にまで回動可能とされていることを特徴としてい
る。
【００１１】好ましい実施の形態においては、上記第１
リード部および上記第２リード部は、同一または略同一
方向に延びている。
リード部および上記第２リード部は、同一または略同一
方向に延びている。
【００１２】好ましい実施の形態においては、上記第１
リード部は、回動軸に対して平行に延び、上記一対のコ
モンバー部は、上記回動軸に対して直交状に延びるとと
もに、上記各第２リード部は、各コモンバー部に対して
垂直または略垂直に延びている。
リード部は、回動軸に対して平行に延び、上記一対のコ
モンバー部は、上記回動軸に対して直交状に延びるとと
もに、上記各第２リード部は、各コモンバー部に対して
垂直または略垂直に延びている。
【００１３】本願発明の第２の側面では、上述した第１
の側面に記載したリードフレームを用いた半導体装置の
製造方法であって、上記ダイパッド部に対して半導体チ
ップを搭載する工程と、上記第１領域および上記第２領
域のうちの一方の領域を他方の領域の直上に位置させ、
上記複数の第２リード部のうちの少なくとも一部の第２
リード部を上記半導体チップの上面に設けられた電極に
接続する工程と、を含むことを特徴とする、半導体装置
の製造方法が提供される。
の側面に記載したリードフレームを用いた半導体装置の
製造方法であって、上記ダイパッド部に対して半導体チ
ップを搭載する工程と、上記第１領域および上記第２領
域のうちの一方の領域を他方の領域の直上に位置させ、
上記複数の第２リード部のうちの少なくとも一部の第２
リード部を上記半導体チップの上面に設けられた電極に
接続する工程と、を含むことを特徴とする、半導体装置
の製造方法が提供される。
【００１４】好ましい実施の形態においては、上記複数
の第２リード部は、上記電極の数よりも多く設けられて
いるとともに、上記電極と接続されない不要な第２リー
ド部を除去する工程をさらに含んでいる。
の第２リード部は、上記電極の数よりも多く設けられて
いるとともに、上記電極と接続されない不要な第２リー
ド部を除去する工程をさらに含んでいる。
【００１５】また、本願発明の第３の側面においては、
上述した本願発明の第２の側面に記載した製造方法によ
り得られることを特徴とする、半導体装置が提供され
る。
上述した本願発明の第２の側面に記載した製造方法によ
り得られることを特徴とする、半導体装置が提供され
る。
【００１６】本願発明に係るリードフレームは、第１お
よび第２領域のうちの一方の領域が他方の領域に対して
相対的に回動可能とされている。そして、第２領域は、
一対のコモンバー部のそれぞれから他方のコモンバーに
向けて延びる第２リード部を有している。このため、本
願発明に係るリードフレームにおいては、ダイパッド上
に半導体チップを搭載した後に、一方の領域を約１８０
度回動させた場合には、半導体チップの電極に対応する
第２リード部を当該電極を接触させることができる。そ
して、当該第２リード部と電極とを接続すれば、半導体
チップからは、当該第２リード部のうちの一部の第２リ
ード部と他の一部の第２リード部とが互いに反対方向に
延出することとなる。このように、本願発明では、第２
リード部が互いに反対方向に延びる半導体装置が提供で
きる。これにより、本願発明では種々の端子構成の半導
体装置が提供できるようになる。このため、端子構成に
制約を受けて半導体装置の小型化が阻害されることもな
く、当該半導体装置を実装すべき回路基板に設けるべき
端子パッドの位置や配線の引回しパターンの制約が小さ
くなり、回路基板の小型化にも寄与できる。
よび第２領域のうちの一方の領域が他方の領域に対して
相対的に回動可能とされている。そして、第２領域は、
一対のコモンバー部のそれぞれから他方のコモンバーに
向けて延びる第２リード部を有している。このため、本
願発明に係るリードフレームにおいては、ダイパッド上
に半導体チップを搭載した後に、一方の領域を約１８０
度回動させた場合には、半導体チップの電極に対応する
第２リード部を当該電極を接触させることができる。そ
して、当該第２リード部と電極とを接続すれば、半導体
チップからは、当該第２リード部のうちの一部の第２リ
ード部と他の一部の第２リード部とが互いに反対方向に
延出することとなる。このように、本願発明では、第２
リード部が互いに反対方向に延びる半導体装置が提供で
きる。これにより、本願発明では種々の端子構成の半導
体装置が提供できるようになる。このため、端子構成に
制約を受けて半導体装置の小型化が阻害されることもな
く、当該半導体装置を実装すべき回路基板に設けるべき
端子パッドの位置や配線の引回しパターンの制約が小さ
くなり、回路基板の小型化にも寄与できる。
【００１７】また、第２リード部を、当該半導体装置に
おいて使用される半導体チップの上面に設けられた電極
の数よりも多く設けておき、当該電極に対応する第２リ
ード部のみを選択的に半導体チップと接続し、不要な第
２リード部を除去するようにすれば、一種類のリードフ
レームを用いて、様々な半導体チップを適用して半導体
装置を製造できるようになる。
おいて使用される半導体チップの上面に設けられた電極
の数よりも多く設けておき、当該電極に対応する第２リ
ード部のみを選択的に半導体チップと接続し、不要な第
２リード部を除去するようにすれば、一種類のリードフ
レームを用いて、様々な半導体チップを適用して半導体
装置を製造できるようになる。
【００１８】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００１９】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を図面を参照して具体的に説明する。
形態を図面を参照して具体的に説明する。
【００２０】図１は、本願発明に係る半導体装置１の一
例を示す全体斜視図である。この半導体装置１は、ワイ
ヤレス構造を有するとともに面実装型として構成された
ものであり、たとえばトランジスタとしての機能を有し
ている。半導体装置１は、半導体チップ２を搭載した第
１リード端子３と、半導体チップ２の上面２０に設けら
れた電極２０ａに接続された複数の第２リード端子４
Ａ，４Ｂと、を備えているとともに、半導体チップ２お
よびその接続部分がエポキシ樹脂などにより形成された
樹脂パッケージ５内に封止されている。
例を示す全体斜視図である。この半導体装置１は、ワイ
ヤレス構造を有するとともに面実装型として構成された
ものであり、たとえばトランジスタとしての機能を有し
ている。半導体装置１は、半導体チップ２を搭載した第
１リード端子３と、半導体チップ２の上面２０に設けら
れた電極２０ａに接続された複数の第２リード端子４
Ａ，４Ｂと、を備えているとともに、半導体チップ２お
よびその接続部分がエポキシ樹脂などにより形成された
樹脂パッケージ５内に封止されている。
【００２１】第１リード端子３は、ダイパッド部３０
と、一対の第１リード部３１と、を有している。ダイパ
ッド部３０は、長矩形板状の形態を有しており、その長
手方向に並んで２つの半導体チップ２がそれぞれ搭載さ
れている。各第１リード部３１は、ダイパッド部３０に
おける長手方向の両端部から幅方向に延出しており、樹
脂パッケージ５内に封止された内部リード部３２と、樹
脂パッケージ５から延出する外部リード部３３と、を有
している。外部リード部３３は、クランク状に屈曲され
ており、先端部３３ａが樹脂パッケージ５の底面と略面
一とされた水平状とされている。
と、一対の第１リード部３１と、を有している。ダイパ
ッド部３０は、長矩形板状の形態を有しており、その長
手方向に並んで２つの半導体チップ２がそれぞれ搭載さ
れている。各第１リード部３１は、ダイパッド部３０に
おける長手方向の両端部から幅方向に延出しており、樹
脂パッケージ５内に封止された内部リード部３２と、樹
脂パッケージ５から延出する外部リード部３３と、を有
している。外部リード部３３は、クランク状に屈曲され
ており、先端部３３ａが樹脂パッケージ５の底面と略面
一とされた水平状とされている。
【００２２】第２リード端子4 Ａ，４Ｂは、それぞれが
帯状の形態とされているとともに、一方の第２リード端
子４Ａの一部分は、第１リード部３１の一部分と樹脂パ
ッケージ５における同じ側から延出しており、他方の第
２リード端子４Ｂの一部分は、第１リード部３１の一部
分と樹脂パッケージ５における反対側から延出してい
る。各第２リード端子４Ａ，４Ｂは、樹脂パッケージ５
内に封止された内部リード部４０Ａ，４０Ｂと、樹脂パ
ッケージ５から延出する外部リード部４１Ａ，４１Ｂ
と、を有している。内部リード部４０Ａ，４０Ｂおよび
外部リード部４１Ａ，４１Ｂのそれぞれは、クランク状
に屈曲されており、内部リード部４０Ａ，４０Ｂの先端
部４０ａ，４０ｂが半導体チップ２の上面２０に設けら
れた電極２０ａに接続されているとともに、外部リード
部４１Ａ，４１Ｂの先端部４１ａ，４１ｂが樹脂パッケ
ージ５の底面と略面一とされた水平状とされている。
帯状の形態とされているとともに、一方の第２リード端
子４Ａの一部分は、第１リード部３１の一部分と樹脂パ
ッケージ５における同じ側から延出しており、他方の第
２リード端子４Ｂの一部分は、第１リード部３１の一部
分と樹脂パッケージ５における反対側から延出してい
る。各第２リード端子４Ａ，４Ｂは、樹脂パッケージ５
内に封止された内部リード部４０Ａ，４０Ｂと、樹脂パ
ッケージ５から延出する外部リード部４１Ａ，４１Ｂ
と、を有している。内部リード部４０Ａ，４０Ｂおよび
外部リード部４１Ａ，４１Ｂのそれぞれは、クランク状
に屈曲されており、内部リード部４０Ａ，４０Ｂの先端
部４０ａ，４０ｂが半導体チップ２の上面２０に設けら
れた電極２０ａに接続されているとともに、外部リード
部４１Ａ，４１Ｂの先端部４１ａ，４１ｂが樹脂パッケ
ージ５の底面と略面一とされた水平状とされている。
【００２３】各半導体チップ２は、たとえば上面２０に
２個の電極２０ａが形成されており、下面の全体が電極
（図示略）とされたベアチップである。
２個の電極２０ａが形成されており、下面の全体が電極
（図示略）とされたベアチップである。
【００２４】このような構成とされた半導体装置１は、
図２に示したようなリードフレーム６を用いて製造され
る。このリードフレーム６は、互いに平行に延びる一対
のサイドフレーム部６０，６１の間が複数のクロスフレ
ーム部６２，６３により繋げられており、サイドフレー
ム部６０，６１および互いに隣合うクロスフレーム部６
２，６３により囲まれる矩形領域６４がサイドフレーム
部６０，６１の長手方向に連続して複数設けられてい
る。
図２に示したようなリードフレーム６を用いて製造され
る。このリードフレーム６は、互いに平行に延びる一対
のサイドフレーム部６０，６１の間が複数のクロスフレ
ーム部６２，６３により繋げられており、サイドフレー
ム部６０，６１および互いに隣合うクロスフレーム部６
２，６３により囲まれる矩形領域６４がサイドフレーム
部６０，６１の長手方向に連続して複数設けられてい
る。
【００２５】各矩形領域６４には、一方のサイドフレー
ム部６０および一方のクロスフレーム部６２のそれぞれ
に付属した第１領域６５と、隣合うクロスフレーム部６
２，６３のそれぞれ付属した第２領域６６と、が形成さ
れている。
ム部６０および一方のクロスフレーム部６２のそれぞれ
に付属した第１領域６５と、隣合うクロスフレーム部６
２，６３のそれぞれ付属した第２領域６６と、が形成さ
れている。
【００２６】第１領域６５は、矩形板状とされたダイパ
ッド部３０′の両側縁部３０ａ′３０ｂ′のそれぞれか
ら幅方向に延出して複数の第１リード部３１ａ′，３１
ａ″，３１ｂ″が形成されている。一方の側縁部３０
ａ′から延出する第１リード部３１ａ′，３１ａ″は、
一定間隔隔てて互いに平行に延びており、端部において
一方のクロスフレーム部６２と繋げられている。他方の
側縁部３０ｂ′から延出する第１リード部３１ｂ″もま
た一定間隔隔てて互いに平行に延びており、これらの第
１リード部３１ｂ″は端部においてブリッジ部３１ｃ″
を介して一体化されている。
ッド部３０′の両側縁部３０ａ′３０ｂ′のそれぞれか
ら幅方向に延出して複数の第１リード部３１ａ′，３１
ａ″，３１ｂ″が形成されている。一方の側縁部３０
ａ′から延出する第１リード部３１ａ′，３１ａ″は、
一定間隔隔てて互いに平行に延びており、端部において
一方のクロスフレーム部６２と繋げられている。他方の
側縁部３０ｂ′から延出する第１リード部３１ｂ″もま
た一定間隔隔てて互いに平行に延びており、これらの第
１リード部３１ｂ″は端部においてブリッジ部３１ｃ″
を介して一体化されている。
【００２７】第２領域６６は、第１領域６５に対してリ
ードフレームの幅方向に並んで設けられている。この第
２領域６６は、一対の吊りリード部６７を介してクロス
フレーム部６２，６３に対して支持された長矩形状の基
部６８と、この基部６８の長手方向の両端部のそれぞれ
から基部の幅方向に延出する一対のコモンバー部６９
ａ，６９ｂと、を有している。各コモンバー部６９ａ
（６９ｂ）からは、他方のコモンバー部６９ｂ（６９
ａ）に向けて延びる複数の第２リード部４Ａ′，４Ａ″
（４Ｂ′，４Ｂ″）が互いに横並びして設けられてい
る。この第２領域は、各吊りリード部６７が捩じれるこ
とにより、図２に一点鎖線で示した回動軸Ｃを中心とし
て回動可能とされている。
ードフレームの幅方向に並んで設けられている。この第
２領域６６は、一対の吊りリード部６７を介してクロス
フレーム部６２，６３に対して支持された長矩形状の基
部６８と、この基部６８の長手方向の両端部のそれぞれ
から基部の幅方向に延出する一対のコモンバー部６９
ａ，６９ｂと、を有している。各コモンバー部６９ａ
（６９ｂ）からは、他方のコモンバー部６９ｂ（６９
ａ）に向けて延びる複数の第２リード部４Ａ′，４Ａ″
（４Ｂ′，４Ｂ″）が互いに横並びして設けられてい
る。この第２領域は、各吊りリード部６７が捩じれるこ
とにより、図２に一点鎖線で示した回動軸Ｃを中心とし
て回動可能とされている。
【００２８】このような形態を有するリードフレーム６
は、たとえばＮｉ製の板材に打ち抜き加工を施すことに
より、あるいは薬剤を用いたウエットエッチング処理を
施すことにより形成される。
は、たとえばＮｉ製の板材に打ち抜き加工を施すことに
より、あるいは薬剤を用いたウエットエッチング処理を
施すことにより形成される。
【００２９】このリードフレーム６に対しては、図３に
示したように各第１領域６５のダイパッド部３０′に２
つの半導体チップ２が搭載される。各半導体チップ２と
ダイパッド部３０′との間は、たとえば導体ペーストを
用いて電気的に導通するように接続される。
示したように各第１領域６５のダイパッド部３０′に２
つの半導体チップ２が搭載される。各半導体チップ２と
ダイパッド部３０′との間は、たとえば導体ペーストを
用いて電気的に導通するように接続される。
【００３０】次いで、図４にクロスハッチィングで示し
た不要部分（第１リード部３１ａ″，３１ｂ″、ブリッ
ジ部３１ｃ″、第２リード部４Ａ″，４Ｂ″）を、たと
えば金型を用いたプレスにより除去し、第１および第２
領域６５，６６のそれぞれを図５に仮想線で示した形態
とする。このとき、プレス用の金型により、各第２リー
ド部４Ａ′，４Ｂ′における中央よりも先端側の領域
（後において内部リード４０Ａ，４０Ｂとなるべき領
域）がクランク状とされる。これにより、第２領域６６
を回動させて第１領域６５の直上に位置させた場合に
は、コモンバー部６９ａ，６９ｂおよび第２リード部４
Ａ′，４Ｂ′の基端側が第１リード部３１ａ′と略面一
となるとともに、第２リード部４Ａ′，４Ｂ′が半導体
チップ２の電極２０ａと接触する（図６参照）。
た不要部分（第１リード部３１ａ″，３１ｂ″、ブリッ
ジ部３１ｃ″、第２リード部４Ａ″，４Ｂ″）を、たと
えば金型を用いたプレスにより除去し、第１および第２
領域６５，６６のそれぞれを図５に仮想線で示した形態
とする。このとき、プレス用の金型により、各第２リー
ド部４Ａ′，４Ｂ′における中央よりも先端側の領域
（後において内部リード４０Ａ，４０Ｂとなるべき領
域）がクランク状とされる。これにより、第２領域６６
を回動させて第１領域６５の直上に位置させた場合に
は、コモンバー部６９ａ，６９ｂおよび第２リード部４
Ａ′，４Ｂ′の基端側が第１リード部３１ａ′と略面一
となるとともに、第２リード部４Ａ′，４Ｂ′が半導体
チップ２の電極２０ａと接触する（図６参照）。
【００３１】続いて、図５に示したように第２領域６６
を回動軸Ｃを中心として第１領域６５の直上まで回動さ
せるとともに、第２リード部４Ａ′，４Ｂ′の先端部４
０ａ′，４０ｂ′を各半導体チップ２の上面２０に形成
された電極２０ａと接続する。このとき、半導体チップ
２からは、一部の第２リード部４Ａ′と他の一部の第２
リード部４Ｂ′とが互いに反対方向に延出することとな
る。このような第２リード部４Ａ′，４Ｂ′の接続は、
たとえばダイパッド部３０′に対する半導体チップ２の
接続と同様に導体ペーストを用いて行ってもよいし、ま
た第２リード部４Ａ′，４Ｂ′の先端部４０ａ′，４０
ｂ′に予めクリームハンダを塗布しておき、あるいは各
電極２０ａの表面にハンダメッキを施しておき、ハンダ
を再溶融・固化させることにより行ってもよい。
を回動軸Ｃを中心として第１領域６５の直上まで回動さ
せるとともに、第２リード部４Ａ′，４Ｂ′の先端部４
０ａ′，４０ｂ′を各半導体チップ２の上面２０に形成
された電極２０ａと接続する。このとき、半導体チップ
２からは、一部の第２リード部４Ａ′と他の一部の第２
リード部４Ｂ′とが互いに反対方向に延出することとな
る。このような第２リード部４Ａ′，４Ｂ′の接続は、
たとえばダイパッド部３０′に対する半導体チップ２の
接続と同様に導体ペーストを用いて行ってもよいし、ま
た第２リード部４Ａ′，４Ｂ′の先端部４０ａ′，４０
ｂ′に予めクリームハンダを塗布しておき、あるいは各
電極２０ａの表面にハンダメッキを施しておき、ハンダ
を再溶融・固化させることにより行ってもよい。
【００３２】次いで、図５においてダイパッド部３０′
を囲むようにして仮想線で示した矩形領域Ｐに樹脂パッ
ケージ５を形成する。この樹脂パッケージ５は、図６に
示したように上下の金型７Ａ，７Ｂによって形成される
キャビティ空間７０内に、半導体チップ２およびこれと
第１および第２リード部４Ａ′，４Ｂ′との接続部分を
含めた樹脂パッケージ５を形成すべき領域を収容した状
態とする。次いで、キャビティ空間７０内に、たとえば
エポキシ樹脂を注入してこれを硬化させた後に金型７
Ａ，７Ｂを外し、リードカットおよびリードフォーミン
グ工程などを経て、図１に示したような個別の半導体装
置１が得られる。
を囲むようにして仮想線で示した矩形領域Ｐに樹脂パッ
ケージ５を形成する。この樹脂パッケージ５は、図６に
示したように上下の金型７Ａ，７Ｂによって形成される
キャビティ空間７０内に、半導体チップ２およびこれと
第１および第２リード部４Ａ′，４Ｂ′との接続部分を
含めた樹脂パッケージ５を形成すべき領域を収容した状
態とする。次いで、キャビティ空間７０内に、たとえば
エポキシ樹脂を注入してこれを硬化させた後に金型７
Ａ，７Ｂを外し、リードカットおよびリードフォーミン
グ工程などを経て、図１に示したような個別の半導体装
置１が得られる。
【００３３】このように、本実施形態のリードフレーム
６を用いれば、樹脂パッケージ５から互いに反対方向に
延出する第２リード端子４Ａ，４Ｂを有する半導体装置
１が提供できる。この種の半導体装置１は、従来のリー
ドフレームでは製造できないものであった。そして、半
導体チップ２の電極配置などを適宜選択するとともに除
去すべき第１リード部３１ａ″，３１ｂ″および第２リ
ード部４Ａ″，４Ｂ″を適宜選択することにより、従来
では製造困難であった形態の半導体装置１を含め、一種
類のリードフレーム６から、種々の端子構成の半導体装
置を幅広く提供できるようになる。このため、端子構成
に制約を受けて半導体装置１の小型化が阻害されること
はなく、また当該半導体装置１を実装すべき回路基板に
設けるべき端子パッドの位置や配線の引回しパターンの
制約も小さくなり、回路基板の小型化にも寄与できる。
６を用いれば、樹脂パッケージ５から互いに反対方向に
延出する第２リード端子４Ａ，４Ｂを有する半導体装置
１が提供できる。この種の半導体装置１は、従来のリー
ドフレームでは製造できないものであった。そして、半
導体チップ２の電極配置などを適宜選択するとともに除
去すべき第１リード部３１ａ″，３１ｂ″および第２リ
ード部４Ａ″，４Ｂ″を適宜選択することにより、従来
では製造困難であった形態の半導体装置１を含め、一種
類のリードフレーム６から、種々の端子構成の半導体装
置を幅広く提供できるようになる。このため、端子構成
に制約を受けて半導体装置１の小型化が阻害されること
はなく、また当該半導体装置１を実装すべき回路基板に
設けるべき端子パッドの位置や配線の引回しパターンの
制約も小さくなり、回路基板の小型化にも寄与できる。
【００３４】ところで、図１に示した半導体装置１は、
図２に示した構成を有するリードフレーム６ばかりでな
く、たとえば図７に示した構成を有するのリードフレー
ム７によっても製造することができる。この図に示した
リードフレーム７は、サイドフレーム部７０およびクロ
スフレーム部７２に付属した第１領域７５と、吊りリー
ド７７を介してクロスフレーム部７２に付属し、かつ第
１領域７５を覆う位置まで回動可能とされた第２領域７
６と、を有する点において先に説明したリードフレーム
６と共通する。その一方、第１領域７５の第１リード部
４Ａ′，４Ａ″，４Ｂ′，４Ｂ″および第２領域７６の
第２リード部３１ａ′，３１ａ″，３１ｂ″のそれそれ
が、リードフレーム７の幅方向（クロスフレーム部７２
の延びる方向）に延びている点において異なっている。
図２に示した構成を有するリードフレーム６ばかりでな
く、たとえば図７に示した構成を有するのリードフレー
ム７によっても製造することができる。この図に示した
リードフレーム７は、サイドフレーム部７０およびクロ
スフレーム部７２に付属した第１領域７５と、吊りリー
ド７７を介してクロスフレーム部７２に付属し、かつ第
１領域７５を覆う位置まで回動可能とされた第２領域７
６と、を有する点において先に説明したリードフレーム
６と共通する。その一方、第１領域７５の第１リード部
４Ａ′，４Ａ″，４Ｂ′，４Ｂ″および第２領域７６の
第２リード部３１ａ′，３１ａ″，３１ｂ″のそれそれ
が、リードフレーム７の幅方向（クロスフレーム部７２
の延びる方向）に延びている点において異なっている。
【００３５】より具体的には、第１領域７５は、矩形板
状とされたダイパッド部３０′の両側縁部３０ａ′３０
ｂ′のそれぞれから幅方向の延出して複数の第１リード
部３１ａ′，３１ａ″，３１ｂ′，３１ｂ″が形成され
ている。一方の側縁部３０ａ′から延出する第１リード
部３１ａ′，３１ａ″は、一定間隔隔てて互いに平行に
延びており、端部において一方のサイドフレーム部７０
と繋げられている。他方の側縁部３０ｂ′から延出する
第１リード部３１ｂ″もまた一定間隔隔てて互いに平行
に延びており、これらの第１リード部３１ｂ″は端部に
おいてブリッジ部３１ｃ″を介して一体化されている。
この第２領域７５は、ダイパッド部３０′からリードフ
レーム７の長手方向に延びる吊りリード部７３を介して
クロスフレーム部７２に支持されている。
状とされたダイパッド部３０′の両側縁部３０ａ′３０
ｂ′のそれぞれから幅方向の延出して複数の第１リード
部３１ａ′，３１ａ″，３１ｂ′，３１ｂ″が形成され
ている。一方の側縁部３０ａ′から延出する第１リード
部３１ａ′，３１ａ″は、一定間隔隔てて互いに平行に
延びており、端部において一方のサイドフレーム部７０
と繋げられている。他方の側縁部３０ｂ′から延出する
第１リード部３１ｂ″もまた一定間隔隔てて互いに平行
に延びており、これらの第１リード部３１ｂ″は端部に
おいてブリッジ部３１ｃ″を介して一体化されている。
この第２領域７５は、ダイパッド部３０′からリードフ
レーム７の長手方向に延びる吊りリード部７３を介して
クロスフレーム部７２に支持されている。
【００３６】一方、第２領域７６は、第１領域７５に対
してリードフレーム７の幅方向に並んで設けられてい
る。この第２領域７６は、一対のサイドメンバ部７９
ａ，７９ｂと、これらの間を繋ぐ一対のクロスメンバ部
７９ｃ，７９ｄによって囲まれる矩形領域７９内におい
て、各サイドメンバ部７９ａ，７９ｂから第２リード部
４Ａ′，４Ａ″，４Ｂ′，４Ｂ″が他方のサイドメンバ
部７９ｂ，７９ａに向けて延びている。一方のサイドメ
ンバ部７９ａはまた、クロスフレーム部７２に対して一
対の吊りリード部７７を介して支持されており、これら
の吊りリード部７７が捩じれることによ回動軸Ｃを中心
として第２領域７６が回動可能とされている。
してリードフレーム７の幅方向に並んで設けられてい
る。この第２領域７６は、一対のサイドメンバ部７９
ａ，７９ｂと、これらの間を繋ぐ一対のクロスメンバ部
７９ｃ，７９ｄによって囲まれる矩形領域７９内におい
て、各サイドメンバ部７９ａ，７９ｂから第２リード部
４Ａ′，４Ａ″，４Ｂ′，４Ｂ″が他方のサイドメンバ
部７９ｂ，７９ａに向けて延びている。一方のサイドメ
ンバ部７９ａはまた、クロスフレーム部７２に対して一
対の吊りリード部７７を介して支持されており、これら
の吊りリード部７７が捩じれることによ回動軸Ｃを中心
として第２領域７６が回動可能とされている。
【００３７】このような形態を有するリードフレーム７
においても、ダイパッド部３０′への半導体チップ２の
搭載、図にクロスハッチィングを施した不要部分（第１
リード部３１ａ″，３１ｂ″、第２リード部４Ａ″，４
Ｂ″およびブリッジ部３１ｃ″）の除去、第２領域７６
の回動、半導体チップ２の電極と第１および第２リード
部３１ａ′，４Ａ′，４Ｂ′の接続、樹脂パッケージン
グ工程などを経て図１に示した個別の半導体装置１が得
られる。
においても、ダイパッド部３０′への半導体チップ２の
搭載、図にクロスハッチィングを施した不要部分（第１
リード部３１ａ″，３１ｂ″、第２リード部４Ａ″，４
Ｂ″およびブリッジ部３１ｃ″）の除去、第２領域７６
の回動、半導体チップ２の電極と第１および第２リード
部３１ａ′，４Ａ′，４Ｂ′の接続、樹脂パッケージン
グ工程などを経て図１に示した個別の半導体装置１が得
られる。
【００３８】各実施形態では第２領域６６，７６が回動
するように構成されていたが、第１領域６５，７５を回
動するようにサイドフレーム６，７を構成してもよい。
この場合、第２領域のクロスフレーム部がコモンバー部
を兼ねていてもよい。
するように構成されていたが、第１領域６５，７５を回
動するようにサイドフレーム６，７を構成してもよい。
この場合、第２領域のクロスフレーム部がコモンバー部
を兼ねていてもよい。
【００３９】また、リードフレームの第１および第２リ
ード部の配置、個数、大きさなどは設計事項であり、採
用する半導体チップの種類や大きさ、あるいは電極の個
数や配置などに応じて、適宜設計変更可能である。
ード部の配置、個数、大きさなどは設計事項であり、採
用する半導体チップの種類や大きさ、あるいは電極の個
数や配置などに応じて、適宜設計変更可能である。
【図１】本願発明に係る半導体装置の一例を示す全体斜
視図である。
視図である。
【図２】本願発明に係るリードフレームの一例を示す要
部平面図である。
部平面図である。
【図３】本願発明に係る半導体装置の製造方法を説明す
るための要部平面図である。
るための要部平面図である。
【図４】本願発明に係る半導体装置の製造方法を説明す
るための要部平面図である。
るための要部平面図である。
【図５】本願発明に係る半導体装置の製造方法を説明す
るための要部平面図である。
るための要部平面図である。
【図６】本願発明に係る半導体装置の製造方法を説明す
るための断面図である。
るための断面図である。
【図７】本願発明に係るリードフレームの他の例を示す
要部平面図である。
要部平面図である。
【図８】従来の半導体装置の一例を示す全体斜視図であ
る。
る。
【図９】従来の半導体装置の他の例を示す全体斜視図で
ある。
ある。
【図１０】従来のリードフレームの一例を示す要部平面
図である。
図である。
【図１１】図９に示した半導体装置の製造方法を説明す
るための要部平面図である。
るための要部平面図である。
１ 半導体装置 ２ 半導体チップ ２０ 上面（半導体チップの） ２０ａ 電極（半導体チップの） ６，７ リードフレーム ６５，７５ 第１領域（リードフレームの） ６６，７６ 第２領域（リードフレームの） ６９ａ，６９ｂ コモンバー部（リードフレームの） ３１ａ′，３１ａ″，３１ｂ″ 第１リード部（リード
フレームの） ４Ａ′，４Ａ″，４Ｂ′，４Ｂ″ 第２リード部（リー
ドフレームの） Ｃ 回動軸
フレームの） ４Ａ′，４Ａ″，４Ｂ′，４Ｂ″ 第２リード部（リー
ドフレームの） Ｃ 回動軸
Claims (6)
- 【請求項１】 ダイパッド部および第１リード部を有す
る第１領域と、この第１領域に並設され、かつ互いに平
行に延びる一対のコモンバー部のそれぞれから、他方の
コモンバー部に向けて延びる複数の第２リード部を有す
る第２領域と、を備え、上記第１領域および上記第２領
域のうちの一方の領域が他方の領域を覆う位置にまで回
動可能とされていることを特徴とする、リードフレー
ム。 - 【請求項２】 上記第１リード部および上記第２リード
部は、同一または略同一方向に延びている、請求項１に
記載のリードフレーム。 - 【請求項３】 上記第１リード部は、回動軸に対して平
行に延び、 上記一対のコモンバー部は、上記回動軸に対して直交状
に延びるとともに、上記各第２リード部は、上記各コモ
ンバー部に対して垂直または略垂直に延びている、請求
項２に記載のリードフレーム。 - 【請求項４】 請求項１ないし３のいずれかに記載した
リードフレームを用いた半導体装置の製造方法であっ
て、 上記ダイパッド部に対して半導体チップを搭載する工程
と、 上記第１領域および上記第２領域のうちの一方の領域を
回動させて他方の領域の直上に位置させ、上記複数の第
２リード部のうちの少なくとも一部の第２リード部を上
記半導体チップの上面に設けられた電極と接続する工程
と、 を含むことを特徴とする、半導体装置の製造方法。 - 【請求項５】 上記複数の第２リード部は、上記電極の
数よりも多く設けられているとともに、上記電極と接続
されない不要な第２リード部を除去する工程をさらに含
んでいる、請求項４に記載の半導体装置の製造方法。 - 【請求項６】 請求項４または５に記載した製造方法に
より得られることを特徴とする、半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000230971A JP2002050729A (ja) | 2000-07-31 | 2000-07-31 | リードフレーム、半導体装置の製造方法および半導体装置 |
| US09/917,945 US6897567B2 (en) | 2000-07-31 | 2001-07-31 | Method of making wireless semiconductor device, and leadframe used therefor |
| US11/085,116 US7675144B2 (en) | 2000-07-31 | 2005-03-22 | Method of making wireless semiconductor device, and leadframe used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000230971A JP2002050729A (ja) | 2000-07-31 | 2000-07-31 | リードフレーム、半導体装置の製造方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002050729A true JP2002050729A (ja) | 2002-02-15 |
Family
ID=18723863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000230971A Pending JP2002050729A (ja) | 2000-07-31 | 2000-07-31 | リードフレーム、半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002050729A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142205A (ja) * | 2005-11-18 | 2007-06-07 | Denso Corp | 接続装置 |
| US7245004B2 (en) | 2003-05-20 | 2007-07-17 | Rohm Co., Ltd. | Semiconductor device |
| WO2012113645A1 (de) * | 2011-02-21 | 2012-08-30 | Osram Opto Semiconductors Gmbh | Halbleiterchipgehäuseanordnung und herstellungsverfahren |
| JP2018014490A (ja) * | 2016-07-08 | 2018-01-25 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
-
2000
- 2000-07-31 JP JP2000230971A patent/JP2002050729A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245004B2 (en) | 2003-05-20 | 2007-07-17 | Rohm Co., Ltd. | Semiconductor device |
| JP2007142205A (ja) * | 2005-11-18 | 2007-06-07 | Denso Corp | 接続装置 |
| JP4525568B2 (ja) * | 2005-11-18 | 2010-08-18 | 株式会社デンソー | 接続装置 |
| WO2012113645A1 (de) * | 2011-02-21 | 2012-08-30 | Osram Opto Semiconductors Gmbh | Halbleiterchipgehäuseanordnung und herstellungsverfahren |
| JP2018014490A (ja) * | 2016-07-08 | 2018-01-25 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5606198A (en) | Semiconductor chip with electrodes on side surface | |
| US6927096B2 (en) | Method of manufacturing a semiconductor device | |
| US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
| KR100265563B1 (ko) | 볼 그리드 어레이 패키지 및 그의 제조 방법 | |
| KR100336080B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JP4703938B2 (ja) | ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法 | |
| US5559372A (en) | Thin soldered semiconductor package | |
| KR19980079837A (ko) | 반도체 장치 | |
| EP1665379B1 (en) | Electronic package having a folded flexible substrate and method of manufacturing the same | |
| US6179659B1 (en) | Electrical contact device and associated method of manufacture | |
| JPH11214607A (ja) | 半導体装置 | |
| JP2002050729A (ja) | リードフレーム、半導体装置の製造方法および半導体装置 | |
| US20120181677A1 (en) | Semiconductor device package with two component lead frame | |
| JP3667916B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
| JP3707926B2 (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
| JPH10284678A (ja) | 半導体装置およびその製造方法 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| JP2007180445A (ja) | 回路装置およびその製造方法 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| JP7211267B2 (ja) | 半導体パッケージの製造方法 | |
| JP4315964B2 (ja) | 回路装置の製造方法 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JP2001298056A (ja) | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |