JP2018014490A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】複数の半導体素子を適切に半田付けできる半導体装置の製造方法を提供する。【解決手段】リードフレームは、パッド２１１と第１端子２１２とを含む第１リード２１を有する。パッドは、第１方向において互いに反対側を向くパッド主面２１１ａおよびパッド裏面を有する。第１端子は、第１方向に対して直角である第２方向に沿ってパッドから延出する。互いに反対側を向く素子主面および素子裏面を各々有する第１半導体素子１１および第２半導体素子１２を用意する。第１半導体素子の素子裏面を、第１の半田３１でパッド主面にダイボンドすることの後に、第２半導体素子の素子裏面を、第１の半田の融点より低い融点の第２の半田３２でパッド主面にダイボンドする。【選択図】図２

Description

本開示は、半導体装置に関する。

従来の半導体装置の一例は、ＩＧＢＴチップ、ダイオードチップ、および、リードフレームを備えている。前記ＩＧＢＴチップおよび前記ダイオードチップは、同一のリードフレームの一方の面に搭載され、それぞれが、半田層を介して前記リードフレームに電気的に接続され、これらのチップの固定もこの半田層によって行われている。

上記半導体装置を製造する際、複数のチップを１つずつ順次半田により接合する場合がある。この場合、同一の半田材を用いると、その融点が同一であるため、２つ目のチップを半田付けするときに、１つ目のチップの半田が再融解してしまう可能性がある。これにより、１つ目のチップの接合強度が低下したり、１つ目のチップの位置ズレが発生したりする可能性がある。特に、２つのチップの位置が近い場合、上記のような問題が発生しやすい。

従来の半導体装置の他の例は、半導体素子（ＩＧＢＴ）、リードフレーム（外部電極）、および、ワイヤを備えている。前記ワイヤは、アルミニウム金属である。なお、前記ワイヤの腐食防止のため、アルミニウムに少量のＮｉが添加されたアルミニウム合金を用いることもある。また、前記ワイヤは、前記リードフレームと前記半導体素子とにワイヤボンディングされ、これらを導通させている。また、前記半導体素子は、例えば、半田により、前記リードフレームにダイボンディングされている。これにより、前記リードフレームから前記ワイヤを介して前記半導体素子に電力が供給される。

従来の半導体装置においては、使用中等に温度サイクルを受けると、ワイヤが損傷を受ける場合があった。このワイヤの損傷により、ワイヤの接合がはがれたり、ワイヤが断線したりする可能性がある。このように接合不良や断線が発生すると、半導体素子に電力が供給されなくなるため、半導体装置において、このようなワイヤの損傷を抑制させることが求められる。

本開示の目的の１つは、１つのリードフレーム上に複数のチップを半田付けする時に、前記複数のチップを適切に半田付けすることができる半導体装置の製造方法、および、前記複数のチップが適切に半田付けされた半導体装置を提供することにある。

本開示の目的の１つは、温度サイクルに対する信頼性の向上を図ることができる半導体装置を提供することにある。

本開示の第１の側面によると半導体装置の製造方法が提供される。前記方法は、リードフレームを用意することを有する。前記リードフレームは、パッドと第１端子とを含む第１リードを有し、前記パッドは、第１方向において互いに反対側を向くパッド主面およびパッド裏面を有し、前記第１端子は、前記第１方向に対して直角である第２方向に沿って前記パッドから延出する。前記方法は、互いに反対側を向く素子主面および素子裏面を各々が有する第１半導体素子および第２半導体素子を用意することと、前記第１半導体素子の前記素子裏面を、第１の半田で前記パッド主面にダイボンドすることと、前記第１の半田で前記パッド主面にダイボンドすることの後に、前記第２半導体素子の前記素子裏面を、第１の半田の融点より低い融点の第２の半田で前記パッド主面にダイボンドすることと、を有する。

本開示の第２の側面によると、半導体装置が提供される。前記半導体装置は、リードフレームと、第１半導体素子および第２半導体素子と、第１の半田と、第２の半田と、を含む。前記リードフレームは、パッドと第１端子とを含む第１リードを有する前記パッドは、第１方向において互いに反対側を向くパッド主面およびパッド裏面を有する。前記第１端子は、前記第１方向に対して直角である第２方向に沿って前記パッドから延出する。第１半導体素子および第２半導体素子は各々、前記第１方向において互いに反対側を向く素子主面および素子裏面を有する。前記第１半導体素子および第２半導体素子における前記各素子裏面が前記パッド主面に向かい合う。前記第１の半田は、前記第１半導体素子と前記パッド主面との間に介在し、前記第１半導体素子と前記パッドとを導通接合する。前記第２の半田は、前記第２半導体素子と前記パッド主面との間に介在し、前記第２半導体素子と前記パッドとを導通接合する、前記第１の半田より融点の低い。

本開示の他の側面によると、半導体装置が提供される。前記半導体装置は、半導体素子と、外部電極と、ワイヤと、を含む。前記ワイヤは、前記半導体素子と前記外部電極とを導通させる。前記ワイヤの平均結晶粒径は、３μｍ〜１５μｍである。

本開示のその他の特徴および利点は、添付の図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

本開示の実施形態に係る半導体装置を示す斜視図である。 図１に示す半導体装置において、封止樹脂を省略した斜視図である。 本開示の実施形態に係る半導体装置を示す平面図である。 図３のＩＶ−ＩＶ線に沿う断面図である。 図３のＶ−Ｖ線に沿う断面図である。 半導体装置の製造方法を示すフロー図である。 半導体装置の製造過程（部品準備工程）における半導体装置（リードフレーム）を示す図である。 半導体装置の製造過程（第３ワイヤボンディング工程終了時）における半導体装置を示す図である。 半導体装置の製造過程（封止工程終了時）における半導体装置を示す図である。 温度サイクル試験のサイクル数と熱抵抗変化率との関係を示したグラフである。 温度サイクル試験のサイクル数と熱抵抗変化率との関係を示したグラフである。 温度サイクル試験後の半田の状態を示した図である。 温度サイクル試験後の半田の状態を示した図である。 本開示の実施形態に係る半導体装置を示す斜視図である。 図１２に示す半導体装置において、封止樹脂を省略した斜視図である。 本開示の実施形態に係る半導体装置を示す平面図である。 図１４のＸＶ−ＸＶ線に沿う断面図である。 図１４のＸＶＩ−ＸＶＩ線に沿う断面図である。 ワイヤの平均結晶粒径とビッカーズ硬度との関係を示した図である。 ビッカーズ硬度と接合強度耐性との関係を説明するための図である。 ビッカーズ硬度と接合強度耐性との関係を説明するための図である。 ビッカーズ硬度と接合強度耐性との関係を説明するための図である。 ビッカーズ硬度と孔食耐性との関係を説明するための図である。 ビッカーズ硬度と孔食耐性との関係を説明するための図である。 ビッカーズ硬度と孔食耐性との関係を説明するための図である。 ビッカーズ硬度とネック強度耐性との関係を説明するための図である。 ビッカーズ硬度とネック強度耐性との関係を説明するための図である。 ビッカーズ硬度とネック強度耐性との関係を説明するための図である。 本開示におけるワイヤのビッカーズ硬度を説明するための図である。 温度サイクル試験に対する半導体装置の信頼性が最も高くなるビッカーズ硬度の求め方を説明するための図である。 ワイヤの線膨張係数に対して封止樹脂の線膨張係数を変化させたときのワイヤの顕微鏡拡大図である。 ワイヤの線膨張係数に対して封止樹脂の線膨張係数を変化させたときのワイヤの顕微鏡拡大図である。 ワイヤの線膨張係数に対して封止樹脂の線膨張係数を変化させたときのワイヤの顕微鏡拡大図である。 ワイヤの線膨張係数に対して封止樹脂の線膨張係数を変化させたときのワイヤの顕微鏡拡大図である。

以下、本開示の実施の形態について、図面を参照して具体的に説明する。

図１〜図５は、本開示の実施形態に係る半導体装置Ａ１を示している。本開示の半導体装置Ａ１は、例えば、自動車、電子機器などの電装回路基板に表面実装される形式のものである。半導体装置Ａ１は、第１半導体素子１１、第２半導体素子１２、リードフレーム２、第１の半田３１、第２の半田３２、第１のワイヤ４１、第２のワイヤ４２、第３のワイヤ４３、および、封止樹脂５を備えている。

図１は、半導体装置Ａ１の斜視図である。図２は、図１の斜視図において、封止樹脂５の図示を省略したものである。図３は、半導体装置Ａ１の平面図である。図４は、図３のＩＶ−ＩＶ線に沿う断面図である。図５は、図３のＶ−Ｖ線に沿う断面図である。なお、図３においては、封止樹脂５を透過させている。理解の便宜上、半導体装置Ａ１の厚さ方向を第１方向ｚ、第１方向ｚに対して直角である平面図（図３）の上下方向を第２方向ｘ、第１方向ｚおよび第２方向ｘに対していずれも直角である平面図（図３）の左右方向を第３方向ｙとそれぞれ定義する。なお、以下の説明における「上下」の語句は、説明の便宜を図るために用いるものであり、本開示の半導体装置Ａ１の設置姿勢を限定するものではない。

第１半導体素子１１は、半導体を材料とする回路素子であり、半導体装置Ａ１の機能の中枢となる素子である。本実施形態においては、第１半導体素子１１は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）である。第１半導体素子１１は、図４に示すように、第１半導体素子主面１１１および第１半導体素子裏面１１２を有する。

第１半導体素子主面１１１は、第１半導体素子１１の上面である。第１半導体素子裏面１１２は、第１半導体素子１１の下面である。第１半導体素子主面１１１および第１半導体素子裏面１１２は、第１方向ｚにおいて互いに反対側を向いている。

第１半導体素子主面１１１の一部は、第１電極パッド１１３および第２電極パッド１１４である。第１電極パッド１１３の面積は、第２電極パッド１１４の面積よりも小とされている。本実施形態においては、第１電極パッド１１３は上記ＩＧＢＴのゲート電極であり、第２電極パッド１１４は上記ＩＧＢＴのエミッタ電極である。また、第１半導体素子裏面１１２の主たる部分は、第３電極パッド１１５である。本実施形態においては、第３電極パッド１１５は上記ＩＧＢＴのコレクタ電極である。

第２半導体素子１２は、半導体を材料とする回路素子である。本実施形態においては、第２半導体素子１２は、ダイオードである。第２半導体素子１２は、図４に示すように、第２半導体素子主面１２１および第２半導体素子裏面１２２を有する。

第２半導体素子主面１２１は、第２半導体素子１２の上面である。第２半導体素子裏面１２２は、第２半導体素子１２の下面である。第２半導体素子主面１２１および第２半導体素子裏面１２２は、第１方向ｚにおいて互いに反対側を向いている。

第２半導体素子主面１２１は、主面電極パッド１２３である。本実施形態においては、主面電極パッド１２３は上記ダイオードのアノード電極である。また、第２半導体素子裏面１２２は、裏面電極パッド１２４である。本実施形態においては、裏面電極パッド１２４は上記ダイオードのカソード電極である。

第１半導体素子１１および第２半導体素子１２は、厚さ方向視（第１方向ｚ視）において、矩形状をなす。本実施形態においては、第１半導体素子１１および第２半導体素子１２はともに、第１方向ｚ視の寸法が１ｍｍ〜１０ｍｍ角である。また、第１半導体素子１１の厚さ方向寸法は、４０μｍ〜３００μｍであり、第２半導体素子１２の厚さ方向寸法は、４０μｍ〜３００μｍである。また、本実施形態においては、第１半導体素子１１の厚さ方向視寸法は、第２半導体素子１２の厚さ方向視寸法より大きいものとしている。

リードフレーム２は、導通性を有する部材であり、回路基板に接合されることにより、半導体装置Ａ１と回路基板との導通経路を構成する。リードフレーム２は、Ｃｕを主成分とする合金からなる。なお、耐食性、導電性、熱伝導性、あるいは、接合性などを考慮して、表面の一部にめっきを施していてもよい。リードフレーム２は、第１リード２１、第２リード２２、および、第３リード２３を有する。

第１リード２１は、第１パッド２１１（ダイパッド）、第１端子２１２、および、中間連結部２１３を含む。

第１パッド２１１は、パッド主面２１１ａおよびパッド裏面２１１ｂを有する。パッド主面２１１ａは、第１パッド２１１の上面である。パッド主面２１１ａは、第１半導体素子１１および第２半導体素子１２が搭載された面であり、図４に示すように、第１半導体素子裏面１１２および第２半導体素子裏面１２２がパッド主面２１１ａに向かい合っている。パッド裏面２１１ｂは、第１パッド２１１の下面である。パッド主面２１１ａおよびパッド裏面２１１ｂはともに、平坦であり、第１方向ｚにおいて互いに反対側を向いている。当該第１パッド２１１が特許請求の範囲に記載の「パッド」に相当する。

また、第１パッド２１１には、パッド主面２１１ａからパッド裏面２１１ｂに至るパッド貫通孔２１１ｃが形成されている。パッド貫通孔２１１ｃは、厚さ方向視において、第１半導体素子１１および第２半導体素子１２から離間している。本実施形態においては、パッド貫通孔２１１ｃは、厚さ方向視において、円形であるが、その形状は限定されない。

第１端子２１２は、図１〜図３に示すように、第２方向ｘに沿って延出し、かつ、一部が封止樹脂５から露出した部分である。第１端子２１２は、中間連結部２１３、第１パッド２１１および第１の半田３１を介して第３電極パッド１１５に導通している。上記するように第３電極パッド１１５はコレクタ電極であるので、第１端子２１２は、半導体装置Ａ１のコレクタ端子である。

中間連結部２１３は、図２および図３に示すように、第１パッド２１１と第１端子２１２とに繋がる部分である。図５に示すように、第１方向ｚにおいて、第１パッド２１１と第１端子２１２との位置が異なり、第１パッド２１１は、第１端子２１２よりも図５の下方に位置している。よって、中間連結部２１３は、第１パッド２１１および第１端子２１２に対して傾斜している。中間連結部２１３はすべて、封止樹脂５に覆われている。

第２リード２２は、図１〜図３に示すように、第１リード２１から離間して配置され、かつ、第２方向ｘに沿って延出する部材である。第３方向ｙにおいて、第２リード２２は、第１端子２１２の片側に位置している。第２リード２２は、第２パッド２２１および第２端子２２２を含む。

第２パッド２２１は、図３に示すように、第３方向ｙの長さが第２端子２２２よりも長く、かつ、全体が封止樹脂５に覆われた部分である。図２および図３に示すように、第２パッド２２１には、第１のワイヤ４１が接続されている。

第２端子２２２は、図１〜図３に示すように、第２方向ｘに沿って延出し、かつ、一部が封止樹脂５から露出する部分である。第２端子２２２は、第２パッド２２１および第１のワイヤ４１を介して、第１電極パッド１１３に導通している。本実施形態においては、上記するように第１電極パッド１１３はゲート電極であるので、第２端子２２２は、半導体装置Ａ１のゲート端子である。

第３リード２３は、図１〜図３に示すように、第１リード２１および第２リード２２から離間して配置され、かつ、第２方向ｘに沿って延出する部材である。第３方向ｙにおいて、第３リード２３は、第１端子２１２に対して第２リード２２とは反対側に位置している。第３リード２３は、第３パッド２３１および第３端子２３２を含む。

第３パッド２３１は、図３に示すように、第３方向ｙの長さが、第３パッド２３１よりも長く、かつ、全体が封止樹脂５に覆われた部分である。図２および図３に示すように、第３パッド２３１には、第２のワイヤ４２および第３のワイヤ４３が接続されている。

第３端子２３２は、図１〜図３に示すように、第２方向ｘに沿って延出し、かつ、一部が封止樹脂５から露出する部分である。第３端子２３２は、第３パッド２３１および第２のワイヤ４２を介して、第２電極パッド１１４に導通している。本実施形態においては、上記するように第２電極パッド１１４はエミッタ電極であるので、第３端子２３２は、半導体装置Ａ１のエミッタ端子である。また、第３端子２３２は、第３パッド２３１および第３のワイヤ４３を介して、主面電極パッド１２３に導通している。

なお、第１端子２１２、第２端子２２２、第３端子２３２の封止樹脂５から露出した部分をめっきで覆っておいてもよい。これらをめっきで覆っておくことで、耐食性を向上させることができる。

第１の半田３１は、図２および図４に示すように、第１半導体素子１１と第１リード２１の第１パッド２１１との間に介在し、かつ、導電性を有する部材である。第１の半田３１によって、第１半導体素子１１が第１パッド２１１に搭載され、かつ、第１半導体素子１１の第３電極パッド１１５と第１リード２１との導通が確保される。

第２の半田３２は、図２および図４に示すように、第２半導体素子１２と第１リード２１の第１パッド２１１との間に介在し、かつ、導通性を有する部材である。第２の半田３２によって、第２半導体素子１２が第１パッド２１１に搭載され、かつ、第２半導体素子１２の裏面電極パッド１２４と第１リード２１との導通が確保される。

上記するように、第１半導体素子１１の第３電極パッド１１５および第２半導体素子１２の裏面電極パッド１２４はともに、第１リード２１と導通しているため、これらが電気的に接続されている。したがって、第１半導体素子１１のコレクタ電極と第２半導体素子１２のカソード電極とが電気的に接続されている。

第１の半田３１および第２の半田３２はともに、第１方向ｚにおける寸法（厚さ）が、７０μｍ以上である。また、第１の半田３１および第２の半田３２の厚さを大きくすると放熱性が低下する傾向があるため、１５０μｍ以下がよい。すなわち、第１の半田３１および第２の半田３２の厚さは、７０μｍ〜１５０μｍである。本実施形態においては、第１の半田３１および第２の半田３２はともに、１００μｍである。なお、第１の半田３１と第２の半田３２とで異なる厚さでもよい。また、第１の半田３１および第２の半田３２の厚さ（７０μｍ〜１５０μｍ）は、第１半導体素子１１および第２半導体素子１２の大きさに応じて、適宜設定すればよい。

第１の半田３１の融点（以下、「第１融点」という。）は、第２の半田３２の融点（以下、「第２融点」という。）より高い。第１の半田３１および第２の半田３２には、スズ（Ｓｎ）が含まれており、本実施形態においては、第１の半田３１のスズの含有量を、第２の半田３２のスズの含有量より少なくして、第１融点を第２融点より高くしている。好ましくは、第１融点は３００度〜３４０度であり、第２融点は２８０度〜３２０度である（ただし、第１融点が第２融点より低くなる組み合わせは除く）。本実施形態においては、第１融点は３２０度であり、第２融点は２９０度である。第１の半田３１および第２の半田３２それぞれのスズの含有量は、第１融点および第２融点に応じて、決められている。なお、スズの含有量以外により、第１融点を第２融点より高くするようにしてもよい。含有量とは、質量あるいは容積を意味する。

第１のワイヤ４１、第２のワイヤ４２、および、第３のワイヤ４３は、同一の金属からなり、導電性を有する部材である。本実施形態においては、第１のワイヤ４１、第２のワイヤ４２、および、第３のワイヤ４３は、Ａｌ（アルミニウム）あるいはＡｌ合金からなる。

第１のワイヤ４１は、図２および図３に示すように、一端が第２パッド２２１にボンディングされ、他端が第１半導体素子主面１１１の第１電極パッド１１３にボンディングされている。よって、第１のワイヤ４１は、第２パッド２２１と第１電極パッド１１３とを導通させている。

第２のワイヤ４２は、図２および図３に示すように、一端が第３パッド２３１にボンディングされ、他端が第１半導体素子主面１１１の第２電極パッド１１４にボンディングされている。よって、第２のワイヤ４２は、第３パッド２３１と第２電極パッド１１４とを導通させている。

第３のワイヤ４３は、図２および図３に示すように、一端が第３パッド２３１にボンディングされ、他端が第２半導体素子主面１２１の主面電極パッド１２３にボンディングされている。第３のワイヤ４３は、第３パッド２３１と主面電極パッド１２３とを導通させている。

第３パッド２３１は、第２のワイヤ４２により、第２電極パッド１１４すなわち第１半導体素子１１のエミッタ電極と導通し、第３のワイヤ４３により、主面電極パッド１２３すなわち、第２半導体素子１２のアノード電極と導通しているため、第１半導体素子１１のエミッタ電極と第２半導体素子１２のアノード電極とが電気的に接続されている。このことと、上記したように、第１半導体素子１１のコレクタ電極と第２半導体素子１２のカソード電極とが電気的に接続されていることから、第１半導体素子１１と第２半導体素子１２とが逆並列に接続されている。

封止樹脂５は、リードフレーム２の一部、第１半導体素子１１、第２半導体素子１２、第１のワイヤ４１、第２のワイヤ４２、および、第３のワイヤ４３を覆う部材である。封止樹脂５は電気絶縁性を有する熱硬化性の合成樹脂である。本実施形態においては、黒色のエポキシ樹脂である。封止樹脂５は、樹脂主面５１、樹脂裏面５２、一対の樹脂第１側面５３、および、一対の樹脂第２側面５４を有する。

樹脂主面５１は、図４および図５に示す封止樹脂５の上面である。樹脂裏面５２は、図４および図５に示す封止樹脂５の下面である。樹脂主面５１および樹脂裏面５２は、第１方向ｚに対して互いに反対側を向いている。

一対の樹脂第１側面５３は、図５に示すように、第２方向ｘに離間して形成された面である。一対の樹脂第１側面５３は、第２方向ｘにおいて互いに反対側を向いている。図５に示す樹脂第１側面５３の上端が樹脂主面５１に繋がり、図５に示す樹脂第１側面５３の下端が樹脂裏面５２に繋がっている。本実施形態においては、一方の樹脂第１側面５３から、第１リード２１（第１端子２１２）、第２リード２２（第２端子２２２）、および、第３リード２３（第３端子２３２）のそれぞれ一部が露出している。

一対の樹脂第２側面５４は、図４に示すように第３方向ｙに離間して形成された面である。一対の樹脂第２側面５４は、第３方向ｙにおいて互いに反対側を向いている。図４に示す樹脂第２側面５４の上端が樹脂主面５１に繋がり、図４に示す樹脂第２側面５４の下端が樹脂裏面５２に繋がっている。

封止樹脂５には、図１に示す一対の樹脂第２側面５４のそれぞれ上部から封止樹脂５の内部に窪む一対の凹部５５が形成されている。また、図１および図５に示すように、第１方向ｚにおいて、封止樹脂５には、樹脂主面５１から樹脂裏面５２に至る樹脂貫通孔５６が形成されている。本実施形態においては、樹脂貫通孔５６の中心は、パッド貫通孔２１１ｃの中心と同一である。また、樹脂貫通孔５６の直径は、パッド貫通孔２１１ｃの直径よりも小である。本実施形態においては、パッド貫通孔２１１ｃの孔壁はすべて、封止樹脂５によって覆われている。

次に、上記のように構成される半導体装置Ａ１の製造方法について説明する。図６は、当該半導体装置Ａ１の製造方法を示すフロー図である。

本実施形態に係る半導体装置Ａ１の製造方法は、部品準備工程Ｓ１０、第１ダイボンディング工程Ｓ２１、第２ダイボンディング工程Ｓ２２、第１ワイヤボンディング工程Ｓ３１、第２ワイヤボンディング工程Ｓ３２、第３ワイヤボンディング工程Ｓ３３、封止工程Ｓ４０、および、最終工程Ｓ５０を有する。

部品準備工程Ｓ１０は、上記に示す半導体装置Ａ１の各構成要素を準備する工程である。具体的には、第１半導体素子１１および第２半導体素子１２のウェハから、前記ウェハをダイシングすることで、所定の大きさの第１半導体素子１１および第２半導体素子１２を生成する。また、図７に示す形状のリードフレームを金型成形により成形する。なお、部品準備工程Ｓ１０におけるリードフレームは、複数のリードフレーム２が連結部２９により繋がり、一体的に成形されている。

第１ダイボンディング工程Ｓ２１および第２ダイボンディング工程Ｓ２２はそれぞれ、第１半導体素子１１および第２半導体素子１２をダイボンドする工程である。第１ダイボンディング工程Ｓ２１および第２ダイボンディング工程Ｓ２２は、例えば、周知のダイボンダを用いて行われ、マウント工程とも称される。

第１ダイボンディング工程Ｓ２１は、第１の半田３１により第１半導体素子１１を第１パッド２１１に導通接合する工程である。具体的には、第１パッド２１１のパッド主面２１１ａ上に、ペースト状の第１の半田３１を塗布し、第１の半田３１を介して第１半導体素子１１を載置する。そして、炉内の雰囲気温度を第１融点（本実施形態においては、３２０度）以上に上昇させ、第１の半田３１を融解させる。その後、炉内の雰囲気温度を常温（第１融点以下）に下降させ、第１の半田３１を硬化させる。これにより、第１半導体素子１１と第１パッド２１１とが導通接合される。当該第１ダイボンディング工程Ｓ２１において、第１の半田３１が硬化したときに、第１の半田３１が所定の厚さ（本実施形態においては、１００μｍ）となるように行われる。

第２ダイボンディング工程Ｓ２２は、第２の半田３２により第２半導体素子１２を第１パッド２１１に導通接合する工程である。具体的には、前記第１ダイボンディング工程Ｓ２１と同様に行われ、第１パッド２１１のパッド主面２１１ａ上に、ペースト状の第２の半田３２を塗布し、第２の半田３２を介して、第２半導体素子１２を載置する。そして、炉内の雰囲気温度を第２融点（本実施形態においては、２９０度）以上第１融点未満に上昇させ、第２の半田３２を融解させる。このとき、炉内の雰囲気温度が第１融点を超えないことで、第１の半田３１が再融解を抑制できる。その後、炉内の雰囲気温度を常温（第２融点以下）に下降させ、第２の半田３２を硬化させる。これにより、第２半導体素子１２と第１パッド２１１とが導通接合される。当該第２ダイボンディング工程Ｓ２２において、第２の半田３２が硬化したときに、第２の半田３２が所定の厚さ（本実施形態においては、１００μｍ）となるように行われる。

第１ワイヤボンディング工程Ｓ３１、第２ワイヤボンディング工程Ｓ３２、および、第３ワイヤボンディング工程Ｓ３３はそれぞれ、第１のワイヤ４１、第２のワイヤ４２、および、第３のワイヤ４３をボンディングする工程である。第１ワイヤボンディング工程Ｓ３１、第２ワイヤボンディング工程Ｓ３２、および、第３ワイヤボンディング工程Ｓ３３は、例えば、周知のワイヤボンダを用いて行われる。

第１ワイヤボンディング工程Ｓ３１は、上記ワイヤボンダを用いて、第１のワイヤ４１の一端と第１電極パッド１１３とのワイヤボンディング、および、第１のワイヤ４１の他端と第２パッド２２１とのワイヤボンディングを行う工程である。具体的には、まず、ワイヤボンダのキャピラリからワイヤの先端部を突出させ、これを溶解させ、ワイヤの先端部をボール状にする。そして、当該先端部を第１電極パッド１１３に押し付ける。次に、キャピラリからワイヤを引き出しつつキャピラリを移動させ、第２パッド２２１にワイヤを押し付ける。そして、キャピラリのクランパでワイヤを押さえながら、キャピラリを持ち上げ、ワイヤを切断する。これにより、第１のワイヤ４１が形成され、第１電極パッド１１３と第２パッド２２１とが導通接続される。なお、ワイヤの先端部をボール状にして所定の位置に押し付けることで、ワイヤボンディングする方をファーストボンディング、ワイヤを所定の位置に押し付けて、ワイヤを切断することで、ワイヤボンディングする方をセカンドボンディングと称する。第１ワイヤボンディング工程Ｓ３１においては、第１電極パッド１１３にファーストボンディングし、第２パッド２２１にセカンドボンディングする。なお、ファーストボンディングを第２パッド２２１に、セカンドボンディングを第１電極パッド１１３にしてもよい。

第２ワイヤボンディング工程Ｓ３２は、上記ワイヤボンダを用いて、第２のワイヤ４２の一端と第２電極パッド１１４とのワイヤボンディング、および、第２のワイヤ４２の他端と第３パッド２３１とのワイヤボンディングを行う工程である。具体的には、上記第１ワイヤボンディング工程Ｓ３１と同様に行われ、第２電極パッド１１４にファーストボンディングし、第３パッド２３１にセカンドボンディングする。なお、ファーストボンディングを第３パッド２３１に、セカンドボンディングを第２電極パッド１１４にしてもよい。これにより、第２のワイヤ４２が形成され、第２電極パッド１１４と第３パッド２３１とが導通接続される。

第３ワイヤボンディング工程Ｓ３３は、上記ワイヤボンダを用いて、第３のワイヤ４３の一端と主面電極パッド１２３とのワイヤボンディング、および、第３のワイヤ４３の他端と第３パッド２３１とのワイヤボンディングを行う工程である。具体的には、上記第１ワイヤボンディング工程Ｓ３１と同様に行われ、主面電極パッド１２３にファーストボンディングし、第３パッド２３１にセカンドボンディングする。なお、ファーストボンディングを第３パッド２３１に、セカンドボンディングを主面電極パッド１２３にしてもよい。これにより、第３のワイヤ４３が形成され、主面電極パッド１２３と第３パッド２３１とが導通接続される。

なお、第１ワイヤボンディング工程Ｓ３１、第２ワイヤボンディング工程Ｓ３２、および、第３ワイヤボンディング工程Ｓ３３の順序は上記したものに限定されず、その順序は、種々に入れ替えることが可能である。

第１ダイボンディング工程Ｓ２１、第２ダイボンディング工程Ｓ２２、第１ワイヤボンディング工程Ｓ３１、第２ワイヤボンディング工程Ｓ３２、および、第３ワイヤボンディング工程Ｓ３３が終了した時点の半導体装置Ａ１は、図８に示す状態である。

封止工程Ｓ４０は、封止樹脂５を形成し、半導体装置Ａ１のパッケージを行う工程である。すなわち、封止工程Ｓ４０は、上記形状の封止樹脂５を形成する工程である。封止工程Ｓ４０は、例えば、金型を用いた、周知のトランスファモールド成形により行われる。具体的には、第１半導体素子１１、第２半導体素子１２、第１のワイヤ４１、第２のワイヤ４２、および、第３のワイヤ４３をボンディングしたリードフレーム２（図８参照）を、金型成形機にセットし、流動化させたエポキシ樹脂を金型に流し込み、モールド成形する。そして、エポキシ樹脂を硬化させ、成形済みのリードフレーム２を取り出す。そして、余分な樹脂やバリ取りなどにより、上記する封止樹脂５の形に整形する。封止工程Ｓ４０が終了した時点の半導体装置Ａ１は、図９に示す状態である。

最終工程Ｓ５０は、半導体装置Ａ１を図１に示す形状にし、半導体装置Ａ１を出荷可能な製品に仕上げる工程である。最終工程Ｓ５０は、例えば、封止樹脂５の外部に露出したリードフレーム２の不要部分（上記連結部２９など）を切断する切断工程、封止樹脂５の外部に露出したリードフレーム２の曲げに対する強度向上、プリント基板などへの実装時の半田濡れ性の向上、錆防止などのための外装処理工程、封止樹脂５の外部に露出したリードフレーム２を所定の形状に曲げるリード加工工程、社名、製品名、ロッド番号などをパッケージに刻印する捺印工程、および、製品の良・不要を判別する検査・選別工程などが行われる。なお、これらの工程は、最終的な半導体装置Ａ１の仕様に応じて、適宜実施すればよい。当該最終工程Ｓ５０が終了することで、図１に示す半導体装置Ａ１が完成する。

本実施形態によれば、第１の半田３１の半田で第１パッド２１１のパッド主面２１１ａに第１半導体素子１１をダイボンドする第１ダイボンディング工程Ｓ２１と、第１ダイボンディング工程Ｓ２１の後に、第１の半田３１より融点の低い第２の半田３２で、第１パッド２１１のパッド主面２１１ａに第２半導体素子１２をダイボンドする第２ダイボンディング工程Ｓ２２を有している。これにより、第２半導体素子１２をダイボンドする際に、第１の半田３１の融解を防ぐことができる。したがって、第１半導体素子１１の接合強度が低下したり、第１半導体素子１１の位置ズレが発生したりすることを抑制することができ、第１半導体素子１１および第２半導体素子１２を適切に半田付けすることができる。

本実施形態によれば、第１の半田３１および第２の半田３２を７０μｍ〜１５０μｍの厚さで積層するようにした。従来の半導体装置においては、半田の厚さはおよそ５０μｍであるので、本開示においては、第１の半田３１および第２の半田３２の厚さを、従来の半田の厚さより厚くしている。図１０Ａ，Ｂおよび図１１Ａ，Ｂは、このような構成による効果を説明するための図であり、温度サイクル試験を行ったときの、温度サイクルに対する耐性を検証した結果を示している。なお、図１０Ａ，Ｂにおいては、複数回検証を行った。

図１０Ａ，Ｂは、温度サイクル試験におけるサイクル数と熱抵抗変化率との関係を示したグラフであり、図１１Ａ，Ｂは、温度サイクル試験後の半田３９ａ，３９ｂの状態を示した図である。なお、温度サイクル試験においては、１つの半導体素子（例えば、第１半導体素子１１）のみを搭載した半導体装置を用いた。図１０Ａおよび図１１Ａは半田３９ａの厚さが５０μｍである場合の結果であり、図１０Ｂおよび図１１Ｂは半田３９ｂの厚さが１００μｍである場合の結果を示している。すなわち、各図（ａ）は従来の半導体装置を想定した検証結果を示しており、各図（ｂ）は、本開示の半導体装置Ａ１を想定した検証結果を示している。

半田３９ａの厚さが５０μｍである場合、図１０Ａに示すように、半導体装置の熱抵抗変化率が、およそ３００サイクル行った辺りから高くなり始め、５００サイクル行った辺りから急激に高くなっている。一方、半田３９ｂの厚さが１００μｍである場合、図１０Ｂに示すように、およそ８００サイクル行っても、半導体装置の熱抵抗変化率にほとんど変化が見られなかった。また、半田３９ａの厚さが５０μｍである場合、図１１Ａに示すように、温度サイクル試験後の半田３９ａの状態は、半田クラックＣＬ（半田割れ）が多く発生していることが分かる。なお、図中白色の部分が半田クラックＣＬの発生箇所を示している。一方、半田３９ｂの厚さが１００μｍである場合、図１１Ｂに示すように、温度サイクル試験後の半田３９ｂの状態は、ほとんど半田クラックＣＬが発生していないことが分かる。

図１０Ａ，Ｂおよび図１１Ａ，Ｂに示す検証結果から、半導体装置Ａ１において、第１の半田３１および第２の半田３２の厚さを従来の半田の厚さより厚くすることで、熱抵抗変化率の変化を抑制し、かつ、半田クラックの発生を抑制することが可能であることが分かる。したがって、半導体装置Ａ１は、従来の半導体装置より、温度サイクルに対する耐性が向上し、さらに、半導体素子（第１半導体素子１１および第２半導体素子１２）がリードフレーム２に適切に半田付けされている。

本実施形態によれば、第１の半田３１で第１半導体素子１１を接合し、第２の半田３２で第２半導体素子１２を接合した。第１の半田３１のスズの含有量は、第２の半田３２のスズの含有量より少ない。スズの含有量が少ない方が、比較的半田が割れにくく、スズの含有量が多い方が、比較的半田が割れやすくなってしまう。したがって、第２半導体素子１２より、厚さ方向視寸法が大きい第１半導体素子１１を第１の半田３１で接合することで、より適切に半田付けすることができる。

本実施形態によれば、封止樹脂５に、樹脂主面５１から樹脂裏面５２に至る樹脂貫通孔５６が形成されている。このような構成をとることによって、樹脂貫通孔５６にねじなどの締結部材を挿通させて、ヒートスプレッダなどの放熱機能を備える部材を取り付けることができる。したがって、放熱性能の向上を図ることができる。

上記実施形態においては、第１半導体素子１１として、ＩＧＢＴである場合を例に説明したが、これに限定されず、ＩＧＢＴ以外のトランジスタであってもよい。そのようなトランジスタの一例として、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）がある。第１半導体素子１１としてＭＯＳＦＥＴを用いた場合、第１電極パッド１１３がドレイン電極、第２電極パッド１１４がゲート電極、第３電極パッド１１５がソース電極に相当する。したがって、第１リード２１の第１端子２１２がドレイン端子、第２リード２２の第２端子２２２がゲート端子、第３リード２３の第３端子２３２がソース端子に相当する。

上記実施形態においては、第２のワイヤ４２の一端を第２電極パッド１１４にボンディングし、第２のワイヤ４２の他端を第３パッド２３１にボンディングした場合を例に説明したが、第２のワイヤ４２の他端を第３パッド２３１ではなく、主面電極パッド１２３にボンディングしてもよい。また、上記実施形態においては、第３のワイヤ４３の一端を主面電極パッド１２３にボンディングし、第３のワイヤ４３の他端を第３パッド２３１にボンディングした場合を例に説明したが、第３のワイヤ４３の他端を、第３パッド２３１ではなく、第２電極パッド１１４にボンディングしてもよい。これらのように、ワイヤボンディングした場合であっても、上記実施形態と電気的な接続は変わらない。すなわち、半導体装置Ａ１の回路構成は、同じであり、同様の効果を奏することができる。

上記実施形態においては、第１リード２１の第１パッド２１１の全部を封止樹脂５でパッケージする場合を例に説明したが、これに限定されず、第１パッド２１１の一部（詳細には、第１端子２１２が延出する方向とは逆側の一部）が封止樹脂５から露出するようにしてもよい。

上記実施形態においては、第１半導体素子１１と第２半導体素子１２との２つの半導体素子を備える場合を例に説明したが、３つ以上の半導体素子を備えておいてもよい。この場合、半導体素子の数に合わせて、それぞれ融点が異なる半田を準備し、複数の半導体素子を、融点が高い半田から順に、第１パッド２１１にダイボンディングすればよい。

上記の開示は、以下の付記に係る実施形態を含む。
［付記Ａ１］
リードフレームを用意することであって、前記リードフレームは、パッドと第１端子とを含む第１リードを有し、前記パッドは、第１方向において互いに反対側を向くパッド主面およびパッド裏面を有し、前記第１端子は、前記第１方向に対して直角である第２方向に沿って前記パッドから延出することと、
互いに反対側を向く素子主面および素子裏面を各々が有する第１半導体素子および第２半導体素子を用意することと、
前記第１半導体素子の前記素子裏面を、第１の半田で前記パッド主面にダイボンドすることと、
前記第１の半田で前記パッド主面にダイボンドすることの後に、前記第２半導体素子の前記素子裏面を、第１の半田の融点より低い融点の第２の半田で前記パッド主面にダイボンドすることと、
を有する、半導体装置の製造方法。
［付記Ａ２］
前記第１の半田および前記第２の半田にはスズが含まれており、
前記第１の半田の前記スズの含有量は、前記第２の半田の前記スズの含有量より少ない、付記Ａ１に記載の半導体装置の製造方法。
［付記Ａ３］
前記第１の半田の融点は、３００度〜３４０度であり、前記第２の半田の融点は、２８０度〜３２０度である、
付記Ａ１または付記Ａ２に記載の半導体装置の製造方法。
［付記Ａ４］
前記第２半導体素子の前記第１方向視寸法は、前記第１半導体素子の前記第１方向視寸法よりも小さい、
付記Ａ１ないし付記Ａ３のいずれか一項に記載の半導体装置の製造方法。
［付記Ａ５］
前記第１の半田で前記パッド主面にダイボンドすることにおいて、前記第１方向寸法が７０μｍ〜１５０μｍとなるように前記第１の半田を積層する、
付記Ａ１ないし付記Ａ４のいずれか一項に記載の半導体装置の製造方法。
［付記Ａ６］
前記第１半導体素子の前記第１方向視寸法は、１ｍｍ〜１０ｍｍ角である、
付記Ａ５に記載の半導体装置の製造方法。
［付記Ａ７］
前記第１半導体素子の前記第１方向寸法は、４０μｍ〜３００μｍである、
付記Ａ６に記載の半導体装置の製造方法。
［付記Ａ８］
前記第２の半田で前記パッド主面にダイボンドすることにおいて、前記第１方向寸法が７０μｍ〜１５０μｍとなるように前記第２の半田を積層する、
付記Ａ５ないし付記Ａ７のいずれか一項に記載の半導体装置の製造方法。
［付記Ａ９］
前記第２半導体素子の前記第１方向寸法は、４０μｍ〜３００μｍである、
付記Ａ８に記載の半導体装置の製造方法。
［付記Ａ１０］
前記リードフレームは、前記第１リードから離間して配置され、かつ、前記第２方向に沿って延出する第２リードおよび第３リードをさらに有する、
付記Ａ１ないし付記Ａ９のいずれか一項に記載の半導体装置の製造方法。
［付記Ａ１１］
前記第１リード、前記第２リード、および、前記第３リードはいずれも、前記第１方向および前記第２方向のいずれに対しても直角である第３方向に並んでおり、前記第３方向において、前記第１リードは、前記第２リードと前記第３リードとの間に位置している、付記Ａ１０に記載の半導体装置の製造方法。
［付記Ａ１２］
前記第１の半田で前記パッド主面にダイボンドすることにおいて前記第１半導体素子をダイボンドする位置と前記第２の半田で前記パッド主面にダイボンドすることにおいて前記第２半導体素子をダイボンドする位置とが、前記第３方向に並んでいる、
付記Ａ１１に記載の半導体装置の製造方法。
［付記Ａ１３］
前記第１半導体素子は、前記第１半導体素子の前記素子主面に第１電極パッドおよび第２電極パッドを有し、前記第１半導体素子の前記素子裏面に第３電極パッドを有する、
付記Ａ１１または付記Ａ１２に記載の半導体装置の製造方法。
［付記Ａ１４］
前記第２半導体素子は、前記第２半導体素子の前記素子主面に主面電極パッドを有し、前記第２半導体素子の前記素子裏面に裏面電極パッドを有する、
付記Ａ１３に記載の半導体装置の製造方法。
［付記Ａ１５］
前記第１の半田で前記パッド主面にダイボンドすることにおいて、前記第３電極パッドと前記パッド主面とを前記第１の半田で導通接合する、
付記Ａ１４に記載の半導体装置の製造方法。
［付記Ａ１６］
前記第２の半田で前記パッド主面にダイボンドすることにおいて、前記裏面電極パッドと前記パッド主面とを前記第２の半田で導通接合する、
付記Ａ１５に記載の半導体装置の製造方法。
［付記Ａ１７］
前記第１電極パッドと前記第２リードとを第１のワイヤで接続することと、
前記第２電極パッドと前記第３リードとを第２のワイヤで接続することと、
前記主面電極パッドと前記第３リードとを第３のワイヤで接続することと、をさらに有する、
付記Ａ１６に記載の半導体装置の製造方法。
［付記Ａ１８］
前記第２電極パッドと前記第３リードとを第２のワイヤで接続することにおいて、前記第２電極パッドと、前記第３リードの代わりに、前記主面電極パッドとを、接続する、
付記Ａ１７に記載の半導体装置の製造方法。
［付記Ａ１９］
前記主面電極パッドと前記第３リードとを第３のワイヤで接続することにおいて、前記主面電極パッドと、前記第３リードの代わりに、前記第２電極パッドとを、接続する、
付記Ａ１７に記載の半導体装置の製造方法。
［付記Ａ２０］
前記第１リードの一部、前記第２リードの一部、前記第３リードの一部、前記パッドの一部あるいは全部、前記第１半導体素子、前記第２半導体素子、前記第１のワイヤ、前記第２のワイヤ、および、前記第３のワイヤ、を封止樹脂で覆うことを、さらに有する、
付記Ａ１７ないし付記Ａ１９のいずれか一項に記載の半導体装置の製造方法。
［付記Ａ２１］
前記封止樹脂で覆うことにおいて、前記封止樹脂として、電気絶縁性を有する樹脂を用いる、
付記Ａ２０に記載の半導体装置の製造方法。
［付記Ａ２２］
前記第１半導体素子として、トランジスタを用いる、
付記Ａ１ないし付記Ａ２１のいずれか一項に記載の半導体装置の製造方法。
［付記Ａ２３］
前記トランジスタは、絶縁ゲートバイポーラトランジスタである、
付記Ａ２２に記載の半導体装置の製造方法。
［付記Ａ２４］
前記第２半導体素子として、ダイオードを用いる、
付記Ａ２２または付記Ａ２３に記載の半導体装置の製造方法。
［付記Ａ２５］
前記ダイオードは、前記トランジスタに対して逆並列に接続させる、
付記Ａ２４に記載の半導体装置の製造方法。
［付記Ａ２６］
パッドと第１端子とを含む第１リードを有するリードフレームであって、前記パッドは、第１方向において互いに反対側を向くパッド主面およびパッド裏面を有し、前記第１端子は、前記第１方向に対して直角である第２方向に沿って前記パッドから延出するリードフレームと、
前記第１方向において互いに反対側を向く素子主面および素子裏面を各々が有する第１半導体素子および第２半導体素子であって、前記第１半導体素子および第２半導体素子における前記各素子裏面が前記パッド主面に向かい合う第１半導体素子および第２半導体素子と、
前記第１半導体素子と前記パッド主面との間に介在し、前記第１半導体素子と前記パッドとを導通接合する第１の半田と、
前記第２半導体素子と前記パッド主面との間に介在し、前記第２半導体素子と前記パッドとを導通接合する、前記第１の半田より融点の低い第２の半田と、
を備える、半導体装置。
［付記Ａ２７］
前記第１の半田および前記第２の半田にはスズが含まれており、
前記第１の半田の前記スズの含有量は、前記第２の半田の前記スズの含有量より少ない、
付記Ａ２６に記載の半導体装置。
［付記Ａ２８］
前記第１の半田の融点は、３００度〜３４０度であり、前記第２の半田の融点は、２８０度〜３２０度である、
付記Ａ２６または付記Ａ２７に記載の半導体装置。
［付記Ａ２９］
前記第２半導体素子の前記第１方向視寸法は、前記第１半導体素子の前記第１方向視寸法よりも小さい、
付記Ａ２６ないし付記Ａ２８のいずれか一項に記載の半導体装置。
［付記Ａ３０］
前記第１の半田の前記第１方向寸法は、７０μｍ〜１５０μｍである、
付記Ａ２６ないし付記Ａ２９のいずれか一項に記載の半導体装置。
［付記Ａ３１］
前記第１半導体素子の前記第１方向視寸法は、１ｍｍ〜１０ｍｍ角である、
付記Ａ３０に記載の半導体装置。
［付記Ａ３２］
前記第１半導体素子の前記第１方向寸法は、４０μｍ〜３００μｍである、
付記Ａ３１に記載の半導体装置。
［付記Ａ３３］
前記第２の半田の前記第１方向寸法は、７０μｍ〜１５０μｍである、
付記Ａ３０ないし付記Ａ３２のいずれか一項に記載の半導体装置。
［付記Ａ３４］
前記第２半導体素子の前記第１方向寸法は、４０μｍ〜３００μｍである、
付記Ａ３３に記載の半導体装置。

図１２〜図１６は、本開示の他の実施形態に係る半導体装置Ａ１を示している。本開示の半導体装置Ａ１は、例えば、自動車、電子機器などの電装回路基板に表面実装される形式のものである。半導体装置Ａ１は、複数の半導体素子１（第１半導体素子１１および第２半導体素子１２）、リードフレーム２、複数の半田３（第１の半田３１および第２の半田３２）、複数のワイヤ４（第１のワイヤ４１、第２のワイヤ４２、および、第３のワイヤ４３）、および、封止樹脂５を備えている。

図１２は、半導体装置Ａ１の斜視図である。図１３は、図１２の斜視図において、封止樹脂５の図示を省略したものである。図１４は、半導体装置Ａ１の平面図である。図１５は、図１４のＸＶ−ＸＶ線に沿う断面図である。図１６は、図１４のＸＶＩ−ＸＶＩ線に沿う断面図である。なお、図１４においては、封止樹脂５を透過させている。理解の便宜上、半導体装置Ａ１の厚さ方向を第１方向ｚ、第１方向ｚに対して直角である平面図（図１４）の上下方向を第２方向ｘ、第１方向ｚおよび第２方向ｘに対していずれも直角である平面図（図１４）の左右方向を第３方向ｙとそれぞれ定義する。なお、以下の説明における「上下」の語句は、説明の便宜を図るために用いるものであり、本開示の半導体装置Ａ１の設置姿勢を限定するものではない。

複数の半導体素子１は、半導体を材料とする回路素子であり、半導体装置Ａ１の機能の中枢となる電子部品である。本実施形態においては、半導体装置Ａ１は、第１半導体素子１１および第２半導体素子１２を有する。

第１半導体素子１１は、本実施形態においては、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）である。なお、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの他のトランジスタであってもよい。第１半導体素子１１は、厚さ方向視（第１方向ｚ視）において、矩形状をなす。第１半導体素子１１は、図１５に示すように、第１半導体素子主面１１１および第１半導体素子裏面１１２を有する。

第１半導体素子主面１１１は、第１半導体素子１１の上面である。第１半導体素子裏面１１２は、第１半導体素子１１の下面である。第１半導体素子主面１１１および第１半導体素子裏面１１２は、第１方向ｚにおいて互いに反対側を向いている。

第１半導体素子主面１１１の一部は、第１電極パッド１１３および第２電極パッド１１４である。第１電極パッド１１３の面積は、第２電極パッド１１４の面積よりも小とされている。本実施形態においては、第１電極パッド１１３は上記ＩＧＢＴのゲート電極であり、第２電極パッド１１４は上記ＩＧＢＴのエミッタ電極である。また、第１半導体素子裏面１１２の主たる部分は、第３電極パッド１１５である。本実施形態においては、第３電極パッド１１５は上記ＩＧＢＴのコレクタ電極である。

第２半導体素子１２は、本実施形態においては、ダイオードである。第２半導体素子１２は、厚さ方向視（第１方向ｚ視）において、矩形状をなす。第２半導体素子１２は、図１５に示すように、第２半導体素子主面１２１および第２半導体素子裏面１２２を有する。

第２半導体素子主面１２１は、第２半導体素子１２の上面である。第２半導体素子裏面１２２は、第２半導体素子１２の下面である。第２半導体素子主面１２１および第２半導体素子裏面１２２は、第１方向ｚにおいて互いに反対側を向いている。

第２半導体素子主面１２１は、主面電極パッド１２３である。本実施形態においては、主面電極パッド１２３は上記ダイオードのアノード電極である。また、第２半導体素子裏面１２２は、裏面電極パッド１２４である。本実施形態においては、裏面電極パッド１２４は上記ダイオードのカソード電極である。

リードフレーム２は、導通性を有する部材であり、電装回路基板に接合されることにより、半導体装置Ａ１と電装回路基板との導通経路を構成する。リードフレーム２は、Ｃｕを主成分とする合金からなる。なお、耐食性、導通性、熱伝導性、および、接合性などを考慮して、表面の一部に表面処理（例えば、めっき）を施していてもよい。当該リードフレーム２が特許請求の範囲に記載の「外部電極」に相当する。リードフレーム２は、第１リード２１、第２リード２２、および、第３リード２３を有する。

第１リード２１は、第１パッド２１１（ダイパッド）、第１端子２１２、および、中間連結部２１３を含む。

第１パッド２１１は、パッド主面２１１ａおよびパッド裏面２１１ｂを有する。パッド主面２１１ａは、第１パッド２１１の上面である。パッド主面２１１ａは、第１半導体素子１１および第２半導体素子１２が搭載された面であり、図１５に示すように、第１半導体素子裏面１１２および第２半導体素子裏面１２２がパッド主面２１１ａに向かい合っている。パッド裏面２１１ｂは、第１パッド２１１の下面である。パッド主面２１１ａおよびパッド裏面２１１ｂはともに、平坦であり、第１方向ｚにおいて互いに反対側を向いている。

また、第１パッド２１１には、パッド主面２１１ａからパッド裏面２１１ｂに至るパッド貫通孔２１１ｃが形成されている。パッド貫通孔２１１ｃは、厚さ方向視において、第１半導体素子１１および第２半導体素子１２から離間している。本実施形態においては、パッド貫通孔２１１ｃは、厚さ方向視において、円形であるが、その形状は限定されない。

第１端子２１２は、図１２〜図１４に示すように、第２方向ｘに沿って延出し、かつ、一部が封止樹脂５から露出した部分である。第１端子２１２は、中間連結部２１３、第１パッド２１１および第１の半田３１を介して第３電極パッド１１５に導通している。上記するように第３電極パッド１１５はコレクタ電極であるので、第１端子２１２は、半導体装置Ａ１のコレクタ端子である。

中間連結部２１３は、図１３および図１４に示すように、第１パッド２１１と第１端子２１２とに繋がる部分である。図１６に示すように、第１方向ｚにおいて、第１パッド２１１と第１端子２１２との位置が異なり、第１パッド２１１は、第１端子２１２よりも図１６の下方に位置している。よって、中間連結部２１３は、第１パッド２１１および第１端子２１２に対して傾斜している。中間連結部２１３はすべて、封止樹脂５に覆われている。

第２リード２２は、図１２〜図１４に示すように、第１リード２１から離間して配置され、かつ、第２方向ｘに沿って延出する部材である。第３方向ｙにおいて、第２リード２２は、第１端子２１２の片側に位置している。第２リード２２は、第２パッド２２１および第２端子２２２を含む。

第２パッド２２１は、図１４に示すように、第３方向ｙの長さが第２端子２２２よりも長く、かつ、全体が封止樹脂５に覆われた部材である。図１３および図１４に示すように、第２パッド２２１には、第１のワイヤ４１が接続されている。

第２端子２２２は、図１２〜図１４に示すように、第２方向ｘに沿って延出し、かつ、一部が封止樹脂５から露出する部分である。第２端子２２２は、第２パッド２２１および第１のワイヤ４１を介して、第１電極パッド１１３に導通している。本実施形態においては、上記するように、第１電極パッド１１３はゲート電極であるので、第２端子２２２は、半導体装置Ａ１のゲート端子である。

第３リード２３は、図１２〜図１４に示すように、第１リード２１および第２リード２２から離間して配置され、かつ、第２方向ｘに沿って延出する部材である。第３方向ｙにおいて、第３リード２３は、第１端子２１２に対して第２リード２２とは反対側に位置している。第３パッド２３１には、第２のワイヤ４２および第３のワイヤ４３が接続されている。

第３パッド２３１は、図１４に示すように、第３方向ｙの長さが、第３パッド２３１よりも長く、かつ、全体が封止樹脂５に覆われた部分である。図１３および図１４に示すように、第３パッド２３１には、第２のワイヤ４２および第３のワイヤ４３が接続されている。

第３端子２３２は、図１２〜図１４に示すように、第２方向ｘに沿って延出し、かつ、一部が封止樹脂５から露出する部分である。第３端子２３２は、第３パッド２３１および第２のワイヤ４２を介して、第２電極パッド１１４に導通している。本実施形態においては、上記するように第２電極パッド１１４はエミッタ電極であるので、第３端子２３２は、半導体装置Ａ１のエミッタ端子である。また、第３端子２３２は、第３パッド２３１および第３のワイヤ４３を介して、主面電極パッド１２３に導通している。

なお、第１端子２１２、第２端子２２２、第３端子２３２の封止樹脂５から露出した部分をめっきで覆っておいてもよい。これらをめっきで覆っておくことで、耐食性を向上させることができる。

複数の半田３は、半導体素子１をリードフレーム２に接合するための接合材である。本実施形態においては、半導体装置Ａ１は、第１の半田３１および第２の半田３２を有する。

第１の半田３１は、図１３および図１５に示すように、第１半導体素子１１と第１リード２１の第１パッド２１１との間に介在し、かつ、導電性を有する部材である。第１の半田３１によって、第１半導体素子１１が第１パッド２１１に搭載され、かつ、第１半導体素子１１の第３電極パッド１１５と第１リード２１との導通が確保される。

第２の半田３２は、図１３および図１５に示すように、第２半導体素子１２と第１リード２１の第１パッド２１１との間に介在し、かつ、導通性を有する部材である。第２の半田３２によって、第２半導体素子１２が第１パッド２１１に搭載され、かつ、第２半導体素子１２の裏面電極パッド１２４と第１リード２１との導通が確保される。

上記するように、第１半導体素子１１の第３電極パッド１１５および第２半導体素子１２の裏面電極パッド１２４はともに、第１リード２１と導通しているため、これらが電気的に接続されている。したがって、第１半導体素子１１のコレクタ電極と第２半導体素子１２のカソード電極とが電気的に接続されている。

第１の半田３１および第２の半田３２は同一の材質のものであってもよい、異なる材質のものであってもよい。好ましくは、第１の半田３１の融点を第２の半田３２の融点より高くしておくことで、第２半導体素子１２をダイボンディングする時に、第１の半田３１が再融解することを防ぐことができる。また、第１の半田３１および第２の半田３２の厚さは、特に限定されないが、７０μｍ以上とすることで、第１の半田３１および第２の半田３２の半田クラックの発生を抑制することができる。

複数のワイヤ４は、半導体素子１とリードフレーム２とを接続するものである。本実施形態においては、第１のワイヤ４１、第２のワイヤ４２、および、第３のワイヤ４３を有する。ワイヤ４は、同一の金属からなり、導通性を有する、線状の部材である。本実施形態においては、Ｆｅ（鉄）を添加元素に含んだＡｌ（アルミニウム）合金からなる。本実施形態においては、ワイヤ４の線径は４００μｍ〜５００μｍである。また、本実施形態においては、ワイヤ４のビッカーズ硬度は２２．０〜２６．０である。なお、当該ワイヤ４のビッカーズ硬度の値についての詳細は後述する。そして、ワイヤ４の平均結晶粒径は、図１７に示す関係に基づき、３μｍ〜１５μｍである。なお、平均結晶粒径は、周知の方法により測定される。例えば、ワイヤ４の長手方向（長軸方向）に直交する方向に切断し、当該切断面を顕微鏡にて撮影する。そして、前記切断面に直線を引き、当該直線上の結晶粒数を測定した後、前記直線の距離を、測定した結晶粒数で除算することにより算出される。本実施形態においては、ワイヤ４において、鉄の添加量（含有量）を調整することで、平均結晶粒径を３μｍ〜１５μｍとしている。

図１７は、ワイヤ４（アルミニウム）の平均結晶粒径とビッカーズ硬度との関係を示している。図１７において、同じ平均結晶粒径のワイヤ４において、ビッカーズ硬度の測定を数回行い（各結果を小さい白丸で示す）、その平均値（大きい黒丸で示す）を当該平均結晶粒径に対するビッカーズ硬度としている。なお、ビッカーズ硬度は、周知の測定方法により測定したものである。その結果、ワイヤ４の平均結晶粒径が２５μｍである場合、ビッカーズ硬度は２０．０であり、ワイヤ４の平均結晶粒径が１０μｍである場合、ビッカーズ硬度は２４．２であり、平均結晶粒径が５．９μｍである場合、ビッカーズ硬度は２５．０であった。これらを、例えば、二乗平均でフィッティングすることで、平均結晶粒径が大きいほど、ビッカーズ硬度が低くなり、平均結晶粒径が小さいほど、ビッカーズ硬度が高くなる関係となっている。したがって、上記するように、ワイヤ４のビッカーズ硬度が２２．０〜２６．０である場合、図１７に示した関係に基づき、ワイヤ４の平均結晶粒径は３μｍ〜１５μｍとなる。

第１のワイヤ４１は、図１３および図１４に示すように、一端が第２パッド２２１にボンディングされ、他端が第１半導体素子主面１１１の第１電極パッド１１３にボンディングされている。よって、第１のワイヤ４１は、第２パッド２２１と第１電極パッド１１３とを導通させている。

第２のワイヤ４２は、図１３および図１４に示すように、一端が第３パッド２３１にボンディングされ、他端が第１半導体素子主面１１１の第２電極パッド１１４にボンディングされている。よって、第２のワイヤ４２は、第３パッド２３１と第２電極パッド１１４とを導通させている。

第３のワイヤ４３は、図１３および図１４に示すように、一端が第３パッド２３１にボンディングされ、他端が第２半導体素子主面１２１の主面電極パッド１２３にボンディングされている。第３のワイヤ４３は、第３パッド２３１と主面電極パッド１２３とを導通させている。

第１のワイヤ４１、第２のワイヤ４２、および、第３のワイヤ４３は、周知のワイヤボンディング手法により、上記所定の位置にボンディングされる。そのようなワイヤボンディング手法としては、例えば、超音波を用いたものがある。

第２のワイヤ４２により、第３パッド２３１が第２電極パッド１１４すなわち第１半導体素子１１のエミッタ電極と導通し、第３のワイヤ４３により、第３パッド２３１が主面電極パッド１２３すなわち第２半導体素子１２のアノード電極と導通している。したがって、第１半導体素子１１のエミッタ電極と第２半導体素子１２のアノード電極とが電気的に接続されている。このことと、上記したように、第１半導体素子１１のコレクタ電極と第２半導体素子１２のカソード電極とが電気的に接続されていることから、第１半導体素子１１と第２半導体素子１２とは逆並列に接続されている。これにより、第１半導体素子１１に逆電圧が印加されることを抑制している。

封止樹脂５は、リードフレーム２の一部、第１半導体素子１１、第２半導体素子１２、第１のワイヤ４１、第２のワイヤ４２、および、第３のワイヤ４３を覆う部材である。封止樹脂５は電気絶縁性を有する熱硬化性の合成樹脂である。本実施形態においては、黒色のエポキシ樹脂である。封止樹脂５の線膨張係数は、ワイヤ４の線膨張係数の−４５％〜＋４５％である。具体的には、本実施形態においては、ワイヤ４はアルミニウム合金であり、その線膨張係数はおよそ２３．０であるので、封止樹脂５の線膨張係数は、１２．６５〜３３．３５である。

封止樹脂５は、樹脂主面５１、樹脂裏面５２、一対の樹脂第１側面５３、および、一対の樹脂第２側面５４を有する。

樹脂主面５１は、図１５および図１６に示す封止樹脂５の上面である。樹脂裏面５２は、図１５および図１６に示す封止樹脂５の下面である。樹脂主面５１および樹脂裏面５２は、第１方向ｚに対して互いに反対側を向いている。

一対の樹脂第１側面５３は、図１６に示すように、第２方向ｘに離間して形成された面である。一対の樹脂第１側面５３は、第２方向ｘにおいて互いに反対側を向いている。図１６に示す樹脂第１側面５３の上端が樹脂主面５１に繋がり、図１６に示す樹脂第１側面５３の下端が樹脂裏面５２に繋がっている。本実施形態においては、一方の樹脂第１側面５３から、第１リード２１（第１端子２１２）、第２リード２２（第２端子２２２）、および、第３リード２３（第３端子２３２）のそれぞれ一部が露出している。

一対の樹脂第２側面５４は、図１５に示すように第３方向ｙに離間して形成された面である。一対の樹脂第２側面５４は、第３方向ｙにおいて互いに反対側を向いている。図１５に示す樹脂第２側面５４の上端が樹脂主面５１に繋がり、図１５に示す樹脂第２側面５４の下端が樹脂裏面５２に繋がっている。

封止樹脂５には、図１２に示す一対の樹脂第２側面５４のそれぞれ上部から封止樹脂５の内部に窪む一対の凹部５５が形成されている。また、図１２および図１６に示すように、第１方向ｚにおいて、封止樹脂５には、樹脂主面５１から樹脂裏面５２に至る樹脂貫通孔５６が形成されている。本実施形態においては、第１方向ｚ視において、樹脂貫通孔５６の中心は、パッド貫通孔２１１ｃの中心と同一である。また、樹脂貫通孔５６の直径は、パッド貫通孔２１１ｃの直径よりも小である。本実施形態においては、パッド貫通孔２１１ｃの孔壁はすべて、封止樹脂５によって覆われている。図示は省略するが、樹脂貫通孔５６にねじなどの締結部材を挿通させて、ヒートスプレッダなどの放熱機能を備える部材を取り付けることで、放熱性能の向上を図ることができる。

次に、本開示の実施形態に係るワイヤ４のビッカーズ硬度の値について詳しく説明する。

図１８Ａ−Ｃ〜図２０Ａ−Ｃは、ワイヤ４のビッカーズ硬度と、温度サイクルにおける各種耐性の関係を示したものである。各図において、横軸はビッカーズ硬度を示し、縦軸は、温度サイクル試験（ＴＣＴ；Ｔｅｍｐ Ｃｙｃｌｅ Ｔｅｓｔ）におけるサイクル数を示している。温度サイクル試験は、温度変化の繰り返しが、部品や製品に与える影響を確認するための試験であり、信頼性評価の試験の一つである。

図１８Ａ−Ｃは、ワイヤ４のビッカーズ硬度と、温度サイクルに対する、ワイヤ４と半導体素子１との接合面の接合強度耐性との関係を説明するための図である。

図１８Ａは、接合強度耐性の指標として接合強度限界サイクル数を用い、前記ビッカーズ硬度の変化に対する接合強度限界サイクル数の変化を示している。当該接合強度限界サイクル数は、温度サイクル試験後の前記接合面の接合強度が、要求品質を満たさず、接合強度不足と判断する境界を示しており、温度サイクル試験前の接合強度に対する温度サイクル試験後の接合強度が、所定割合（以下、「接合強度割合」という。）以下になったときのサイクル数で求められる。当該接合強度割合は、前記要求品質に基づき決定され、例えば、７０％〜９０％である。接合強度割合を９０％とした場合、最も要求品質の基準が高く、図１８Ａにおいて、下側の線Ｂ１_r90に示す接合強度限界サイクル数の変化となる。一方、接合強度割合を７０％とした場合、最も要求品質の基準が低く、上側の線Ｂ１_r70に示す接合強度限界サイクル数の変化となる。接合強度限界サイクル数の変化は、接合強度割合に応じて、帯状の領域Ｂ１となり、当該領域Ｂ１で示す温度サイクル数の時に、接合強度不足と判断されうる。

また、図１８Ｂおよび図１８Ｃは、前記接合面の断面を顕微鏡で撮影したときの断面画像である。図１８Ｂは、ワイヤ４のビッカーズ硬度が２０．０であり、かつ、２０００サイクルの温度サイクル試験後（点Ｐ１１）の断面画像である。図１８Ｃは、ワイヤ４のビッカーズ硬度が２８．０であり、かつ、２０００サイクルの温度サイクル試験後（点Ｐ１２）の断面画像である。図１８Ｂおよび図１８Ｃにおいて、半導体素子１は、図示しないリードフレーム２上に半田３により接合されており、半田３で接合された面と反対側の面（図面上側の面）にワイヤ４がボンディングされている。ビッカーズ硬度が２０．０のワイヤ４の場合、２０００サイクルの温度サイクル試験を行っても、図１８Ｂに示すように、ワイヤ４と半導体素子１との接合面にクラック９１がほとんど発生していない。一方、ビッカーズ硬度が２８．０のワイヤ４の場合、２０００サイクルの温度サイクル試験を行うと、図１８Ｃに示すように、ワイヤ４と半導体素子１との接合面に前記クラック９１が多数発生していることが分かる。したがって、温度サイクル試験のサイクル数が同じであっても、ワイヤ４のビッカーズ硬度が高いほど、クラック９１の発生を促進させる。当該クラック９１は、接合強度を低下させ、ワイヤ４のはがれなどの要因となる。以上のことから、ワイヤ４のビッカーズ硬度が高いほど、接合強度限界サイクル数は低く、温度サイクル試験に対する接合強度耐性が低くなっている。すなわち、前記ビッカーズ硬度と接合強度耐性とは、相関関係（第１の相関関係）があり、当該第１の相関関係は負の相関関係となっている。

図１９Ａ−Ｃは、ワイヤ４のビッカーズ硬度と、温度サイクルに対する、ワイヤ４の孔食耐性との関係を説明するための図である。なお、孔食とは、ワイヤ４に局所的に発生する孔状の腐食のことである。

図１９Ａは、孔食耐性の指標として孔食限界サイクル数を用い、前記ビッカーズ硬度の変化に対する孔食限界サイクル数の変化を示している。当該孔食限界サイクル数は、温度サイクル試験後の前記ワイヤの孔食度合が、要求品質を満たさず、孔食不良と判断する境界を示しており、温度サイクル試験前の孔食度合に対する温度サイクル試験後の孔食度合が、所定割合（以下、「孔食割合」という。）以上となったときのサイクル数で求められる。孔食度合は、例えば、孔食の数量、占有面積、あるいは、占有比率などで判断される、前記孔食割合は、要求品質に基づき決定され、例えば、１０％〜３０％である。孔食割合を１０％とした場合、最も要求品質の基準が高く、図１９Ａにおいて、下側の線Ｂ２_r10に示す孔食限界サイクル数の変化となる。一方、孔食割合を３０％とした場合、最も要求品質の基準が低く、上側の線Ｂ２_r70に示す孔食限界サイクル数の変化となる。孔
食限界サイクル数の変化は、孔食割合に応じて、帯状の領域Ｂ２となり、当該領域Ｂ２で示す温度サイクル数の時に、孔食不良と判断されうる。

また、図１９Ｂおよび図１９Ｃは、ワイヤ４を顕微鏡で撮影したときの画像である。図１９Ｂは、ワイヤ４のビッカーズ硬度が２０．０であり、かつ、３０００サイクルの温度サイクル試験後（点Ｐ２１）の画像である。図１９Ｃは、ワイヤ４のビッカーズ硬度が２８．０であり、かつ、３０００サイクルの温度サイクル試験（点Ｐ２２）の画像である。ビッカーズ硬度が２０．０のワイヤ４の場合、３０００サイクルの温度サイクル試験を行うと、図１９Ｂに示すように、多数の孔食９２が発生している。一方、ビッカーズ硬度が２８．０のワイヤ４の場合、３０００サイクルの温度サイクル試験を行ってもほとんど孔食９２が発生していないことが分かる。したがって、温度サイクル試験のサイクル数が同じであっても、ワイヤ４のビッカーズ硬度が高いほど、孔食９２の発生が抑制される。孔食９２は、ワイヤの破断強度を低下させ、ワイヤ４の破断などの要因となる。以上のことから、ワイヤ４のビッカーズ硬度が高いほど、孔食限界サイクル数は高く、温度サイクル試験に対する孔食耐性が高くなっている。すなわち、前記ビッカーズ硬度と孔食耐性とは、相関関係（第２の相関関係）があり、当該第２の相関関係は正の相関関係となっている。

図２０Ａ−Ｃは、ワイヤ４のビッカーズ硬度と、温度サイクルに対する、ワイヤ４と外部電極（リードフレーム２）との接合部（ネック部分）のネック強度耐性との関係を説明するための図である。

図２０Ａは、ネック強度耐性の指標としてネック強度限界サイクル数を用い、前記ビッカーズ硬度の変化に対するネック強度限界サイクル数の変化を示している。当該ネック強度限界サイクル数は、温度サイクル試験後の前記ネック部分の接合強度（ネック強度）が、要求品質を満たさず、ネック強度不足と判断する境界を示しており、温度サイクル試験前のネック強度に対する温度サイクル試験後のネック強度が、所定割合（以下、「ネック強度割合」という。）以下になったときのサイクル数で求められる。当該ネック強度割合は、前記要求品質に基づき決定され、例えば、７０％〜９０％である。ネック強度割合を９０％とした場合、最も要求品質の基準が高く、図２０Ａにおいて、下側の線Ｂ３_r90に示すネック強度限界サイクル数の変化となる。一方、ネック強度割合を７０％とした場合、最も要求品質の基準が低く、上側の線Ｂ３_r70に示すネック強度限界サイクル数の変化となる。ネック強度限界サイクル数の変化は、ネック強度割合に応じて、帯状の領域Ｂ３となり、当該領域Ｂ３で示す温度サイクル数の時に、ネック強度不足と判断されうる。

また、図２０Ｂおよび図２０Ｃは、ネック部分を顕微鏡で撮影したときの画像である。図２０Ｂは、ワイヤ４のビッカーズ硬度が２０．０であり、かつ、３０００サイクルの温度サイクル試験後（点Ｐ３１）の画像である。図２０Ｃは、ワイヤ４のビッカーズ硬度が２８．０であり、かつ、３０００サイクルの温度サイクル試験後（点Ｐ３２）の画像である。ビッカーズ硬度が２０．０のワイヤ４の場合、３０００サイクルの温度サイクル試験を行うと、図２０Ｂに示すように、前記ネック部分にダメージ９３が発生している。一方、ビッカーズ硬度が２８．０のワイヤ４の場合、３０００サイクルの温度サイクル試験を行っても、ほとんどダメージ９３が発生していないことが分かる。したがって、温度サイクル試験のサイクル数が同じであっても、ワイヤ４のビッカーズ硬度が高いほど、ダメージ９３の発生が抑制される。ダメージ９３は、ネック部分の接合強度を低下させ、ネック部分でのワイヤ４の断線やワイヤ４のはがれなどの要因となる。以上のことから、ワイヤ４のビッカーズ硬度が高いほど、ネック強度限界サイクル数は高く、温度サイクル試験に対するネック強度耐性が高くなっている。すなわち、前記ビッカーズ硬度とネック強度耐性とは、相関関係（第３の相関関係）があり、当該第３の相関関係は正の相関関係となっている。

図２１は、図１８Ａ〜図２０Ａを１つのグラフに重ねたものである。図１８Ａ〜図２０Ａと同じく、接合強度割合を７０〜９０％、孔食割合を１０〜３０％、ネック強度割合を７０〜９０％としたときの、接合強度限界サイクル数の変化の領域Ｂ１、孔食限界サイクル数の変化の領域Ｂ２、および、ネック強度限界サイクル数の変化の領域Ｂ３をそれぞれ示している。なお、孔食限界サイクル数の変化の領域Ｂ２とネック強度限界サイクル数の変化の領域Ｂ３とは、重なりあっている。

本実施形態に係るワイヤ４のビッカーズ硬度は、図２１において、接合強度限界サイクル数の変化の領域Ｂ１、孔食限界サイクル数の変化の領域Ｂ２、および、ネック強度限界サイクル数の変化の領域Ｂ３が重なり合う領域Ｂｘに対応した値としている。

例えば、接合強度割合を９０％、孔食割合を１０％、および、ネック強度割合を９０％として、それぞれの基準を高くした場合、半導体装置Ａ１の温度サイクル試験に対する信頼性が最も高くなるビッカーズ硬度（以下、「最適ビッカーズ硬度」と表現する。）は、図２１に基づき、２４．０となる。このとき、半導体装置Ａ１の温度サイクル試験に対する耐性は、図２１において点Ｐ１で示すように、およそ１５００サイクルである。

図２２は、上記最適ビッカーズ硬度の求め方を説明するための図である。図２２において、接合強度割合を９０％としたときの接合強度限界サイクル数の変化を太線で示し、孔食割合を１０％としたときの孔食限界サイクル数の変化を細線、ネック強度割合を９０％としたときのネック強度限界サイクル数の変化を破線で示している。なお、孔食限界サイクル数の変化およびネック強度限界サイクル数の変化とは重なり合っているが、少しずらして図示している。同図において、例えば、ビッカーズ硬度が２２．０の場合、接合強度限界サイクル数は２０００サイクルであるが、孔食限界サイクル数およびネック強度限界サイクル数は１０００サイクルとなる。よって、半導体装置Ａ１の温度サイクル試験に対する耐サイクル数は、１０００サイクルとなる。また、ビッカーズ硬度が２４．０の場合、接合強度限界サイクル数、孔食限界サイクル数およびネック強度限界サイクル数はともに１５００サイクルとなる。よって、半導体装置Ａ１の温度サイクル試験に対する耐サイクル数は、１５００サイクルとなる。同様に、ビッカーズ硬度が２６．０の場合、孔食限界サイクル数およびネック強度限界サイクル数は２０００サイクルであるが、接合強度限界サイクル数は１０００サイクルとなる。よって、半導体装置Ａ１の温度サイクル試験に対する耐サイクル数は、１０００サイクルとなる。以上のことから、ビッカーズ硬度が２４．０の時に、半導体装置Ａ１の温度サイクル試験に対する耐サイクル数が最も高くなり、信頼性が最も高いといえる。すなわち、最適ビッカーズ硬度は２４．０となる。

図２１に戻り、孔食割合およびネック強度割合を変えて、接合強度割合を９０％として基準を高くし、孔食割合を３０％およびネック強度割合を７０％として基準を低くした場合、最適ビッカーズ硬度を、同様に求めると、２２．０であることが分かる。このとき、半導体装置Ａ１の温度サイクル試験に対する耐性は、図２１において点Ｐ２で示すように、およそ２０００サイクルである。

さらに、接合強度割合も変えて、接合強度割合を７０％、孔食割合を３０％、および、ネック強度割合を７０％として、それぞれの基準を低くした場合、最適ビッカーズ硬度を、同様に求めると、２４．０であることが分かる。このとき、半導体装置Ａ１の温度サイクル試験に対する耐性は、図２１において点Ｐ３で示すように、およそ２５００サイクルである。

そして、接合強度割合を７０％として基準を低くし、孔食割合を１０％およびネック強度割合を９０％として基準を高くした場合、最適ビッカーズ硬度を、同様に求めると、２６．０であることが分かる。このとき、半導体装置Ａ１の温度サイクル試験に対する耐性は、図２１において点Ｐ４で示すように、およそ２０００サイクルである。

以上のことから、接合強度割合を７０％〜９０％の間で、孔食割合を１０％〜３０％の間で、そして、ネック強度割合を７０％〜９０％の間で、それぞれ変化させていき、その都度、最適ビッカーズ硬度を求めると、上記したように、図２１の領域Ｂｘに対応した値となっていることが分かる。よって、本実施形態において、ワイヤ４のビッカーズ硬度を２２．０〜２６．０としている。

本実施形態によれば、ワイヤ４の平均結晶粒径を３μｍ〜１５μｍとし、そして、ワイヤ４のビッカーズ硬度を２２．０〜２６．０とした。これにより、本開示の半導体装置Ａ１は、図２１に示すように、温度サイクル試験に対する耐性がおよそ１５００〜２５００サイクルとなる。一方、従来の半導体装置においては、ワイヤの平均結晶粒径がおよそ２５μｍであり、そのビッカーズ硬度はおよそ２０．０であった。ワイヤ４のビッカーズ硬度が２０．０の場合、図２１に示すように、接合強度においては、接合強度耐性が高く、２５００〜３５００サイクルまで温度サイクル試験に耐えられるが、孔食性およびネック強度においては、孔食耐性およびネック強度耐性が低く、５００〜１５００サイクルまでしか温度サイクル試験に耐えられない。したがって、従来の半導体装置は、５００〜１５００サイクルでは、接合強度は十分であるが、孔食不良やネック強度不足になり、製品不良と判断されてしまう。すなわち、従来の半導体装置は、温度サイクル試験に対する耐性（耐サイクル数）が５００〜１５００サイクルであった。以上のことから、従来の半導体装置と比較し、半導体装置Ａ１の、温度サイクルに対する信頼性を、向上させることができる。

また、本実施形態によれば、封止樹脂５の線膨張係数をワイヤ４の線膨張係数の−４５％〜４５％とした。図２３Ａ−Ｄは、ワイヤ４の線膨張係数に対して、封止樹脂５の線膨張係数を変化させたときのワイヤ４の顕微鏡の撮影画像であり、図２３Ａ−Dはそれぞれ、封止樹脂５の線膨張係数を１８、１３、１２、９とした場合を示している。同図に示すように、図２３Ａ―Dの順に、ワイヤ４に発生している孔食９２が増加していることが分かる。本実施形態においては、上記するようにワイヤ４の線膨張係数が２３であることから、封止樹脂５の線膨張係数とワイヤ４の線膨張係数との差が大きくなるにつれ、孔食９２の発生が顕著なものとなっている。したがって、封止樹脂５の線膨張係数をワイヤ４の線膨張係数の−４５％〜＋４５％とすることで、孔食９２の発生を抑えることができる。また、当該孔食９２の発生を抑制することで、ネック強度の耐性も向上させることができる。すなわち、半導体装置Ａ１の、温度サイクルに対する信頼性を、さらに向上させることができる。

上記実施形態においては、半導体装置Ａ１は、第１半導体素子１１および第２半導体素子１２を備える場合を例に説明したが、第１半導体素子１１あるいは第２半導体素子１２のみを備えるものであってもよい。

上記実施形態においては、リードフレーム構造の半導体装置Ａ１を例に説明したが、半導体素子と外部電極とをワイヤ４で接続する各種半導体装置に適用することが可能である。

上記の開示は、以下の付記に係る実施形態を含む。
［付記Ｂ１］
半導体素子と、
外部電極と、
前記半導体素子と前記外部電極とを導通させるワイヤであって、前記ワイヤの平均結晶粒径は、３μｍ〜１５μｍであるワイヤと、を備える、半導体装置。
［付記Ｂ２］
前記ワイヤのビッカーズ硬度は、２２．０〜２６．０である、
付記Ｂ１に記載の半導体装置。
［付記Ｂ３］
前記ビッカーズ硬度と、温度サイクル試験に対する、前記ワイヤと前記半導体素子との接合強度耐性とには、第１の相関関係があり、
前記ビッカーズ硬度が高くなるにつれ、前記ワイヤの接合強度耐性が低下する、
付記Ｂ２に記載の半導体装置。
［付記Ｂ４］
前記温度サイクル試験後の前記ワイヤと前記半導体素子との接合強度が、前記温度サイクル試験前の前記接合強度に対して、所定の接合強度割合以下になったときのサイクル数を、接合強度限界サイクル数とし、前記接合強度限界サイクル数が高いほど、前記接合強度耐性が高い、
付記Ｂ３に記載の半導体装置。
［付記Ｂ５］
前記接合強度割合は、７０〜９０％である、
付記Ｂ４に記載の半導体装置。
［付記Ｂ６］
前記ビッカーズ硬度と、温度サイクル試験後の前記ワイヤの孔食耐性とには、第２の相関関係があり、
前記ビッカーズ硬度が高くなるにつれ、孔食耐性が向上する、
付記Ｂ５に記載の半導体装置。
［付記Ｂ７］
前記温度サイクル試験後の前記ワイヤの孔食度合が、前記温度サイクル試験前の前記ワイヤの孔食度合に対して、所定の孔食割合以上になったときのサイクル数を、孔食限界サイクル数とし、前記孔食限界サイクル数が高いほど、前記孔食耐性が高い、
付記Ｂ６に記載の半導体装置。
［付記Ｂ８］
前記孔食割合は、１０〜３０％である、
付記Ｂ７に記載の半導体装置。
［付記Ｂ９］
前記ビッカーズ硬度と、温度サイクル試験後の前記ワイヤと前記外部電極との接合部のネック強度耐性とには、第３の相関関係があり、
前記ビッカーズ硬度が高くなるにつれ、前記ネック強度耐性が向上する、
付記Ｂ８に記載の半導体装置。
［付記Ｂ１０］
前記温度サイクル試験後の前記接合部のネック強度が、前記温度サイクル試験前の前記ネック強度に対して、所定のネック強度割合以下になったときのネック強度限界サイクル数とし、前記ネック強度限界サイクル数が高いほど、前記ネック強度耐性が高い、
付記Ｂ９に記載の半導体装置。
［付記Ｂ１１］
前記ネック強度割合は、７０〜９０％である、
付記Ｂ１０に記載の半導体装置。
［付記Ｂ１２］
前記ビッカーズ硬度は、前記第１ないし第３の相関関係に基づき設定されている、
付記Ｂ１１に記載の半導体装置。
［付記Ｂ１３］
前記半導体素子、および、前記ワイヤを覆う封止樹脂を、さらに備えている、
付記Ｂ１ないし付記Ｂ１２のいずれか一項に記載の半導体装置。
［付記Ｂ１４］
前記封止樹脂の線膨張係数は、前記ワイヤの線膨張係数の−４５％〜＋４５％である、付記Ｂ１３に記載の半導体装置。
［付記Ｂ１５］
前記封止樹脂は、エポキシ樹脂からなる、
付記Ｂ１４に記載の半導体装置。
［付記Ｂ１６］
前記ワイヤは、アルミニウム合金である、
付記Ｂ１ないし付記Ｂ１５のいずれか一項に記載の半導体装置。
［付記Ｂ１７］
前記アルミニウム合金は、アルミニウムに鉄が添加されている、
付記Ｂ１６に記載の半導体装置。
［付記Ｂ１８］
前記半導体素子は、トランジスタあるいはダイオードである、
付記Ｂ１ないし付記Ｂ１７のいずれか一項に記載の半導体装置。
［付記Ｂ１９］
前記外部電極は、リードフレームである、
付記Ｂ１ないし付記Ｂ１８のいずれか一項に記載の半導体装置。
［付記Ｂ２０］
前記リードフレームは、前記半導体素子を搭載する第１リード、および、前記半導体素子と前記ワイヤにより接続される第２リードを含む、
付記Ｂ１９に記載の半導体装置。

本開示に係る半導体装置および半導体装置の製造方法は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成および製造方法の過程は、種々に設計変更自在である。

Ａ１ ：半導体装置
１１ ：第１半導体素子
１１１ ：第１半導体素子主面
１１２ ：第１半導体素子裏面
１１３ ：第１電極パッド
１１４ ：第２電極パッド
１１５ ：第３電極パッド
１２ ：第２半導体素子
１２１ ：第２半導体素子主面
１２２ ：第２半導体素子裏面
１２３ ：主面電極パッド
１２４ ：裏面電極パッド
２ ：リードフレーム
２１ ：第１リード
２１１ ：第１パッド
２１１ａ：パッド主面
２１１ｂ：パッド裏面
２１１ｃ：パッド貫通孔
２１２ ：第１端子
２１３ ：中間連結部
２２ ：第２リード
２２１ ：第２パッド
２２２ ：第２端子
２３ ：第３リード
２３１ ：第３パッド
２３２ ：第３端子
３１ ：第１の半田
３２ ：第２の半田
３９ａ，３９ｂ：半田
ＣＬ ：半田クラック
４１ ：第１のワイヤ
４２ ：第２のワイヤ
４３ ：第３のワイヤ
５ ：封止樹脂
５１ ：樹脂主面
５２ ：樹脂裏面
５３ ：樹脂第１側面
５４ ：樹脂第２側面
５５ ：凹部
５６ ：樹脂貫通孔

Ａ１ ：半導体装置
１ ：半導体素子
１１ ：第１半導体素子
１１１ ：第１半導体素子主面
１１２ ：第１半導体素子裏面
１１３ ：第１電極パッド
１１４ ：第２電極パッド
１１５ ：第３電極パッド
１２ ：第２半導体素子
１２１ ：第２半導体素子主面
１２２ ：第２半導体素子裏面
１２３ ：主面電極パッド
１２４ ：裏面電極パッド
２ ：リードフレーム（外部電極）
２１ ：第１リード
２１１ ：第１パッド
２１１ａ：パッド主面
２１１ｂ：パッド裏面
２１１ｃ：パッド貫通孔
２１２ ：第１端子
２１３ ：中間連結部
２２ ：第２リード
２２１ ：第２パッド
２２２ ：第２端子
２３ ：第３リード
２３１ ：第３パッド
２３２ ：第３端子
３ ：半田
３１ ：第１の半田
３２ ：第２の半田
４ ：ワイヤ
４１ ：第１のワイヤ
４２ ：第２のワイヤ
４３ ：第３のワイヤ
５ ：封止樹脂
５１ ：樹脂主面
５２ ：樹脂裏面
５３ ：樹脂第１側面
５４ ：樹脂第２側面
５５ ：凹部
５６ ：樹脂貫通孔
９１ ：クラック
９２ ：孔食
９３ ：ダメージ

Claims (34)

1. リードフレームを用意することであって、前記リードフレームは、パッドと第１端子とを含む第１リードを有し、前記パッドは、第１方向において互いに反対側を向くパッド主面およびパッド裏面を有し、前記第１端子は、前記第１方向に対して直角である第２方向に沿って前記パッドから延出することと、
   互いに反対側を向く素子主面および素子裏面を各々が有する第１半導体素子および第２半導体素子を用意することと、
   前記第１半導体素子の前記素子裏面を、第１の半田で前記パッド主面にダイボンドすることと、
   前記第１の半田で前記パッド主面にダイボンドすることの後に、前記第２半導体素子の前記素子裏面を、第１の半田の融点より低い融点の第２の半田で前記パッド主面にダイボンドすることと、
   を有する、半導体装置の製造方法。
2. 前記第１の半田および前記第２の半田にはスズが含まれており、
   前記第１の半田の前記スズの含有量は、前記第２の半田の前記スズの含有量より少ない、請求項１に記載の半導体装置の製造方法。
3. 前記第１の半田の融点は、３００度〜３４０度であり、前記第２の半田の融点は、２８０度〜３２０度である、
   請求項１または請求項２に記載の半導体装置の製造方法。
4. 前記第２半導体素子の前記第１方向視寸法は、前記第１半導体素子の前記第１方向視寸法よりも小さい、
   請求項１ないし請求項３のいずれか一項に記載の半導体装置の製造方法。
5. 前記第１の半田で前記パッド主面にダイボンドすることにおいて、前記第１方向寸法が７０μｍ〜１５０μｍとなるように前記第１の半田を積層する、
   請求項１ないし請求項４のいずれか一項に記載の半導体装置の製造方法。
6. 前記第１半導体素子の前記第１方向視寸法は、１ｍｍ〜１０ｍｍ角である、
   請求項５に記載の半導体装置の製造方法。
7. 前記第１半導体素子の前記第１方向寸法は、４０μｍ〜３００μｍである、
   請求項６に記載の半導体装置の製造方法。
8. 前記第２の半田で前記パッド主面にダイボンドすることにおいて、前記第１方向寸法が７０μｍ〜１５０μｍとなるように前記第２の半田を積層する、
   請求項５ないし請求項７のいずれか一項に記載の半導体装置の製造方法。
9. 前記第２半導体素子の前記第１方向寸法は、４０μｍ〜３００μｍである、
   請求項８に記載の半導体装置の製造方法。
10. 前記リードフレームは、前記第１リードから離間して配置され、かつ、前記第２方向に沿って延出する第２リードおよび第３リードをさらに有する、
    請求項１ないし請求項９のいずれか一項に記載の半導体装置の製造方法。
11. 前記第１リード、前記第２リード、および、前記第３リードはいずれも、前記第１方向および前記第２方向のいずれに対しても直角である第３方向に並んでおり、前記第３方向において、前記第１リードは、前記第２リードと前記第３リードとの間に位置している、請求項１０に記載の半導体装置の製造方法。
12. 前記第１の半田で前記パッド主面にダイボンドすることにおいて前記第１半導体素子をダイボンドする位置と前記第２の半田で前記パッド主面にダイボンドすることにおいて前記第２半導体素子をダイボンドする位置とが、前記第３方向に並んでいる、
    請求項１１に記載の半導体装置の製造方法。
13. 前記第１半導体素子は、前記第１半導体素子の前記素子主面に第１電極パッドおよび第２電極パッドを有し、前記第１半導体素子の前記素子裏面に第３電極パッドを有する、
    請求項１１または請求項１２に記載の半導体装置の製造方法。
14. 前記第２半導体素子は、前記第２半導体素子の前記素子主面に主面電極パッドを有し、前記第２半導体素子の前記素子裏面に裏面電極パッドを有する、
    請求項１３に記載の半導体装置の製造方法。
15. 前記第１の半田で前記パッド主面にダイボンドすることにおいて、前記第３電極パッドと前記パッド主面とを前記第１の半田で導通接合する、
    請求項１４に記載の半導体装置の製造方法。
16. 前記第２の半田で前記パッド主面にダイボンドすることにおいて、前記裏面電極パッドと前記パッド主面とを前記第２の半田で導通接合する、
    請求項１５に記載の半導体装置の製造方法。
17. 前記第１電極パッドと前記第２リードとを第１のワイヤで接続することと、
    前記第２電極パッドと前記第３リードとを第２のワイヤで接続することと、
    前記主面電極パッドと前記第３リードとを第３のワイヤで接続することと、をさらに有する、
    請求項１６に記載の半導体装置の製造方法。
18. 前記第２電極パッドと前記第３リードとを第２のワイヤで接続することにおいて、前記第２電極パッドと、前記第３リードの代わりに、前記主面電極パッドとを、接続する、
    請求項１７に記載の半導体装置の製造方法。
19. 前記主面電極パッドと前記第３リードとを第３のワイヤで接続することにおいて、前記主面電極パッドと、前記第３リードの代わりに、前記第２電極パッドとを、接続する、
    請求項１７に記載の半導体装置の製造方法。
20. 前記第１リードの一部、前記第２リードの一部、前記第３リードの一部、前記パッドの一部あるいは全部、前記第１半導体素子、前記第２半導体素子、前記第１のワイヤ、前記第２のワイヤ、および、前記第３のワイヤ、を封止樹脂で覆うことを、さらに有する、
    請求項１７ないし請求項１９のいずれか一項に記載の半導体装置の製造方法。
21. 前記封止樹脂で覆うことにおいて、前記封止樹脂として、電気絶縁性を有する樹脂を用いる、
    請求項２０に記載の半導体装置の製造方法。
22. 前記第１半導体素子として、トランジスタを用いる、
    請求項１ないし請求項２１のいずれか一項に記載の半導体装置の製造方法。
23. 前記トランジスタは、絶縁ゲートバイポーラトランジスタである、
    請求項２２に記載の半導体装置の製造方法。
24. 前記第２半導体素子として、ダイオードを用いる、
    請求項２２または請求項２３に記載の半導体装置の製造方法。
25. 前記ダイオードは、前記トランジスタに対して逆並列に接続させる、
    請求項２４に記載の半導体装置の製造方法。
26. パッドと第１端子とを含む第１リードを有するリードフレームであって、前記パッドは、第１方向において互いに反対側を向くパッド主面およびパッド裏面を有し、前記第１端子は、前記第１方向に対して直角である第２方向に沿って前記パッドから延出するリードフレームと、
    前記第１方向において互いに反対側を向く素子主面および素子裏面を各々が有する第１半導体素子および第２半導体素子であって、前記第１半導体素子および第２半導体素子における前記各素子裏面が前記パッド主面に向かい合う第１半導体素子および第２半導体素子と、
    前記第１半導体素子と前記パッド主面との間に介在し、前記第１半導体素子と前記パッドとを導通接合する第１の半田と、
    前記第２半導体素子と前記パッド主面との間に介在し、前記第２半導体素子と前記パッドとを導通接合する、前記第１の半田より融点の低い第２の半田と、
    を備える、半導体装置。
27. 前記第１の半田および前記第２の半田にはスズが含まれており、
    前記第１の半田の前記スズの含有量は、前記第２の半田の前記スズの含有量より少ない、
    請求項２６に記載の半導体装置。
28. 前記第１の半田の融点は、３００度〜３４０度であり、前記第２の半田の融点は、２８０度〜３２０度である、
    請求項２６または請求項２７に記載の半導体装置。
29. 前記第２半導体素子の前記第１方向視寸法は、前記第１半導体素子の前記第１方向視寸法よりも小さい、
    請求項２６ないし請求項２８のいずれか一項に記載の半導体装置。
30. 前記第１の半田の前記第１方向寸法は、７０μｍ〜１５０μｍである、
    請求項２６ないし請求項２９のいずれか一項に記載の半導体装置。
31. 前記第１半導体素子の前記第１方向視寸法は、１ｍｍ〜１０ｍｍ角である、
    請求項３０に記載の半導体装置。
32. 前記第１半導体素子の前記第１方向寸法は、４０μｍ〜３００μｍである、
    請求項３１に記載の半導体装置。
33. 前記第２の半田の前記第１方向寸法は、７０μｍ〜１５０μｍである、
    請求項３０ないし請求項３２のいずれか一項に記載の半導体装置。
34. 前記第２半導体素子の前記第１方向寸法は、４０μｍ〜３００μｍである、
    請求項３３に記載の半導体装置。