JP2018056451A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018056451A
JP2018056451A JP2016192872A JP2016192872A JP2018056451A JP 2018056451 A JP2018056451 A JP 2018056451A JP 2016192872 A JP2016192872 A JP 2016192872A JP 2016192872 A JP2016192872 A JP 2016192872A JP 2018056451 A JP2018056451 A JP 2018056451A
Authority
JP
Japan
Prior art keywords
lead
wire
metal film
sealing body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016192872A
Other languages
English (en)
Inventor
昭二 橋詰
Shoji Hashizume
昭二 橋詰
靖司 高橋
Yasushi Takahashi
靖司 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016192872A priority Critical patent/JP2018056451A/ja
Priority to US15/710,619 priority patent/US10504869B2/en
Priority to CN201710880203.8A priority patent/CN107887349A/zh
Publication of JP2018056451A publication Critical patent/JP2018056451A/ja
Priority to HK18108862.8A priority patent/HK1249276A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ボンディングワイヤの接続性を向上させた半導体装置を提供する。【解決手段】半導体装置ＰＫＧ１は、ワイヤ１２を介して半導体チップと電気的に接続されるリード３０を有している。リード３０のインナ部３０Ｍ、半導体チップおよびワイヤ１２は、封止体（樹脂封止体）４０により封止されている。また、ワイヤ１２は、リード３０のインナ部３０Ｍのうち、ワイヤ接合部３０Ｗの上面３０ｔに接合され、リード３０のインナ部３０Ｍのうち、上面３０ｔの反対側の下面３０ｂには、金属膜３３が形成され、ワイヤ接合部３０Ｗの上面３０ｔには金属膜が形成されていない。【選択図】図１３

Description

本発明は、半導体装置に関し、例えば、ワイヤが接続されたリードの一部分が樹脂封止体により封止されている半導体装置に関する。
特開２００５−２６２９４号公報（特許文献１）には、ワイヤが接続されたリードの一部分が樹脂封止体により封止されているパワー半導体装置が記載されている。
また、特開平８−２６４６９７号公報（特許文献２）には、リードのボンディング面側に金属膜が形成され、金属膜から露出した部分にワイヤを接合した半導体装置が記載されている。
特開２００５−２６２９４号公報 特開平８−２６４６９７号公報
本願発明者は、半導体装置の性能向上について検討している。例えば、半導体装置の構成部材には、リードフレームなどの金属部材と、半導体チップを封止する樹脂封止体とが含まれる。樹脂封止体と金属部材とは、線膨張係数の差が大きいので、線膨張係数差に起因する熱応力が生じる。半導体装置の性能向上の一環として、製品の使用環境温度の範囲を大きくすれば、上限の温度（例えば２６０℃程度）では、熱応力が大きくなるので、樹脂封止体と金属部材との接合界面において、熱応力に起因する剥離が生じる場合があることが判った。また、半導体チップとリードとがワイヤを介して電気的に接続されている場合、ワイヤとリードの接続部分の近傍で上記剥離が発生すると、剥離の影響により半導体装置の電気的な信頼性が影響を受ける。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、ワイヤを介して半導体チップと電気的に接続されるリードを有している。上記リードのインナ部、上記半導体チップ、および上記ワイヤは樹脂封止体により封止されている。また、上記ワイヤは、上記リードの上記インナ部のうち、ワイヤ接合部の一つの面に接合され、上記リードの上記インナ部のうち、上記一つの面の反対側の面には、金属膜が形成され、上記ワイヤ接合部の上記一つの面には金属膜が形成されていない。
上記一実施の形態によれば、半導体装置の性能を向上させることができる。
一実施の形態の半導体装置が備える回路の一例を模式的に示す説明図である。 図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。 図１に示す半導体装置の上面図である。 図３に示す半導体装置の下面図である。 図３に示す封止体を取り除いた状態で、半導体装置の内部構造を示す透視平面図である。 図５のＡ−Ａ線に沿った断面図である。 図５のＢ−Ｂ線に沿った断面図である。 図５のＣ−Ｃ線に沿った断面図である。 一実施の形態に対する検討例である半導体装置のリードとワイヤとの接続部分を拡大して示す拡大平面図である。 図９のＡ−Ａ線に沿った拡大断面図である。 表１に示す接合強度を測定する方法を模式的に示す説明図である。 図５に示す半導体装置のうち、ゲート端子になっているリードとワイヤの接合部周辺を下面側から視た拡大平面図である。 図１２のＡ−Ａ線に沿った拡大断面図である。 図１２のＢ−Ｂ線に沿った拡大断面図である。 図５に示す半導体装置のうち、三本のリードとワイヤの接合部周辺を下面側から視た拡大平面図である。 図１〜図１５を用いて説明した半導体装置の製造工程の概要を示す説明図である。 図１６に示すリードフレーム準備工程で準備するリードフレームの一部を示す拡大平面図である。 図１７に示すデバイス形成部１個分を下面側から視た拡大平面図である。 図１８のＡ−Ａ線に沿った拡大断面図である。 図１６に示す材料板成形工程でプレス加工により材料板を成形した状態の一例を示す拡大斜視図である。 図１６に示す金属膜形成工程で材料板の下面側の一部分に、金属膜を形成した状態を示す拡大平面図である。 図２２は、図１６に示すパターニング工程で、材料板の一部分をプレス加工により除去する状態を示す拡大断面図である。 図１９に示すダイパッド上に半導体チップを搭載した状態を示す拡大断面図である。 図２３に示す半導体チップと、リードとを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。 図２４に示す半導体チップおよびワイヤを封止する封止体を形成した状態を示す拡大平面図である。 図２５のＡ−Ａ線に沿った断面において、成形金型内にリードフレームが配置された状態を示す拡大断面図である。 電解めっき法によるめっき工程の概要を示す説明図である。 図１６に示す個片化工程で、複数のデバイス形成部のそれぞれを分離した状態を示す拡大平面図である。 図１３に対する変形例である半導体装置の拡大断面図である。 図１３に対する他の変形例である半導体装置の拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
以下の説明において、「接触」、「接着」、「接合」、「剥離」、および「接続」という用語を用いるが、以下の意味で用いる。「接触」とは、分離可能な二つの部材の少なくとも一部分が互いに接している状態を言う。「接着」とは、分離可能な二つの部材（被着材）の少なくとも一部分が接着剤を介して互いに結合し、固定された状態を言う。また、「接合」とは、分離可能な二つの部材（被着材）の少なくとも一部分が互いに結合し、固定された状態を言う。上記した「結合」には、アンカー効果などの機械的な結合、分子間力などの物理的相互作用による結合、および共有結合などの化学的相互作用による結合が含まれる。また、「接合」には、被着材の間に他の部材（例えば接着剤）が介在している場合の他、他の部材が介在していない場合も含まれる。すなわち、「接合された状態」には「接着された状態」が含まれる。また、「剥離」とは、上記した「結合」状態が解除され、分離可能な状態に変化することを言う。また、単に「剥離」と記載した場合には、二つの部材の接合部分の全体において結合が解除された場合の他、接合部分の一部において結合が解除された状態も含む。また、「接続」とは、二つの部材が連通した状態（接続経路が途中で分断されず、連続的に繋がった）を言う。二つの部材の間に別の部材が介在しているかどうかは問わない。例えば「Ａ部材とＢ部材とが電気的に接続された状態」とは、Ａ部材とＢ部材とが電気的に導通可能な状態を意味し、Ａ部材とＢ部材との間にＣ部材が介在している場合も含まれる。また、単に、「Ａ部材とＢ部材とが接続された状態」とは、Ａ部材とＢ部材とが固定された状態を意味し、Ａ部材とＢ部材との間にＣ部材が介在している場合も含まれる。また例えば、「Ａ部材とＢ部材とが接続された状態」には、Ａ部材とＢ部材とが分離できない一体物として形成され、形状的または機能的に区別されている場合も含まれる。このように、Ａ部材とＢ部材とが一体物として形成された状態のことを「連結」と記載する場合もある。
また、以下の説明において、半田、半田材、半田材料、あるいは半田成分と記載した場合には、例えば、鉛（Ｐｂ）入りのＳｎ−Ｐｂ半田、あるいは、Ｐｂを実質的に含まない、所謂、鉛フリー半田を指す。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）、錫−銅（Ｓｎ−Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
本実施の形態では、半導体装置の例として、電源回路等の電力制御回路に組み込まれる、パワーデバイス、あるいはパワー半導体装置と呼ばれる半導体装置を取り上げて説明する。以下で説明する半導体装置は、電力変換回路に組み込まれ、スイッチング素子として機能する。
＜回路構成例＞
図１は、本実施の形態の半導体装置が備える回路の一例を模式的に示す説明図である。また、図２は、図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。
パワー半導体装置と呼ばれる電力制御用の半導体装置には、例えばダイオード、サイリスタ、あるいは、トランジスタなどの半導体素子を有するものがある。トランジスタは、様々な分野に利用されているが、本実施の形態のように、例えば１Ａ（アンペア）以上の大電流が流れる電力制御回路内に組み込まれ、スイッチング素子として動作するトランジスタは、パワートランジスタと呼ばれる。本実施の形態の半導体装置ＰＫＧ１は、図１に示すように、パワートランジスタであるトランジスタＱ１が形成された半導体チップ１０を有している。図１および図２に示す例では、半導体チップ１０に形成されているトランジスタＱ１は、電界効果トランジスタ、詳しくは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。パワー半導体装置では、トランジスタは例えばスイッチング素子として利用される。パワー半導体装置に用いられるＭＯＳＦＥＴは、パワーＭＯＳＦＥＴと呼ばれる。
上記したＭＯＳＦＥＴは、ゲート絶縁膜上に導電性材料からなるゲート電極が配置された構造の電界効果トランジスタを広く表わす用語として記載している。したがって、ＭＯＳＦＥＴと記載した場合でも、酸化膜以外のゲート絶縁膜を除外するものではない。また、ＭＯＳＦＥＴと記載した場合でも、例えばポリシリコンなど、金属以外のゲート電極材料を除外するものではない。
また、図１に示すトランジスタＱ１は、例えば、図２に示すようなｎチャネル型の電界効果トランジスタにより形成されている。図２は、図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。
図２に示す例では、例えばｎ型単結晶シリコンから成る半導体基板ＷＨの主面ＷＨｔ上に、ｎ−型のエピタキシャル層ＥＰが形成されている。この半導体基板ＷＨおよびエピタキシャル層ＥＰは、ＭＯＳＦＥＴのドレイン領域（図１に示すドレインＤに相当する領域）を構成する。このドレイン領域は、半導体チップ１０の裏面側に形成されたドレイン電極ＤＥと電気的に接続されている。
エピタキシャル層ＥＰ上には、ｐ＋型の半導体領域であるチャネル形成領域ＣＨが形成され、このチャネル形成領域ＣＨ上には、ｎ＋型の半導体領域であるソース領域（図１に示すソースＳに相当する領域）ＳＲが形成されている。ソース領域ＳＲは、引出配線を介して、半導体チップ１０の主面側に形成されたソース電極パッドＳＥと電気的に接続されている。また、半導体基板ＷＨ上に積層された半導体領域には、ソース領域ＳＲの上面からチャネル形成領域ＣＨを貫通し、エピタキシャル層ＥＰの内部に達するトレンチ（開口部、溝）ＴＲ１が形成されている。
また、トレンチＴＲ１の内壁にはゲート絶縁膜ＧＩが形成されている。また、ゲート絶縁膜ＧＩ上には、トレンチＴＲ１を埋め込むように積層されたゲート電極Ｇが形成されている。ゲート電極Ｇは、引出配線を介して、半導体チップ１０のゲート電極パッドＧＥと電気的に接続されている。
また、トランジスタＱ１は、チャネル形成領域ＣＨを挟んで、厚さ方向にドレイン領域とソース領域ＳＲが配置されるので、厚さ方向にチャネルが形成される（以下、縦型チャネル構造と呼ぶ）。この場合、主面ＷＨｔに沿ってチャネルが形成される電界効果トランジスタと比較して、平面視における、素子の占有面積を低減できる。このため、半導体チップ１０の平面サイズを低減できる。
また、上記した縦型チャネル構造の場合、平面視において、単位面積当たりのチャネル幅を増加できるので、オン抵抗を低減することができる。なお、図２は、電界効果トランジスタの素子構造を示す図であって、図１に示す半導体チップ１０では、例えば図２に示すような素子構造を有する複数（多数）のトランジスタＱ１が、並列接続されている。これにより、例えば１アンペアを越えるような大電流が流れるパワーＭＯＳＦＥＴを構成することができる。
上記のように、縦型チャネル構造の複数のトランジスタＱ１を並列接続してＭＯＳＦＥＴを構成する場合、ＭＯＳＦＥＴの電気的特性（主に耐圧特性、オン抵抗特性、容量特性）は、半導体チップ１０の平面サイズに応じて変化する。例えば、半導体チップ１０の平面積を大きくすれば、並列接続されたトランジスタＱ１のセル数（すなわち素子の数）が増加するので、オン抵抗は低下し、容量は増大する。
なお、図１および図２では、パワー半導体装置が備えるパワートランジスタの例として、ＭＯＳＦＥＴを例示したが、種々の変形例を適用できる。例えば、ＭＯＳＦＥＴに代えて、絶縁ゲートバイポーラトランジスタ(ＩＧＢＴ；Insulated Gate Bipolar Transistor)を備えていても良い。
＜半導体装置＞
次に、図１に示す半導体装置ＰＫＧ１のパッケージ構造について説明する。図３は、図１に示す半導体装置の上面図である。また、図４は、図３に示す半導体装置の下面図である。また、図５は、図３に示す封止体を取り除いた状態で、半導体装置の内部構造を示す透視平面図である。また、図６は、図５のＡ−Ａ線に沿った断面図、図７は、図５のＢ−Ｂ線に沿った断面図、図８は、図５のＣ−Ｃ線に沿った断面図である。
本実施の形態の半導体装置ＰＫＧ１は、半導体チップ１０（図５、図６参照）、半導体チップ１０が搭載されるダイパッド（金属板、チップ搭載部、放熱板）２０（図４〜図６参照）、および外部端子である複数のリード（端子）３０を有している。半導体チップ１０と複数のリード３０とは、複数のワイヤ１２（図５、図６参照）を介して電気的に接続されている。また、半導体チップ１０、ダイパッド２０の上面２０ｔおよび複数のリード３０のインナ部（インナリード部、被封止部）３０Ｍ（図５、図６参照）は、封止体（樹脂封止体、樹脂体、モールド樹脂）４０により、封止されている。
本実施の形態では、図５に示すように、複数のリード３０のそれぞれは、Ｙ方向に沿ってダイパッド２０と並んで配置され、かつ、Ｙ方向と交差（図５の例では直交）するＸ方向に沿ってそれぞれが並んで配置されている。また、図５に示す例では、平面視において、Ｘ方向に沿って、ソース用のリード（ソースリード、ソース端子）３０Ｓ、ドレイン用のリード（ドレインリード、ドレイン端子）３０Ｄ、およびゲート用のリード（ゲートリード、ゲート端子）３０Ｇが順に並ぶように配列されている。複数のリード３０のそれぞれは、封止体４０に封止されるインナ部３０Ｍと、封止体４０から露出するアウタ部（アウタリード部、露出部）３０Ｘと、を備えている。
また、図６〜図８に示すように、半導体チップ１０は、表面（面、上面）１０ｔと、表面１０ｔの反対側に位置する裏面（面、下面）１０ｂを有している。また、図５に示すように半導体チップ１０の表面１０ｔ（または図６に示す裏面１０ｂ）は平面視において四角形を成し、周縁部に四つの側面１０ｓを有している。図５に示す例では半導体チップ１０は平面視において長方形を成し、長辺がＸ方向に沿って配置されている。
また、図５に示すように半導体チップ１０の表面１０ｔには、図１に示すゲート電極Ｇと電気的に接続されるゲート電極パッドＧＥと、図１に示すソースＳと電気的に接続されるソース電極パッドＳＥが形成されている。また、図６〜図８に示すように、半導体チップ１０の裏面１０ｂには、図１に示すドレインＤと電気的に接続されるドレイン電極ＤＥが形成されている。図６〜図８に示す例では、半導体チップ１０の裏面１０ｂ全体が、ドレイン電極ＤＥになっている。
図２に示すように、半導体チップ１０を縦型チャネル構造とした場合、半導体チップ１０の厚さを薄く（図６に示す表面１０ｔと裏面１０ｂの距離を小さく）することにより、オン抵抗を低減することができる。一方、ダイパッド２０の熱容量を大きくする観点、あるいは、電流が流れる導電経路の断面積を大きくする観点からは、ダイパッド２０の厚さは厚い方が良い。このため、図６〜図８に示す例では、ダイパッド２０の厚さは半導体チップ１０の厚さよりも厚い。例えば、図６〜図８に示す例では、ダイパッド２０の厚さは、４００μｍ以上である。
また、図５〜図８に示すように、半導体装置ＰＫＧ１は、半導体チップ１０が搭載されるダイパッド（金属板、チップ搭載部、放熱板）２０を有する。図６〜図８に示すように、ダイパッド２０は、半導体チップ１０がダイボンド材１１を介して搭載された上面（面、主面、表面、チップ搭載面）２０ｔと、上面２０ｔとは反対側の下面（面、主面、裏面、露出面、実装面）２０ｂを有している。図５に示す例では、半導体チップ１０の平面サイズ（表面１０ｔの面積）は、ダイパッド２０の平面サイズ（上面２０ｔの面積）よりも小さい。また、図４に示すようにダイパッド２０は、周縁部に下面２０ｂに連なる複数の側面２０ｓを有している。
また、図５および図８に示すように、ダイパッド２０は、ドレイン端子であるリード３０Ｄと一体に形成されている。リード３０Ｄは、図１に示すドレインＤと電気的に接続される外部端子である。図６に示すように、半導体チップ１０の裏面１０ｂには、ＭＯＳＦＥＴであるトランジスタＱ１（図１参照）のドレインＤに接続されるドレイン電極ＤＥが形成されている。ドレイン電極ＤＥは、導電性材料から成るダイボンド材１１を介してダイパッド２０と電気的に接続される。ダイボンド材１１は、例えば半田、あるいは、銀（Ａｇ）粒子などの導電性粒子と樹脂との混合物の硬化物である、導電性樹脂である。リード３０Ｄは、ダイパッド２０に接続されており、ダイパッド２０およびダイボンド材１１を介して半導体チップ１０のドレイン電極ＤＥと電気的に接続される。また、リード３０Ｄは、ダイパッド２０に接続（連結）されており、後述する半導体装置の製造工程において、ダイパッド２０を支持する吊りリードとしての機能を備えている。
なお、本実施の形態では、ダイパッド２０の下面２０ｂが封止体４０から露出しているので、ダイパッド２０自身を、ドレイン端子として扱っても良い。また、本実施の形態では、パワートランジスタの例として、ＭＯＳＦＥＴを利用した実施態様を取り上げて説明しているので、リード３０およびダイパッド２０は、回路上では、半導体装置ＰＫＧ１のドレイン端子として動作する。しかし、変形例として、パワートランジスタにＩＧＢＴを用いる場合には、半導体チップの裏面には、コレクタ電極が形成される。このため、パワートランジスタがＩＧＢＴである場合には、リード３０およびダイパッド２０は、回路上では、半導体装置ＰＫＧ１のコレクタ端子として動作する。
また、図５に示すように、ダイパッド２０の複数の側面２０ｓは、平面視において、複数のリード３０のそれぞれと対向した状態で設けられ、封止体４０により封止された側面２０ｓ１を含む。また、複数の側面２０ｓは、側面２０ｓ１の反対側に設けられ、封止体４０から露出し、かつ、金属膜２２（図６参照）に覆われる側面２０ｓ２を含む。
また、図４および図６に示すように、ダイパッド２０の下面２０ｂは、封止体４０の下面４０ｂ側において、封止体４０から露出している。図４に示す例では、ダイパッド２０の下面２０ｂの面積は、封止体４０の下面４０ｂの面積と同等、あるいはそれ以上である。また、図３に示すように、ダイパッド２０の一部分は、ダイパッド２０の上面２０ｔ側から視た平面視において、封止体４０が有する複数の側面４０ｓのうちの一つの側面４０ｓから外側に向かって突出している。そして、図３および図６に示すように、ダイパッド２０の上面２０ｔの一部分、および複数の側面２０ｓのうちの一部（少なくとも側面２０ｓ２）は、封止体４０から露出している。本実施の形態のようにダイパッド２０の平面サイズを大きくし、かつ、ダイパッド２０の一部を封止体４０から露出させることにより、半導体チップ１０で発生した熱の放熱効率を向上させることができる。
また、外部端子であるリード３０Ｄに接続されるダイパッド２０の下面２０ｂが封止体４０から露出していることにより、電流が流れる導通経路の断面積を大きくすることができる。このため、導通経路中のインピーダンスを低減することができる。特に、リード３０Ｄが、半導体装置ＰＫＧ１が有する回路の出力ノードに対応する外部端子になっている場合には、リード３０Ｄに接続される導通経路のインピーダンス成分を低減することにより、出力配線の電力損失を直接的に低減できる点で好ましい。
ダイパッド２０は、複数のリード３０と同じ金属材料、例えば、銅（Ｃｕ）、または銅（Ｃｕ）を主要な成分とする合金材料から成る基材２１を有する。また、複数のリード３０のそれぞれは、ダイパッド２０と同じ金属材料、例えば、銅（Ｃｕ）、または銅（Ｃｕ）を主要な成分とする合金材料から成る基材３１を有する。
また、図６に示す例では、ダイパッド２０の厚さ（上面２０ｔおよび下面２０ｂのうちの一方から他方までの距離）は、リード３０の厚さ（上面３０ｔおよび下面３０ｂのうちの一方から他方までの距離）より大きい。本実施の形態のようにダイパッド２０の厚さが厚ければ、ダイパッド２０の熱容量が大きくなる。この結果、ダイパッド２０による半導体装置ＰＫＧ１の放熱特性は向上する。
また、ダイパッド２０のうち、封止体４０から露出する部分（アウタ部、露出部）は、金属膜２２に覆われている。同様に、リード３０のうち、封止体４０から露出する部分（アウタ部３０Ｘ）は、金属膜３２に覆われている。この金属膜２２および金属膜３２は、半導体装置ＰＫＧ１を実装基板に実装する際に、接続材料として用いる半田材の濡れ性を向上させるための金属膜である。金属膜２２および金属膜３２は、例えば、電解めっき法により形成されためっき金属膜である。詳細は後述するが、金属膜２２および金属膜３２は、例えば、錫（Ｓｎ）を含む半田材料から成る。
また、図５および図６に示すダイボンド材（接着材）１１は、半導体チップ１０をダイパッド２０上に固定し、かつ半導体チップ１０とダイパッド２０を電気的に接続するための導電性部材（ダイボンド材）である。ダイボンド材１１は例えば、半田材料を用いても良い。あるいは、ダイボンド材１１は、複数の銀（Ａｇ）粒子（Ａｇフィラ）を含有する所謂、銀（Ａｇ）ペーストと呼ばれる導電性の樹脂接着材であっても良い。なお、図示は省略するが、ダイパッド２０の基材である銅（Ｃｕ）または銅合金よりもダイボンド材１１との接着性が高い金属膜（図示は省略）がダイパッド２０の上面２０ｔの一部分に形成されていても良い。これにより、ダイボンド材１１とダイパッド２０との接着強度を向上させることができる。
また、図５に示すように、半導体チップ１０のゲート電極パッドＧＥとリード３０Ｇは、ワイヤ１２（詳しくはワイヤ１２Ｇ）を介して電気的に接続されている。同様に、半導体チップ１０のソース電極パッドＳＥとリード３０Ｓは、ワイヤ（導電性部材、金属線）１２（詳しくはワイヤ１２Ｓ）を介して電気的に接続されている。ワイヤ１２は、半導体チップ１０の表面１０ｔ側の電極パッドとリード３０とを接続する導電性部材であって、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、あるいは金（Ａｕ）などの金属を主成分としている。
図５および図６に示すように、ワイヤ１２Ｇの一端は、半導体チップ１０のゲート電極パッドＧＥに接合される。一方、ワイヤ１２Ｇの上記一端とは反対側の他端は、リード３０Ｇの一部に形成されたワイヤ接合部（パッド、ボンディングパッド、ワイヤ接続部、接合部）３０Ｗの上面３０ｔに接合される。
また、図５および図７に示すように、ワイヤ１２Ｓの一端は、半導体チップ１０のソース電極パッドＳＥに接合される。一方、ワイヤ１２Ｓの上記一端とは反対側の他端は、リード３０Ｓの一部に形成されたワイヤ接合部（パッド、ボンディングパッド、ワイヤ接続部、接合部）３０Ｗの上面３０ｔに接合される。
また、パワー半導体装置では、ソース電極パッドＳＥに接続される配線経路には、ゲート電極パッドＧＥに接続される配線経路より大きな電流が流れる。このため、図５に示す例では、ワイヤ１２Ｓの太さは、ワイヤ１２Ｇの太さよりも太い。なお、ワイヤ１２の形状や本数は、図５に示す態様には限定されず、種々の変形例がある。例えば、ワイヤ１２Ｇとワイヤ１２Ｓの太さが同じであっても良い。また例えば、ソース電極パッドＳＥとリード３０Ｓとが、複数のワイヤ１２Ｓを介して電気的に接続されていても良い。
また、半導体チップ１０、複数のリード３０、および複数のワイヤ１２は、封止体４０により封止される。封止体４０は、半導体チップ１０、ワイヤ１２およびワイヤ１２を封止する樹脂体であって、上面４０ｔ（図３、図６参照）および上面４０ｔの反対側に位置する下面（実装面）４０ｂ（図４、図６、図７参照）を有する。また、図３および図４に示すように封止体４０の上面４０ｔ（図３参照）および下面４０ｂ（図４参照）のそれぞれは、周縁部に複数の側面４０ｓを有している。
封止体４０は、例えば、主としてエポキシ系樹脂などの熱硬化性樹脂により構成されている。また、本実施の形態では、封止体４０の特性（例えば熱影響による膨張特性）を向上させるため、例えば、シリカ（二酸化珪素；ＳｉＯ２）粒子などのフィラ粒子が樹脂材料中に混合されている。
＜リードの詳細＞
図６〜図８に示すように、本実施の形態の複数のリード３０のそれぞれは、インナ部３０Ｍにおける下面３０ｂにおいて、金属膜３３が形成されている。一方、下面３０ｂのうち、金属膜３３が形成された部分の反対側の上面３０ｔには金属膜は形成されず、リード３０の基材３１が露出している。このように、リード３０のインナ部３０Ｍの下面３０ｂに選択的に金属膜３３を形成する理由について、詳細に説明する。
例えば図６に示すように、半導体チップ１０、ワイヤ１２、ダイパッド２０一部（上面２０ｔの一部および側面２０ｓ１）、およびリード３０のインナ部３０Ｍは、熱硬化性樹脂を含む樹脂組成物を主成分とする封止体４０により封止されている。封止体４０は、リードフレームが収容された成形金型内に樹脂を供給した後、加熱処理（キュアベイク）を施し、樹脂に含まれる熱硬化性樹脂成分を硬化させることにより形成される。封止体４０を構成する樹脂と半導体装置ＰＫＧ１に含まれる各部材とが接触する界面では、樹脂が各部材の表面に接合された状態になっている。
硬化後の封止体４０と、リード３０などの金属部材とでは、線膨張係数が異なる。上記したように、封止体４０には、シリカなどのフィラ粒子が混合されており、これにより、封止体４０と半導体チップ１０との線膨張係数差の低減が図られているが、金属部材と封止体４０との線膨張係数差は、相対的に大きい。このため、図６に示す半導体チップ１０の電極パッドＧＥとワイヤ１２Ｇの接合部周辺よりも、ワイヤ１２Ｇとリード３０Ｇとの接合部３０Ｗ周辺の方が線膨張差に起因する応力が大きい。
金属部材と封止体４０との間に線膨張係数差があっても、半導体装置ＰＫＧ１に印加される温度が例えば１５０℃程度以内であれば、金属部材と封止体４０との接合界面の剥離を抑制できる。しかし、近年では、半導体装置は様々な用途に利用され、使用環境温度の範囲を大きくしたいという要求がある。本実施の形態のように、パワー半導体装置の場合、制御回路自体が過酷な環境に配置される場合も考えられるため、特に使用環境温度の範囲を大きくする要求が強い。本願発明者が検討した温度範囲は例えば、−５５℃〜２６０℃程度である。このように、想定される使用環境の温度範囲が大きくなれば、線膨張係数差に起因して金属部材と封止体４０との接合界面に印加される応力（熱応力）が大きくなる。温度範囲の上限付近では特に大きくなる。
また、仮に金属部材と封止体４０との接合界面で剥離が生じた場合でも、半導体装置ＰＫＧ１の信頼性がただちに低下する訳ではない。例えば、図６に示すワイヤ１２とリード３０との接合部３０Ｗの近傍で剥離が発生した場合でも、ワイヤ１２とリード３０がただちに断線する訳ではない。しかし、ワイヤ１２とリード３０との接合部３０Ｗの近傍で剥離が発生すると、半導体装置ＰＫＧ１に印加される温度サイクル負荷（高温状態と低温状態とが交互に繰り返される負荷）により生じる応力が、ワイヤ１２とリード３０との接合部分の周辺に繰り返し印加される。この時、ワイヤ１２とリード３０との接合強度やワイヤ１２がリード３０に接合される部分の機械的強度が強ければ、ある程度のサイクル数（例えば５００サイクル程度）に達するまでは、ワイヤ１２とリード３０との接続状態は維持される。
しかし、半導体装置ＰＫＧ１の性能向上の一環として、温度サイクル負荷のサイクル数を増加させる場合（例えば１０００サイクル以上）、ワイヤ１２がリード３０に接合される部分が損傷する可能性が増大する。例えば、ワイヤ１２とリード３０が断線すると、オープン不良になる。また、断線にまでは至らない場合でも、接合部分の一部が損傷した場合、損傷個所でのインピーダンスが大きくなるので、スイッチング素子としての特性低下の原因になる。
そこで、本願発明者は、半導体装置の性能向上を図る取り組みの一環として、半導体装置の信頼性を向上させる技術、例えば、上記のような過酷な条件下においても、半導体装置の電気的な接続状態を維持できる技術について検討した。図９は、本実施の形態に対する検討例である半導体装置のリードとワイヤとの接続部分を拡大して示す拡大平面図である。また、図１０は、図９のＡ−Ａ線に沿った拡大断面図である。図９は、平面図であるが、金属膜３４ｈが形成されている範囲を示すため、金属膜３４ｈが形成された部分にハッチングを付している。
まず、ワイヤ１２とリード３０との接合強度を向上させる技術として、図９および図１０に示す検討例である半導体装置ＰＫＧｈ１のように、ワイヤ１２とリード３０との接合界面に、金属膜３４ｈを介在させた態様について検討した。ワイヤ１２とリード３０との接合強度は、接合界面に金属膜３４ｈを介在させることにより向上させられる場合がある。例えば、ワイヤ１２がアルミニウム（Ａｌ）でリード３０の基材３１が銅（Ｃｕ）からなる場合、ワイヤ１２を基材３１に直接接合する場合、アルミニウムと銅の接合界面において、金属間化合物が生じる。一方、図１１に示すように、リード３０の接合部３０Ｗの上面３０ｔに例えば電解めっき法により形成されたニッケル（Ｎｉ）膜（金属膜３４ｈ）が形成されている場合、ワイヤ１２と金属膜３４ｈとの接合界面において金属間化合物の発生を抑制できる。このため、アルミニウム製のワイヤ１２と銅製のリード３０の接合界面に、ニッケル膜を介在させることにより、ワイヤ１２とリード３０との接合強度を向上させることができる。また、例えば、ワイヤ１２が金（Ａｕ）製である場合、銅製のリード３０の基材３１に直接的に接合するよりも、銀（Ａｇ）や金などの金属膜３４ｈを介在させた方が接合強度を向上させることができる。このように、ワイヤ１２とリード３０の接合強度を向上させれば、接続部分の周辺においてリード３０と封止体４０とが剥離した場合でも、接続部分が損傷するまでのサイクル数を増加させることができる。
ただし、パッケージの外部からの水分や不純物の侵入を考慮した場合、接合部３０Ｗにおいて、ワイヤ１２が接合される上面３０ｔと同一面において剥離が発生すると、外部から侵入した水分や不純物がワイヤ１２の接合部分に到達し易い。このため、ワイヤ１２とリード３０との接合部分が水分や不純物により腐食することを抑制する観点からは、上面３０ｔにおいて、封止体４０とリード３０との剥離を抑制することが好ましい。
本願発明者は、リード３０と封止体４０の剥離という点に着目し、リード３０の基材３１の表面に金属膜が形成されている場合、その金属膜と封止体４０との接合界面において、剥離が発生し易い点に気付いた。以下、表１および図１１を用いて説明する。表１は、リードと封止体との接合界面において、金属の種類と接合強度との関係を示す表である。また、図１１は、表１に示す接合強度を測定する方法を模式的に示す説明図である。
Figure 2018056451
表１に示す接合強度は、以下の方法で作成した試料ＴＳＰ１〜ＴＳＰ５を用いてシェアテストを行った測定結果を示している。すなわち、図１１に示すように、銅（Ｃｕ）から成る金属板である基材３１上に、金属膜３４ｈを介して（または、金属膜３４ｈを介さずに）樹脂体４１を形成し、試料ＴＳＰ１〜ＴＳＰ５を作成した。樹脂体４１は、図６に示す封止体４０と同様に、熱硬化性樹脂およびフィラ粒子を含む樹脂であって、半導体チップ１０との線膨張係数差が小さくなるように調整されている。また、樹脂体４１の下面は正方形であって、樹脂体４１と金属膜３４ｈ（または基材３１）との接触面積が、それぞれ１０ｍｍ２になるように形成されている。試料ＴＳＰ１は、基材３１の上面３０ｔに脱脂洗浄処理を施した後、直接的に、樹脂体４１を形成することにより作成されている。試料ＴＳＰ２は、基材３１の上面３０ｔに電解めっき法によりニッケル膜（金属膜３４ｈ）を１μｍの厚さで形成した後、金属膜３４ｈ上に樹脂体４１を形成することにより作成されている。試料ＴＳＰ３は、基材３１の上面３０ｔに無電解めっき法によりニッケル膜（金属膜３４ｈ）を１μｍの厚さで形成した後、金属膜３４ｈ上に樹脂体４１を形成することにより作成されている。なお、無電解めっき法によりニッケル膜を形成する場合、ニッケル膜中に８％のリン（Ｐ）が含まれる。このため、表１では、「Ｎｉ−Ｐ」として示している。試料ＴＳＰ４は、基材３１の上面３０ｔにニッケル膜、パラジウム（Ｐｄ）膜、および金（Ａｕ）膜を順に積層して積層膜（金属膜３４ｈ）を１μｍの厚さで形成した後、金属膜３４ｈ上に樹脂体４１を形成することにより作成されている。１μｍの膜厚のうち、大部分はニッケル膜の膜厚である。例えばパラジウム膜は０．０１μｍ程度、金膜は０．１５μｍ程度である。試料ＴＳＰ５は、基材３１の上面３０ｔにめっき法により銀（Ａｇ）膜（金属膜３４ｈ）を１μｍの厚さで形成した後、金属膜３４ｈ上に樹脂体４１を形成することにより作成されている。また、金属膜３４ｈ上に形成された樹脂体４１を１７５℃の大気雰囲気中にて６時間加熱処理し完全硬化させた後、常温（２５℃）まで冷却した。
次に、線膨張係数差に起因する負荷を印加するため、試料ＴＳＰ１〜ＴＳＰ５のそれぞれを２６０℃に加熱したヒータブロック上に固定したまま、試料ＴＳＰ１〜ＴＳＰ５のそれぞれに対してシェアツールＳＴＬを用いてシェア試験を行い、樹脂体４１と金属膜３４ｈ（または基材３１）の接合界面が剥離する時の荷重を測定した。表１では、試料ＴＳＰ１におけるシェア試験の時の荷重を１００％とし、他の試料におけるシェア試験の荷重は、試料ＴＳＰ１に対する割合で示している。
表１に示す測定結果から、金属膜３４ｈ（図１１参照）を形成した場合（試料ＴＳＰ２〜ＴＳＰ５）、金属膜３４ｈを形成しない場合（試料ＴＳＰ１）と比較して、樹脂体４１（図１１参照）と金属部材との接合界面における接合強度が低下することが判った。試料ＴＳＰ２〜ＴＳＰ５のそれぞれの接合強度は、３２％以下であり、測定誤差を考慮しても、少なくとも試料ＴＳＰ１の場合の半分未満になっていると考えられる。特に、試料ＴＳＰ２および試料ＴＳＰ３で形成されたニッケル膜の場合、試料ＴＳＰ１に対して接合強度が１０％以下になることが判った。
上記の試験結果から、図９および図１０に示すようにワイヤ１２とリード３０とが接合される部分に、金属膜３４ｈを介在させることは、ワイヤ１２とリード３０との接合強度を向上させることができる場合があるが、リード３０と封止体４０との剥離を促進してしまうことが判った。
ここで、本願発明者は、金属膜３４ｈが形成された場合、金属膜３４ｈと封止体４０との界面において、剥離が発生し易くなる点に着目し、剥離の発生箇所を制御するための部材として金属膜を利用することについて検討した。詳しくは、ワイヤ１２とリード３０との接合部分に印加される応力を低減させる観点からは、リード３０のうち、ワイヤ１２が接合される上面３０ｔ側において、剥離の発生が抑制できれば良い。言い換えれば、上面３０ｔの反対側の下面３０ｂにおいて剥離が発生しても、ワイヤ１２とリード３０が接合される部分に対して応力が印加される要因にはなり難い。また、パッケージの外部からの水分や不純物の侵入について検討すると、仮に、リード３０の下面３０ｂにおいて、リード３０と封止体４０とが剥離した場合でも、ワイヤ１２とリード３０との接合部分とは異なる面なので、水分や不純物が、上記接合部分に到達し難い。
一方、リード３０の下面３０ｂにおいて、封止体４０とリード３０の接合界面が剥離することにより、上面３０ｔにおける剥離を抑制する効果が期待できる。すなわち、リード３０と封止体４０との接合界面の剥離は、接合界面に印加される応力に起因して発生するが、接合界面の一部が剥離している場合、剥離箇所において応力が分散（緩和）され、非剥離箇所に印加される応力が低減する効果が得られる。例えば、リード３０の下面３０ｂにおいてリード３０と封止体４０との接合界面が剥離すると、上面３０ｔ側の接合界面に印加される応力を低減することができる。
本実施の形態の半導体装置ＰＫＧ１は、上記の知見を踏まえ、剥離の発生箇所を制御することにより、リード３０の上面３０ｔにおいて、封止体４０とリード３０の接合界面の剥離を抑制できる構造になっている。図１２は、図５に示す半導体装置のうち、ゲート端子になっているリードとワイヤの接合部周辺を下面側から視た拡大平面図である。図１３は、図１２のＡ−Ａ線に沿った拡大断面図、図１４は、図１２のＢ−Ｂ線に沿った拡大断面図である。図１５は、図５に示す半導体装置のうち、三本のリードとワイヤの接合部周辺を下面側から視た拡大平面図である。図１２および図１５は平面図であるが、金属膜３３が形成されている範囲を示すため、金属膜３３が形成された部分（ワイヤ接合部３０Ｗまたは部分３０Ｐ）にハッチングを付している。また、図１２および図１５では、ワイヤ１２のうち、ワイヤ接合部３０Ｗに隠れた部分の輪郭を点線で示している。
図１２および図１３に示すように、リード３０Ｇのインナ部３０Ｍにおける上面３０ｔ（図１３参照）、およびリード３０Ｇのインナ部３０Ｍにおける下面３０ｂ（図１３参照）は封止体４０に覆われている。また、ワイヤ１２Ｇは、リード３０Ｇのインナ部３０Ｍのうち、ワイヤ接合部３０Ｗの上面３０ｔに接合されている。リード３０Ｇのインナ部３０Ｍにおける下面３０ｂには、金属膜３３が形成されている。また、リード３０Ｇのアウタ部３０Ｘにおける上面３０ｔ、およびリード３０Ｇのアウタ部３０Ｘにおける下面３０ｂのそれぞれ、金属膜３２が形成されている。また、リード３０Ｇのインナ部３０Ｍのうち、ワイヤ接合部３０Ｗにおける上面３０ｔには、金属膜が形成されていない。本実施の形態の例では、ワイヤ接合部３０Ｗにおける上面３０ｔでは、図５に示すようにワイヤ接合部３０Ｗの全体において、基材３１が露出しており、基材３１に直接的にワイヤ１２が接合されている。
表１を用いて説明した検討結果を踏まえると、図１２および図１３に示す構成の場合、リード３０の上面３０ｔにおける封止体４０とリード３０との接合強度は、リード３０の下面３０ｂ（図１３参照）における封止体４０とリード３０との接合強度に対して２倍以上になる。この場合、リード３０の下面３０ｂにおいて、リード３０と封止体４０との接合界面が剥離し易くなる。そして、リード３０の下面３０ｂにおいて、剥離が発生すると、剥離箇所により応力が分散されるので、上面３０ｔ（図１３参照）側の接合界面に印加される応力は緩和される。この結果、上面３０ｔ側の接合界面における封止体４０とリード３０の剥離を抑制できるので、ワイヤ１２とリード３０との接合界面に応力が印加されることを抑制できる。また、リード３０の上面３０ｔ側において、封止体４０とリード３０との剥離を抑制できれば、封止体４０の外部から接合部３０Ｗの上面３０ｔに水分や不純物が侵入する経路を封鎖することができる。したがって、ワイヤ１２とリード３０との接合界面周辺が腐食することを抑制できる。つまり、本実施の形態によれば、リード３０の下面３０ｂ側において封止体４０とリード３０との剥離を優先的に剥離させることにより、ワイヤ１２とリード３０との電気的な接続信頼性を向上させている。
ところで、図１４に示すように、下面３０ｂとリード３０の側面３０ｓ（詳しくはリード３０の延在方向に沿って延び、互いに反対側に位置する二つの側面３０ｓ）とが交差する部分（辺）は、面の延在方向が急激に変化する変曲点になっている。リード３０は、例えばプレス加工、あるいはエッチングにより金属板の一部を除去することによりパターニングされるが、いずれの方法を適用した場合でも、リード３０の下面３０ｂと側面３０ｓとが交差する部分（辺）には、面の延在方向が緩やかに変化する部分（湾曲部分）は殆ど形成されない。言い換えれば、リード３０の下面３０ｂと側面３０ｓとが交差する部分には、実質的に湾曲部分が無いものと見做すことができる。以下、図１４に示すように、面の延在方向が急激に変化し、実質的に湾曲部分が無いものと見做すことができる程度の変曲点をエッジ部と呼ぶ。なお、図１４では、変曲点が形成されるエッジ部の例として、Ｘ方向の断面図を用いて説明しているが、図１４に示す側面３０ｓ以外の側面３０ｓでもエッジ部が形成される。例えば、図１２および図１３に示す先端面３０ｓ１は、プレス加工、あるいはエッチングにより金属板の一部を除去することにより形成される。このため、下面３０ｂと先端面３０ｓ１とが交差する部分（辺）には、エッジ部が形成される。
封止体４０とリード３０との接合界面において、下面３０ｂ側の一部分（例えば金属膜３３と封止体４０との接合界面）で剥離が生じた場合、その剥離箇所に温度サイクル負荷に起因する応力が印加されると、剥離箇所は下面３０ｂに沿って徐々に進展する。しかし、図１４に示すように、リード３０の下面３０ｂと側面３０ｓとが交差する部分には、エッジ部が形成されており、側面３０ｓには金属膜３３は形成されていない。このため、剥離の進展は、エッジ部を超えて、リード３０の側面３０ｓまでは到達し難い。また、仮に剥離が側面３０ｓまで到達した場合、側面３０ｓに沿ってされに進展するが、側面３０ｓと上面３０ｔとが交差する部分には、エッジ部が形成されているので、剥離は上面３０ｔまでは到達し難い。したがって、リード３０の上面３０ｔの反対側に位置する下面３０ｂにおいて剥離が発生したとしても、上面３０ｔまで進展する可能性は低い。
なお、リード３０をパターニングする前に金属膜３３が形成されている場合、リード３０のパターニング方法によっては、側面３０ｓの下面３０ｂ側の一部分に金属膜３３が付着する場合もある。しかし、下面３０ｂおよび側面３０ｓの全体を覆うように連続的に金属膜３３が形成されている場合とは異なり、側面３０ｓの下面３０ｂ側の一部分に金属膜３３が付着していても、剥離が側面３０ｓに進展することは抑制できる。
また、図８に示すリード３０Ｄのようにインナ部３０Ｍにおいて屈曲部を有している場合がある。この場合、屈曲部において、剥離の進展速度を低下させることはできる。ただし、リード３０Ｄのように曲げ加工により形成された屈曲部の場合、面の延在方向が急激に変化する変曲点は形成され難く、図８に一部を拡大して示すように、面の延在方向が緩やかに変化する湾曲面が形成され易い。このため、図１４に示すリード３０の下面３０ｂと側面３０ｓとが交差する部分に形成されたエッジ部と比較すると、剥離の進展を抑制する効果は小さい。
次に、金属膜３３を形成する位置の好ましい態様について説明する。まず、金属膜３３により、封止体４０とリード３０との剥離が発生する箇所を制御する観点からは、金属膜３３は、少なくとも図１２に示すインナ部３０Ｍの一部分には形成されている必要がある。また、リード３０の下面３０ｂ（図１３参照）において優先的に剥離を発生させる観点からは、金属膜３３は、下面３０ｂに形成されている必要がある。
また、ワイヤ１２がリード３０に接合される部分の近傍における応力を低減する観点からは、金属膜３３の少なくとも一部分は、インナ部３０Ｍのうち、ワイヤ接合部３０Ｗにおける下面３０ｂに形成されていることが好ましい。
さらに、ワイヤ接合部３０Ｗにおける下面３０ｂにおいて、剥離を発生させ易くする観点からは、ワイヤ接合部３０Ｗの下面３０ｂのうち、リード３０と封止体４０の線膨張差に起因する応力（熱応力）が集中し易い箇所に金属膜３３が形成されていることが好ましい。例えば図１２に示すように、ワイヤ接合部３０Ｗの平面形状が、リード３０の延在部（Ｙ方向に沿って延在している部分）よりも幅が広い四角形である場合、四角形の各角部には熱応力が集中し易い。特にリード３０の延在方向（Ｙ方向）の先端部分に位置する角部３０ｃ１、３０ｃ２（図１２参照）には熱応力が集中し易い。このため、角部３０ｃ１および角部３０ｃ２のうち、少なくとも一方（特に好ましくは両方）には、金属膜３３が形成されていることが好ましい。
図１２に示すように、半導体装置ＰＫＧ１の場合、リード３０Ｇのワイヤ接合部３０Ｗは、インナ部３０Ｍのうち、インナ部３０Ｍとアウタ部３０Ｘの境界部分の反対側に位置する先端面３０ｓ１を有している。リード３０Ｇのワイヤ接合部３０Ｗにおける下面３０ｂは、先端面３０ｓ１と交差する角部３０ｃ１、３０ｃ２を有している。そして、角部３０ｃ１および角部３０ｃ２のうち、少なくとも一方（図１２に示す例では両方）に、金属膜３３が形成されている。つまり、ワイヤ接合部３０Ｗの下面３０ｂのうち、特に熱応力が集中し易い箇所に金属膜３３が形成されているので、ワイヤ接合部３０Ｗにおける下面３０ｂにおいて、剥離が発生し易い。この結果、ワイヤ接合部３０Ｗの上面３０ｔ（図１３参照）に印加される応力を低減させ易い。
なお、上記した角部とは、以下のように定義される。すなわち、図１２に示す例のように、ワイヤ接合部３０Ｗにおける下面３０ｂの周縁部を構成する各辺が直線的に延び、かつ、各辺の終端において複数の辺のうちの二辺が交差している場合、交差する二辺の交点が角部である。また、ワイヤ接合部３０Ｗにおける下面３０ｂの周縁部を構成する各辺の交点が面取りされている場合には、その面取りされた部分が角部である。
図１２および図１３に示す例に対する変形例としては、ワイヤ接合部３０Ｗにおける下面３０ｂのうちの一部分で、金属膜３３が形成されず、基材３１が露出していても良い。しかし、本実施の形態では、金属膜３３は、ワイヤ接合部３０Ｗにおける下面３０ｂの全体において形成されている。本実施の形態のようにリード３０の下面３０ｂのうち、一部分に金属膜３３が形成され、他の部分には金属膜３３が形成されない構造の場合、金属膜３３が形成されない部分にマスクをした状態でめっき加工を施す。この時、ワイヤ接合部３０Ｗの一部分にマスクを形成する場合、マスクの加工精度（位置精度）によっては、金属膜３３の面積が小さくなってしまう場合も考えられる。一方、本実施の形態のように、金属膜３３が、ワイヤ接合部３０Ｗにおける下面３０ｂの全体において形成されている場合、金属膜３３の形成位置の精度を高めなくても良いので、加工が容易である。
また、図１３に示すように、本実施の形態の半導体装置ＰＫＧ１は、リード３０の下面３０ｂのうち、ワイヤ接合部３０Ｗとアウタ部３０Ｘの間のインナ部３０Ｍの一部分において、金属膜３３が形成されず、基材３１が封止体４０と接触している。図１３に対する変形例としては、金属膜３３がインナ部３０Ｍの下面３０ｂ全体を覆うように形成されていても良い。例えば、図１３に示す金属膜３３が、表１にＮｉ／Ｐｄ／Ａｕとして示す、ニッケル膜、パラジウム膜、および金膜の積層膜である場合、この積層膜は、半田材料の濡れ性が良好なので、金属膜３２としても利用することができる。その場合、リード３０のインナ部３０Ｍとアウタ部３０Ｘにそれぞれ個別に上記積層膜を形成するよりも、インナ部３０Ｍの上面３０ｔにマスクをした状態で、インナ部３０Ｍおよびアウタ部３０Ｘを含む下面３０ｂの全体、およびアウタ部３０Ｘの上面３０ｔの全体、（およびアウタ部３０Ｘの側面）に上記積層膜を形成する方が、製造効率が良い。このため、下面３０ｂにおいて、インナ部３０Ｍとアウタ部３０Ｘの境界を跨ぐように、金属膜（上記した積層膜）が形成される。上記したように、金属膜３３と封止体４０との接合界面の一部で剥離が発生すると、金属膜３３と封止体４０との接合界面のうち、剥離が発生した面と同一の面に沿って剥離が進展する。このため、金属膜３３がインナ部３０Ｍの下面３０ｂ全体を覆うように形成されている場合、下面３０ｂ側のどこかの場所で剥離が発生したとしても、ワイヤ接合部３０Ｗの下面３０ｂが高確率で剥離する。したがって、ワイヤ接合部３０Ｗの上面３０ｔに印加される熱応力を低減し易い。
ただし、その場合、リード３０の下面３０ｂの全体が封止体４０の外部に通じることになるので、封止体４０の外部から水分や不純物が侵入すると、ワイヤ接合部の下面３０ｂまで到達し易くなる。上記したように、下面３０ｂは、ワイヤ１２が接合される上面３０ｔの反対側の面なので、水分などがワイヤ接合部の下面３０ｂに到達しても、上面３０ｔ側には到達し難い。しかし、リード３０の下面３０ｂ側が腐食することを抑制する観点からは、下面３０ｂの一部において、リード３０の基材３１と封止体４０とを接合させることで、外部からの水分などの侵入経路を封鎖することが好ましい。なお、下面３０ｂの一部において、リード３０の基材３１と封止体４０とが当初接合していても、金属膜３３と封止体４０との接合界面で発生した剥離が進展して、基材３１と封止体４０の接合界面が事後的に剥離して、互いの結合状態は解除され、単純に接触している状態になる場合もある。
次に、金属膜３３を構成する材料について説明する。表１および図１１を用いて説明したように、基材３１と封止体４０との接合強度と比較して、金属膜３４ｈと封止体４０の接合強度は低下する。これは、金属膜３４ｈと基材３１が同じ金属材料（例えば銅）で構成されている場合でも同様である。しかし、リード３０の上面３０ｔと下面３０ｂにおいて、接合強度の差を大きくする観点からは、金属膜３３は、リード３０の基材３１を構成する金属材料（例えば銅または銅合金）とは異なる金属材料から成ることが好ましい。特に、表１において例示的に挙げた金属材料のうち、ニッケル膜（電解めっきの場合、および無電解めっきの場合）は、封止体４０との接合強度が特に弱く（小さく）なるので、剥離の発生箇所を制御し易くなる点で好ましい。
次に、図５に示す複数のリード３０のうち、下面３０ｂ側に金属膜３３を形成し、上面３０ｔ側よりも封止体４０との接合界面が剥離し易い構造とすることにより、封止体４０とリード３０の剥離の発生箇所を制御する方法を適用した方が良いリード３０について、説明する。以下の説明において、上記したように剥離の発生箇所を制御する方法を本実施の形態の剥離制御方式と記載する。剥離制御方式には、既に説明した各種の変形例（好ましい態様も含む）、およびこれから説明する各種の変形例（好ましい態様も含む）も含まれる。まず、図５に示すように、複数のリード３０のうち、リード３０Ｇとリード３０Ｓにはワイヤ１２が接続されている。リード３０Ｇおよびリード３０Ｓのそれぞれは、ダイパッド２０と離間している。このため、半導体チップ１０とリード３０Ｇ、３０Ｓを電気的に接続する導電経路として、ワイヤ１２が採用されている。一方、リード３０Ｇは、ダイパッド２０と一体に形成されているので、ダイパッド２０を介して半導体チップ１０のドレイン電極ＤＥ（図８参照）と電気的に接続されている。このため、リード３０Ｄにはワイヤが接続されていない。ただし、リード３０Ｄと半導体チップ１０の表面に形成された図示しない電極とを電気的に接続する場合には、リード３０にワイヤ１２が接続される場合もある。
複数のリード３０のうち、ワイヤ１２が接続されるリード３０とワイヤ１２が接続されないリード３０とが混在する場合、ワイヤ１２が接続されるリード３０Ｇ、３０Ｓに対して、上記した本実施の形態の剥離制御方式を適用することが好ましい。本実施の形態では、図１２および図１３を用いて説明したように、リード３０Ｇの下面３０ｂには、金属膜３３が形成され、ワイヤ接合部３０Ｗにおける上面３０ｔには、金属膜が形成されていない。このため、ワイヤ１２Ｇとリード３０Ｇとが電気的に接続される部分の信頼性を向上させることができる。
また、図７に示すように、リード３０Ｓのワイヤ接合部３０Ｗにおいて、下面３０ｂには金属膜３３が形成されており、上面３０ｔには金属膜が形成されていない。このため、ワイヤ１２Ｓとリード３０Ｓとが電気的に接続される部分の信頼性を向上させることができる。図５に示すように、リード３０Ｓは、Ｘ方向において、リード３０Ｄを介してリード３０Ｇの反対側に配置され、リード３０Ｓとは線対称の形状になっている。また、リード３０Ｓは、ワイヤ１２Ｓを介して半導体チップ１０のソース電極パッドＳＥに接続されている点でリード３０Ｇと相違する。また、リード３０Ｓに接続されるワイヤ１２Ｓは、ワイヤ１２Ｇよりも線径（詳しくは、半導体チップ１０の電極パッドとリード３０のワイヤ接合部３０Ｗとを結ぶ方向に延びる延在部の直径）が太い点でワイヤ１２Ｇと相違する。このように、複数のリード３０のそれぞれにワイヤ１２が接続され、接続されるワイヤ１２の線径が異なっている場合、相対的に線径が細いワイヤ１２の方が損傷し易い。したがって、リード３０Ｇおよびリード３０Ｓのうち、いずれか一方に上記した本実施の形態の剥離制御方式を適用する場合には、接続されるワイヤ１２の線径が相対的に細いリード３０Ｇに優先的に適用することが好ましい。ただし、ワイヤ１２Ｓは、大電流が流れる導電経路になっており、大電流が流れる導電経路において、ワイヤ１２Ｓとリード３０Ｓの接合部分の一部が損傷すると、電気的な特性が低下する原因になる。したがって、本実施の形態のように、リード３０Ｓもリード３０Ｇと同様な構造になっていることが好ましい。詳しくは、図７に示すように、リード３０Ｓは、リード３０Ｇ（図６参照）の上面３０ｔ（図６参照）と同じ側の面である上面３０ｔと、上面３０ｔの反対側の下面３０ｂと、を有している。リード３０Ｓのインナ部３０Ｍにおける上面３０ｔ、およびリード３０Ｓのインナ部３０Ｍにおける下面３０ｂは封止体４０に覆われている。ワイヤ１２Ｓは、リード３０Ｓのインナ部３０Ｍのうち、ワイヤ接合部３０Ｗの上面３０ｔに接合され、リード３０Ｓのインナ部３０Ｍにおける下面３０ｂには、金属膜３３が形成されている。また、リード３０Ｓのインナ部３０Ｍのうち、ワイヤ接合部３０Ｗにおける上面３０ｔには、金属膜が形成されていない。
なお、上記の相違点を除きリード３０Ｓは、リード３０Ｇと同様な構造になっている。また、リード３０Ｇに対して説明した金属膜３３の好ましい位置や好ましい材料については、リード３０Ｓに対しても同様に適用可能である。このため、重複する説明は省略する。
また、詳細は後述するが、例えば図１２および図１３に示すように、ワイヤ１２のうち、リード３０のワイヤ接合部３０Ｗに接合されるリード接合部（接合部）１２Ｂ２は、ボンディングツールから印加される荷重により変形し、扁平形状になっている。このようにワイヤの線径よりも薄く扁平に変形した部分をステッチ部と呼ぶ。図１３に示すように、リード３０の厚さ方向（上面３０ｔおよび下面３０ｂのうち、一方から他方に向かう方向であって、図１３に示すＺ方向）において、ワイヤ１２のリード接合部１２Ｂ２の厚さは、ワイヤ１２の延在部１２ＲＰの線径（延在方向に直交する方向の太さ）より小さい。このように、リード接合部１２Ｂ２では、ワイヤ１２の厚さが薄くなっているため、リード接合部１２Ｂ２に応力が集中すると、厚さが薄い部分においてワイヤ１２の損傷が生じやすく、損傷の程度によっては、リード接合部１２Ｂ２が破断する場合もある。そこで、リード３０とワイヤ１２とが接合される部分に、ステッチ部のような扁平形状の部分が形成される方式でワイヤボンディングを行う場合、上記した本実施の形態の剥離制御方式を適用することが好ましい。
なお、ワイヤ１２の延在部１２ＲＰは、以下のように定義できる。すなわち、図６および図７に示すようにワイヤ１２は、半導体チップ１０の表面１０ｔ側の電極（図６に示すゲート電極パッドＧＥ、または図７に示すソース電極パッドＳＥ）に接合される電極接合部１２Ｂ１（後述する図２４参照）を有している。また、ワイヤ１２は、リード３０のワイヤ接合部３０Ｗに接合されるリード接合部１２Ｂ２を有している。また、ワイヤ１２は、上記電極接合部と上記リード接合部のうち、一方から他方に向かって延びる延在部１２ＲＰ（図１３参照）を有している。
また、上記したように、リード３０Ｄには、リード３０Ｄにはワイヤが接続されていない。このため、ワイヤとリードとの接合部分の損傷を抑制する必要はない。このため、本実施の形態に対する変形例として、図８に示すリード３０Ｄのインナ部３０Ｍにおける下面３０ｂに、金属膜３３が形成されていない実施態様がある。この場合、リード３０Ｄのインナ部３０Ｍのうち、任意の位置で封止体４０とリード３０Ｄとの接合界面が剥離する可能性がある。しかし、リード３０Ｄにはワイヤが接続されていないので、封止体４０とリード３０Ｄとの接合界面が剥離した場合でも、図５に示すリード３０とワイヤ１２との接続部分の信頼性に与える影響はほとんど無い。また、上記したように金属膜３３と封止体４０の接合界面において剥離が発生すると、剥離が発生した面と同一の面に沿って剥離が進展する。また、図８に示すリード３０Ｄは、屈曲部を有しているが、曲げ加工により形成された屈曲部は、上記したエッジ部と比較して剥離の進展を抑制する効果が小さい。このため、例えばリード３０Ｄの下面３０ｂに金属膜３３が形成されている場合、金属膜３３と封止体４０との接合界面で剥離が発生すると、下面３０ｂに沿って剥離が進展し、インナ部３０Ｍとアウタ部３０Ｘの境界や、ダイパッド２０の側面２０ｓ１に到達し易くなる。また、ダイパッド２０の側面２０ｓ１は、封止体４０から露出する下面２０ｂに連なっている。この場合、両端が封止体４０の外部に通じ、かつ、リード３０Ｄの下面３０ｂに沿ってのびる経路が形成されてしまうので、外部から水分や不純物が侵入し易くなる。このような経路が形成されることを抑制する観点からは、金属膜３３が形成されていないことが好ましい。また、リード３０Ｄに金属膜３３が形成されていない場合、半導体装置ＰＫＧ１と比較して封止体４０内部に封止される部材数を低減できる。
一方、本実施の形態では、図８に示すように、リード３０Ｄのインナ部３０Ｍにおける下面３０ｂに、金属膜３３が形成され、金属膜３３の反対側に位置する上面３０ｔには、金属膜が形成されず、基材３１が露出している。詳しくは、リード３０Ｄは、ダイパッド２０の上面２０ｔと同じ側の面である上面３０ｔと、上面３０ｔの反対側の下面３０ｂとを有している。リード３０Ｄのインナ部３０Ｍにおける上面３０ｔ、およびリード３０Ｄのインナ部３０Ｍにおける下面３０ｂは封止体４０に覆われている。また、図１５に示すように、平面視において、リード３０Ｇのワイヤ接合部３０Ｗとリード３０Ｓのワイヤ接合部３０Ｗとの間に位置する部分３０Ｐを有している。そして、図８に示すように、リード３０Ｄの部分３０Ｐにおける下面３０ｂには、金属膜３３が形成され、リード３０Ｄのインナ部３０Ｍのうち、部分３０Ｐにおける上面３０ｔには、金属膜が形成されていない。
この場合、上記したように金属膜３３と封止体４０の接合界面において、剥離が発生し易くなる。また、金属膜３３と封止体４０の接合界面で剥離が発生すると、封止体４０とリード３０Ｄとの接合界面にさらに熱応力が印加された場合に、剥離箇所において応力が分散（緩和）され、非剥離箇所に印加される応力が低減する効果が得られる。このため、上面３０ｔ側に印加される応力は、下面３０ｂ側の剥離箇所において緩和される。
また、図１４を用いて説明したように、リード３０Ｄの下面３０ｂと側面３０ｓとが交差する部分には、エッジ部が形成されており、側面３０ｓには金属膜３３は形成されていない。このため、剥離の進展は、エッジ部を超えて、リード３０の側面３０ｓまでは到達し難い。また、仮に剥離が側面３０ｓまで到達した場合、側面３０ｓに沿ってされに進展するが、側面３０ｓと上面３０ｔとが交差する部分には、エッジ部が形成されているので、剥離は上面３０ｔまでは到達し難い。したがって、リード３０の上面３０ｔの反対側に位置する下面３０ｂにおいて剥離が発生したとしても、上面３０ｔまで進展する可能性は低い。
このように、本実施の形態によれば、リード３０Ｄの上面３０ｔにおいて、リード３０Ｄと封止体４０との剥離を抑制できる。図８に示すように、リード３０Ｄの上面３０ｔとダイパッド２０の上面２０ｔは、連続的に連なっており、リード３０Ｄの上面３０ｔで剥離が発生すれば、上面３０ｔに沿って剥離が進展し、ダイパッド２０の上面２０ｔに到達する場合もある。ダイパッド２０の上面２０ｔには、ダイボンド材１１を介して半導体チップ１０が接着固定されており、半導体チップ１０とダイパッド２０との接着界面まで剥離が進展しないことが好ましい。本実施の形態の半導体装置ＰＫＧ１は、上記したように、ダイパッド２０の上面２０ｔに連続的に連なるリード３０Ｄの上面３０ｔにおける剥離の発生を抑制できるので、ダイパッド２０の上面２０ｔに剥離が進展することを抑制できる。
＜半導体装置の製造方法＞
次に、図１〜図１８を用いて説明した半導体装置ＰＫＧ１の製造工程について説明する。半導体装置ＰＫＧ１は、図１６に示すフローに沿って製造される。図１６は、図１〜図１５を用いて説明した半導体装置の製造工程の概要を示す説明図である。
＜リードフレーム準備工程＞
まず、図１６に示すリードフレーム準備工程では、図１７〜図１９に示すリードフレームＬＦを準備する。図１７は、図１６に示すリードフレーム準備工程で準備するリードフレームの一部を示す拡大平面図である。また、図１８は、図１７に示すデバイス形成部１個分を下面側から視た拡大平面図である。また、図１９は、図１８のＡ−Ａ線に沿った拡大断面図である。また、図２０は、図１６に示す材料板成形工程でプレス加工により材料板を成形した状態の一例を示す拡大斜視図である。また、図２１は、図１６に示す金属膜形成工程で材料板の下面側の一部分に、金属膜を形成した状態を示す拡大平面図である。また、図２２は、図１６に示すパターニング工程で、材料板の一部分をプレス加工により除去する状態を示す拡大断面図である。
図１７に示すように、本工程で準備するリードフレームＬＦは、枠部（フレーム部）ＬＦｆに接続される複数のデバイス形成部ＬＦｄを備えている。図１７では８個分のデバイス形成部ＬＦｄを示している。複数のデバイス形成部ＬＦｄは、それぞれ、図５に示す半導体装置ＰＫＧ１の１個分に相当する。リードフレームＬＦは、複数のデバイス形成部ＬＦｄが行列状に配置された、所謂、多数個取り基材である。このように、複数のデバイス形成部ＬＦｄを備えるリードフレームＬＦを用いることで、複数の半導体装置ＰＫＧ１（図３参照）を一括して製造することができるので、製造効率を向上させることができる。なお、図１７では、Ｘ方向に沿って配列される複数のデバイス形成部ＬＦｄの列が二列並んだ例を示しているが、デバイス形成部ＬＦｄの配列数には種々の変形例がある。例えば一列でも良いし、三列以上でも良い。ただし、材料板（図２０参照）ＭＴＢの成形の容易さを考慮すると、図１７に示すように、二列で配列されていることが好ましい。
リードフレームＬＦは、例えば銅（Ｃｕ）を主成分とする金属材料から成り、例えばダイパッド２０の部分の厚さが４００μｍ〜２ｍｍ程度、他の部分の厚さは、例えば１２５μｍ〜４００μｍ程度である。
また、複数のデバイス形成部ＬＦｄのそれぞれは、枠部ＬＦｆに接続されている。枠部ＬＦｆは、図１６に示すリード分離工程までの間、デバイス形成部ＬＦｄ内に形成された各部材を支持する支持部である。
また、図１８および図１９に示すようにデバイス形成部ＬＦｄには、図５〜図８に示すダイパッド２０および複数のリード３０が形成されている。ダイパッド２０は複数のリード３０のうちの一つを介して枠部ＬＦｆと連結され、枠部ＬＦｆに支持されている。また、複数のリード３０は、それぞれ枠部ＬＦｆに連結され、枠部ＬＦｆに支持されている。
また、複数のリード３０のそれぞれは、タイバーＬＦｔ１を介して互いに連結されている。また、図１７および図１８に示す例では、複数のダイパッド２０のそれぞれは、タイバーＬＦｔ２を介して互いに連結されている。図１８に示すようにタイバーＬＦｔ２は、デバイス形成部ＬＦｄにおいて、複数のリード３０とは反対側の端部に配置されており、複数のリード３０と対向する側面２０ｓ１の反対側の側面２０ｓ２を備えている。
また、図１８および図１９に示すように、本工程で準備するリードフレームＬＦが有するリード３０の下面３０ｂには、金属膜３３が予め形成されている。図１８に示すように、金属膜３３は、下面３０ｂのうち、ワイヤ接合部３０Ｗおよび部分３０Ｐに選択的に形成され、他の部分には形成されていない。また、図１９に示すように、本工程で準備するリードフレームＬＦが有するリード３０の上面３０ｔおよび下面３０ｂには、金属膜３２は形成されておらず、基材３１が露出している。また、本工程で準備するリードフレームＬＦが有するダイパッド２０の上面２０ｔおよび下面２０ｂには、金属膜２２は形成されておらず、基材２１が露出している。
図１７〜図１９に示すリードフレームＬＦは例えば以下のように製造される。すなわち、図１６に示す材料板成形工程では、図２０に示すように金属材料を成型して板厚が互いに異なる複数の部分を有する材料板ＭＴＢを形成する。材料板ＭＴＢは相対的に板厚が薄い部分ＬＦ１と、部分ＬＦ１よりも板厚が薄い部分ＬＦ２とを有している。部分ＬＦ１の厚さは、図６に示すリード３０の基材３１の厚さに対応する。また、部分ＬＦ２の厚さは、図６に示すダイパッド２０の基材２１の厚さに対応する。ただし、材料板成型工程が完了した段階では、部分ＬＦ１の厚さとリード３０の基材３１の厚さ、および部分ＬＦ２の厚さとダイパッド２０の基材２１の厚さ、のそれぞれが一致していなくても良い。
材料板ＭＴＢの部分ＬＦ１と部分ＬＦ２とを形成する方法は、例えば金属材料に対する圧延加工、またはプレス加工、あるいは圧延加工とプレス加工の両方を用いることができる。
次に、図１６に示す金属膜形成工程では、図２０に示す材料板ＭＴＢの一部分にめっき処理を施し、図２１に示すように材料板ＭＴＢの一部分に金属膜３３を形成する。図２１に示すように、金属膜３３は、リード３０（図１９参照）の下面３０ｂ（図１９参照）に相当する下面ＭＴｂの一部分に、選択的に形成される。この工程では、金属膜３３を形成しない部分が図示しないマスクに覆われた状態で、めっき処理を施す。めっき処理としては、材料板ＭＴＢをめっき液に浸して金属膜３３を析出させる方法や、マスクから露出する部分にめっき液を吹き付けて金属膜３３を析出させる方法を適用できる。また、めっき液に浸す場合、アノード電極とカソード電極とをめっき液（電解液）に浸した状態で、電流を流すことによりカソード電極の表面に金属膜を析出させる、電気めっき（電解めっき）を適用しても良い。この場合、材料板ＭＴＢをカソード電極として用いることにより、材料板ＭＴＢのうちマスクから露出した部分に金属膜３３が析出する。
図１６のようにパターニング工程の前に金属膜形成工程を実施する場合、図１５に示す側面３０ｓが露出していない状態でめっき処理を施す。このため、めっき処理の時にマスクで覆われる部分の形状を単純化することができる。また、金属膜３３が側面３０ｓに形成されることを防止できるので、図１４を用いて説明したように、リード３０の下面３０ｂ側において封止体４０と金属膜３３とが剥離しても、側面３０ｓに剥離が進展することを抑制できる。
次に、図１６に示すパターニング工程では、図２１に示す材料板ＭＴＢにパターニング処理を施し、図１７に示すリードフレームＬＦを形成する。パターニング工程では、材料板ＭＴＢの一部分を取り除き、図１８に示すダイパッド２０、複数のリード３０、枠部ＬＦｆやタイバーＬＦｔ１、ＬＦｔ２などの部分が図１７〜図１９に示す、所定の形状になるようにパターニングする。材料板ＭＴＢの一部分を除去する方法は、例えばプレス加工やエッチング加工、あるいはこれらを組み合わせても良い。
また、本実施の形態で示しているパターニング工程の例では、例えば図２２に例示するように、パンチ６１Ｐとダイ６１Ｄから成る金型（切断金型）６１を用いて、プレス加工により材料板ＭＴＢの一部分を除去する。この時、パンチ６１Ｐとダイ６１Ｄのクリアランスの関係で、側面３０ｓと、側面に連なる上面３０ｔまたは下面３０ｂとが交差する部分に、小さい曲面が形成される場合がある。例えば、図２２に示すように、リード３０の上面３０ｔ側から下面３０ｂ側に向かってパンチ６１Ｐを押し付ける場合、側面３０ｓと上面３０ｔとの境界に、小さい曲面が形成される場合がある。反対に、リード３０の下面３０ｂ側から上面３０ｔ側に向かってパンチ６１Ｐを押し付ける場合、金属膜３３の側面３０ｓ側の端部に小さい曲面が形成される場合がある。
しかし、本願発明者の検討によれば、このようにプレス加工時のクリアランスの関係で形成される曲面の曲率半径は、数μｍ程度であり、剥離の進展を抑制する観点からは、実質的には曲面は無いと見做すことができる。すなわち、本工程により、下面３０ｂと側面３０ｓとが交差する部分、および上面３０ｔと側面３０ｓとが交差する部分には、それぞれエッジ部が形成される。
＜半導体チップ搭載工程＞
次に、図１６に示す半導体チップ搭載工程では、図２３に示すように、リードフレームＬＦのダイパッド２０に半導体チップ１０を搭載する。図２３は、図１９に示すダイパッド上に半導体チップを搭載した状態を示す拡大断面図である。
本工程では、ドレイン端子であるリード３０Ｄ（図８参照）と一体に形成されたダイパッド２０の上面２０ｔにダイボンド材１１を介して半導体チップ１０を搭載（接着固定）する。また、半導体チップ１０はドレイン電極ＤＥが形成された裏面１０ｂが、ダイパッド２０のチップ搭載面である上面２０ｔと対向するように、ダイボンド材１１を介して接着固定される。これにより、半導体チップ１０のドレイン電極ＤＥは、導電性の接続材料であるダイボンド材１１を介してダイパッド２０と電気的に接続される。
本工程では、ダイパッド２０の上面２０ｔ上にダイボンド材１１を塗布した後、ダイボンド材１１上に半導体チップ１０を配置する。そして、ダイボンド材を硬化させることで半導体チップ１０とダイパッド２０とを固定する。
ダイボンド材１１は例えば、半田材料を用いても良い。あるいは、ダイボンド材１１は、複数の銀（Ａｇ）粒子（Ａｇフィラ）を含有する所謂、銀（Ａｇ）ペーストと呼ばれる導電性の樹脂接着材であっても良い。ダイボンド材１１が半田材料である場合、ダイボンド材を硬化させる方法としてリフロー処理を行う。また、ダイボンド材１１が導電性の樹脂接着材である場合、ダイボンド材１１に含まれる熱硬化性樹脂成分を加熱して硬化させる。
＜ワイヤボンディング工程＞
次に、図１６に示すワイヤボンディング工程では、図２４に示すように、半導体チップ１０の複数の電極パッド（ゲート電極パッドＧＥおよびソース電極パッドＳＥ）と複数のリード３０のそれぞれをワイヤ（金属ワイヤ）１２を介して電気的に接続する。図２４は、図２３に示す半導体チップと、リードとを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。
本工程では、半導体チップ１０のゲート電極パッドＧＥとリード３０Ｇとをワイヤ１２Ｇを介して電気的に接続する。また、本工程では、半導体チップ１０のソース電極パッドＳＥとリード３０Ｓを、ワイヤ１２Ｓを介して電気的に接続する。また、図２４に示す例ではワイヤ１２Ｓの線径はワイヤ１２Ｇの線径より太い。これにより、ソース電極パッドＳＥに接続される配線経路の断面積を大きくできる。ただし、複数のワイヤ１２の太さは同じであっても良い。あるいは、半導体チップ１０のソース電極パッドＳＥとリード３０Ｓを、複数のワイヤ１２Ｓを介して電気的に接続しても良い。
ワイヤ１２の接続方法には種々の変形例が適用可能であるが、本実施の形態では、ウェッジツールと呼ばれるボンディングツールを用いて、アルミニウム製のワイヤ１２をボンディングしている。ウェッジツールを用いたワイヤボンディング工程では、第１ボンド側（図２４に示す例では電極接合部１２Ｂ１）および第２ボンド側（図２４に示す例ではリード接合部１２Ｂ２）の両方に、上記したステッチ部が形成される。
例えば、ワイヤ１２とリード３０とを接合する工程では、ボンディングツールとリード３０との間にワイヤ１２を挟んだ状態で、ボンディングツールからワイヤ１２に対してリード３０に向かう方向に荷重が印加される。この時、ワイヤ１２とリード３０との接合部周辺には、上記荷重に加えて、熱や超音波が印加される場合もある。これにより、ワイヤ１２とリード３０とを圧着される。ステッチボンド部が形成される場合、ワイヤ１２に荷重が印加されるときにワイヤ１２が扁平に変形する。これによりステッチ部が形成される。
なお、図示は省略するが、本実施の形態に対する変形例として、ワイヤの先端を加熱溶融させてボール部を形成し、キャピラリと呼ばれるボンディングツールを用いてボール部を被接合部材（電極パッドまたはリード）に接合する、ボールボンディング方式を用いても良い。ボールボンディング方式の場合、接合後のボール部の厚さを厚くできるので、接合部の機械的強度を向上させることができる。ただし、ボールボンディング方式の場合であっても、第２ボンド側（例えば図２４に示すリード接合部１２Ｂ２）は、ステッチ部が形成される。ステッチ部が形成されるボンディング方式をステッチボンディング方式と呼ぶ場合もある。
本実施の形態のように、アルミニウム製のワイヤ（アルミワイヤ）を使用する場合、金ワイヤの場合と比較して、ワイヤの先端にボール部を形成し難い。このため、ウェッジボンディング方式が適用されるので、図２４に模式的に示すように、電極接合部１２Ｂ１およびリード接合部１２Ｂ２の両方にステッチ部が形成されている。
＜封止工程＞
次に、図１６に示す封止工程では、図２４に示す、半導体チップ１０、ダイパッド２０の一部、複数のリード３０のそれぞれの一部分、および複数のワイヤ１２を絶縁樹脂で封止し、図２５に示す封止体４０を形成する。図２５は、図２４に示す半導体チップおよびワイヤを封止する封止体を形成した状態を示す拡大平面図である。また、図２６は、図２５のＡ−Ａ線に沿った断面において、成形金型内にリードフレームが配置された状態を示す拡大断面図である。
本工程では、例えば、図２６に示すように上型（第１金型）６２Ｔと、下型（第２金型）６２Ｂを備える成形金型６２を用いて、所謂トランスファモールド方式により封止体４０を形成する。
図２６に示す例では、デバイス形成部ＬＦｄのダイパッド２０および複数のリード３０のそれぞれの一部分が、上型６２Ｔおよび下型６２Ｂに形成されたキャビティ６２Ｃ内に位置するようにリードフレームＬＦを配置する。そしてリードフレームＬＦを、上型６２Ｔと下型６２Ｂでクランプする（挟み込む）。この状態で、軟化（可塑化）させた熱硬化性樹脂（絶縁樹脂）を、成形金型６２のキャビティ６２Ｃに圧入すると、絶縁樹脂はキャビティ６２Ｃと下型６２Ｂで形成された空間内に供給され、キャビティ６２Ｃの形状に倣って成形される。
この時、図２６に示すように、ダイパッド２０の上面２０ｔのうち、側面２０ｓ２に連なる一部分は、上型６２Ｔによって押圧されている。ダイパッド２０の上面２０ｔのうち、側面２０ｓ２に連なる一部分は、上型６２Ｔと密着している。また、ダイパッド２０の下面２０ｂは下型６２Ｂによって押圧されている。図２６に示す例では、ダイパッド２０の下面２０ｂの全体が下型６２Ｂと密着している。このため、図２５に示すように、本工程の後、側面２０ｓ２を含むダイパッド２０の一部分は、封止体４０から露出する。
また、本工程では、金属膜３３のうち、少なくとも一部分がキャビティ６２Ｃ内に配置されている。図２６に示す例では金属膜３３の全体がキャビティ６２Ｃ内に配置されている。これにより、金属膜３３の少なくとも一部（図２６に示す例では全部）が図２５に示す封止体４０により封止される。このように金属膜３３の少なくとも一部分を封止することで、金属膜３３と封止体４０との接合界面において剥離を発生させることができる。
封止体４０が成形された後、封止体４０に含まれる熱硬化性樹脂の一部が硬化するまで加熱される（仮硬化と呼ぶ）。この仮硬化によりリードフレームＬＦを成形金型６２から取り出すことが可能になったら、リードフレームＬＦを成形金型６２から取り出す。そして、加熱炉に搬送してさらに加熱処理（キュアベイク）を行う。これにより、熱硬化性樹脂の残部が硬化して、図２５に示す封止体４０が得られる。
また、封止体４０は、絶縁性の樹脂を主体として構成されるが、例えば、シリカ（二酸化珪素；ＳｉＯ２）粒子などのフィラ粒子を熱硬化性樹脂に混合することで、封止体４０の機能（例えば、反り変形に対する耐性）を向上させることができる。
＜めっき工程＞
次に、図１６に示すめっき工程では、リードフレームＬＦを図示しないめっき溶液に浸し、封止体４０から露出した金属部分（アウタ部）の表面に金属膜（図６〜図８に示す金属膜２２および金属膜３２）を形成する。図２７は、電解めっき法によるめっき工程の概要を示す説明図である。
本工程では、電解めっき法により、樹脂から露出した金属部材の表面に、例えば半田からなる金属膜２２、３２（図６〜図８参照）を形成する。電解めっき法は、図２７に示すように、被めっき加工物であるリードフレームＬＦを、めっき液６５ＰＬが入っためっき槽６５Ｔ内に配置する。このとき、被加工物をめっき槽６５Ｔ内のカソード６５Ｎに接続する。例えば、図２７に示す例ではリードフレームＬＦの枠部ＬＦｆをカソード６５Ｎと電気的に接続する。そして、このカソード６５Ｎと、同じくめっき槽６５Ｔ内に配置されたアノード６５Ｐとの間に例えば直流電圧をかけることによって、リードフレームＬＦの枠部ＬＦｆと接続された金属部材の露出面に金属膜２２、３２を形成する。つまり、本実施の形態では所謂、電解めっき法により金属膜２２、３２を形成する。
なお、図１６では、図示を省略しているが、めっき工程では、図２７に示すめっき液６５ＰＬにリードフレームＬＦを浸す前に、前処理として、図２５に示すダイパッド２０やリード３０の表面に化学研磨を施しても良い。めっき液６５ＰＬにリードフレームＬＦを浸す前に、前処理を施すことで、例えば、封止体４０（図２５参照）から露出するリードフレームＬＦの表面の酸化膜や、微小なバリを除去することができる。
本実施の形態の金属膜２２、３２は、上記したように、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。このため、本めっき工程で使用するめっき液６５ＰＬは、例えばＳｎ２＋、あるいはＢｉ３＋などの金属塩が含まれる、電解めっき液である。なお、以下の説明では、鉛フリー半田めっきの例としてＳｎ−Ｂｉの合金化金属めっきについて説明するが、ビスマス（Ｂｉ）を銅（Ｃｕ）や銀（Ａｇ）などの金属に置き換える、あるいは、ビスマス（Ｂｉ）だけでなく銅（Ｃｕ）や銀（Ａｇ）を加えた電解めっき液に置き換えることができる。
本実施の形態では、ダイパッド２０はリード３０を介して枠部ＬＦｆと電気的に接続された状態で、めっき工程を行う。リードフレームＬＦをめっき液６５ＰＬに浸した状態で、図２７に示すアノード６５Ｐとカソード６５Ｎの間に電圧をかけると、カソードに接続されたリード３０およびダイパッド２０と、アノード６５Ｐとの間はめっき液６５ＰＬを介して通電する。この時、めっき液６５ＰＬ中のＳｎ２＋、およびＢｉ３＋が所定の割合でリード３０およびダイパッド２０のうちの封止体４０からの露出面に析出し、図６〜図８に示す金属膜２２、３２が形成される。金属膜２２、３２の膜厚は、製品仕様に応じて変更することができるが、例えば、７μｍ〜１５μｍ程度の膜を成膜する。
ここで、封止体４０（図２５参照）の周縁部において、封止体４０とリード３０との接合界面のうちの一部に隙間が存在する場合、本工程により形成されるめっき膜の一部が封止体４０の内側に形成される場合がある。言い換えれば、図６〜図８に示すリード３０のインナ部３０Ｍのうち、アウタ部３０Ｘとの境界に近い一部分に金属膜３２が形成される場合がある。しかし、このように形成される金属膜３２は、最初から封止体４０に接合されていない。このため、封止体４０が硬化した後に、リード３０のインナ部３０Ｍに金属膜３２が形成されたとしても、その金属膜は、封止体４０とリード３０との接合界面において、剥離が発生する箇所の制御には寄与しない。
＜個片化工程＞
次に、図１６に示す個片化工程では、図２８に示すように、半導体装置ＰＫＧ１（図３参照）に相当する組立体ＰＫＧ０をリードフレームＬＦの枠部ＬＦｆおよびタイバーＬＦｔ１、ＬＦｔ２から分離して、個片化する。図２８は、図１６に示す個片化工程で、複数のデバイス形成部のそれぞれを分離した状態を示す拡大平面図である。
本工程では、タイバーＬＦｔ２を切断し、タイバーＬＦｔ２を介して連結された複数のダイパッド２０をそれぞれ分割する。また、本工程では、タイバーＬＦｔ１を切断し、かつ、複数のリード３０と枠部ＬＦｆとを分離することで、複数のリード３０のそれぞれを分離させる。
タイバーＬＦｔ１、ＬＦｔ２、およびリード３０の切断方法には、図２２を用いて説明した方法と同様に、パンチとダイを用いたプレス加工（切断加工）を用いることができる。本工程は、めっき工程の後に行うので、本工程で切断されることにより新たに形成された側面は、めっき膜から露出している。
また、本工程では、複数のリード３０のそれぞれに曲げ加工を施してリード３０を成形し、例えば図６に示すような形状のリード３０を得る（個片化工程とは別のリード成形工程として考えても良い）。また、リード３０の成形方法には、例えば図２２を用いて説明した金型によるプレス加工（曲げ加工）を用いることができる。
なお、タイバーＬＦｔ１の切断、複数のリード３０の切断、およびリード３０の成形は、それぞれ独立して行っても良いし、これらの内の一部または全部を一括して行っても良い。
＜アニーリング工程＞
次に、図１６に示すアニーリング工程では、上記しためっき工程において形成された金属膜２２、３２（図６〜図８参照）に対して加熱処理（アニール処理）を施し、金属膜２２、３２の内部の歪を低減させる。アニール処理の条件は、例えば１５０℃で１時間〜２時間程度加熱する条件を例示することができる。本実施の形態に対する変形例としては、アニーリング工程を省略することもできる。ただし、金属膜２２、３２に対してアニール処理を施すことにより、個片化工程で金属膜２２、３２に生じた歪を除去することができる。
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図３に示す完成品の半導体装置ＰＫＧ１となる。そして、半導体装置ＰＫＧ１は出荷され、あるいは図示しない実装基板に実装される。
＜評価＞
次に、図上記した本実施の形態の半導体装置について、ワイヤ接合面側におけるリードと封止体の剥離の有無、およびワイヤとリードとの電気的な接続状態について評価した結果について説明する。今回行った評価では、図６に示す金属膜３３に係る製造条件が異なる複数種類の試料をそれぞれ２０個ずつ作成し、パッケージ完成直後から２０００サイクルの温度サイクル試験終了までのいくつかのタイミングで評価を行った。評価方法としては、まず、リードのワイヤ接合面（図６に示す上面３０ｔ）における封止体４０とリード３０との剥離の有無を評価した。詳しくは、各製造条件の試料それぞれに対して超音波探傷試験を行い、剥離が確認された試料の数を評価した。また、ワイヤとリードとの電気的な接続状態の評価では、各製造条件の試料それぞれに対して導通試験を行い、電気的な断線が確認された試料の数を評価した。
評価のタイミングは、図１６に示すアニーリング工程の後（以下、組立後と記載する）、半導体装置を実装するリフロー加熱を想定した加熱処理の後（以下、加熱後と記載する）、温度サイクル負荷を１０００サイクル行った後（以下、１０００サイクル後と記載する）、および温度サイクル負荷を２０００サイクル行った後（以下、２０００サイクル後と記載する）、の合計４回である。加熱処理では、８５℃で相対湿度８５％ＲＨの雰囲気中に１６８時間放置した後、ピーク温度が２６０℃になるような温度プロファイルで、赤外リフロー加熱処理を行った。また、温度サイクル負荷は、−５５℃から１５０℃の昇温した後、再び−５５℃に下降するまでを１サイクルとした。
各試料の製造条件は、図６に示すリード３０の上面３０ｔまたは下面３０ｂに形成された金属膜の有無および種類の他は、同一である。例えば、リード３０の基材３１は、銅（Ｃｕ）からなり、そこに、線径が１２５μｍのアルミニウム製のワイヤを、ウェッジボンディング方式により接合した。また、金属膜を形成する試料の場合、各金属膜の膜厚は、原則として１．０μｍとした（ただし、後述する第３番目の試料では４種類の膜厚について評価した）。
まず、第１番目の試料として、図６に示す金属膜３３が形成されていない試料（詳しくは上面３０ｔおよび下面３０ｂのそれぞれに金属膜が形成されていない試料）について評価した。封止体とリードの剥離についての評価では、加熱後に５０％、１０００サイクル後に７０％、２０００サイクル後には８５％の試料で剥離が確認された。また、電気的接続状態の評価では、１０００サイクル後までは、断線は確認されなかったが、２０００サイクル後には、一部（３５％）の試料で断線が確認された。第１番目の試料の評価結果より、１０００サイクルを超える温度サイクル負荷に対する耐久性を得ようとすれば、図６に示すワイヤ接合部３０Ｗの上面３０ｔおよび下面３０ｂの両面において基材３１が露出する構造では難しいということが判った。
次に、第２番目の試料として、図１４に示すリード３０の基材３１の上面３０ｔ、下面３０ｂ、および両側面３０ｓの全体を覆うように金属膜（Ｎｉ／Ｐｄ／Ａｕの積層膜）を形成した試料について評価した。封止体とリードの剥離についての評価では、上記第１番目の試料よりも剥離が発生し易く、組立後で既に３５％で剥離が確認され、１０００サイクル後には全ての試料で剥離が確認された。また、電気的接続状態の評価では、１０００サイクル後までは、断線は確認されなかったが、２０００サイクル後には、一部の試料で断線が確認された。第２番目の試料の評価結果より、図６に示すワイヤ接合部３０Ｗの上面３０ｔおよび下面３０ｂの両面に同一材料の金属膜を形成しても、剥離発生箇所を制御することが難しいので、１０００サイクルを超える温度サイクル負荷に対する耐久性を得るのは難しいということが判った。なお、詳細は後述するが、上面３０ｔおよび下面３０ｂに互いに異なる種類の金属材料から成る金属膜を形成した場合には、剥離の発生箇所を制御できる場合がある。すなわち、下面３０ｂ側の金属膜と封止体４０との接合強度が、上面３０ｔの金属膜と封止体４０との接合強度に対して半分以下である場合、下面３０ｂ側で剥離が発生し易くなる。
次に、第３番目の試料として、図６に示す半導体装置ＰＫＧ１と同じ構造、すなわち、ワイヤ接合部３０Ｗの下面３０ｂに金属膜３３が形成され、かつ上面３０ｔには金属膜が形成されていない試料について評価した。金属膜３３は、電解めっき法により、ニッケル膜を形成した。封止体とリードの剥離についての評価では、組立後から２０００サイクル後に至るまで、すべてのタイミングで上面３０ｔ側の剥離は確認されなかった（下面３０ｂ側は、加熱後の段階で全ての試料で剥離が確認された）。また、電気的接続状態の評価においても、２０００サイクル後に至るまで、すべてのタイミングで断線が確認されなかった。第３番目の試料の評価結果より、本実施の形態のように、下面３０ｂ側に選択的に金属膜３３を形成することにより、電気的接続信頼性を向上できることが判った。なお、金属膜３３の膜厚と剥離発生との関係を調査するため、金属膜３３の膜厚が０．１μｍ、０．５μｍ、１．０μｍ、および３．０μｍである試料をそれぞれ２０個ずつ作成して評価を行ったが、いずれの試料でも上面３０ｔの剥離および電気的な断線が確認されなかった。この結果より、下面３０ｂ側に選択的に金属膜３３が形成されていれば、その膜厚に関係なく、剥離の発生箇所を制御できることが判った。
また、金属膜３３を構成する金属材料の種類と剥離発生との関係を調査するため、金属膜３３を構成する金属材料が、無電解めっき法によるニッケル膜（Ｎｉ−Ｐ）である場合、Ｎｉ／Ｐｄ／Ａｕの積層膜である場合、および銀（Ａｇ）膜である場合の試料を、それぞれ２０個ずつ作成して評価を行った。評価の結果、いずれの試料でも上面３０ｔの電気的な断線が確認されなかった。この結果より、下面３０ｂ側に選択的に金属膜３３が形成されていれば、下面３０ｂ側において剥離を発生させることができるので、リードとワイヤとの電気的な接続信頼性を向上させられることが判った。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態や上記実施の形態内で説明した変形例のみに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。以下では、代表的な変形例について説明する。
＜変形例１＞
上記実施の形態では、図１３や図１４に示すように、リード３０の上面３０ｔには、金属膜が形成されていない実施態様について説明した。しかし、下面３０ｂ側において先に剥離を発生するという観点からは、図２９に示すように、上面３０ｔおよび下面３０ｂのそれぞれに、金属材料の異なる金属膜を形成する方法も考えられる。図２９は、図１３に対する変形例である半導体装置の拡大断面図である。
図２９に示す半導体装置ＰＫＧ２は、ワイヤ接合部３０Ｗの上面３０ｔに金属膜３４が形成されている点で図１３に示す半導体装置ＰＫＧ１と相違する。詳しくは、半導体装置ＰＫＧ２のリード３０のインナ部３０Ｍにおける下面３０ｂには、第１の金属材料（例えば電解めっき法により形成されたニッケル膜）から成る金属膜３３が形成されている。また、リード３０のインナ部３０Ｍのうち、ワイヤ１２が接続されているワイヤ接合部３０Ｗにおける上面３０ｔには、第１の金属材料とは異なる第２の金属材料（例えば、銀膜）から成る金属膜３４が形成されている。
半導体装置ＰＫＧ２の場合、上面３０ｔ側だけを考えれば、金属膜３４を形成したことにより、金属膜を形成しない場合と比較して封止体４０との接合界面が剥離し易い。しかし、図２９に示すようにワイヤ接合部３０Ｗの下面３０ｂには、封止体４０との接合強度が金属膜３４よりも弱い金属膜３３が形成されている。この場合、金属膜３３が先に封止体４０と剥離することにより、金属膜３４と封止体４０との接合界面に印加される応力を低減することができる。この結果、図１０に示す半導体装置ＰＫＧｈ１のように、下面３０ｂに金属膜を形成せず、上面３０ｔのみに金属膜３４ｈを形成した場合と比較すると、金属膜３４と封止体４０との剥離を抑制できる。
ここで、理想的には、金属膜３３と封止体４０との接合強度が金属膜３４と封止体４０との接合強度よりも少しでも弱ければ、金属膜３３が先に剥離し易い。しかし、金属膜３３と封止体４０の接合界面を確実に剥離させる観点からは、接合強度の比が２倍以上ことなっていることが好ましい。すなわち、金属膜３３と封止体４０との接合強度は、金属膜３４と封止体４０との接合強度の半分以下であることが好ましい。ここでいう接合強度の比は、表１を用いて説明した方法と同様に、試料を作成した上で行うシェアテストの結果により測定することができる。
半導体装置ＰＫＧ２のように、ワイヤ１２が接合される部分に金属膜３４が形成されることにより、ワイヤ１２は金属膜３４を介してリード３０のワイヤ接合部３０Ｗに接合される。この場合、ワイヤ１２と金属膜３４との組み合わせにより、ワイヤ１２のリード３０に対する接合強度を向上させることができる。この場合、封止体４０と金属膜３４とが剥離した場合でも、電気的特性の低下を抑制できる。
一方、図１３に示すように、ワイヤ接合部３０Ｗの上面３０ｔに金属膜が形成されていない場合には、封止体４０と基材３１とが直接的に接合されるので、半導体装置ＰＫＧ２よりも高い接合強度が得られ、封止体４０とリード３０との剥離を抑制する観点からは好ましい。
図２９に示す半導体装置ＰＫＧ２は、上記した相違点を除き、図１３に示す半導体装置ＰＫＧ１と同様の構造である。したがって重複する説明は省略する。
＜変形例２＞
また、ワイヤ１２とリード３０との接合強度を向上させる他の実施態様として、図３０に示す半導体装置ＰＫＧ３のように、リード３０の上面３０ｔに粗面化処理が施されていても良い。図３０は、図１３に対する他の変形例である半導体装置の拡大断面図である。
図３０に示す半導体装置ＰＫＧ３は、基材３１の表面粗さ（算術平均粗さＲａ、以下同じ）が上面３０ｔと下面３０ｂとで異なっている点で図１３に示す半導体装置ＰＫＧ１と相違する。詳しくは、半導体装置ＰＫＧ３が備えるリード３０の基材３１は、ワイヤ接合部３０Ｗにおける上面３０ｔの表面粗さが、インナ部３０Ｍにおける下面３０ｂの表面粗さより粗い。言い換えれば、半導体装置ＰＫＧ３が備えるリード３０の基材３１は、ワイヤ接合部３０Ｗにおける上面３０ｔが粗面化されている。例えば、図３０に示す例では、下面３０ｂの表面粗さの値は約０．１μｍ程度である。一方、ワイヤ接合部３０Ｗの上面３０ｔの表面粗さの値は、０．２μｍ以上１．０μｍ以程度である。
半導体装置ＰＫＧ３のように、ワイヤ１２を接合する面が粗面化されている場合、ワイヤ１２とリード３０との接合強度を向上させることができる。また、リード３０の上面３０ｔが粗面化されていても、金属膜３３が形成されていれば、封止体４０とリード３０との接合界面の剥離の発生箇所を制御することができる。したがって、半導体装置ＰＫＧ３の場合、リード３０の上面３０ｔと封止体４０との剥離を抑制し、かつワイヤ１２との接合強度を向上させることができる。
なお、図３０に示す例では、ワイヤ接合部３０Ｗにおける上面３０ｔ、およびその周辺部分が粗面化され、上面３０ｔの他の部分は粗面化されていない例を示している。しかし、図３０に対するさらなる変形例として、リード３０の上面３０ｔの全体が粗面化されていても良い。この場合、表面粗さが粗くなりすぎると、封止工程において、アウタ部３０Ｘの上面３０ｔに樹脂が漏れる場合がある。この場合、めっき工程において、金属膜３２（図６参照）が部分的に形成されないことになるので、表面粗さの値は、特に１．０μｍ以下にすることが好ましい。
また、図示は省略するが、図３０に対する更なる変形例として、ワイヤ接合部３０Ｗの上面３０ｔに、ワイヤ１２とリード３０との接合強度を向上させるカップリング剤が塗布されていても良い。ただし、カップリング剤が塗布されることにより、リード３０の上面３０ｔと封止体４０との接合強度が低下する場合には、金属膜３３と封止体４０との接合強度に対して２倍以上の接合強度が得られる材料が好ましい。
図３０に示す半導体装置ＰＫＧ３は、上記した相違点を除き、図１３に示す半導体装置ＰＫＧ１と同様の構造である。したがって重複する説明は省略する。
＜変形例３＞
また、上記実施の形態では、パワー半導体装置が備えるパワートランジスタの例として、ＭＯＳＦＥＴを例示したが、種々の変形例を適用できる。例えば、ＭＯＳＦＥＴに代えて、ＩＧＢＴを備えていても良い。この場合、上記実施の形態で説明したＭＯＳＦＥＴのドレインをＩＧＢＴのコレクタと読み替え、ＭＯＳＦＥＴのソースをＩＧＢＴのエミッタと読み替えて適用できる。また、ＩＧＢＴを利用する場合、負荷電流の流れ方向を制御するダイオード（ＦＷＤ，Free Wheeling Diode）チップがＩＧＢＴチップとは別に搭載される場合が多い。このため、図５に示すダイパッド２０上には、ＩＧＢＴチップおよびＦＷＤチップが搭載される。
また、上記実施の形態では、環境温度や温度サイクル負荷耐性に関し、過酷な条件が要求されやすい半導体装置の例として、パワー半導体装置を取り上げて説明した。しかし、パワー半導体装置以外の半導体装置（例えば、制御系の半導体装置や通信系の半導体装置）などの場合でも、環境温度や温度サイクル負荷耐性に関する要求仕様が高い場合には、上記実施の形態または変形例で説明した技術を適用することにより、これらに関する性能を向上させることができる。また、パワー半導体装置以外の半導体装置では、ワイヤとして金（Ａｕ）ワイヤを用いられ、ワイヤボンディング方式としてボールボンディング方式を用いられる場合が多い。
＜変形例４＞
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。また、各変形例の一部分を抽出して組み合わせても良い。
また、上記実施の形態で説明した半導体装置の製造方法について技術的思想を抽出すれば、下記のように表現することができる。
〔付記１〕
（ａ）第１面、および前記第１面の反対側の第２面を有するダイパッドと、前記ダイパッドと離間して配置され、前記ダイパッドの前記第１面と同じ側の面である第３面、および前記第３面の反対側の第４面と、を有する第１リードと、前記ダイパッドおよび前記第１リードを支持する枠部を備えるリードフレームを準備する工程、
（ｂ）前記ダイパッドの前記第１面に半導体チップを搭載する工程、
（ｃ）前記第１リードのワイヤ接合部の前記第３面に第１ワイヤを接合し、前記半導体チップの第１電極と前記第１リードとを電気的に接続する工程、
（ｄ）前記第１リードのアウタ部が露出するように、前記半導体チップ、前記第１リードのインナ部、および前記第１ワイヤを樹脂で封止して封止体を形成する工程、
を含み、
前記第１リードの前記インナ部における前記第４面には、第１金属膜が形成され、
前記第１リードの前記インナ部のうち、前記ワイヤ接合部における前記第３面には、金属膜が形成されていない、半導体装置の製造方法。
１０ 半導体チップ
１０ｂ 裏面（面、下面）
１０ｓ 側面（面）
１０ｔ 表面（面、上面）
１１ ダイボンド材（接着材）
１２、１２Ｇ、１２Ｓ ワイヤ（金属ワイヤ、導電性部材、金属線）
１２Ｂ１ 電極接合部（接合部）
１２Ｂ２ リード接合部（接合部）
１２ＲＰ 延在部
２０ ダイパッド（金属板、チップ搭載部、放熱板）
２０ｂ 下面（面、主面、裏面、露出面、実装面）
２０ｓ，２０ｓ１，２０ｓ２ 側面
２０ｔ 上面（面、主面、表面、チップ搭載面）
２１ 基材
２２ 金属膜
３０，３０Ｄ，３０Ｇ，３０Ｓ リード（端子）
３０ｂ 下面（面）
３０ｃ１，３０ｃ２ 角部
３０Ｍ インナ部（インナリード部、被封止部）
３０Ｐ 部分
３０ｓ 側面
３０ｓ１ 先端面
３０ｔ 上面（面、ワイヤボンディング面）
３０Ｗ ワイヤ接合部（パッド、ボンディングパッド、ワイヤ接続部、接合部）
３０Ｘ アウタ部（アウタリード部、露出部）
３１ 基材
３２，３３，３４，３４ｈ 金属膜（めっき膜）
４０ 封止体（樹脂封止体、樹脂体、モールド樹脂）
４０ｂ 下面（実装面）
４０ｓ 側面
４０ｔ 上面
４１ 樹脂体
６１ 金型（切断金型）
６１Ｄ ダイ
６１Ｐ パンチ
６２ 成形金型
６２Ｂ 下型（第２金型）
６２Ｃ キャビティ
６２Ｔ 上型（第１金型）
６５Ｎ カソード
６５Ｐ アノード
６５ＰＬ めっき液
６５Ｔ めっき槽
ＣＨ チャネル形成領域
Ｄ ドレイン
ＤＥ ドレイン電極
ＥＰ エピタキシャル層
Ｇ ゲート電極
ＧＥ ゲート電極パッド
ＧＩ ゲート絶縁膜
ＬＦ リードフレーム
ＬＦ１，ＬＦ２ 部分
ＬＦｄ デバイス形成部
ＬＦｆ 枠部（フレーム部）
ＬＦｔ１，ＬＦｔ２ タイバー
ＭＴｂ 下面
ＭＴＢ 材料板
ＰＫＧ０ 組立体
ＰＫＧ１，ＰＫＧ２，ＰＫＧ３，ＰＫＧｈ１ 半導体装置
Ｑ１ トランジスタ
Ｓ ソース
ＳＥ ソース電極パッド
ＳＲ ソース領域
ＳＴＬ シェアツール
ＴＲ１ トレンチ（開口部、溝）
ＴＳＰ１，ＴＳＰ２，ＴＳＰ３，ＴＳＰ４，ＴＳＰ５ 試料
ＷＨ 半導体基板
ＷＨｔ 主面

Claims (12)

  1. 第１面、および前記第１面の反対側の第２面を有するダイパッドと、
    前記ダイパッドと離間して配置される第１リードと、
    パワートランジスタを有し、ダイボンド材を介して前記ダイパッドの前記第１面上に搭載された半導体チップと、
    前記半導体チップの第１電極と前記第１リードを電気的に接続する第１ワイヤと、
    前記第１リードのアウタ部が露出するように、前記半導体チップ、前記第１リードのインナ部、および前記第１ワイヤを封止する樹脂封止体と、
    を含み、
    前記第１リードは、前記ダイパッドの前記第１面と同じ側の面である第３面と、前記第３面の反対側の第４面と、を有し、
    前記第１リードの前記インナ部における前記第３面、および前記第１リードの前記インナ部における前記第４面は前記樹脂封止体に覆われ、
    前記第１ワイヤは、前記第１リードの前記インナ部のうち、ワイヤ接合部の前記第３面に接合され、
    前記第１リードの前記インナ部における前記第４面、前記第１リードの前記アウタ部における前記第３面、および前記第１リードの前記アウタ部における前記第４面のそれぞれには、金属膜が形成されているが、前記第１リードの前記インナ部のうち、前記ワイヤ接合部における前記第３面には、金属膜が形成されていない、半導体装置。
  2. 請求項１において、
    前記第１リードの前記インナ部における前記第４面には第１金属膜が形成され、
    前記第１金属膜は、前記インナ部のうち、前記ワイヤ接合部における前記第４面に形成されている、半導体装置。
  3. 請求項２において、
    前記第１リードの前記ワイヤ接合部は、前記インナ部のうち、前記インナ部と前記アウタ部の境界部分の反対側に位置する第１先端面を有し、
    前記第１リードの前記ワイヤ接合部における前記第４面は、前記第１先端面と交差する第１角部を有し、
    前記第１金属膜は、前記第１角部を含む領域に形成されている、半導体装置。
  4. 請求項３において、
    前記第１金属膜は、前記ワイヤ接合部における前記第４面の全体に形成されている、半導体装置。
  5. 請求項３において、
    前記第１リードの前記第４面のうち、前記インナ部の一部分において、前記第１金属膜が形成されず、前記第１リードの基材が前記樹脂封止体と接触している、半導体装置。
  6. 請求項２において、
    前記第１金属膜は、前記第１リードの基材を構成する金属材料とは異なる金属材料から成る、半導体装置。
  7. 請求項１において、
    前記第１ワイヤは、前記第１電極に接合される電極接合部と、前記第１リードの前記ワイヤ接合部に接合されるリード接合部と、前記電極接合部および前記リード接合部のうち、一方から他方に向かって延びる延在部と、を有し、
    前記第１リードの厚さ方向において、前記第１ワイヤの前記リード接合部の厚さは、前記延在部の線径より小さい、半導体装置。
  8. 請求項２において、
    前記ダイパッドと前記第１リードは第１方向に沿って並んで配列され、
    前記第１方向と交差する第２方向に沿って前記第１リードと並んで配置され、かつ前記ダイパッドと離間して配置される第２リードと、
    前記半導体チップの第２電極と前記第２リードを電気的に接続する第２ワイヤと、
    前記第２リードのアウタ部が露出するように、前記半導体チップ、前記第１リードのインナ部、前記第１ワイヤ、前記第２リードのインナ部、および前記第２ワイヤを封止する前記樹脂封止体と、
    を含み、
    前記第２リードは、前記第１リードの前記第３面と同じ側の面である第５面と、前記第５面の反対側の第６面と、を有し、
    前記第２リードの前記インナ部における前記第５面、および前記第２リードの前記インナ部における前記第６面は前記樹脂封止体に覆われ、
    前記第２ワイヤは、前記第２リードの前記インナ部のうち、ワイヤ接合部の前記第５面に接合され、
    前記第２リードの前記インナ部の前記ワイヤ接合部における前記第６面には、前記第１金属膜が形成され、
    前記第２リードの前記インナ部のうち、前記ワイヤ接合部における前記第５面には、金属膜が形成されていない、半導体装置。
  9. 請求項８において、
    前記第２方向に沿って前記第１リードと前記第２リードの間に配置され、かつ、一方の端部が前記ダイパッドに接続されている第３リードと、
    前記第３リードのアウタ部が露出するように、前記半導体チップ、前記第１リードのインナ部、前記第１ワイヤ、前記第２リードのインナ部、前記第２ワイヤ、および前記第３リードのインナ部を封止する前記樹脂封止体と、
    前記第３リードは、前記ダイパッドの前記第１面と同じ側の面である第７面と、前記第７面の反対側の第８面と、平面視において、前記第１リードのワイヤ接合部と前記第２リードのワイヤ接合部との間に位置する第１部分と、を有し、
    前記第３リードの前記インナ部における前記第７面、および前記第３リードの前記インナ部における前記第８面は前記樹脂封止体に覆われ、
    前記第３リードの前記第１部分における前記第８面には、前記第１金属膜が形成され、
    前記第３リードの前記インナ部のうち、前記第１部分における前記第７面には、金属膜が形成されていない、半導体装置。
  10. 請求項１において、
    前記第１リードの基材は、前記ワイヤ接合部における前記第３面の表面粗さが、前記インナ部における前記第４面の表面粗さより粗い、半導体装置。
  11. 第１面、および前記第１面の反対側の第２面を有するダイパッドと、
    前記ダイパッドと離間して配置される第１リードと、
    パワートランジスタを有し、ダイボンド材を介して前記ダイパッドの前記第１面上に搭載された半導体チップと、
    前記半導体チップの第１電極と前記第１リードを電気的に接続する第１ワイヤと、
    前記第１リードのアウタ部が露出するように、前記半導体チップ、前記第１リードのインナ部、および前記第１ワイヤを封止する樹脂封止体と、
    を含み、
    前記第１リードは、前記ダイパッドの前記第１面と同じ側の面である第３面と、前記第３面の反対側の第４面と、を有し、
    前記第１リードの前記インナ部における前記第３面、および前記第１リードの前記インナ部における前記第４面は前記樹脂封止体に覆われ、
    前記第１ワイヤは、前記第１リードの前記インナ部のうち、ワイヤ接合部の前記第３面に接合され、
    前記第１リードの前記インナ部における前記第４面には、第１の金属材料から成る第１金属膜が形成され、
    前記第１リードの前記インナ部のうち、前記第１ワイヤが接続されているワイヤ接合部における前記第３面には、前記第１の金属材料とは異なる第２の金属材料から成る第２金属膜が形成され、
    前記第１金属膜と前記樹脂封止体との接合強度は、前記第２金属膜と前記樹脂封止体との接合強度の半分以下である、半導体装置。
  12. 請求項１１において、
    前記第１リードの前記インナ部における前記第４面には第１金属膜が形成され、
    前記第１金属膜は、前記インナ部のうち、前記ワイヤ接合部における前記第４面に形成されている、半導体装置。
JP2016192872A 2016-09-30 2016-09-30 半導体装置 Pending JP2018056451A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016192872A JP2018056451A (ja) 2016-09-30 2016-09-30 半導体装置
US15/710,619 US10504869B2 (en) 2016-09-30 2017-09-20 Semiconductor device
CN201710880203.8A CN107887349A (zh) 2016-09-30 2017-09-26 半导体器件
HK18108862.8A HK1249276A1 (zh) 2016-09-30 2018-07-09 半導體器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016192872A JP2018056451A (ja) 2016-09-30 2016-09-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2018056451A true JP2018056451A (ja) 2018-04-05

Family

ID=61758384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016192872A Pending JP2018056451A (ja) 2016-09-30 2016-09-30 半導体装置

Country Status (4)

Country Link
US (1) US10504869B2 (ja)
JP (1) JP2018056451A (ja)
CN (1) CN107887349A (ja)
HK (1) HK1249276A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021199635A1 (ja) * 2020-03-30 2021-10-07 ローム株式会社 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149390A (ja) 2016-07-14 2019-09-05 住友電気工業株式会社 半導体装置
US10651109B2 (en) * 2018-07-16 2020-05-12 Infineon Technologies Ag Selective plating of semiconductor package leads
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
US11107755B2 (en) * 2019-05-12 2021-08-31 Zhanming LI Packaging for lateral high voltage GaN power devices
CN115527976A (zh) * 2021-06-25 2022-12-27 恩智浦美国有限公司 引线框架组件、半导体封装以及用于改进粘合的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530284A (en) 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US7195953B2 (en) * 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
JP4248953B2 (ja) 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP5220714B2 (ja) * 2009-09-18 2013-06-26 セイコーインスツル株式会社 樹脂封止型半導体装置及びその製造方法
JP5762081B2 (ja) * 2011-03-29 2015-08-12 新光電気工業株式会社 リードフレーム及び半導体装置
JP5863174B2 (ja) * 2012-03-01 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP6019419B1 (ja) * 2015-03-31 2016-11-02 パナソニックＩｐマネジメント株式会社 封止用樹脂組成物と、この封止用樹脂組成物を用いた半導体装置、この封止用樹脂組成物を用いる半導体装置の製造方法
IT201600086321A1 (it) * 2016-08-19 2018-02-19 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021199635A1 (ja) * 2020-03-30 2021-10-07 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20180096961A1 (en) 2018-04-05
US10504869B2 (en) 2019-12-10
HK1249276A1 (zh) 2018-10-26
CN107887349A (zh) 2018-04-06

Similar Documents

Publication Publication Date Title
JP2018056451A (ja) 半導体装置
JP5689462B2 (ja) 半導体装置およびその製造方法
JP5868043B2 (ja) 半導体装置
JP5870200B2 (ja) 半導体装置の製造方法および半導体装置
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
TWI532104B (zh) Manufacturing method of semiconductor device and manufacturing method of electronic device
TWI620283B (zh) 半導體裝置
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US20140353809A1 (en) Semiconductor device and manufacturing method of semiconductor device
TW200522328A (en) Semiconductor device and manufacturing method thereof
JP2010123686A (ja) 半導体装置およびその製造方法
KR20100112535A (ko) 반도체 장치 및 그 제조 방법
US20180040487A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP6577857B2 (ja) 半導体装置
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP2008153432A (ja) 半導体装置およびその製造方法
JP6663340B2 (ja) 半導体装置
JP6973730B2 (ja) 半導体装置の製造方法および半導体装置
KR20170012927A (ko) 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지
JP2012109435A (ja) 半導体装置の製造方法
TWI745516B (zh) 半導體裝置及其製造方法
JP6653235B2 (ja) 半導体装置の製造方法および半導体装置
JP2017108191A (ja) 半導体装置
JP3826776B2 (ja) 半導体装置