JP5868043B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置およびその製造技術に関し、特に、半導体チップを搭載するチップ搭載部の下面が封止体から露出する構造を備える半導体装置に適用して有効な技術に関するものである。

特開２００４−２３５２１７号公報（特許文献１）には、半導体チップを搭載するタブ（チップ搭載部）の下面を封止部から露出させ、封止部の内側に向かって屈曲して突出する食い込み凸部をタブの縁に櫛歯状に設けて、タブの抜けを抑制する半導体装置が記載されている。

特開２００６−３１８９９６号公報（特許文献２）には、ダイパッド（チップ搭載部）の外周に薄厚部を突出させ、かつ、薄厚部に貫通孔などの噛み合わせ部を設けることで、封止樹脂とダイパッドの密着性を向上させた半導体装置が記載されている。

特開２００２−１００７２２号公報（特許文献３）には、タブの周辺部に段差部を設け、段差部に周方向に連続する凹凸部を設けることで、樹脂封止体とタブの剥離の進行を止める半導体装置が記載されている。

特開２００５−２９４４６４号公報（特許文献４）には、それぞれダイパッドに搭載された複数の半導体チップを、封止体で一括して封止した半導体装置（非絶縁型ＤＣ−ＤＣコンバータ）が記載されている。

特開２００４−２３５２１７号公報 特開２００６−３１８９９６号公報 特開２００２−１００７２２号公報 特開２００５−２９４４６４号公報

半導体装置のパッケージ態様として、半導体チップが搭載されたタブ（チップ搭載部）の下面を封止体から露出させる、所謂、タブ露出型の半導体装置がある。タブ露出型の半導体装置は、封止体から露出させたタブを放熱経路として活用することができるので、半導体装置の放熱性を向上させる観点で優れている。また、タブ露出型の半導体装置では、タブの周縁部に薄板領域（段差部）を設け、薄板領域の下面側を封止体で封止することでタブが封止体から脱落することを防止ないしは抑制する構造が好ましい。

本願発明者は、タブ露出型の半導体装置のパッケージ構造について検討を行い、新たな課題を見出した。すなわち、半導体装置の使用環境下での温度サイクルにより、特にタブの薄板領域近傍において、封止体に微小な欠損（クラック）が発生することが判った。本願発明者の検討によれば、半導体チップの一部がタブの薄板領域と重なる位置に配置され、かつ、半導体チップと薄板領域の間に接着材が配置されている場合にこのクラックが発生することが判った。封止体にクラックが発生すると、封止体内に水分等が侵入する経路となる。また、クラックが発生した状態で継続的に使用すれば、クラックが進展して大きくなる。この結果、半導体装置の信頼性が低下する原因となる。

本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性低下を抑制する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本願発明の一態様である半導体装置は、第１半導体チップが搭載された第１上面、前記第１上面とは反対側に位置し、封止体から露出する第１下面、前記第１上面と前記第１下面との間に位置する複数の側面、を備えた第１チップ搭載部を有している。また、前記第１チップ搭載部の前記複数の側面のうちの第１側面は、前記第１チップ搭載部の前記第１下面に連なる第１部分と、前記第１部分よりも外側に位置し、前記第１チップ搭載部の前記第１上面に連なる第２部分と、前記第２部分よりも外側に位置し、前記第１チップ搭載部の前記第１上面に連なり、前記第１および第２部分と同一方向を向いた第３部分と、を有している。そして、平面視において、前記第１半導体チップの外縁は、前記第１チップ搭載部の前記第１部分と前記第２部分との間に位置し、かつ、第１半導体チップと前記第１チップ搭載部を接着固定する接着材の外縁は、前記第１半導体チップと前記第２部分との間に位置するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

すなわち、本願発明の一態様によれば、半導体装置の信頼性低下を抑制することができる。

本発明の一実施の形態である半導体装置の上面図である。 図１に示す半導体装置の下面図である。 図１のＡ−Ａ線に沿った断面図である。 図１のＢ−Ｂ線に沿った断面図である。 図１に示す封止樹脂を取り除いた状態で、半導体装置の内部構造を示す平面図である。 図５とは別の実施態様である半導体装置の内部構造を示す平面図である。 図６に示すＡ−Ａ線に沿った拡大断面図である。 図７に示す半導体装置に温度サイクル負荷が付与され、変形した状態を模式的に示す拡大断面図である。 図７に対する別の実施態様である半導体装置の拡大断面図である。 図９に示す半導体装置に温度サイクル負荷が付与され、変形した状態を模式的に示す拡大断面図である。 図５に示すチップ搭載部の薄板領域の範囲を示す平面図である。 図１１のＡ−Ａ線に沿った拡大断面図である。 図１１のＢ−Ｂ線に沿った拡大断面図である。 図１１に対する変形例であって、半導体装置が有するチップ搭載部の薄板領域と半導体チップの位置関係を示す平面図である。 図１４に対する変形例であって、半導体装置が有するチップ搭載部の薄板領域と半導体チップの位置関係を示す平面図である。 図１３に対する変形例であって、半導体装置の薄板領域周辺の拡大断面図である。 図１１に対する別の変形例であって、半導体装置が有するチップ搭載部の薄板領域と半導体チップの位置関係を示す平面図である。 本発明の一実施の形態である半導体装置の組立てフローを示す説明図である。 図１８に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。 図１９の一つの製品形成領域を拡大して示す拡大平面図である。 図２０に示すチップ搭載部上に、接着材を介して半導体チップを搭載した状態を示す拡大平面図である。 図２１に示す半導体チップの複数のパッドと複数のリードを、複数のワイヤを介してそれぞれ電気的に接続した状態を示す拡大平面図である。 図２２に示す半導体チップ、複数のワイヤおよび複数のリードを封止する封止体を形成した状態を示す拡大平面図である。 図２３のＡ−Ａ線に沿った拡大断面図である。 本発明の他の実施の形態である半導体装置を有する非絶縁型ＤＣ−ＤＣコンバータの一例の回路図である。 図２５に示す半導体装置の上面図である。 図２６の半導体装置の下面図である。 図２６のＡ−Ａ線に沿った断面図である。 図２６のＢ−Ｂ線に沿った断面図である。 図２６に示す封止体を取り除いた状態で、半導体装置の内部構造を示す平面図である。 図３０に示すローサイド用の半導体チップが搭載されるチップ搭載部の周辺を拡大して示す拡大平面図である。 図３１のＡ−Ａ線に沿った拡大断面図である。 図３１のＢ−Ｂ線に沿った拡大断面図である。 図３０に示す封止体を平面視において４分割する中心線と、チップ搭載部の位置関係を示す説明図である。 図３１に対する変形例であって、ローサイド用の半導体チップが搭載されるチップ搭載部の周辺を拡大して示す拡大平面図である。 図３１に対する別の変形例であって、ローサイド用の半導体チップが搭載されるチップ搭載部の周辺を拡大して示す拡大平面図である。 本発明の他の実施の形態である半導体装置の組立てフローを示す説明図である。 本発明の他の実施の形態であるリードフレームのチップ搭載部上にドライバ回路が形成された半導体チップを搭載した状態を示す平面図である。 本発明の他の実施の形態であるリードフレームのチップ搭載部上にハイサイド用の半導体チップを搭載した状態を示す平面図である。 図３９に示すハイサイド用の半導体チップとローサイド用のチップ搭載部を、金属板を介して電気的に接続した状態を示す平面図である。 図４０のＡ−Ａ線に沿った断面において、接合治具および押さえ治具の一部を示す断面図である。 本発明の他の実施の形態であるリードフレームのチップ搭載部上にローサイド用の半導体チップを搭載した状態を示す平面図である。 図４２のＡ−Ａ線に沿った断面図である。 図４２に示すローサイド用の半導体チップとリードを、金属板を介して電気的に接続した状態を示す平面図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

（実施の形態１）
本実施の形態では、タブ露出型の半導体装置の一例として、四角形の平面形状を成す封止体の下面において、チップ搭載部および複数のリードの一部が露出する、ＱＦＮ（Quad Flat Non-leaded package）型の半導体装置に適用した実施態様について説明する。図１は本実施の形態の半導体装置の上面図、図２は、図１に示す半導体装置の下面図、図３は図１のＡ−Ａ線に沿った断面図、図４は図１のＢ−Ｂ線に沿った断面図である。また、図５は、図１に示す封止体を取り除いた状態で、半導体装置の内部構造を示す平面図である。

＜半導体装置＞
本実施の形態の半導体装置１の構成について、図１〜図５を用いて説明する。図１〜図５に示すように、本実施の形態の半導体装置１は、タブ２（図３、図５参照）と、タブ２上に接着材（ダイボンド材）７（図３、図５参照）を介して搭載された半導体チップ３（図３、図５参照）と、を備えている。また、半導体装置１は、半導体チップ３の周囲に配置された複数のリード４（図３、図５参照）と、半導体チップ３の複数のパッド３ｄ（図３、図５参照）と複数のリード４とを、それぞれ電気的に接続する複数のワイヤ５（図３、図５参照）と、を有している。また、半導体装置１は半導体チップ３、複数のワイヤ５、および複数のリード４を封止する封止体６（図３、図５参照）を備えている。また、タブ２には、複数の吊りリード９（図４、図５参照）が接続されている。

まず、半導体装置１の外観構造について説明する。図１に示す封止体（樹脂体）６は例えば、エポキシ系の熱硬化性樹脂に、シリカなどのフィラ粒子を添加した樹脂から成る。また、封止体６は平面視において、四つの辺（主辺）を備える四辺形を成す。封止体６は、辺（主辺）６ｃ１、辺６ｃ１と対向する辺（主辺）６ｃ２、辺６ｃ１と辺６ｃ２の間に位置する辺（主辺）６ｃ３、および辺６ｃ３と対向する辺（主辺）６ｃ４を備えている。また、各辺６ｃ１、６ｃ２、６ｃ３、６ｃ４の間の角部には面取り部が配置されて、これにより封止体６の欠けを抑制している。この面取り部を含めると、厳密には封止体６の平面形状は八角形（面取り部の辺を一辺として考慮すると八辺形）になっている。しかし、面取り部（角部）の各辺は、複数のリード４が並べて配置される主辺の長さと比較して十分に小さいため、実質的には、四辺形（四角形）と見做すことができる。本願では、面取り部を封止体６の角と見做し、四辺形（四角形）として説明する。また、封止体６は上面（表面）６ａと、この上面６ａとは反対側の下面（裏面、実装面）６ｂ（図２参照）と、この上面６ａと下面６ｂとの間に位置する側面６ｃとを有している。側面６ｃは、図３および図４に示すように傾斜面となっている。

また、図１および図２に示すように、半導体装置１では、封止体６の各辺（各主辺）に沿って、それぞれ複数のリード４が配置されている。複数のリード４は、それぞれ金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）から成る。詳しくは、銅（Ｃｕ）からなる基材の表面に、例えばニッケル（Ｎｉ）からなるめっき膜（図示は省略）が形成されている。図２に示すように、複数のリード４の下面４ｂは封止体６の下面６ｂにおいて、封止体６から露出している。また、封止体６の周縁部（平面視における外周部分）において、複数のリード４の上面６ａと複数の吊りリード９の一部が封止体６から露出している。また、図３に示すように複数のリード４の外側の側面４ｃは、封止体６の側面６ｃにおいて封止体６から露出している。リード４の封止体６からの露出面には、導体膜（外装めっき膜）８（図３参照）が形成されている。導体膜８は、例えばめっき法により形成された半田膜であって、導体膜８を形成することにより、半導体装置１を図示しない実装基板に実装する際に、接合材（例えば半田材）がリード４の露出面に濡れ広がり易くすることができる。

また、図２に示すように、複数のリード４の内側には、半導体チップ３（図３参照）を搭載するチップ搭載部であるタブ（ダイパッド、チップ搭載部）２が配置されている。タブ２の下面２ｂは、封止体６の下面６ｂにおいて、封止体６から露出している。つまり、半導体装置１は、タブ露出型（ダイパッド露出型）の半導体装置である。また、タブ２は、封止体６よりも熱伝導率が高い金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）から成る。詳しくは、銅（Ｃｕ）からなる基材の表面に、例えばニッケル（Ｎｉ）からなるめっき膜（図示は省略）が形成されている。このように、タブ露出型の半導体装置は、熱伝導率が封止体６よりも高い、例えば、銅（Ｃｕ）などの金属部材（タブ２）を露出させることで、タブ２が露出しない半導体装置と比較して、パッケージの放熱性を向上させることができる。また、半導体装置１を図示しない実装基板に実装する際に、タブ２の下面２ｂを実装基板の端子と、例えば半田材（接合材）を介して接続すれば、半導体装置１で発生した熱をさらに効率的に実装基板側に放熱することができる。このため、本実施の形態では、タブ２の下面２ｂ側に導体膜（外装めっき膜）８（図３参照）が形成されている。これにより、タブ２を実装基板側の端子と接続する際に接合材となる半田材の濡れ性を向上させることができる。また、タブ２の下面２ｂと実装基板の端子を、半田材などの導電性部材を介して電気的に接続すれば、タブ２を半導体装置１の電極として活用することができる。

また、図１および図２に示すように、半導体装置１は、封止体６の角部において、吊りリード９の一部が封止体６から露出している。詳しくは、図４および図５に示すように、吊りリード９の一方の端部は、タブ２に接続され（一体に形成され）、他方の端部（露出部）は、封止体６から露出している。吊りリード９は、タブ２と一体に形成されるので、露出部も含め、タブ２と同じ金属材料から成り、本実施の形態では、銅（Ｃｕ）からなる基材の表面に、例えばニッケル（Ｎｉ）からなるめっき膜（図示は省略）が形成されている。

次に半導体装置１の内部構造について説明する。図５に示すように、封止体６には、半導体チップ３が封止されている。図３に示すように、半導体チップ３は、表面（上面、主面）３ａ、表面３ａとは反対側に位置する裏面（下面、主面）３ｂ、および表面３ａと裏面３ｂの間に位置する側面３ｃを有している。半導体チップ３の表面３ａは、図５に示すように平面視において、四辺形（四角形）を成す。図示は省略するが、半導体チップ３の裏面３ｂ（図３参照）も表面３ａと同様に平面視において四辺形（四角形）を成す。また、表面３ａには、複数のパッド（電極、チップ電極、ボンディングパッド）３ｄが配置されている。図５に示す例では、半導体チップ３の表面３ａの外縁を構成する各辺に沿って、それぞれ複数のパッド３ｄが配置されている。また、図示は省略するが、半導体チップ３の主面（詳しくは、半導体チップ３の基材（半導体基板）の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されており、複数のパッド３ｄは、半導体チップ３の内部（詳しくは、表面３ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。

半導体チップ３（詳しくは、半導体チップ３の基材）は、例えばシリコン（Ｓｉ）から成る。また、表面３ａには、半導体チップ３の基材および配線を覆う絶縁膜が形成されており、複数のパッド３ｄの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッド３ｄは金属からなり、例えばアルミニウム（Ａｌ）からなる。

また、図５に示すように、半導体チップ３の周囲（タブ２の周囲）には、例えば、タブ２と同じ銅（Ｃｕ）から成る複数のリード４が配置されている。複数のリード４は、それぞれ上面４ａ、上面４ａの反対側に位置する下面４ｂおよび上面４ａと下面４ｂの間に位置する側面４ｃを備えている。そして、半導体チップ３の表面３ａに形成された複数のパッド３ｄは、複数のリード４の封止体６の内部に位置する部分（インナリード部）と、複数のワイヤ（導電材）５を介してそれぞれ電気的に接続されている。ワイヤ５は、例えば、金（Ａｕ）あるいは銅（Ｃｕ）から成り、ワイヤ５の一部（例えば一方の端部）がパッド３ｄに接合され、他部（例えば他方の端部）がリード４の上面４ａのボンディング領域に接合されている。

また、図３〜図５に示すように、半導体チップ３は、タブ２の上面（チップ搭載面）２ａ上に、接着材（ダイボンド材）７を介して接着固定されている。本実施の形態では、半導体チップ３はタブ２の中央に搭載されている。半導体チップ３は、裏面３ｂをタブ２の上面２ａと対向させた状態で、接着材７を介してタブ２上に搭載されている。この接着材７は、半導体チップ３をダイボンディングする際の接着材であって、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂に、銀（Ａｇ）などから成る金属粒子を含有させたダイボンド材あるいは半田材などの導電性接着材を用いている。図３に示すように、タブ２は、半導体チップ３が搭載された上面２ａ、上面２ａとは反対側に位置する下面２ｂ、上面２ａと下面２ｂの間に位置する複数の側面２ｃを備えている。

また、タブ２には、平面視における周縁部側において、タブ２の下面２ｂ側の一部が取り除かれ、平面視における中央領域よりも板厚が薄い領域（図３に示す薄板領域１０）が設けられている。そして、タブ２の薄板領域１０は封止体６により封止されている。別の観点で説明すると、タブ２の側面２ｃは、タブ２の下面２ｂに連なる部分（側面）２ｃ１と、部分２ｃ１よりも外側（平面視においてリード４側）に位置し、タブ２の上面２ａに連なる部分（側面）２ｃ２を有している。そして、部分２ｃ２の高さは、タブ２の上面２ａから下面２ｂまでの距離よりも短い。また、部分２ｃ１に連なる下面（部分）２ｄは、封止体６により封止されている。さらに別の観点で説明すると、タブ２の上面２ａの面積は、タブ２の下面２ｂの面積よりも大きく、封止体６から露出する下面２ｂの外側に配置された領域は下面２ｂと上面２ａの間に位置する下面２ｄを有する。さらに別の観点で説明すると、タブ２は、平面視において中央領域と中央領域の外側に位置する周縁領域を有し、周縁領域は上面２ａと、上面２ａの反対側に位置し、かつ、上面２ａと下面２ｂの間に位置する下面２ｄを備えている。このため上面２ａと下面２ｄの間の距離で規定される周縁領域の厚さは、上面２ａと下面２ｂの間の距離で規定される中央領域の厚さと比較して薄くなっている。以下、下面２ｂよりも高い位置（上面２ａ側）に位置する下面を有し、封止体６に封止される領域を薄板領域１０として説明する。

図３に示すようにタブ２に薄板領域１０を設けることで、薄板領域１０の下方に封止体６が配置されることとなる。つまり、タブ２は、薄板領域１０を介して封止体６に支持されることとなる。このため、タブ２が封止体６から脱落してしまう（抜けてしまう）ことを防止ないしは抑制することができる。なお、薄板領域１０は、途中で分断されていても良いが、本実施の形態ではタブ２の全周に亘って薄板領域１０が形成されている。また、タブ２の下面２ｂの面積を上面２ａの面積よりも小さくする構成は、下記の観点から好ましい。すなわち、半導体装置１の平面サイズの増大を抑制しつつ、かつ、半導体チップ３の平面サイズを大きくする場合、チップ搭載部であるタブ２の平面サイズが大きくなる。しかし、図２に示すタブ２の下面２ｂの面積が大きくなると、パッケージの周縁部に配置された複数のリード４との距離が短くなる。そして、タブ２と複数のリード４の距離が過剰に近くなると、図示しない実装基板上において、接合材である半田材がブリッジしてしまう。つまり、実装基板上において、タブ２を介して複数のリード４が短絡してしまう懸念がある。そこで、本実施の形態のように、タブ２の下面２ｂの面積を上面２ａ（図３、図５参照）の面積よりも小さくすることで、タブ２と複数のリード４の距離が近づきすぎることを防止できる。また、図５に示すようにタブ２の上面２ａは半導体チップ３の平面サイズに応じて大きくすることができるので、半導体チップ３の裏面３ｂ（図３参照）全体をタブ２に接着固定することができる。なお、タブ２の薄板領域１０についてのさらに詳細な形状、およびその形状を適用する理由については、後で詳細に説明する。

図５に示すように、タブ２には、複数の吊りリード９が接続（連結）されている。複数の吊りリード９は、それぞれ一方の端部がタブ２の角部（角）に接続されている。また複数の吊りリード９はそれぞれ他方の端部が封止体６の角部に向かって延び、封止体６から露出している。吊りリード９を封止体６の角部に向かって、延ばすことにより、封止体６の各辺（各主辺）に沿って配置される複数のリード４の配列を阻害することなく配置できるので、リード４の数、すなわち、半導体装置１の端子数を増加させることができる。また、図４に示すように、吊りリード９には、薄板領域１０が設けられている。詳しくは、吊りリード９のうち、タブ２と封止体６からの露出部を接続する部分は、下面９ｂ側の一部分が取り除かれ、上面９ａの反対側に位置し、かつ、下面９ｂと上面９ａの間に位置する下面（部分）９ｄを備えている。そして、吊りリード９の薄板領域１０は、封止体６により封止されている。これにより、吊りリード９と封止体６をしっかりと固定することができるので、吊りリード９、および吊りリード９と連結されたタブ２が封止体６から抜け落ちることを防止ないしは抑制することができる。

＜チップ搭載部の詳細構成＞
次に、図２〜図５に示すタブ２の詳細な形状について説明する。ここでは、まず、本願発明者が見出した課題について説明し、その後、本実施の形態のタブ２の構成について説明する。図６は、図５とは別の実施態様である半導体装置の内部構造を示す平面図、図７は、図６に示すＡ−Ａ線に沿った拡大断面図、図８は図７に示す半導体装置に温度サイクル負荷が付与され、変形した状態を模式的に示す拡大断面図である。また、図９は、図７に対する別の実施態様である半導体装置の拡大断面図、図１０は、図９に示す半導体装置に温度サイクル負荷が付与され、変形した状態を模式的に示す拡大断面図である。

図６〜図８に示す半導体装置２０は、半導体チップ３が搭載されるタブ２１の上面２ａの外縁が、封止体６の各辺６ｃ１〜６ｃ４のそれぞれに沿って直線的に延びる四つの辺２１ｃ１、２１ｃ２、２１ｃ３、２１ｃ４を有している点で図１〜図５に示す半導体装置１と相違する。その他の点は、半導体装置１と同様である。また、図９および図１０に示す半導体装置２３は、半導体チップ３の平面サイズが小さく、平面視において、半導体チップ３および接着材７が薄板領域１０と重なっていない点で、図６〜図８に示す半導体装置２０と相違する。その他の点は半導体装置２０と同様である。図６〜図８に示す半導体装置２０が有するタブ２１は、図３〜図５に示す半導体装置１が有するタブ２と同様に、平面視において、周縁部に薄板領域１０が設けられている。このため、前記したようにタブ２１が封止体６から脱落してしまうことを防止ないしは抑制することができる。また、タブ２と複数のリード４（図６参照）の距離が近づきすぎることを防止できる。

ところが、本願発明者が半導体装置２０について温度サイクル試験を行った結果、タブ２の薄板領域１０の近傍において、例えば図８に示すような封止体６に微小なクラック（欠損）ＣＬＫが発生することが判った。封止体６にクラックＣＬＫが発生すると、封止体６内に水分等が侵入する経路となる。また、クラックＣＬＫが発生した状態で継続的に使用すれば、クラックＣＬＫが進展して大きくなる。この結果、半導体装置の信頼性が低下する原因となる。クラックＣＬＫが発生した半導体装置２０を観察すると、クラックＣＬＫは、薄板領域１０の下面２ｄと部分（側面）２ｃ２が交差する位置２ｅを起点として発生する頻度が高い。また、平面視においては、図６に示すように直線的に延びる各辺２１ｃ１、２１ｃ２、２１ｃ３、２１ｃ４それぞれの中心付近がクラックＣＬＫ（図８参照）の起点となり易い。一方、図９および図１０に示す半導体装置２３の場合、同様に温度サイクル試験を行ったが、図８に示すようなクラックＣＬＫの発生は認められなかった。また、図示は省略するが、図６〜図８に示す半導体装置２０の別の例として、半導体チップ３の平面サイズをタブ２１の上面２ａよりも大きくして、平面視においてタブ２１の外側に半導体チップ３の側面３ｃを配置した半導体装置について、同様に温度サイクル試験を行ったが、図８に示すようなクラックＣＬＫの発生は認められなかった。さらに、図示は省略するが、図６〜図８に示す半導体装置２０の別の例として、半導体チップ３とタブ２１の間に配置する接着材７の量を少なくして、平面視において接着材７と薄板領域１０が重ならないように配置した半導体装置について、同様に温度サイクル試験を行ったが、図８に示すようなクラックＣＬＫの発生は認められなかった。つまり、図８に示すクラックＣＬＫは、平面視において、半導体チップ３の外縁（側面３ｃ）が、タブ２１の部分（側面）２ｃ１と部分（側面）２ｃ２との間に位置し、かつ接着材７の外縁が、半導体チップ３と部分（側面）２ｃ２との間に位置する場合に発生する現象であることが判った。

上記本願発明者による検討結果から、図８に示すクラックＣＬＫは、以下のように発生すると考えられる。半導体装置１、２０、２３に温度サイクル負荷が付与されると、構成材料の線膨張係数の違いに起因して応力が生じる。例えば、半導体装置１、２０、２３の場合、半導体チップ３、封止体６および接着材７の線膨張係数と比較して、金属材料から成るタブ２、２１の線膨張係数は特に高い。したがって、半導体装置１、２０、２３に温度サイクル負荷が付与されると、タブ２、２１の周囲の部材には、タブ２、２１からの応力が発生する。特に、温度が低下する降温時には、図７〜図１０に矢印２２を付して示すように、平面視においてパッケージの中央部が上方に盛り上がる変形（凸変形）が生じ易い。凸変形が生じると、図８に示す薄板領域１０の周辺領域では、封止体６とタブ２１が引き離される方向（開口方向）に変形させる力（開口変形を生じさせる応力）が発生する。

ここで、図１０に示す半導体装置２３のように、平面視において、半導体チップ３および接着材７がタブ２１の薄板領域１０と重なっていない場合、薄板領域１０は封止体６以外には接触していない。このため、樹脂からなる封止体６が薄板領域１０に追従して変形することにより、温度サイクル負荷に起因して発生した応力を開放（低減）することができる。ところが、図８に示すように、平面視において、半導体チップ３および接着材７の一部がタブ２１の薄板領域１０と重なっている場合、薄板領域１０に接着材７を介して固定される半導体チップ３により薄板領域１０の変形は阻害される。このためタブ２１の薄板領域１０に生じた応力は開放（低減）され難く、局所に集中する。断面視において応力が集中し易い場所は、薄板領域の下面２ｄと部分（側面）２ｃ２が交差する位置２ｅである。また、平面視においては、図６に示すように直線的に延びる各辺２１ｃ１、２１ｃ２、２１ｃ３、２１ｃ４それぞれの中心位置に集中し易い。したがって、この応力が集中した場所がクラックＣＬＫの起点となると考えられる。なお、前記した半導体チップ３の外縁（側面３ｃ）がタブ２１の外側に配置される例場合、薄板領域１０の変形が阻害される点では、図８に示す半導体装置２０と同様である。しかし、この場合、応力が半導体チップ３に伝達されるため、図８に示す位置２ｅには応力が集中しない。また、半導体チップ３の裏面３ｂの下方では、封止体６の厚さが厚いため、仮に半導体チップ３の裏面３ｂの外縁部に応力が集中した場合であっても、クラックＣＬＫは発生し難い。また、前記した平面視において半導体チップ３と薄板領域１０が重なり、かつ、接着材７と薄板領域１０が重ならない例の場合、図１０に示す半導体装置２３と同様に薄板領域１０の変形は阻害されない。このため、図８に示すようなクラックＣＬＫは発生し難い。

上記の検討結果から、図９および図１０に示す半導体装置２３のように、半導体チップ３および接着材７を、平面視において薄板領域１０と重ならないように配置すれば、クラックＣＬＫの発生を抑制できると考えられる。しかし半導体装置２３は、半導体チップ３の平面サイズに応じて、薄板領域１０のサイズ、すなわち、タブ２１の上面２ａの平面サイズを大きくする必要がある。このため、パッケージの小型化、あるいは実装面積の低減が困難という別の課題が生じる。また、半導体チップ３とタブ２１を接着固定する接着材７は、その一部を半導体チップ３の側面３ｃまで濡れ上がらせることにより、接着強度を向上させることができる。したがって、前記した平面視において半導体チップ３と薄板領域１０が重なり、かつ、接着材７と薄板領域１０が重ならない例の場合、接着材７の接着強度の信頼性が低下する懸念がある。

そこで、本願発明者は、上記の検討結果を踏まえ、図１１〜図１３に示す半導体装置１が有するタブ２の構成を見出した。図１１は、図５に示すチップ搭載部の薄板領域の範囲を示す平面図である。また図１２は、図１１のＡ−Ａ線に沿った拡大断面図、図１３は図１１のＢ−Ｂ線に沿った拡大断面図である。なお、図１１では、タブ２の構造を見易くするため、図５に示す半導体チップ３、複数のワイヤ５および複数のリード４を取り除いた状態で示している。ただし、平面視における半導体チップ３の外縁（側面３ｃ）の位置は二点鎖線で示している。

本実施の形態のタブ２は、図１１に示すように封止体６の各辺６ｃ１、６ｃ２、６ｃ３、６ｃ４に沿った辺（対向する辺）が、平面視において蛇行している。つまり、タブ２の側面２ｃは、タブ２の側面２ｃは、タブ２の下面２ｂに連なる部分（側面）２ｃ１と、部分２ｃ１よりも外側（平面視においてリード４側）に位置し、タブ２の上面２ａに連なる部分（側面）２ｃ２を有している点では、図７、図８に示す半導体装置２０のタブ２１と同様である。しかし、本実施の形態のタブ２の側面２ｃは、この部分（側面）２ｃ１、部分（側面）２ｃ２に加え、部分（側面）２ｃ２よりも外側に位置し、タブ２の上面２ａに連なり、かつ、部分（側面）２ｃ１および部分（側面）２ｃ２と同一方向を向いた部分（側面）２ｃ３を有している。別の観点で説明すれば、タブ２の部分（側面）２ｃ２には、封止体６の辺６ｃ１、６ｃ２、６ｃ３、６ｃ４に向かって突出する突出部１１が辺６ｃ１、６ｃ２、６ｃ３、６ｃ４の延在方向に沿って配置されている。逆に、部分（側面）２ｃ３を基準面として説明すれば、部分（側面）２ｃ３には、封止体６の辺６ｃ１、６ｃ２、６ｃ３、６ｃ４と交差する方向に向かって窪む、窪み部１２を有している。本実施の形態のタブ２は、図１１に示すように平面視において、薄板領域１０に凹凸を形成することで、図８に示すようなクラックＣＬＫの発生を防止ないしは抑制することができる。以下その理由について説明する。

図１２に示すように、半導体装置１のタブ２の部分（側面）２ｃ２での断面構造は、図７に示す半導体装置２０のタブ２１の構造と同様な構造となっている。つまり、平面視において、半導体チップ３および接着材７の一部がタブ２の薄板領域１０と重なっている。言い換えれば、平面視において、半導体チップ３の外縁（側面３ｃ）は、タブ２の部分（側面）２ｃ１と部分（側面）２ｃ２との間に位置し、かつ接着材７の外縁は、半導体チップ３（半導体チップ３の外縁）と部分（側面）２ｃ２との間に位置する。つまり、接着材７の一部は、半導体チップ３の側面３ｃにまで濡れ上がり、フィレットを形成している。このため、接着材７による接着強度を向上させることができる。しかし、半導体装置１に温度サイクル負荷が付与されると、前記した半導体装置２０の場合と同様に、薄板領域１０に接着材７を介して固定される半導体チップ３により薄板領域１０の変形が阻害され、タブ２の薄板領域１０に応力が発生する。ここで、本実施の形態のタブ２の場合、図１２に示す部分（側面）２ｃ２のさらに外側に部分（側面）２ｃ３が配置され、部分（側面）２ｃ２、２ｃ３は一体に形成されているので、部分（側面）２ｃ２で発生した応力は、部分（側面）２ｃ３に伝達される。この結果、部分（側面）２ｃ２でのクラックＣＬＫ（図８参照）の発生を防止ないしは抑制することができる。一方、図１３に示す部分（側面）２ｃ３には、前記の通り、部分（側面）２ｃ２で発生した応力が伝達される。しかし、半導体チップ３および接着材７の外縁は、部分（側面）２ｃ１と部分（側面）２ｃ２の間に位置しているため、部分（側面）２ｃ３の近傍（突出部１１）では、薄板領域１０が封止体６以外には接触していない。このため、樹脂からなる封止体６が薄板領域１０に追従して変形することにより、温度サイクル負荷に起因して発生した応力を開放（低減）することができる。つまり、図１１に示す薄板領域１０に形成された複数の突出部１１が応力開放端として機能することで、応力を開放（低減）し、クラックＣＬＫ（図８参照）の発生を抑制することができる。

このように、本実施の形態の半導体装置１に温度サイクル負荷を付与した場合、タブ２の一部でこの負荷に起因する応力が発生する場合があるが、この応力を部分（側面）２ｃ３の近傍で開放することができる。その結果、半導体装置１においては、図８に示すようなクラックＣＬＫの発生を抑制することができる。このため、クラックＣＬＫに起因する半導体装置１の信頼性低下を抑制することができる。また、本実施の形態によれば、接着材７の一部が半導体チップ３の側面３ｃにまで濡れ上がり、フィレットを形成するので、半導体チップ３とタブ２との間の接着強度を向上させることができる。その結果、接着材７の接着強度低下による信頼性低下を抑制できる。また、本実施の形態によれば、半導体チップ３を薄板領域１０上に配置することが可能になるので、タブ２の上面の平面サイズを小さくすることができる。その結果、半導体装置１は、信頼性低下を抑制しつつ、かつ、平面サイズの大型化を抑制することができる。

＜好ましい態様＞
次に、図１〜図５、および図１１〜図１３に示す半導体装置の変形例を説明しながら、本実施の形態の好ましい態様について説明する。図１４は、図１１に対する変形例であって、半導体装置が有するチップ搭載部の薄板領域と半導体チップの位置関係を示す平面図である。また、図１５は、図１４に対する変形例であって、半導体装置が有するチップ搭載部の薄板領域と半導体チップの位置関係を示す平面図である。なお、図１４に示す半導体装置２４は、半導体チップ３の平面サイズおよびタブ２の上面２ａにおける配置が異なっている点、タブ２５の薄板領域１０の形状が異なっている点を除き、図１１に示す半導体装置１と同様である。また、図１５に示す半導体装置２６は、半導体チップ３の平面サイズおよびタブ２の上面２ａにおける配置が異なっている点を除き、図１１に示す半導体装置１と同様である。

本願発明者の検討によれば、図８に示すようなクラックＣＬＫは、半導体チップ３および接着材７が平面視において薄板領域１０と重なる辺において発生する。したがって、図１４に示す半導体装置２４のように、平面視において四辺形を成す半導体チップ３の有する四辺のうちの、一辺のみが薄板領域１０と重なる位置に搭載されている場合、半導体チップ３と重なる辺において、クラック対策を施せば、クラックの発生を抑制できる。つまり、図１４に示すように、タブ２５の四辺のうち、封止体６の辺６ｃ１に沿った辺（対向する辺）のみで半導体チップ３と薄板領域１０が重なる場合、半導体チップ３と重なる辺のみに突出部１１（窪み部１２）を設ける構成とすれば良い。逆に、半導体チップ３と薄板領域１０が重ならない辺（封止体６の辺６ｃ２、６ｃ３、６ｃ４に沿った辺）には、薄板領域１０に突出部１１および窪み部１２を設けていない。ただし、タブ２５は一体に形成されるため、辺６ｃ１と対向する辺において発生した応力が他の辺に伝達される可能性がある。したがって、より確実にクラックの発生を抑制する観点からは、図１５に示す半導体装置２６のように、半導体チップ３と薄板領域１０が重ならない辺（封止体６の辺６ｃ２、６ｃ３、６ｃ４に沿った辺）についても、薄板領域１０に突出部１１、窪み部１２を設けることが好ましい。

また、各辺における突出部１１の数は、図１１に示す態様には限定されず、例えば、図示は省略するが、各辺に一つの突出部１１を設ける構造とすることができる。ただし、タブ２で発生した応力は、突出部１１に集中するため、特定の突出部に応力が集中することを抑制し、分散させる観点から、図１１に示すように、各辺に沿って複数の突出部１１を設けることが好ましい。言い換えると、図１１に示すように、封止体６の各辺６ｃ１、６ｃ２、６ｃ３、６ｃ４に沿った辺（対向する辺）は、それぞれ複数の部分２ｃ２と複数の部分２ｃ３が交互に配置されていることが好ましい。このように複数の突出部１１を設けることで、各突出部に伝達される応力を低減することができる。

また、本願発明者の検討によれば、応力が集中する位置近傍におけるタブ２と封止体６の接触界面の密着性を向上させることで、封止体６とタブ２の薄板領域の剥離を抑制し、図８に示すクラックＣＬＫの発生をさらに抑制できる。したがって、図１６に示すように、部分（側面）２ｃ３に粗面化処理を施し、例えば、リード４の側面４ｃ（内部側の側面４ｃ）よりも平坦度を低くすることが好ましい。図１６は、図１３に対する変形例であって、半導体装置の薄板領域周辺の拡大断面図である。これにより、応力が集中する位置近傍において、封止体６とタブ２との密着性が向上するので、図８に示すクラックＣＬＫの発生をさらに抑制できる。

また、図１１、図１４および図１５では、平面視において矩形を成す突出部１１を設けた実施態様について説明したが、突出部１１の平面形状は、温度サイクル負荷に起因して発生した応力を低減することができれば良く、矩形には限定されない。例えば、図１７に示す半導体装置２７が有するタブ２８のように、平面視において波形を成す突出部１１ａを設ける構成とすることができる。図１７は、図１１に対する別の変形例であって、半導体装置が有するチップ搭載部の薄板領域と半導体チップの位置関係を示す平面図である。図１７に示す半導体装置２７では、タブ２８に波形の平面形状を成す複数の突出部１１ａを設けることで、応力が局所的に集中することを抑制することが可能となる。

＜半導体装置の製造方法＞
次に、図１〜図１６を用いて説明した半導体装置１の製造工程について、図１８に示す工程フローに沿って説明する。図１８は、本実施の形態の半導体装置の組立てフローを示す説明図である。

１．リードフレーム準備工程
図１９は、図１８に示す基板準備工程で準備する配線基板の全体構造を示す平面図、図２０は図１９の一つの製品形成領域を拡大して示す拡大平面図である。まず、図１８に示す基板準備工程では、図１９および図２０に示す配線基板を準備する。

図１９に示すように、本工程で準備するリードフレーム３０は、枠部（枠体）３０ｂの内側に複数の製品形成領域３０ａを備えている。詳しくは、複数の製品形成領域３０ａが行列状に配置されている。複数の製品形成領域３０ａは、それぞれ、図５に示す半導体装置１の１個分に相当する。また、各製品形成領域３０ａの間には、図１８に示す個片化工程で、切断する切断代である切断領域（切断ライン）３０ｃが配置されている。このように、複数の製品形成領域３０ａを備えるリードフレーム３０を用いることで、複数の半導体装置１を一括して製造することができるので、製造効率を向上させることができる。

また、図２０に示すように、本工程で準備するリードフレーム３０の各製品形成領域３０ａには、半導体装置１が備える、タブ２、タブ２の周囲に配置される複数のリード４、およびタブ２を支持する複数の吊りリード９が既に形成されている。複数のリード４は、ダム部３０ｄに連結され、ダム部３０ｄを介して一体に形成されている。また複数の吊りリード９はそれぞれダム部３０ｄに連結されている。このためタブ２は、吊りリード９を介してダム部３０ｄに連結され、これによりリードフレーム３０に支持されている。また、タブ２には、図２０にハッチングを付して示す薄板領域１０が既に形成されている。薄板領域１０は、タブ２の他、複数のリード４のそれぞれ、および複数の吊りリード９のそれぞれにも形成されている。また、タブ２の薄板領域１０は半導体チップ３（図５参照）を搭載する領域であるチップ搭載領域２ｆと平面視において重なっている。また、タブ２の薄板領域１０には、図１１〜図１３を用いて説明した突出部１１、窪み部１２が既に形成されている。言い換えれば、タブ２の側面２ｃは、図１１〜図１３を用いて説明したタブ２の下面２ｂに連なる部分（側面）２ｃ１と、部分２ｃ１よりも外側（平面視においてリード４側）に位置し、タブ２の上面２ａに連なる部分（側面）２ｃ２を有している。また、側面２ｃには、部分（側面）２ｃ２よりも外側に位置し、タブ２の上面２ａに連なり、かつ、部分（側面）２ｃ１および部分（側面）２ｃ２と同一方向を向いた部分（側面）２ｃ３が形成されている。そして、部分２ｃ２の高さは、タブ２の上面２ａから下面２ｂまでの距離よりも短い。また、本実施の形態では、部分２ｃ３の高さは、タブ２の上面２ａから下面２ｂまでの距離よりも短い。

このように、リードフレーム３０の状態で、薄板領域１０および突出部１１、窪み部１２を予め形成することにより、容易に加工することができる。例えば、リードフレーム３０のタブ２、複数のリード４、および複数の吊りリード９の形状をエッチングにより成形する場合には、タブ２の周縁部に対してリードフレームの下面側から途中までエッチングする、所謂ハーフエッチング方式を適用することで、薄板領域１０、突出部１１、窪み部１２を形成することができる。また、例えば、リードフレーム３０のタブ２、複数のリード４、および複数の吊りリード９の形状を切断金型（図示は省略）を用いたプレス加工により形成する場合には、タブ２の周縁部に対してリードフレームの下面側から金型を当てて、途中まで押し潰すプレス方式を適用することで、薄板領域１０、突出部１１、窪み部１２を形成することができる。

２．半導体チップ搭載工程
図２１は、図２０に示すチップ搭載部上に、接着材を介して半導体チップを搭載した状態を示す拡大平面図である。次に、図１８に示す半導体チップ搭載工程では、図２１に示すように各製品形成領域３０ａのタブ２上に半導体チップ３を搭載する。本実施の形態では、例えば、エポキシ系の熱硬化性樹脂、あるいは、熱硬化性樹脂に銀（Ａｇ）粒子を混合した接着材７を介して半導体チップ３を搭載する。搭載方式は、例えば半導体チップ３の裏面３ｂ（図３参照）とタブ２の上面２ａを対向させた状態で搭載する、所謂フェイスアップ実装方式としている。硬化前はペースト状の性状を有する接着材を介して搭載する場合、まず、タブ２のチップ搭載領域２ｆ（図２０参照）上にペースト状の接着材７を配置（塗布）する。続いて半導体チップ３を準備して、裏面３ｂ（図３参照）側をタブ２に向かって押し付けると接着材７は周囲に濡れ広がる。そして、半導体チップ３の側面３ｃの外側まで広がった接着材７の一部は、半導体チップ３の側面にも濡れ広がり、図３に示すようなフィレット形状が形成される。この状態で接着材７を加熱して、樹脂成分が硬化すると、半導体チップ３がタブ２上に接着固定される。

３．電気的接続工程
図２２は、図２１に示す半導体チップの複数のパッドと複数のリードを、複数のワイヤを介してそれぞれ電気的に接続した状態を示す拡大平面図である。次に、図１８に示す電気的接続工程では、図２２に示すように、半導体チップ３の複数のパッド３ｄと、半導体チップ３の周囲に配置された複数のリード４を複数のワイヤ（導電材）５を介して、それぞれ電気的に接続する。本工程では、例えば、ヒートステージ（図示は省略）を準備し、各製品形成領域３０ａのタブ２上に、半導体チップ３が搭載されたリードフレーム３０をヒートステージ上に配置する。そして例えば、キャピラリ（図示は省略）を介してワイヤ５を供給し、超音波と熱圧着を併用してワイヤ５を接合する、所謂、ネイルヘッドボンディング方式によりワイヤ５を接続する。

４．封止工程
図２３は、図２２に示す半導体チップ、複数のワイヤおよび複数のリードを封止する封止体を形成した状態拡大平面図、図２４は図２３のＡ−Ａ線に沿った拡大断面図である。次に、図１８に示す封止工程では、図２４に示すように各製品形成領域に封止体６を形成し、半導体チップ３、タブ２の一部（上面２ａおよび薄板領域１０）、複数のワイヤ５、および複数のリード４の一部（インナリード部）を封止体により封止する。本工程では、例えば、図２４に示すように上型（第１金型）３２と、下型（第２金型）３３を備える成形金型３１を用いて、所謂トランスファモールド方式により封止体６を形成する。詳しく説明すると、例えば、タブ２およびタブ２の周囲に配置された複数のリードの一部（インナリード部）が上型３２に形成されたキャビティ３４内に位置するようにリードフレーム３０を配置し、上型３２と下型３３でクランプする（挟み込む）。この状態で、軟化（可塑化）させた熱硬化性樹脂（封止用樹脂）を、成形金型のキャビティに圧入すると、封止用樹脂はキャビティ３４と下型３３で形成された空間内に供給され、成形される。この時、図２３に示すダム部３０ｄが封止用樹脂を堰き止めるので、封止用樹脂がダム部３０ｄの外側まで無秩序に漏れ出ることを抑制できる。そして封止用樹脂を加熱して硬化させれば図２３および図２４に示す封止体６が形成される。トランスファモールド方式では、封止用樹脂に圧力を付与してキャビティ３４内に供給するため、薄板領域１０を確実に封止する事ができる。この結果、タブ２、複数のリード４、あるいは吊りリード９（図２３参照）が封止体６から脱落することを防止ないしは抑制できる。

５．めっき工程
次に、図１８に示すめっき工程では、例えば図２３に示すリードフレーム３０を図示しないめっき溶液に浸し、封止体６から露出した金属部分の表面に導体膜（めっき膜）８（図１〜図４参照）を形成する。本実施の形態では、例えば、半田溶液にリードフレーム３０を浸し、電気めっき方式により半田膜である導体膜８を形成する。半田膜の種類としては、例えば、錫−鉛めっき、Ｐｂフリーめっきである純錫めっき、錫−ビスマスめっき等が挙げられる。

なお、予めリードフレームに導体膜が形成された先付けめっきのリードフレームを用いてもよい。このときの導体膜は、例えば、ニッケル膜と、ニッケル膜上に形成されたパラジウム膜と、パラジウム膜上に形成された金膜により形成される場合が多い。先付けめっきのリードフレームを用いる場合は、本めっき工程は省略される。

６．リードカット工程、個片化工程
次に、図１８に示すリードカット工程では、図２２に示すリードフレーム３０の複数のリード４を、ダム部３０ｄの内側で切断し、図１に示すように複数のリード４をそれぞれ分離する。また、図１８に示す個片化工程では、図２２に示すリードフレーム３０の複数の吊りリード９を、ダム部の内側で切断し、吊りリード９をダム部３０ｄから切り離す。これにより、図１に示すように個片化された半導体装置１を取得する事が出来る。個片化方法は特に限定されないが、切断金型を用いてプレス加工により切断する方法、あるいはダイシングブレードと呼ばれる回転刃を用いて切断する方法等を適用することができる。

以上の各工程により、図１〜図１６を用いて説明した半導体装置１が得られる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。

（実施の形態２）
前記実施の形態１では、本願発明者が見出した課題および解決手段を理解し易くするため、一つのチップ搭載部を有し、該チップ搭載部に一つの半導体チップが搭載された例について説明した。しかし、チップ搭載部の数および半導体チップの数は、それぞれ一つに限定されない。特に、一つのパッケージ内に互いに独立した複数のチップ搭載部を備える半導体装置の場合、温度サイクル負荷が付与された時の変形方向が複雑になるため、クラックが発生し易くなる。そこで、本実施の形態では、一つのパッケージ内に互いに独立した複数のチップ搭載部を備えた半導体装置の例として、ＤＣ−ＤＣコンバータなどの電力変換装置に組み込まれ、スイッチング装置として機能するパワー半導体装置を例に取り上げて説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置１と共通する事項については原則として重複する説明を省略し、相違点を中心に説明する。

＜回路構成＞
図２５は本実施の形態の半導体装置を有する非絶縁型ＤＣ−ＤＣコンバータの一例の回路図である。この非絶縁型ＤＣ−ＤＣコンバータ４０は、例えばデスクトップ型のパーソナルコンピュータ、ノート型のパーソナルコンピュータ、サーバまたはゲーム機等のような電子機器の電源回路に用いられており、半導体装置４１と、入力コンデンサＣｉｎと、出力コンデンサＣｏｕｔと、コイルＬとを有している。なお、符号のＶＩＮは入力電源、ＧＮＤは基準電位（例えばグランド電位で０Ｖ）、Ｉｏｕｔは出力電流、Ｖｏｕｔは出力電圧を示している。半導体装置４１は、２つのドライバ回路ＤＲ１、ＤＲ２と、ドライバ回路ＤＲ１、ＤＲ２にそれぞれ制御信号を送る制御回路ＣＴと、２つのパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：以下、単にパワーＭＯＳ、あるいはパワートランジスタと略す）ＱＨ１、ＱＬ１とを有している。このドライバ回路ＤＲ１、ＤＲ２、制御回路ＣＴおよびパワーＭＯＳＦＥＴＱＨ１、ＱＬ１は、１つの同一の封止体（パッケージ）６内に封止（収容）されている。

制御回路ＣＴは、パワーＭＯＳＱＨ１、ＱＬ１の動作を制御する回路であり、例えばＰＷＭ（Pulse Width Modulation）回路によって構成されている。このＰＷＭ回路は、指令信号と三角波の振幅とを比較してＰＷＭ信号（制御信号）を出力する。このＰＷＭ信号により、パワーＭＯＳＱＨ１、ＱＬ１（すなわち、非絶縁型ＤＣ−ＤＣコンバータ４０）の出力電圧（すなわち、パワーＭＯＳＱＨ１、ＱＬ１の電圧スイッチオンの幅（オン時間）が制御されるようになっている。

この制御回路ＣＴの出力は、半導体チップ３Ｂ３に形成された配線を介してドライバ回路ＤＲ１、ＤＲ２の入力に電気的に接続されている。ドライバ回路ＤＲ１、ＤＲ２のそれぞれの出力は、それぞれパワーＭＯＳＱＨ１のゲート端子およびパワーＭＯＳＱＬ１のゲート端子に電気的に接続されている。ドライバ回路ＤＲ１、ＤＲ２は、制御回路ＣＴから供給されたパルス幅変調（Pulse Width Modulation：ＰＷＭ）信号に応じて、それぞれパワーＭＯＳＱＨ１、ＱＬ１のゲート端子の電位を制御し、パワーＭＯＳＱＨ１、ＱＬ１の動作を制御する回路である。一方のドライバ回路ＤＲ１の出力は、パワーＭＯＳＱＨ１のゲート端子に電気的に接続されている。他方のドライバ回路ＤＲ２の出力は、パワーＭＯＳＱＬ１のゲート端子に電気的に接続されている。この制御回路ＣＴおよび２つのドライバ回路ＤＲ１、ＤＲ２は、同一の半導体チップ３Ｂ３に形成されている。なお、ＶＤＩＮはドライバ回路ＤＲ１、ＤＲ２の入力電源を示している。

パワートランジスタであるパワーＭＯＳＱＨ１、ＱＬ１は、入力電源ＶＩＮの高電位（第１の電源電位）供給用の端子（第１電源端子）ＥＴ１と、基準電位（第２の電源電位）ＧＮＤ供給用の端子（第２電源端子）ＥＴ２との間に直列に接続されている。すなわち、パワーＭＯＳＱＨ１は、そのソース・ドレイン経路が、入力電源ＶＩＮの高電位供給用の端子ＥＴ１と出力ノード（出力端子）Ｎとの間に直列に接続され、パワーＭＯＳＱＬ１は、そのソース・ドレイン経路が出力ノードＮと基準電位ＧＮＤ供給用の端子ＥＴ２との間に直列に接続されている。なお、図２５ではパワーＭＯＳＱＨ１、ＱＬ１にはそれぞれ寄生ダイオード（内部ダイオード）を示している。また、符合のＤはパワーＭＯＳＱＨ１、ＱＬ１のドレイン、ＳはパワーＭＯＳＱＨ１、ＱＬ１のソースを示している。

パワーＭＯＳ（第１電界効果トランジスタ、パワートランジスタ）ＱＨ１は、ハイサイドスイッチ（高電位側：第１動作電圧；以下、単にハイサイドという）用の電界効果トランジスタであり、上記コイルＬにエネルギーを蓄えるためのスイッチ機能を有している。コイルＬは、非絶縁型ＤＣ−ＤＣコンバータ４０の出力（負荷ＬＤの入力）に電力を供給する素子である。このハイサイド用のパワーＭＯＳＱＨ１は、上記半導体チップ３Ｂ３とは別の半導体チップ３Ｂ２に形成されている。また、このパワーＭＯＳ・ＦＥＴＱＨ１は、例えばｎチャネル型の電界効果トランジスタにより形成されている。ここでは、この電界効果トランジスタのチャネルが半導体チップ３Ｂ２の厚さ方向に形成される。この場合、半導体チップ３Ｂ２の主面（半導体チップ３Ｂ２の厚さ方向に直交する面）に沿ってチャネルが形成される電界効果トランジスタに比べて単位面積あたりのチャネル幅を増加でき、オン抵抗を低減することができるので、素子の小型化を実現することができ、パッケージングを小型化することができる。

一方、パワーＭＯＳ（第２電界効果トランジスタ、パワートランジスタ）ＱＬ１は、ローサイドスイッチ（低電位側：第２動作電圧；以下、単にローサイドという）用の電界効果トランジスタであり、制御回路ＣＴからの周波数に同期してトランジスタの抵抗を低くして整流を行う機能を有している。すなわち、パワーＭＯＳＱＬ１は、非絶縁型ＤＣ−ＤＣコンバータ４０の整流用のトランジスタである。

このローサイド用のパワーＭＯＳＱＬ１は、上記半導体チップ３Ｂ３、３Ｂ２とは別の半導体チップ３Ｂ１に形成されている。このパワーＭＯＳＱＬ１は、例えばｎチャネル型のパワーＭＯＳにより形成されており、上記パワーＭＯＳＱＨ１と同様にチャネルが半導体チップ３Ｂ１の厚さ方向に形成される。チャネルが半導体チップ３Ｂ１の厚さ方向に形成されるパワーＭＯＳを使用している理由は、ローサイド用のパワーＭＯＳＱＬ１は、そのオン時間（電圧を印加している間の時間）が、ハイサイド用のパワーＭＯＳＱＨ１のオン時間よりも長く、スイッチング損失よりもオン抵抗による損失が大きく見える。このため、チャネルが半導体チップ３Ｂ１の厚さ方向に形成される電界効果トランジスタを使用する方が、チャネルが半導体チップ３Ｂ１の主面に沿うように形成される電界効果トランジスタを使用する場合に比べて単位面積当たりのチャネル幅を増加できるからである。すなわち、ローサイド用のパワーＭＯＳＱＬ１を、チャネルが半導体チップ３Ｂ１の厚さ方向に形成される電界効果トランジスタで形成することにより、オン抵抗を小さくできるので、非絶縁型ＤＣ−ＤＣコンバータ４０に流れる電流が増大しても電圧変換効率を向上させることができるからである。

上記入力コンデンサＣｉｎは、入力電源ＶＩＮから供給されたエネルギー（電荷）を一時的に蓄えて、その蓄えたエネルギーを非絶縁型ＤＣ−ＤＣコンバータ４０の主回路に供給する電源であり、入力電源ＶＩＮに並列に電気的に接続されている。上記出力コンデンサＣｏｕｔは、上記コイルＬと負荷ＬＤとを結ぶ出力配線と基準電位ＧＮＤ供給用の端子との間に電気的に接続されている。

非絶縁型ＤＣ−ＤＣコンバータ４０のパワーＭＯＳＱＨ１のソースと、パワーＭＯＳＱＬ１のドレインとを結ぶ配線には、出力用電源電位を外部に供給する上記出力ノードＮが設けられている。この出力ノードＮは、出力配線を介してコイルＬと電気的に接続され、さらに出力配線を介して負荷ＬＤと電気的に接続されている。この負荷ＬＤには、例えばハードディスクドライブＨＤＤ、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、拡張カード（ＰＣＩ ＣＡＲＤ）、メモリ（ＤＤＲメモリ、ＤＲＡＭ（Dynamic RAM）、フラッシュメモリ等）、ＣＰＵ（Central Processing Unit）等がある。

このような非絶縁型ＤＣ−ＤＣコンバータ４０では、パワーＭＯＳＱＨ１、ＱＬ１で同期を取りながら交互にオン／オフすることにより電源電圧の変換を行っている。すなわち、ハイサイド用のパワーＭＯＳＱＨ１がオンの時、端子ＥＴ１からパワーＭＯＳＱＨ１を通じて出力ノードＮに電流（第１電流）Ｉ１が流れる。一方、ハイサイド用のパワーＭＯＳＱＨ１がオフの時、コイルＬの逆起電圧により電流Ｉ２が流れる。この電流Ｉ２が流れている時にローサイド用のパワーＭＯＳＱＬ１をオンすることで、電圧降下を少なくすることができる。

＜半導体装置の構造＞
次に、図２５に示す半導体装置４１の構造について説明する。図２６は図２５に示す半導体装置の上面図、図２７は図２６の半導体装置の下面図、図２８は図２６のＡ−Ａ線に沿った断面図、図２９は図２６のＢ−Ｂ線に沿った断面図である。また、図３０は、図２６に示す封止体を取り除いた状態で、半導体装置の内部構造を示す平面図である。

本実施の形態の半導体装置４１の図２７に示す上面側の外観構造は、前記実施の形態１で説明した図１に示す半導体装置１と同様である。一方、図２７に示す下面側の外観形状は、複数のリード４の内側に、それぞれ独立した複数のチップ搭載部であるタブ（ダイパッド、チップ搭載部）２Ｂ１、２Ｂ２、２Ｂ３が配置されている点で、図２に示す半導体装置１と異なる。タブ２Ｂ１、２Ｂ２、２Ｂ３は、互いに所定の間隔を持って分離された状態で隣接して配置されている。タブ２Ｂ１、２Ｂ２、２Ｂ３は、その各々の中心が、封止体６の中心からずれて配置されている。このうち、タブ２Ｂ１の全体面積が最も大きい。タブ２Ｂ１、２Ｂ２、２Ｂ３それぞれの下面２ｂは、封止体６の下面６ｂにおいて、封止体６からそれぞれ露出している。また、タブ２Ｂ１、２Ｂ２、２Ｂ３は前記実施の形態で説明したタブ２（図３参照）と同様の材料で構成される。また、例えば、銅（Ｃｕ）からなる基材の表面に、例えばニッケル（Ｎｉ）からなるめっき膜（図示は省略）が形成されている点もタブ２と同様である。半導体装置４１は、前記したようにパワートランジスタが形成された半導体チップ３Ｂ２、３Ｂ１を含んでおり、大電流が流れる。このため、熱伝導率が封止体６よりも高いタブ２Ｂ１、２Ｂ２、２Ｂ３を露出させることで、半導体装置４１の信頼性低下を抑制している。また、タブ２Ｂ１、２Ｂ２、２Ｂ３の下面２ｂを、それぞれ図示しない実装基板側の端子と接続する際に接合材となる半田材の濡れ性を向上させる観点から下面２ｂ側にそれぞれ導体膜（外装めっき膜）８が形成されている。

次に半導体装置４１の内部構造について説明する。図３０に示すように、封止体６には、それぞれ表面（上面、主面）３ａ、表面３ａとは反対側に位置する裏面（下面、主面）３ｂ、および表面３ａと裏面３ｂの間に位置する側面３ｃを有する半導体チップ３Ｂ３、３Ｂ２、３Ｂ１が封止されている。

ローサイド用のパワーＭＯＳが形成された半導体チップ３Ｂ１は表面３ａ側に複数のパッド３ｄが形成されている。この複数のパッド３ｄには、パワーＭＯＳ（パワートランジスタ）のソースと電気的に接続されるソースパッドＳが含まれる。また、複数のパッド３ｄには、パワーＭＯＳ（パワートランジスタ）のゲートと電気的に接続されるパッド（ゲートパッド）３ｄが含まれる。ソースパッドＳは、他のパッド３ｄ（例えばゲートパッド）よりも平面積が広くなるように形成されている。また、図２８および図２９に示すように、半導体チップ３Ｂ１は裏面３ｂ側には、裏面電極３ｅが形成されている。この裏面電極３ｅは、本実施の形態では、パワーＭＯＳ（パワートランジスタ）のドレインと電気的に接続されるドレイン電極Ｄとなっている。半導体チップ３Ｂ１は、ドレイン電極Ｄが形成された裏面３ｂをタブ２Ｂ１の上面２ａと対向させた状態で、接着材７を介して搭載（固定）されている。また、接着材７は、導電性の接着材であって、タブ２Ｂ１と裏面電極３ｅは、導電性の接着材７を介して電気的に接続されている。導電性の接着材として、本実施の形態では、エポキシ系の熱硬化性樹脂に、銀（Ａｇ）などから成る金属粒子を含有させたダイボンド材を用いている。ただし、導電性の接着材７は上記に限定されず、例えば半田材を用いることができる。このように、半導体チップ３Ｂ１の裏面３ｂ側をドレイン電極Ｄとし、導電性の接着材７を介してドレイン電極Ｄとタブ２Ｂ１を電気的に接続することにより、タブ２Ｂ１の下面２ｂを半導体装置４１のドレイン端子として用いることができる。

また、図３０に示すハイサイド用のパワーＭＯＳが形成された半導体チップ３Ｂ２は表面３ａ側に複数のパッド３ｄが形成されている。この複数のパッド３ｄには、パワーＭＯＳ（パワートランジスタ）のソースと電気的に接続されるソースパッドＳが含まれる。また、複数のパッド３ｄには、パワーＭＯＳ（パワートランジスタ）のゲートと電気的に接続されるパッド（ゲートパッド）３ｄが含まれる。ソースパッドＳは、他のパッド３ｄ（例えばゲートパッド）よりも平面積が広くなるように形成されている。また、図２８に示すように、半導体チップ３Ｂ２は裏面３ｂ側には、裏面電極３ｅが形成されている。この裏面電極３ｅは、本実施の形態では、パワーＭＯＳ（パワートランジスタ）のドレインと電気的に接続されるドレイン電極Ｄとなっている。半導体チップ３Ｂ２は、ドレイン電極Ｄが形成された裏面３ｂをタブ２Ｂ２の上面２ａと対向させた状態で、接着材７を介して搭載（固定）されている。また、接着材７は、導電性の接着材であって、タブ２Ｂ１と裏面電極３ｅは、導電性の接着材７を介して電気的に接続されている。このように、半導体チップ３Ｂ２の裏面３ｂ側をドレイン電極Ｄとし、導電性の接着材７を介してドレイン電極Ｄとタブ２Ｂ２を電気的に接続することにより、タブ２Ｂ２の下面２ｂを半導体装置４１のドレイン端子として用いることができる。

また、前記した二つのパワーＭＯＳを駆動するドライバ回路（本実施の形態ではドライバ回路および制御回路）が形成された半導体チップ３Ｂ３は、表面３ａ側に複数のパッド３ｄが形成されている。半導体チップ３Ｂ３は制御系の半導体チップなので、パワー半導体チップよりも多くの外部端子を必要とするため、半導体チップ３Ｂ３が有するパッド３ｄの数は、他の半導体チップ３Ｂ１、３Ｂ２が有するパッド３ｄの数よりも多い。また、半導体チップ３Ｂ３には、他の半導体チップ３Ｂ１、３Ｂ２のソースパッドＳに流れるような大電流は流れないため、他の半導体チップ３Ｂ１、３Ｂ２が有するようなソースパッドＳは形成されていない。また、図２９に示すように、半導体チップ３Ｂ３の裏面３ｂ側には、他の半導体チップ３Ｂ１、３Ｂ２が有するような裏面電極３ｅは形成されていない。このため、タブ２Ｂ３と半導体チップ３Ｂ３の裏面３ｂを電気的に接続しない構成とすることもできるが、本実施の形態では、タブ２Ｂ３の上面２ａ上に導電性の接着材７を介して搭載（固定）されている。このように半導体チップ３Ｂ３を他の半導体チップ３Ｂ１、３Ｂ２と同様に、導電性の接着材７を介して搭載することで、半導体チップ３Ｂ３の放熱性を向上させることができる。また、半導体チップ３Ｂ３を他の半導体チップ３Ｂ１、３Ｂ２と同様に、導電性の接着材７を介して搭載することで、製造工程を単純化することができる。

また、図３０に示すように半導体チップ３Ｂ３、３Ｂ２、３Ｂ１は、導電材を介して互いに電気的に接続されている。半導体チップ３Ｂ１のパッド３ｄは、ワイヤ（導電材）５を介して半導体チップ３Ｂ３のパッド３ｄと電気的に接続されている。また、半導体チップ３Ｂ２のパッド３ｄは、ワイヤ（導電材）５を介して半導体チップ３Ｂ３のパッド３ｄと電気的に接続されている。また、半導体チップ３Ｂ２のソースパッドＳは、金属板（導電材、リボン材（帯材））４２を介してタブ２Ｂ２の隣に配置されたタブ２Ｂ１と電気的に接続されている。詳しくは、図２８に示すように金属板４２は、一方の端部が半導体チップ３Ｂ２のソースパッドＳに接合され、ソースパッドＳとの接合部からタブ２Ｂ１の側面ＬＳ２を跨ぐように延び、タブ２Ｂ１の上面２ａに他方の端部が接合されている。つまり、半導体チップ３Ｂ２のソースパッドＳは金属板４２、タブ２Ｂ１、および導電性の接着材７を介して半導体チップ３Ｂ１の裏面電極３ｅと電気的に接続されている。

また、図３０に示すように半導体チップ３Ｂ３、３Ｂ２、３Ｂ１の周囲（タブ２Ｂ１、２Ｂ２、２Ｂ３の周囲）には、複数のリード４が配置されている。本実施の形態では複数のリード４には、それぞれ分離された状態で配置される複数のリード４Ｂ１、複数のリード４が一体に形成されたリード（板リード）４Ｂ２、タブ２Ｂ１、２Ｂ２、２Ｂ３のいずれかと一体に形成され、吊りリードとしての機能を兼ねる、タブ一体型のリード４Ｂ３が含まれる。図３０に示す例では、リード４Ｂ１、リード４Ｂ２、およびリード４Ｂ３で構成されている。

半導体チップ３Ｂ３、３Ｂ２、３Ｂ１は、導電材を介して複数のリード４とそれぞれ電気的に接続されている。半導体チップ３Ｂ１のソースパッドＳは、金属板（導電材、リボン材（帯材））４２を介してタブ２Ｂ１の隣に配置されたリード４（リード４Ｂ２）と電気的に接続されている。詳しくは、図２９に示すように金属板４２は、一方の端部が半導体チップ３Ｂ１のソースパッドＳに接合され、ソースパッドＳとの接合部からタブ２Ｂ１の側面ＬＳ３を跨ぐように延び、リード４Ｂ２の上面４ａに他方の端部が接合されている。また、半導体チップ３Ｂ２のパッド３ｄの一部は、ワイヤ５を介してリード４（リード４Ｂ１）と電気的に接続されている。また、半導体チップ３Ｂ２のソースパッドＳは、金属板４２、タブ２Ｂ１を介してタブ２Ｂ１と一体に形成されたリード４Ｂ２と電気的に接続されている。また、半導体チップ３Ｂ３のパッド３ｄの一部は、ワイヤ５を介してリード４Ｂ１やリード４Ｂ２と電気的に接続されている。

上記の通り、本実施の形態では、他のパッド３ｄよりも相対的に大きな電流が流れるソースパッドＳには金属板４２を接続している。この場合、複数のワイヤ５をソースパッドＳに接続する場合よりも導電経路の断面積を広くすることができる。このため、導電経路のインピーダンス成分を低減することができるので、半導体装置４１の信頼性を向上させることができる。また、金属板４２を用いることにより、伝熱経路の断面積を広くすることができる。このため、半導体装置４１の主たる発熱源となる半導体チップ３Ｂ１、３Ｂ２の放熱性を向上させることができるので、熱影響による半導体装置４１の信頼性低下を抑制できる。

金属板４２の材料は特に限定されないが、本実施の形態の金属板４２はアルミニウムから成る。金属板４２を半導体チップ３Ｂ１、３Ｂ２やタブ２Ｂ１、あるいはリード４などの接合対象部と電気的に接続するためには、例えば図２８や図２９に示すように各部材の高低差を考慮して、帯状の金属板４２を成形する必要がある。金属板４２として、銅（Ｃｕ）からなる板材を用いる技術がある。この場合、予め所定形状に成形した銅板を、半田材や導電性粒子を含む樹脂などの導電性の接合材を介して接合対象部に接合する。一方、アルミニウムから成る金属製リボン材である金属板４２を用いれば、帯状（リボン状）の金属板４２を、半田材などの導電性接合材を介さずに接合対象部に接合することができる。また、アルミニウム板は銅板よりも成形性が良いため、接合対象部に接合しながら順次成形することができる。したがって、予め所定形状に成形された板材を用いる場合は、製品毎に個別に金属板４２をストックする必要があるが、金属製リボン材を用いる場合にはその必要がなく、汎用性が高い。このため、本実施の形態では、製造効率を向上させることができる金属製のリボン材（アルミニウムリボン）を金属板４２として用いている。

＜チップ搭載部の詳細構造＞
次に、本実施の形態の半導体装置４１が有する複数のチップ搭載部の詳細な構造について説明する。図３１は、図３０に示すローサイド用の半導体チップが搭載されるチップ搭載部の周辺を拡大して示す拡大平面図である。また、図３２は図３１のＡ−Ａ線に沿った拡大断面図、図３３は図３１のＢ−Ｂ線に沿った拡大断面図である。また、図３４は、図３０に示す封止体を平面視において４分割する中心線と、チップ搭載部の位置関係を示す説明図である。なお、図３４では、タブ２Ｂ１〜２Ｂ３の位置を見易くするため、図３０に示す半導体チップ３Ｂ１〜３Ｂ３、金属板４２およびワイヤ５は図示を省略している。

図３１に示すローサイド用の半導体チップ３Ｂ１が搭載されるタブ２Ｂ１は、封止体６の辺６ｃ４に沿って配置される側面ＬＳ１、側面ＬＳ１と互いに対向する側面ＬＳ２、側面ＬＳ１および側面ＬＳ２と交差し、かつ、封止体６の辺６ｃ２側に配置される側面ＬＳ３、および側面ＬＳ３と互いに対向する側面ＬＳ４を有している。また、図３０および図３１にハッチングを付して示すように、タブ２Ｂ１の周縁部には、薄板領域１０が形成されている。すなわち、図３２、図３３に示すように、タブ２Ｂ１の側面ＬＳ１〜ＬＳ４は、それぞれタブ２Ｂ１の下面２ｂに連なる部分（側面）２ｃ１と、部分２ｃ１よりも外側（平面視においてリード４側）に位置し、タブ２Ｂ１の上面２ａに連なる部分（側面）２ｃ２を有している。本実施の形態では、タブ２Ｂ１の周囲に薄板領域１０が設けられているが、薄板領域１０の構成は、前記実施の形態１で説明したタブ２とは異なる。本実施の形態では、タブ２Ｂ１の周囲を取り囲むように断続的に薄板領域１０が設けられている。詳しくは、タブ２Ｂ１の４つの側面ＬＳ１〜ＬＳ４のうち、側面ＬＳ１では、側面ＬＳ１に沿って連続的に延びるように薄板領域１０が配置されている。一方、タブ２Ｂ１のその他の側面ＬＳ２、ＬＳ３、ＬＳ４では、各側面ＬＳ２、ＬＳ３、ＬＳ４に沿ってそれぞれ断続的に薄板領域１０が配置されている。

ここで、図３１に示すようにタブ２Ｂ１の側面ＬＳ１側では、半導体チップ３Ｂ１および接着材７とタブ２Ｂ１の薄板領域１０が平面視において重なっている。すなわち、図３２に示すように半導体チップ３Ｂ１の外縁（側面３ｃ）は、タブ２Ｂ１の部分２ｃ１と部分２ｃ２との間に位置し、かつ接着材７の外縁は、半導体チップ３Ｂ１の外縁と部分２ｃ２との間に位置する。本実施の形態のように、導電材（金属板４２）をタブ２Ｂ１に接合する場合、少なくとも導電材の接合領域には、薄板領域１０以外の領域が含まれている必要がある。また、導電材を安定的に接合する観点からは、接合領域に薄板領域１０が含まれる場合であってもその面積は出来る限り小さくすることが好ましい。一方、前記したように、半導体装置の実装面積低減の観点から平面サイズの小型化の要求があるため、タブ２Ｂ１上の限られたスペースで導電材を接合する領域を確保する必要がある。このため、図３１に示すように半導体チップ３Ｂ１は、タブ２Ｂ１の上面２ａにおいて、タブ２Ｂ１の中心位置と半導体チップ３Ｂ１の中心位置とがずれるように配置されている。この結果、半導体チップ３Ｂ１の一部がタブ２Ｂ１の薄板領域１０に重なる。例えば、半導体チップ３Ｂ１の外縁（タブ２Ｂ２側の側面３ｃ）からタブ２Ｂ１の側面ＬＳ２の部分２ｃ２までの距離は、タブ２Ｂ１の上面２ａ上に金属板４２の接合領域を確保するため、半導体チップ３Ｂ１の外縁（封止体６の辺６ｃ４側の側面３ｃ）からタブ２Ｂ１の側面ＬＳ１の部分２ｃ２までの距離よりも長い。言い換えると、タブ２Ｂ１の上面２ａ上に金属板４２の接合領域を確保するため、半導体チップ３Ｂ１は側面ＬＳ１側に寄せて配置（搭載）されている。このため、半導体チップ３Ｂ１の一部は、側面ＬＳ１側の薄板領域１０と重なるように配置される。また、半導体チップ３Ｂ１が寄せて配置されるタブ２Ｂ１の側面ＬＳ１側では、側面ＬＳ１に沿って連続的に延びるように薄板領域１０が配置されているので、半導体チップ３Ｂ１の裏面全体をタブ２Ｂ１の上面に接着させることができる。

また、前記したように、本実施の形態では、金属板４２として例えばアルミニウムから成る金属製リボン材を用い、半田材などの導電性接合材を介さずにタブ２Ｂ１に金属板４２を接合している。このように金属板４２をタブ２Ｂ１に接合する方法として、接合治具（ボンディングツール）に超音波を印加することにより接合する方法がある。この方式では、前記実施の形態１の電気的接続工程で説明した、所謂、ネイルヘッドボンディング方式とは異なり、熱圧着方式を併用しないため、接合部に効率的に超音波を伝達する必要がある。このため、金属板４２を接合する工程において、接合部の近傍、すなわち、タブ２Ｂ１の一部をクランプする必要がある。また、接合部周辺をしっかりと固定するためには、接合時に押さえ治具（クランパ）で押さえる領域（クランプ領域）には、薄板領域１０以外の領域が含まれている必要がある。また、金属板４２を安定的に接合する観点からは、クランプ領域に薄板領域１０が含まれる場合であってもその面積は出来る限り小さくすることが好ましい。このため、クランプ領域には、半導体チップ３Ｂ１を搭載することができず、その結果、半導体チップ３Ｂ１の一部がタブ２Ｂ１の薄板領域１０に重なる。

このように半導体チップ３Ｂ１および接着材７とタブ２Ｂ１の薄板領域１０が平面視において重なっている場合、前記実施の形態１で説明したように、温度サイクル負荷が付与された場合に発生する応力を低減する対策を施す必要がある。この対策としては、前記実施の形態１で説明した半導体装置１と同様に薄板領域１０の外側に薄板領域１０と一体に形成された突出部１１を形成する方法がある。しかし、本実施の形態のように、複数のチップ搭載部を平面的に並べて配置する構造の半導体装置の場合、平面サイズの小型化の要求から、突出部１１を形成するスペースが確保できない場合がある。そこで、本実施の形態では、前記実施の形態１で説明した突出部１１の変形例として、図３３に示す突出部１１ａの構造を適用した。以下図３３を用いて説明する。

図３３に示す突出部１１ａと、前記実施の形態１で説明した図１３に示す突出部１１は、突出部１１、１１ａの外側の部分（側面）２ｃ３に応力を伝達させる機能を備えている点では同様であるが、以下の点で相違する。すなわち、図１３で説明した突出部１１では、部分（側面）２ｃ３の高さが、タブ２の上面２ａから下面２ｂまでの距離よりも短いため、部分２ｃ３および部分２ｃ３に連なる下面２ｄが封止体６により封止される。この構造の場合、前記したように樹脂からなる封止体６が薄板領域１０に追従して変形することにより、温度サイクル負荷に起因して発生した応力を開放（低減）する。一方、図３３に示す突出部１１ａでは、部分２ｃ３の高さが、タブ２Ｂ１の上面２ａから下面２ｂまでの距離と同一である。言い換えれば、部分（側面）２ｃ３に連なる下面２ｇは、封止体６の下面６ｂにおいて封止体６から露出している。つまり、断面視において、最も応力が集中し易い位置である位置２ｅの下側には封止体６が配置されない。このため、応力に起因して封止体６に例えば図８に示すようなクラックＣＬＫが発生することを防止できる。また、部分２ｃ３と部分２ｃ１の間には、下面２ｄが封止体６に封止される薄板領域１０が配置されている。言い換えれば、封止体６に下面６ｂにおいて、タブ２Ｂ１の下面２ｂと突出部１１ａの下面２ｇの間には、封止体６の一部が配置されている。このため、封止体６からタブ２Ｂ１が脱落することを防止ないしは抑制できる。

また、図３３に示すように、本実施の形態では、タブ２Ｂ１に沿って配置される半導体装置４１の外部端子である複数のリード４をタブ２Ｂ１の突出部１１ａとしている。前記したように、半導体装置４１では、複数のリード４には、タブ２Ｂ１、２Ｂ２、２Ｂ３のいずれかと一体に形成され、吊りリードとしての機能を兼ねる、タブ一体型のリード４Ｂ３が含まれる。また、平面視において封止体６の周縁部に配置される複数のリード４のうち、タブ２Ｂ１と同じ電位のリード４については、タブ２Ｂ１と一体化することにより、導電路の断面積を増加させることができる。そこで、図３３に示すようにタブ２Ｂ１と一体に形成されるリード４Ｂ２を突出部１１ａとして活用することで、突出部１１ａを設けた場合であっても、半導体装置４１の平面サイズが増大することを抑制できる。また、このように複数のリード４のうちの一部を突出部１１ａとして用いる場合には、部分２ｃ３に連なる下面２ｇは、リード４の下面４ｂを兼ねることになる。このため、本実施の形態では図３３に示すように、下面２ｇには、導体膜８が形成されている。

本実施の形態の複数の突出部１１ａは、上記した相違点を除き、前記実施の形態１で説明した突出部１１と同様なので、前記実施の形態１の＜好ましい態様＞で説明した実施態様を適用することができる。例えば、側面ＬＳ１における突出部１１ａの数（端子４の数）は、図３１に示す態様には限定されず、例えば、図示は省略するが、各辺に一つの突出部１１ａを設ける構造とすることができる。ただし、タブ２Ｂ１で発生した応力は、突出部１１ａに集中するため、特定の突出部１１ａに応力が集中することを抑制し、分散させる観点から、図３１に示すように、側面ＬＳ１に沿って複数の突出部１１ａを設けることが好ましい。言い換えると、側面ＬＳ１に沿って、複数の部分２ｃ２と複数の部分２ｃ３が交互に配置されていることが好ましい。このように複数の突出部１１ａを設けることで、各突出部１１ａに伝達される応力を低減することができる。

次に、タブ２Ｂ１のその他の側面ＬＳ２〜ＬＳ４について説明する。図３５および図３６は、それぞれ図３１に対する変形例であって、ローサイド用の半導体チップが搭載されるチップ搭載部の周辺を拡大して示す拡大平面図である。図３１、図３５、および図３６に示すように、タブ２Ｂ１の側面ＬＳ１以外の側面ＬＳ２〜ＬＳ４側では、半導体チップ３Ｂ１の外縁が薄板領域１０の内側の端部（部分（側面）２ｃ１）よりも内側にそれぞれ配置されている。言い換えればタブ２Ｂ１の側面ＬＳ１以外の側面ＬＳ２〜ＬＳ４側では平面視において、半導体チップ３Ｂ１が薄板領域１０と重なっていない。

前記実施の形態１で説明したように、平面視において四辺形を成す半導体チップ３Ｂ１の有する四辺のうちの、一辺のみが薄板領域１０と重なる位置に搭載されている場合、半導体チップ３Ｂ１と重なる辺において、クラック対策を施せば、クラックの発生を抑制できる。したがって、図３５に示す半導体装置５０ようにタブ２Ｂ１の４つの側面ＬＳ１〜ＬＳ４のうち、半導体チップ３Ｂ１と重ならない側面ＬＳ２〜ＬＳ４については、突出部１１ａを設けず、薄板領域１０の外縁である部分（側面）２ｃ３を直線的に延ばす構成とすれば良い。図３５に示す半導体装置５０が備えるタブ２Ｂ１は、側面ＬＳ２〜ＬＳ４のそれぞれに、薄板領域１０が形成されている。言い換えれば、側面ＬＳ２〜ＬＳ４のそれぞれは、タブ２Ｂ１の下面２ｂ（図２８、図２９参照）に連なる部分（側面）２ｃ４と、部分２ｃ４よりも外側に位置し、タブ２Ｂ１の上面２ａに連なり、部分２ｃ４と同一方向を向いた部分（側面）２ｃ５と、を有している。このように薄板領域１０をタブ２Ｂ１の各側面ＬＳ１〜ＬＳ４に設けることで、タブ２Ｂ１が封止体６から脱落してしまう（抜けてしまう）ことを防止ないしは抑制することができる。

ところが、タブ２Ｂ１は一体に形成されるため、側面ＬＳ１において発生した応力が他の側面ＬＳ２〜ＬＳ４に伝達される場合がある。本願発明者の検討によれば、以下の場合には、特に、側面ＬＳ２〜ＬＳ４においてもクラックが発生する可能性があり、前記実施の形態１で説明した突出部１１のように、応力を開放する部分を形成した方が好ましいことが判った。

まず、本実施の形態のように複数のチップ搭載部を平面的に並べて配置する場合、他のチップ搭載部と対向配置される側面が生じる。例えば、図３１に示すタブ２Ｂ１では、側面ＬＳ２はタブ２Ｂ２と対向する。また、側面ＬＳ４はタブ２Ｂ３と対向する。ここで、タブ２Ｂ１、タブ２Ｂ２、およびタブ２Ｂ３は、パッケージの小型化および半導体装置の電気的特性向上のために、それぞれ近接して配置されている。これは、タブ２Ｂ１、タブ２Ｂ２、およびタブ２Ｂ３を寄せて配置することにより、パッケージの平面サイズが小さくなると共に、各タブ２Ｂ１〜２Ｂ３間を渡る金属板やワイヤの長さが短くなるので、配線抵抗が抑えられ、半導体装置の電気特性が向上するからである。しかしながら、各タブ２Ｂ１〜２Ｂ３を近接して配置した場合、他のタブ（タブ２Ｂ２、２Ｂ３）に対向する側面ＬＳ２、ＬＳ４においては、チップ搭載部間に配置される封止体６の量が相対的に少なくなり、強度が低下するので、クラックが発生し易い。特に、平面視におけるパッケージの中心線を跨ぐ辺では、クラックが発生し易いことが判った。

図３４を用いて説明すると、図３４では、平面視において、互いに直交する二本の中心線（仮想線）ＣＬ１、ＣＬ２を引くことができる。図１では、タブ２Ｂ１およびタブ２Ｂ２が配置された方向に沿って中心線ＣＬ１を、中心線ＣＬ１と直交する方向に中心線ＣＬ２を引いている。ここで、タブ２Ｂ１の側面ＬＳ１、ＬＳ２はそれぞれ中心線ＣＬ１を跨いでいる。一方、タブ２Ｂ１の側面ＬＳ３、ＬＳ４はそれぞれ中心線ＣＬ２を跨いでいる。つまり、図３４に示す例の場合、側面ＬＳ２、ＬＳ４は、他のタブ２Ｂ２またはタブ２Ｂ３と対向し、かつ、中心線ＣＬ１または中心線ＣＬ２を跨いでいるので、クラックが発生し易い。したがって、側面ＬＳ２、ＬＳ４については、前記実施の形態１で説明した突出部１１のように、応力を開放する部分を形成した方が好ましいことが判った。

上記したクラックを抑制する構造として、図３１に示す半導体装置４１の例では、側面ＬＳ２には、側面ＬＳ２の延在方向に沿って複数の前記部分（側面）２ｃ４と複数の部分（側面）２ｃ５とが交互に配置されている。また、側面ＬＳ４には、側面ＬＳ４の延在方向に沿って複数の前記部分（側面）２ｃ４と複数の部分（側面）２ｃ５とが交互に配置されている。別の観点で説明すれば、側面ＬＳ２、ＬＳ４のそれぞれには、複数の突出部１１ｂが側面ＬＳ２、ＬＳ４の延在方向に沿って配置されている。このように、平面視において、薄板領域１０と半導体チップ３Ｂ１が重ならない辺（平面視において半導体チップ３Ｂ１の外縁が部分２ｃ１よりも内側にある辺）であっても、封止体６の量や辺の配置に応じて突出部１１ｂを設けることにより、クラックの発生をより確実に抑制することができる。ただし、前記実施の形態１で図１４を用いて説明したように、クラックの発生を確実に抑制する観点からは、突出部１１ｂを配置するスペースが確保できれば、図３１に示すように全ての側面ＬＳ１〜ＬＳ４について、突出部１１ｂを設けることが好ましい。

また、側面ＬＳ２、ＬＳ４に前記実施の形態１で説明した突出部１１のような応力を開放する部分を形成する、という観点からは、図３６に示す半導体装置５１のような構成も考えられる。図３６に示す半導体装置５１では、タブ２Ｂ１の全周囲を取り囲むように連続的に薄板領域１０を配置し、その薄板領域１０の外側に、さらに複数の突出部１１ｃが配置されている。言い換えれば、半導体装置５１では、タブ２Ｂ１の側面ＬＳ２は、タブ２Ｂ１の下面２ｂ（図２８参照）に連なる部分（側面）２ｃ４と、部分２ｃ４よりも外側（タブ２Ｂ２側）に位置し、タブ２Ｂ１の上面２ａに連なる部分（側面）２ｃ５と、部分２ｃ５よりも外側（タブ２Ｂ２側）に位置し、タブ２Ｂ１の上面２ａに連なり、部分２ｃ４および部分２ｃ５と同一方向を向いた部分（側面）２ｃ６とを有している。また、タブ２Ｂ１の側面ＬＳ４は、タブ２Ｂ１の下面２ｂ（図２８参照）に連なる部分（側面）２ｃ４と、部分２ｃ４よりも外側（タブ２Ｂ３側）に位置し、タブ２Ｂ１の上面２ａに連なる部分（側面）２ｃ５と、部分２ｃ５よりも外側（タブ２Ｂ３側）に位置し、タブ２Ｂ１の上面２ａに連なり、部分２ｃ４および部分２ｃ５と同一方向を向いた部分（側面）２ｃ６とを有している。図３６に示す半導体装置５１のように、タブ２Ｂ１の周方向に沿って連続的に薄板領域１０を配置する場合であっても、そのさらに外側に、突出部１１ｃを設ければ、クラックの発生をより確実に抑制することができる。

ただし、各タブ２Ｂ１〜２Ｂ３を近接して配置し、半導体装置の平面寸法を小さくする観点（実装面積を低減する観点）からは、図３１に示す半導体装置４１のように、各側面ＬＳ２、ＬＳ３、ＬＳ４に沿ってそれぞれ断続的に薄板領域１０が配置する構成が好ましい。図３１に示す半導体装置４１では、平面視において隣り合う部分（側面）２ｃ５の間に配置された部分（側面）２ｃ４は、薄板領域１０を構成しない。言い換えれば、平面視において隣り合う部分（側面）２ｃ５の間に配置された部分（側面）２ｃ４は、タブ２Ｂ１の上面２ａおよび下面２ｂ（図２８、図２９参照）と連なり、その高さは上面２ａから下面２ｂまでの距離と同一である。さらに言い換えれば、タブ２Ｂ１の側面ＬＳ１以外の側面ＬＳ２〜ＬＳ４側では、突出部１１ｂのみが薄板領域１０となっている。このような構成とすることで、薄板領域１０の占有面積を低減することができる。その結果、各タブ２Ｂ１〜２Ｂ３を近接して配置することができるので、半導体装置４１の平面寸法を小さくすることができる。また、薄板領域１０の占有面積を低減することで、封止体６から露出するタブ２Ｂ１の下面２ｂ（図２８、図２９参照）の面積を大きくすることができる。この結果、半導体装置４１の放熱効率を向上させることができる。

ところで、タブ２Ｂ１の側面ＬＳ２および側面ＬＳ４については、他のチップ搭載部（タブ２Ｂ２、２Ｂ３）が対向配置されている。また、側面ＬＳ３は、複数のリード４が側面ＬＳ３に沿って一体に形成されたリード（板リード）４Ｂ２が対向配置されている。したがって、側面ＬＳ１のようにリード４と一体化しない場合には、前記実施の形態１で説明した半導体装置１と同様に、突出部１１ｂを封止体６で封止することが好ましい。すなわち、図２８に示すように、タブ２Ｂ１の側面ＬＳ２における部分（側面）２ｃ５の高さは、タブ２Ｂ１の上面２ａから下面２ｂまでの距離よりも短い。また、図２９に示すように、タブ２Ｂ１の側面ＬＳ３、ＬＳ４における部分（側面）２ｃ５の高さは、タブ２Ｂ１の上面２ａから下面２ｂまでの距離よりも短い。

以上、図３０に示す複数のタブ２Ｂ１〜２Ｂ３のうち、最も面積が広く、クラックが生じ易いタブ２Ｂ１を代表例として取り上げて詳しく説明したが、その他のタブ２Ｂ２、２Ｂ３についてもタブ２Ｂ１で説明した技術思想に沿って適用することができる。例えば図３０に示すタブ２Ｂ２では、封止体６の辺６ｃ２に沿った辺において、半導体チップ３Ｂ２と薄板領域１０が平面視において重なっている。したがって、図３４に示すように、タブ２Ｂ２と一体に形成された複数のリード４を突出部１１ａとすることにより、タブ２Ｂ２におけるクラックの発生を抑制することができる。また、図３４に示すタブ２Ｂ２の複数の側面のうち、タブ２Ｂ１の側面ＬＳ２と対向する側面ＬＳ５は他のチップ搭載部（タブ２Ｂ１）と対向配置され、かつ、側面ＬＳ５は中心線ＣＬ１を跨いでいる。したがって、タブ２Ｂ１の側面ＬＳ２と対向する側面ＬＳ５において、それぞれ部分（側面）２ｃ４、２ｃ５（突出部１１ｂ）を設けることで、クラックの発生を抑制することができる。

また、図３０に示すように、半導体チップ３Ｂ３は、平面視において薄板領域１０と重なっていないが、互いに独立した複数のチップ搭載部が平面的に並べて配置される半導体装置４１では、各チップ搭載部（タブ２Ｂ１、２Ｂ２、２Ｂ３）で発生した応力が相互に影響を及ぼす懸念がある。特に、図３４に示すようにタブ２Ｂ３は、タブ２Ｂ１およびタブ２Ｂ２と対向配置され、かつ、中心線ＣＬ２を跨ぐ側面ＬＳ６を備えている。したがって、特に、タブ２Ｂ１およびタブ２Ｂ２と対向配置される側面ＬＳ６については、それぞれ部分（側面）２ｃ４、２ｃ５を設けることで、クラックの発生を抑制することができる。また、平面寸法に余裕がある場合には、タブ２Ｂ３が有する全ての側面について、部分（側面）２ｃ４、２ｃ５を設けることが好ましい。ただし、前記したように、クラックの発生頻度は、タブ２Ｂ１、タブ２Ｂ２の方が高いので、平面寸法の制約から全てのチップ搭載部に部分（側面）２ｃ４、２ｃ５（突出部１１ｂ）を設けることが難しい場合には、発生頻度の高いタブ２Ｂ１、タブ２Ｂ２を優先することが好ましい。

＜半導体装置の製造方法＞
次に、図２５〜図３４を用いて説明した半導体装置４１の製造工程について、図３７に示す工程フローに沿って説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明する。図３７は、本実施の形態の半導体装置の組立てフローを示す説明図である。

図３７に示す半導体装置の製造工程と、図１８に示す前記実施の形態１の半導体装置の製造工程との相違点は、半導体チップを搭載する工程と、金属製リボン材である金属板を接合する工程を順次繰り返して実施する点である。したがって、図３７に示すリードフレーム準備工程およびワイヤボンディング工程以降の工程については前記実施の形態１で説明した技術を応用して適用することができるので説明を省略する。

まず、図３７に示す半導体チップ３Ｂ３搭載工程では、図３８に示すように、リードフレームの製品形成領域３０ａが備えるタブ（チップ搭載部）２Ｂ３の上面２ａ上に、二つのドライバ回路および制御回路が形成された半導体チップ３Ｂ３を搭載する。図３８は、本実施の形態のリードフレームのチップ搭載部上にドライバ回路が形成された半導体チップを搭載した状態を示す平面図である。本工程では、前記実施の形態１で説明した半導体チップ搭載工程と同様の作業で搭載することができる。ただし、本実施の形態では半導体チップ３Ｂ３は、半導体チップ３Ｂ３がタブ２Ｂ３の薄板領域１０と重ならないように、タブ２Ｂ３の中央部に配置することが好ましい。なお、図３７では、本工程はリードフレーム準備工程に続いて行うように記載したが、本工程の順序は、リードフレーム準備工程の後で、かつ、ワイヤボンディング工程の前であれば、特に限定されない。

次に、図３７に示す半導体チップ３Ｂ２搭載工程では、図３９に示すように、リードフレームの製品形成領域３０ａが備えるタブ（チップ搭載部）２Ｂ２の上面２ａ上に、ハイサイド用のスイッチング素子である半導体チップ３Ｂ２を搭載する。図３９は、本実施の形態のリードフレームのチップ搭載部上にハイサイド用の半導体チップを搭載した状態を示す平面図である。本工程では、前記実施の形態１で説明した半導体チップ搭載工程と同様の作業で、導電性の接着材７を介して半導体チップ３Ｂ２をタブ２Ｂ２に搭載し、これらを電気的に接続する。ただし、本工程に続くリボンボンディング工程において、押さえ治具により押さえる領域（クランプ領域）をタブ２Ｂ２上に確保するため、半導体チップ３Ｂ３の中心位置をタブ２Ｂ２の中心位置からずらして配置する。詳しくは、長方形の平面形状を成す半導体チップ３Ｂ３の短辺の両隣にクランプ領域を確保するため、一方の短辺をリード４側に寄せて搭載する。この結果、リード４側に寄せた半導体チップ３Ｂ２の短辺（側面）は、薄板領域１０上、すなわち、側面ＬＳ１の部分２ｃ１と部分２ｃ２の間に位置するように搭載される。また、接着材７の外縁が、半導体チップ３Ｂ２と部分２ｃ２との間に位置するように搭載される。

次に、図３７に示すリボンボンディングＨ工程では、図４０および図４１に示すようにハイサイド用の半導体チップ３Ｂ２のソース電極Ｓとタブ２Ｂ１の上面２ａを、金属板４２を介して電気的に接続する。図４０は、図３９に示すハイサイド用の半導体チップとローサイド用のチップ搭載部を、金属板を介して電気的に接続した状態を示す平面図である。また図４１は図４０のＡ−Ａ線に沿った断面において、接合治具および押さえ治具の一部を示す断面図である。本工程では、図４１に示すように、ステージ４４上に配置したリードフレームの上面側を押さえ治具（クランパ）４５で押さえた状態で、接合治具（ウェッジツール、ボンディングツール）４７に超音波を印加することにより、金属板４２をソースパッドＳ、タブ２Ｂ１の順で接合する。詳しくは、リボンガイド４８から接合治具と接合部（ソースパッドＳ）の間に供給し、接合治具４７に超音波を印加することで、ソースパッドＳと金属製リボン材を接合する。続いて、リボンガイド４８から順次金属製リボン材を供給しながらタブ２Ｂ１の側面ＬＳ２を跨ぐように成形し、タブ２Ｂ１の上面２ａ（第２ボンド側の接合部）に接合する。そして、図示しないリボンカッタで金属製リボン材を切断すれば、金属板４２が形成される。

ここで、超音波を接合部に効率的に伝達するためには、接合部周辺の振動などの影響を低減する必要がある。このため、図４０に示すように、金属板４２の配置領域の周囲を取り囲むように、タブ２Ｂ２およびタブ２Ｂ１の上面２ａを含む複数のクランプ領域４６ａを押さえることが好ましい。図４０に示す例では、金属板４２の配置領域の周囲に、６箇所のクランプ領域を設けている。ただし、次の半導体チップ３Ｂ１搭載工程で半導体チップ３Ｂ１（図３０参照）が搭載される領域を押さえつけると、平坦性が損なわれる懸念があるため、半導体チップ３Ｂ１が搭載される領域は避けることが好ましい。このため、図４０に示すようにタブ２Ｂ１のタブ２Ｂ２側の領域は、金属板４２を配置する領域、および本工程でのクランプ領域４６ａとなるので、図３１に示すように、次工程で搭載する半導体チップ３Ｂ１は、側面ＬＳ１側に寄せて配置される。また、本工程では、ステージ４４と押さえ治具４５でリードフレームを挟み込んで振動を抑制するので、複数のクランプ領域４６ａには、薄板領域１０以外の領域が含まれている必要がある。また、クランプ領域４６ａの下面２ｂからの高さは、タブ２Ｂ２の下面２ｂから上面２ａまでの距離と同じであることが好ましい。また、クランプ領域４６ａに薄板領域１０が含まれる場合であってもその面積は出来る限り小さくすることが好ましい。このため、クランプ領域４６ａには、半導体チップ３Ｂ２を搭載することができず、その結果、半導体チップ３Ｂ２の一部がタブ２Ｂ２の薄板領域１０と重なる。

次に、図３７に示す半導体チップ３Ｂ１搭載工程では、図４２および図４３に示すように、リードフレームの製品形成領域３０ａが備えるタブ（チップ搭載部）２Ｂ１の上面２ａ上に、ローサイド用のスイッチング素子である半導体チップ３Ｂ１を搭載する。図４２は、本実施の形態のリードフレームのチップ搭載部上にローサイド用の半導体チップを搭載した状態を示す平面図である。また図４３は、図４２のＡ−Ａ線に沿った断面図である。本工程では、前記実施の形態１で説明した半導体チップ搭載工程と同様の作業で、図４３に示すように導電性の接着材７を介して半導体チップ３Ｂ１をタブ２Ｂ１に搭載し、これらを電気的に接続する。本工程は、既に金属板４２が形成された状態で行うため、図４３に示すように半導体チップ３Ｂ１はタブ２Ｂ１の側面ＬＳ１側に寄せて搭載する。このため、平面視において、半導体チップ３Ｂ１の側面３ｃから側面ＬＳ２の部分２ｃ４までの距離Ｌ１は、半導体チップ３Ｂ１の側面３ｃから側面ＬＳ１の部分２ｃ２までの距離Ｌ２よりも長くなる。また、本工程では、半導体チップ３Ｂ１および接着材７の一部が薄板領域１０と重なるように、半導体チップ３Ｂ１をタブ２Ｂ１上に搭載する。すなわち、半導体チップ３Ｂ１の外縁（側面ＬＳ１側の側面３ｃ）は、部分２ｃ１と部分２ｃ２の間に位置するように搭載される。また、接着材７の外縁は半導体チップの外縁と、部分２ｃ２の間に位置するように濡れ広がる。

次に、図３７に示すリボンボンディングＬ工程では、図４４に示すようにローサイド用の半導体チップ３Ｂ１のソース電極Ｓとリード４Ｂ２の上面２ａを、金属板４２を介して電気的に接続する。図４４は、図４２に示すローサイド用の半導体チップとリードを、金属板を介して電気的に接続した状態を示す平面図である。なお、本工程では、前記したリボンボンディングＨ工程と同様の治具を用いて金属板４２を形成するので、断面図の図示は省略し、図４１を参照しながら説明する。本工程では、図４１に示すように、ステージ４４上に配置したリードフレームの上面側を押さえ治具（クランパ）４５で押さえた状態で、接合治具（ウェッジツール、ボンディングツール）４７に超音波を印加することにより、図４４に示すように金属板４２を半導体チップ３Ｂ１のソースパッドＳ、リード４Ｂ２の順で接合する。詳しくは、リボンガイド４８から接合治具と接合部（ソースパッドＳ）の間に供給し、接合治具４７に超音波を印加することで、ソースパッドＳと金属製リボン材を接合する。続いて、リボンガイド４８から順次金属製リボン材を供給しながらタブ２Ｂ１の側面ＬＳ３（図４４参照）を跨ぐように成形し、リード４Ｂ２の上面４ａ（第２ボンド側の接合部）に接合する。そして、図示しないリボンカッタで金属製リボン材を切断すれば、図４４に示す金属板４２が形成される。図４４に示すように、本工程では、金属板４２の配置領域の周囲を取り囲むように、タブ２Ｂ１の上面２ａを含む複数のクランプ領域４６ａを押さえることが好ましい。このため、図４４に示す例では、金属板４２の配置領域の周囲に、５箇所のクランプ領域４６ｂを設けている。

以降図３７に示すワイヤボンディング工程、封止工程、めっき工程、リードカット工程、個片化工程は、前記実施の形態１と同様に行うことができるため、重複する説明は省略する。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記実施の形態２では、金属板４２としてアルミニウムから成る金属製リボン材を用いて、成形しながら接合する例について説明したが、前記実施の形態２でも簡単に説明したように、予め成形した金属板４２を準備して、半田材、あるいは所謂、銀ペーストなどの導電性接着材を介して接合することができる。この場合の製造工程は、導電性接着材を介して金属板４２を仮固定した後、加熱処理（リフロー処理）により一括して接合することができる。また、加熱処理により接合する場合、超音波により接合する方式のように、タブ２Ｂ１やタブ２Ｂ２の上面を押さえなくても接合することができるので、チップ搭載部上の半導体チップのレイアウトの制約を緩和することができる。

また例えば、前記実施の形態２では、一つのパッケージ内に互いに独立した複数のチップ搭載部を備えた半導体装置の例として、ＤＣ−ＤＣコンバータなどの電力変換装置に組み込まれ、スイッチング装置として機能するパワー半導体装置を例に取り上げて説明した。しかし、前記実施の形態２で説明した技術は、他の半導体装置にも適用可能である。また、前記実施の形態２では、半導体チップ３Ｂ３に二つのドライバ回路と制御回路が形成されている例について説明したが、変形例としては、制御回路が形成された半導体装置を別途準備して、半導体チップ３Ｂ３には、ドライバ回路のみを形成する場合もある。

また、例えば、前記実施の形態では、単一の半導体チップを備える半導体装置の実施形態として半導体チップと複数のリードを、複数のワイヤを介して電気的に接続する例を説明した。しかし、単一の半導体チップを備える半導体装置において、実施の形態２で説明したように金属板を介してリードと半導体チップを電気的に接続することができる。

本発明は、タブ露出型の半導体装置に広く適用可能である。

１、２０、２３、２４、２６、２７ 半導体装置
２、２Ｂ１、２Ｂ２、２Ｂ３ タブ(チップ搭載部、ダイパッド)
２ａ 上面
２ｂ 下面
２ｃ 側面
２ｃ１、２ｃ２、２ｃ３ 部分
２ｄ 下面
２ｅ 位置
２ｆ チップ搭載領域
２ｇ 下面
３、３Ｂ１、３Ｂ２、３Ｂ３ 半導体チップ
３ａ 表面
３ｂ 裏面
３ｃ 側面
３ｄ パッド
３ｅ 裏面電極
４、４Ｂ１、４Ｂ２、４Ｂ３ リード
４ａ 上面
４ｂ 下面
４ｃ 側面
５ ワイヤ（導電材）
６ 封止体
６ａ 上面
６ｂ 下面
６ｃ 側面
６ｃ１、６ｃ２、６ｃ３、６ｃ４ 辺
７ 接着材
８ 導体膜
９ 吊りリード
９ａ 上面
９ｂ 下面
１０ 薄板領域
１１、１１ａ、１１ｂ 突出部
１２ 窪み部
２１、２５、２８ タブ(チップ搭載部、ダイパッド)
２１ｃ１、２１ｃ２、２１ｃ３、２１ｃ４ 辺
２２ 矢印
３０ リードフレーム
３０ａ 製品形成領域
３０ｄ ダム部
３１ 成形金型
３２ 上型
３３ 下型
３４ キャビティ
４０ 非絶縁型ＤＣ−ＤＣコンバータ
４１、５０、５１ 半導体装置
４２ 金属板
４４ ステージ
４５ 押さえ治具
４６ａ、４６ｂ クランプ領域
４７ 接合治具
４８ リボンガイド
ＣＬ１、ＣＬ２ 中心線
ＣＬＫ クラック
ＣＴ 制御回路
Ｃｉｎ 入力コンデンサ
Ｃｏｕｔ 出力コンデンサ
Ｄ ドレイン電極
ＤＲ１、ＤＲ２ ドライバ回路
ＥＴ１ 端子
ＥＴ２ 端子
ＧＮＤ 基準電位
Ｉ２ 電流
Ｉｏｕｔ 出力電流
Ｌ コイル
Ｌ１、Ｌ２ 距離
ＬＤ 負荷、
ＬＳ１、ＬＳ２、ＬＳ３、ＬＳ４、ＬＳ５、ＬＳ６ 側面
Ｎ 出力ノード
ＱＨ１、ＱＬ１ パワーＭＯＳＦＥＴ
Ｓ ソースパッド
ＶＩＮ 入力電源

Claims (14)

1. 第１パッドが配置された第１表面、前記第１表面とは反対側に位置する第１裏面、を有する第１半導体チップと、
   第２パッドが配置された第２表面、前記第２表面とは反対側に位置する第２裏面、を有する第２半導体チップと、
   前記第１半導体チップが搭載された第１上面、前記第１上面とは反対側に位置する第１下面、およびその厚さ方向において前記第１上面と前記第１下面との間に位置する第１側面、を有する第１チップ搭載部と、
   前記第１半導体チップと前記第１チップ搭載部とを接着固定する第１接着材と、
   前記第２半導体チップが搭載された第２上面、前記第２上面とは反対側に位置する第２下面、およびその厚さ方向において前記第２上面と前記第２下面との間に位置し、前記第１側面に対向する第２側面、を有する第２チップ搭載部と、
   前記第２半導体チップと前記第２チップ搭載部とを接着固定する第２接着材と、
   前記第１チップ搭載部と前記第２チップ搭載部の周囲に配置された複数のリードと、
   前記第１半導体チップの前記第１パッドと、前記複数のリードの内の第１リードと、を電気的に接続する第１導電材と、
   前記第２半導体チップの前記第２パッドと、前記複数のリードの内の第２リードと、を電気的に接続する第２導電材と、
   第１方向に延在する第１封止体側面、前記第１封止体側面と対向する第２封止体側面、前記第１方向と直行する第２方向に延在する第３封止体側面、前記第３封止体側面と対向する第４封止体側面を有し、かつ前記第１および第２半導体チップ、前記第１および第２チップ搭載部のそれぞれの一部、および前記複数のリードのそれぞれの一部を封止する封止体と、を有し、
   前記第１チップ搭載部の前記第１下面と前記第２チップ搭載部の前記第２下面は、前記封止体から露出し、
   平面視において、前記第１および第２チップ搭載部は、前記第１封止体側面と前記第２封止体側面との間に隣り合って配置され、
   平面視において、前記第２チップ搭載部は、前記第１チップ搭載部と前記第２封止体側面との間に配置され、
   前記封止体の一部は、前記第１側面と前記第２側面との間に配置され、
   前記第１チップ搭載部の前記第１側面は、前記第１下面に連なる第１部分と、前記第１部分よりも外側に位置し、前記第１上面と連なり、前記第１部分と同一方向を向いた複数の第２部分と、を備え、
   前記第２チップ搭載部の前記第２側面は、前記第２下面に連なる第３部分と、前記第３部分よりも外側に位置し、前記第２上面と連なり、前記第３部分と同一方向を向いた複数の第４部分と、を備え、
   平面視において、前記第１チップ搭載部の前記第１上面および前記第２チップ搭載部の前記第２上面のそれぞれは、前記第１封止体側面の中心点と前記第２封止体側面の中心点とを結ぶ前記第２方向に伸びた第１仮想線と重なっている、半導体装置。
2. 請求項１に記載の半導体装置において、
   平面視において、前記第１チップ搭載部の前記第１上面は、前記第３封止体側面の中心点と前記第４封止体側面の中心点とを結ぶ前記第１方向に伸びた第２仮想線と重なっている、半導体装置。
3. 請求項１に記載の半導体装置において、
   平面視において、前記第３封止体側面の中心点と前記第４封止体側面の中心点とを結ぶ前記第１方向に伸びた第２仮想線と前記第１仮想線とが交差した点が、前記第１チップ搭載部の前記第１上面上に位置する、半導体装置。
4. 請求項１に記載の半導体装置において、
   前記第１チップ搭載部の前記第１側面と前記第２チップ搭載部の前記第２側面は、前記第１仮想線を跨いでいる、半導体装置。
5. 請求項２に記載の半導体装置において、
   前記第１チップ搭載部の前記複数の第２部分のそれぞれの厚さは、前記第１チップ搭載部の前記第１上面から前記第１下面までの厚さより小さく、
   前記第２チップ搭載部の前記複数の第４部分のそれぞれの厚さは、前記第２チップ搭載部の前記第２上面から前記第２下面までの厚さより小さい、半導体装置。
6. 請求項５に記載の半導体装置において、
   前記第１チップ搭載部の前記第１側面は、複数の前記第１部分を備え、かつ前記複数の第１部分と前記複数の第２部分が交互に配置され、
   前記第２チップ搭載部の前記第２側面は、複数の前記第３部分を備え、かつ前記複数の第３部分と前記複数の第４部分が交互に配置されている、半導体装置。
7. 請求項６に記載の半導体装置において、
   前記第１チップ搭載部の前記複数の第１部分の上面の高さは、前記第１チップ搭載部の前記第１上面の高さと同じで、
   前記第２チップ搭載部の前記複数の第３部分の上面の高さは、前記第２チップ搭載部の前記第２上面の高さと同じである、半導体装置。
8. 請求項５に記載の半導体装置において、
   前記第１チップ搭載部の前記第１側面は、平面視において前記第１部分と前記複数の第２部分との間に位置し、前記第１上面と連なり、前記第１部分と同一方向を向いた複数の第５部分を備え、かつ前記複数の第２部分と前記複数の第５部分とが交互に配置され、
   前記第２チップ搭載部の前記第２側面は、平面視において前記第３部分と前記複数の第４部分との間に位置し、前記第２上面と連なり、前記第３部分と同一方向を向いた複数の第６部分を備え、かつ前記複数の第４部分と前記複数の第６部分とが交互に配置されている、半導体装置。
9. 請求項８に記載の半導体装置において、
   前記第１チップ搭載部の前記複数の第５部分のそれぞれの厚さは、前記第１チップ搭載部の前記第１上面から前記第１下面までの厚さより小さく、
   前記第２チップ搭載部の前記複数の第６部分のそれぞれの厚さは、前記第２チップ搭載部の前記第２上面から前記第２下面までの厚さより小さい、半導体装置。
10. 請求項９に記載の半導体装置において、
    前記第１チップ搭載部の前記複数の第２部分のそれぞれの厚さと前記複数の第５部分のそれぞれの厚さは、同じであり、
    前記第２チップ搭載部の前記複数の第４部分のそれぞれの厚さと前記複数の第６部分のそれぞれの厚さは、同じである、半導体装置。
11. 請求項１０に記載の半導体装置において、
    前記第１半導体チップは、パワートランジスタを備え、
    前記第１半導体チップの前記第１パッドは、前記パワートランジスタのソースと電気的に接続されたソース電極パッドであり、
    前記第１導電材は、金属リボンである、半導体装置。
12. 請求項１１に記載の半導体装置において、
    前記第２半導体チップは、ドライバ回路を備え、
    前記第２導電材は、ワイヤである、半導体装置。
13. 請求項１２に記載の半導体装置において、
    前記第１半導体チップの第１表面には、前記パワートランジスタのゲートと電気的に接続されたゲート電極パットが更に形成され、
    前記第２半導体チップの第２表面には、ワイヤを介して前記ゲート電極パットと電気的に接続される第３パッドが更に形成されている、半導体装置。
14. 請求項１３に記載の半導体装置において、
    前記第１半導体チップの前記第１裏面には、前記パワートランジスタのドレインと電気的に接続されたドレイン電極が形成され、
    前記第１接着材は導電性接着材であり、
    前記第１チップ搭載部の前記第１下面と前記第１半導体チップの前記ドレイン電極は、前記第１接着材を介して電気的に接続されている、半導体装置。

Images