JP2013016624A5 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013016624A5 JP2013016624A5 JP2011148139A JP2011148139A JP2013016624A5 JP 2013016624 A5 JP2013016624 A5 JP 2013016624A5 JP 2011148139 A JP2011148139 A JP 2011148139A JP 2011148139 A JP2011148139 A JP 2011148139A JP 2013016624 A5 JP2013016624 A5 JP 2013016624A5
- Authority
- JP
- Japan
- Prior art keywords
- mounting portion
- chip mounting
- sealing body
- chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (9)
- 複数の第1パッドが配置された第1表面、前記第1表面とは反対側に位置する第1裏面、を有する第1半導体チップと、
複数の第2パッドが配置された第2表面、前記第2表面とは反対側に位置する第2裏面、を有する第2半導体チップと、
前記第1半導体チップが搭載された第1上面、前記第1上面とは反対側に位置する第1下面、およびその厚さ方向において前記第1上面と前記第1下面との間に位置する第1側面、を有する第1チップ搭載部と、
前記第1半導体チップと前記第1チップ搭載部とを接着固定する第1接着材と、
前記第2半導体チップが搭載された第2上面、前記第2上面とは反対側に位置する第2下面、およびその厚さ方向において前記第2上面と前記第2下面との間に位置し、前記第1側面に対向する第2側面、を有する第2チップ搭載部と、
前記第2半導体チップと前記第2チップ搭載部とを接着固定する第2接着材と、
前記第1チップ搭載部と前記第2チップ搭載部の周囲に配置された複数のリードと、
前記第1半導体チップの前記複数の第1パッドと、前記複数のリードの内、複数の第1リードと、をそれぞれ電気的に接続し、かつ前記第2半導体チップの前記複数の第2パッドと、前記複数のリードの内、複数の第2リードと、をそれぞれ電気的に接続する複数の導電材と、
第1方向に延在する第1封止体側面、前記第1封止体側面と対向する第2封止体側面、前記第1方向と直行する第2方向に延在する第3封止体側面、前記第3封止体側面と対向する第4封止体側面を有し、かつ前記第1および第2半導体チップ、前記第1および第2チップ搭載部のそれぞれの一部、および前記複数のリードのそれぞれの一部を封止する封止体と、を有し、
前記第1チップ搭載部の前記第1下面と前記第2チップ搭載部の前記第2下面は、前記封止体から露出し、
平面視において、前記第1および第2チップ搭載部は、前記第1封止体側面と前記第2封止体側面との間に隣り合って配置され、
平面視において、前記第2チップ搭載部は、前記第1チップ搭載部と前記第2封止体側面との間に配置され、
前記封止体の一部は、前記第1側面と前記第2側面との間に配置され、
前記第1チップ搭載部の前記第1側面は、前記第1下面に連なる第1部分と、前記第1部分よりも外側に位置し、前記第1上面と連なり、前記第1部分と同一方向を向いた第2部分と、を備え、
前記第2チップ搭載部の前記第2側面は、前記第2下面に連なる第3部分と、前記第3部分よりも外側に位置し、前記第2上面と連なり、前記第3部分と同一方向を向いた第4部分と、を備え、
平面視において、前記第1チップ搭載部の前記第1上面は、前記第3封止体側面の中心点と前記第4封止体側面の中心点とを結ぶ前記第1方向に伸びた第1仮想線と重なっている、半導体装置。 - 請求項1に記載の半導体装置において、
平面視において、前記第1チップ搭載部の前記第1上面は、前記第1封止体側面の中心点と前記第2封止体側面の中心点とを結ぶ前記第2方向に伸びた第2仮想線と重なっている、半導体装置。 - 請求項1に記載の半導体装置において、
平面視において、前記第1封止体側面の中心点と前記第2封止体側面の中心点とを結ぶ前記第2方向に伸びた第2仮想線と前記第1仮想線とが交差した点が、前記第1チップ搭載部の前記第1上面上に位置する、半導体装置。 - 請求項3に記載の半導体装置において、
平面視において、前記第2チップ搭載部の前記第2上面は、前記第2仮想線と重なっている、半導体装置。 - 請求項1に記載の半導体装置において、
前記第1チップ搭載部の前記第2部分の厚さは、前記第1チップ搭載部の前記第1上面から前記第1下面までの厚さより小さく、
前記第2チップ搭載部の前記第4部分の厚さは、前記第2チップ搭載部の前記第2上面から前記第2下面までの厚さより小さい、半導体装置。 - 請求項1に記載の半導体装置において、
前記第1チップ搭載部の前記第1側面は、複数の前記第1部分と、複数の前記第2部分とを備え、かつ前記第1部分と前記第2部分が交互に配置され、
前記第2チップ搭載部の前記第2側面は、複数の前記第3部分と、複数の前記第4部分とを備え、かつ前記第3部分と前記第4分部分が交互に配置されている、半導体装置。 - 請求項6に記載の半導体装置において、
前記第1チップ搭載部の前記複数の第1部分の上面の高さは、前記第1チップ搭載部の前記第1上面の高さと同じで、
前記第2チップ搭載部の前記複数の第3部分の上面の高さは、前記第2チップ搭載部の前記第2上面の高さと同じである、半導体装置。 - 請求項1に記載の半導体装置において、
前記第1半導体チップは、パワートランジスタを備え、
前記第1半導体チップの前記複数の第1パッドには、前記パワートランジスタのソースと電気的に接続されたソース電極パッドを含んでおり、
前記複数の導電材には、金属リボンを含んでおり、
前記金属リボンは、前記ソース電極パッドと電気的に接続されている、半導体装置。 - 請求項8に記載の半導体装置において、
前記第1半導体チップの前記第1裏面には、前記パワートランジスタのドレインと電気的に接続されたドレイン電極が形成され、
前記第1接着材は導電性接着材であり、
前記第1チップ搭載部の前記第1下面と前記第1半導体チップの前記ドレイン電極は、前記第1接着材を介して電気的に接続されている、半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011148139A JP5868043B2 (ja) | 2011-07-04 | 2011-07-04 | 半導体装置 |
US13/540,565 US8912640B2 (en) | 2011-07-04 | 2012-07-02 | Semiconductor device and method of manufacturing the same |
CN201210237984.6A CN102867792B (zh) | 2011-07-04 | 2012-07-04 | 半导体器件及其制造方法 |
US14/539,479 US9252088B2 (en) | 2011-07-04 | 2014-11-12 | Semiconductor device and method of manufacturing the same |
US14/981,452 US20160133549A1 (en) | 2011-07-04 | 2015-12-28 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011148139A JP5868043B2 (ja) | 2011-07-04 | 2011-07-04 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016000363A Division JP2016076730A (ja) | 2016-01-05 | 2016-01-05 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013016624A JP2013016624A (ja) | 2013-01-24 |
JP2013016624A5 true JP2013016624A5 (ja) | 2014-06-26 |
JP5868043B2 JP5868043B2 (ja) | 2016-02-24 |
Family
ID=47438156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011148139A Expired - Fee Related JP5868043B2 (ja) | 2011-07-04 | 2011-07-04 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US8912640B2 (ja) |
JP (1) | JP5868043B2 (ja) |
CN (1) | CN102867792B (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9659845B2 (en) * | 2010-12-13 | 2017-05-23 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) package in a single shunt inverter circuit |
JP6168589B2 (ja) * | 2013-02-22 | 2017-07-26 | Shマテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
CN105264659B (zh) | 2013-07-05 | 2018-05-18 | 瑞萨电子株式会社 | 半导体装置 |
US9257370B2 (en) * | 2013-08-27 | 2016-02-09 | Ubotic Company Limited | Cavity package with pre-molded cavity leadframe |
US9659855B2 (en) | 2013-08-27 | 2017-05-23 | Ubotic Company Limited | Cavity package with pre-molded substrate |
JP6210818B2 (ja) * | 2013-09-30 | 2017-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP6238121B2 (ja) * | 2013-10-01 | 2017-11-29 | ローム株式会社 | 半導体装置 |
US9269699B2 (en) * | 2014-05-09 | 2016-02-23 | Alpha And Omega Semiconductor Incorporated | Embedded package and method thereof |
JP6535509B2 (ja) * | 2014-05-12 | 2019-06-26 | ローム株式会社 | 半導体装置 |
KR102235046B1 (ko) * | 2014-07-02 | 2021-04-05 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
US9583406B2 (en) * | 2015-03-17 | 2017-02-28 | Infineon Technologies Austria Ag | System and method for dual-region singulation |
CN104766843B (zh) * | 2015-04-24 | 2017-10-10 | 南京晟芯半导体有限公司 | 一种可用smt工艺贴装的高功率半导体封装结构 |
JP6591302B2 (ja) | 2016-01-29 | 2019-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6663340B2 (ja) | 2016-10-28 | 2020-03-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10262928B2 (en) * | 2017-03-23 | 2019-04-16 | Rohm Co., Ltd. | Semiconductor device |
DE102018207308B4 (de) * | 2018-05-09 | 2020-07-02 | Infineon Technologies Ag | Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung |
US11069600B2 (en) * | 2019-05-24 | 2021-07-20 | Infineon Technologies Ag | Semiconductor package with space efficient lead and die pad design |
US11901309B2 (en) * | 2019-11-12 | 2024-02-13 | Semiconductor Components Industries, Llc | Semiconductor device package assemblies with direct leadframe attachment |
US11244891B1 (en) * | 2020-07-21 | 2022-02-08 | Novatek Microelectronics Corp. | Integrated circuit package and die |
US20230031682A1 (en) * | 2021-07-28 | 2023-02-02 | Stmicroelectronics S.R.L. | Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device |
IT202100021638A1 (it) * | 2021-08-10 | 2023-02-10 | St Microelectronics Srl | Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti |
FR3131079B1 (fr) * | 2021-12-20 | 2024-03-01 | Valeo Systemes De Controle Moteur | Module de puissance avec surmoulage et systeme electrique comprenant un tel module de puissance |
CN116667809B (zh) * | 2023-07-27 | 2023-09-29 | 北京炬玄智能科技有限公司 | 内置晶振封装结构、半导体器件、封装工艺和生产方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2570611B2 (ja) * | 1993-12-10 | 1997-01-08 | 日本電気株式会社 | 樹脂封止型半導体装置 |
US6333252B1 (en) * | 2000-01-05 | 2001-12-25 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
JP2002100722A (ja) | 2000-09-21 | 2002-04-05 | Hitachi Ltd | 半導体装置 |
US6841854B2 (en) * | 2002-04-01 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
JP2004235217A (ja) | 2003-01-28 | 2004-08-19 | Renesas Technology Corp | 半導体装置及び電子装置の製造方法 |
JP4489485B2 (ja) * | 2004-03-31 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4421972B2 (ja) * | 2004-04-30 | 2010-02-24 | 日東電工株式会社 | 半導体装置の製法 |
JP2006318996A (ja) | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | リードフレームおよび樹脂封止型半導体装置 |
JP4916745B2 (ja) * | 2006-03-28 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5191689B2 (ja) * | 2006-05-30 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI315567B (en) * | 2006-11-10 | 2009-10-01 | Via Tech Inc | Electronic assembly and circuit board |
JP5107839B2 (ja) * | 2008-09-10 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8334584B2 (en) * | 2009-09-18 | 2012-12-18 | Stats Chippac Ltd. | Integrated circuit packaging system with quad flat no-lead package and method of manufacture thereof |
US8525305B1 (en) * | 2010-06-29 | 2013-09-03 | Eoplex Limited | Lead carrier with print-formed package components |
EP2727145A4 (en) * | 2011-07-03 | 2015-07-29 | Eoplex Ltd | Conductor carrier with heat-insulated packaging components |
-
2011
- 2011-07-04 JP JP2011148139A patent/JP5868043B2/ja not_active Expired - Fee Related
-
2012
- 2012-07-02 US US13/540,565 patent/US8912640B2/en active Active
- 2012-07-04 CN CN201210237984.6A patent/CN102867792B/zh active Active
-
2014
- 2014-11-12 US US14/539,479 patent/US9252088B2/en active Active
-
2015
- 2015-12-28 US US14/981,452 patent/US20160133549A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013016624A5 (ja) | 半導体装置 | |
JP2012028429A5 (ja) | 半導体装置 | |
JP2008227531A5 (ja) | ||
JP2013247131A5 (ja) | 半導体装置 | |
WO2012138868A3 (en) | Exposed die package for direct surface mounting | |
EP2575172A3 (en) | Semiconductor device | |
EP2393307A3 (en) | Semiconductor device and microphone | |
JP2010245417A5 (ja) | 半導体装置 | |
JP2008507134A5 (ja) | ||
JP2010283236A5 (ja) | ||
JP2010272622A5 (ja) | ||
JP2010147281A5 (ja) | 半導体装置 | |
TW200707676A (en) | Thin IC package for improving heat dissipation from chip backside | |
JP2009231805A5 (ja) | ||
JP2010251537A5 (ja) | 半導体集積回路装置 | |
JP2014515187A5 (ja) | ||
JP2013066021A5 (ja) | ||
JP2014220439A5 (ja) | ||
JP2012015504A5 (ja) | ||
TW200737376A (en) | Chip package and fabricating method thereof | |
TW200741908A (en) | Semiconductor device and manufacturing method thereof | |
JP2007305848A5 (ja) | ||
JP2010171181A5 (ja) | ||
JP2009044114A5 (ja) | ||
JP2014165238A5 (ja) |