IT202100021638A1 - Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti - Google Patents

Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti Download PDF

Info

Publication number
IT202100021638A1
IT202100021638A1 IT102021000021638A IT202100021638A IT202100021638A1 IT 202100021638 A1 IT202100021638 A1 IT 202100021638A1 IT 102021000021638 A IT102021000021638 A IT 102021000021638A IT 202100021638 A IT202100021638 A IT 202100021638A IT 202100021638 A1 IT202100021638 A1 IT 202100021638A1
Authority
IT
Italy
Prior art keywords
electrically conductive
pad
die
strip
insulating material
Prior art date
Application number
IT102021000021638A
Other languages
English (en)
Inventor
Mauro Mazzola
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000021638A priority Critical patent/IT202100021638A1/it
Priority to US17/881,921 priority patent/US20230049088A1/en
Priority to CN202210951094.5A priority patent/CN115881547A/zh
Priority to CN202222088278.1U priority patent/CN218957725U/zh
Publication of IT202100021638A1 publication Critical patent/IT202100021638A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
"Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti"
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione si riferisce ai dispositivi a semiconduttore.
Una o pi? forme di attuazione possono essere applicate a dispositivi a semiconduttore di potenza per il settore automobilistico, per esempio.
Sfondo
In vari prodotti a semiconduttore, ad esempio i package Quad-Flat-No lead (QFN) di potenza, pi? chip o die (un die di potenza e un die controllore, per esempio) condividono un layout di package comune.
Inoltre, in tali dispositivi di potenza uno stesso substrato (un leadframe prestampato, per esempio) pu? essere utilizzato per la fabbricazione di dispositivi che presentano un numero diverso di canali di potenza: per esempio, un substrato progettato per ospitare due canali di potenza pu? essere utilizzato per un dispositivo che comprende un solo canale di potenza.
Ci? pu? comportare il montaggio di un chip o die (questi termini sono qui utilizzati come sinonimi) in una posizione spostata e fuori centro rispetto al substrato. La struttura risultante asimmetrica del package ? affetta in modo indesiderato da un comportamento non uniforme in relazione a vari parametri come la contrazione (shrinkage) e la distribuzione dei flussi elettrici e termici.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? quello di affrontare in modo adeguato i problemi discussi in precedenza.
Secondo una o pi? forme di attuazione, tale scopo pu? essere raggiunto grazie a un procedimento che presenta le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione si riferiscono a un dispositivo a semiconduttore corrispondente. Un dispositivo con package QFN di potenza ? esemplificativo di tale dispositivo.
Una o pi? forme di attuazione si riferiscono a un assortimento di dispositivi a semiconduttore corrispondenti. Un assortimento comprendente, per esempio, dispositivi di potenza a canale singolo e dispositivi di potenza a due canali prodotti utilizzando substrati identici ? esemplificativo di tale assortimento.
Le rivendicazioni sono una parte integrante dell'insegnamento tecnico qui fornito rispetto alle forme di attuazione.
Una o pi? forme di attuazione forniscono un dispositivo di potenza a semiconduttore ad esempio un package QFN di potenza in cui una disposizione a canale singolo (compreso eventualmente un die "piccolo") sfrutta un leadframe prestampato (pre-molded) a due canali con uno schema simmetrico.
A tal fine, una o pi? forme di attuazione possono comprendere un ribbon (nastro) elettricamente conduttivo che accoppia un singolo die di potenza a un leadframe a due canali. In certe forme di attuazione, tale ribbon pu? essere sottoposto a wedge-bonding su due canali di potenza e un canale di resina.
Un singolo tipo di substrato (leadframe) pu? quindi essere utilizzato per diversi tipi di package senza riprogettare le posizioni dei die pad. Ci? ? vantaggioso in termini di riduzione del tempo di ciclo di progettazione del package e, pi? in generale, in termini di riduzione dei costi.
Breve descrizione delle rappresentazioni allegate Una o pi? forme di attuazione saranno adesso descritte, solo a titolo di esempio, con riferimento alle figure allegate, in cui:
la figura 1 ? una vista in pianta che illustra un dispositivo di potenza a semiconduttore che include due canali di potenza,
la figura 2 ? esemplificativa della possibilit? di utilizzare lo stesso substrato (leadframe) del dispositivo della figura 1 per fabbricare un dispositivo di potenza a semiconduttore che presenta un singolo canale di potenza, la figura 3 ? una vista in pianta che illustra il substrato illustrato nelle figure 1 e 2 utilizzato per fabbricare un dispositivo di potenza a semiconduttore che presenta un singolo canale di potenza secondo forme di attuazione della presente descrizione, e
la figura 4 ? una vista in sezione lungo la linea IV-IV della figura 3 riprodotta su una scala ingrandita.
Numeri e simboli corrispondenti nelle diverse figure si riferiscono in generale a parti corrispondenti, salvo diversa indicazione.
Le figure sono disegnate per illustrare chiaramente gli aspetti rilevanti delle forme di attuazione e non sono necessariamente disegnate in scala.
I bordi delle caratteristiche disegnate nelle figure non indicano necessariamente il confine di estensione della caratteristica.
Descrizione dettagliata
Nella descrizione che segue sono illustrati vari dettagli specifici allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione secondo la descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? degli specifici dettagli, o con altri procedimenti, componenti, materiali, ecc. In altri casi, strutture, materiali o operazioni note non sono illustrate o descritte in dettaglio in modo che vari aspetti delle forme di attuazione non saranno offuscati.
Il riferimento a "una forma di attuazione" o "una sola forma di attuazione" nel quadro della presente descrizione ? inteso a indicare che una particolare configurazione, struttura, o caratteristica descritta in relazione alla forma di attuazione ? compresa in almeno una forma di attuazione. Quindi, frasi come "in una forma di attuazione", "in una sola forma di attuazione", o simili, che possono essere presenti in vari punti della presente descrizione, non si riferiscono necessariamente a una stessa e unica forma di attuazione. Inoltre, particolari configurazioni, strutture, o caratteristiche possono essere combinate in qualsiasi modo adeguato in una o pi? forme di attuazione.
Le intestazioni/riferimenti qui utilizzati sono forniti unicamente per comodit? e quindi non definiscono l'ambito di protezione o la portata delle forme di attuazione.
I dispositivi a semiconduttore possono comprendere uno o pi? chip o die a semiconduttore disposti (attaccati) su substrati per esempio leadframe.
Per i dispositivi a semiconduttore sono comunemente usati package di plastica. Tali package possono comprendere un leadframe che fornisce un substrato di base che comprende materiale elettricamente conduttivo per esempio rame, dimensionato e sagomato per ospitare chip o die a semiconduttore e che fornisce connessioni di pad (conduttori) per questi chip o die.
La denominazione "leadframe" (o "lead frame") ? attualmente utilizzata (si veda, per esempio, l'USPC Consolidated Glossary of the United States Patent and Trademark Office) per indicare un leadframe metallico che fornisce supporto per un chip o die di circuito integrato cos? come conduttori elettrici per interconnettere il circuito integrato nel die o chip ad altri componenti o contatti elettrici.
I leadframe sono creati convenzionalmente utilizzando tecnologie come per esempio una tecnologia di fotoincisione. Con questa tecnologia, un materiale metallico (per esempio, rame) sotto forma di lamina o ribbon viene inciso sui lati superiore e inferiore per creare vari pad e conduttori.
Substrati come i leadframe sono vantaggiosamente forniti in una versione prestampata in cui in una resina isolante (una resina epossidica, per esempio) riempie gli spazi vuoti tra i die pad e i conduttori.
Un leadframe prestampato (pre-molded) ? quindi un substrato laminare sostanzialmente piatto con il materiale di pre-stampaggio (resina) che riempie gli spazi nella struttura elettricamente conduttiva (di materiale metallico come, per esempio, rame) del leadframe, a cui durante lo stampaggio ? stato conferito un aspetto scolpito comprendente spazi vuoti, per esempio, mediante incisione.
Lo spessore totale del leadframe prestampato ? uguale allo spessore della struttura scolpita elettricamente conduttiva.
La figura 1 ? una vista in pianta di un dispositivo di potenza a semiconduttore comprendente un leadframe prestampato (pre-molded) PLF.
Il leadframe prestampato PLF comprende porzioni elettricamente conduttive (ad esempio metallo, per esempio, rame) incluse in una struttura scolpita ed elettricamente conduttiva del leadframe che presenta spazi riempiti dal materiale di pre-stampaggio (resina).
Un leadframe prestampato PLF come illustrato nella figura 1 comprende un numero di pad elettricamente conduttivi 10A, 10B, 10C, 10D che presentano tra di essi spazi riempiti da materiale di pre-stampaggio 12 (una resina epossidica, per esempio).
Un dispositivo di potenza a semiconduttore come (schematicamente) rappresentato nella figura 1 comprende: un die pad 10A configurato per avere disposto (attaccato) su di esso un die controllore C1,
un die pad 10B configurato per avere disposto su di esso un die di potenza C2,
due pad elettricamente conduttivi 10C, 10D configurati per avere fissati a essi (per esempio, con wedge-bonding) ribbon (nastri) elettricamente conduttivi R1, R2 configurati per convogliare verso un carico elettrico (non visibile nelle figure) le (elevate) correnti prodotte dal die di potenza C2.
La figura 1 ? quindi esemplificativa di un dispositivo convenzionale "a due canali" (i due canali o percorsi essendo forniti dai due ribbon R1, R2) in cui viene fornita una struttura laminare scolpita ed elettricamente conduttiva che presenta spazi in essa. La struttura laminare comprende una pluralit? di pad elettricamente conduttivi 10A, 10B, 10C, 10D con materiale di pre-stampaggio 12 stampato su di essi. Il materiale di pre-stampaggio 12 penetra negli spazi formati (per esempio, incisi) nella struttura laminare scolpita ed elettricamente conduttiva e fornisce un substrato laminare prestampato PLF comprendente pad ad esempio 10A, 10B, 10C, 10D lasciati esposti dal materiale di pre-stampaggio 12 sulla superficie anteriore o superiore del leadframe PLF con la periferia dei pad 10A, 10B, 10C, 10D confinante col materiale di pre-stampaggio 12 stampato sulla struttura laminare.
La scolpitura conferita alle parti elettricamente conduttive (metallo, per esempio, rame) del leadframe PLF (prestampato) ? utile per mantenere insieme tutte le parti del leadframe (conduttori e pad) in una struttura robusta per facilitare le successive fasi del processo.
Per esempio - dopo il fissaggio dei die C1, C2 sul leadframe PLF, il bonding elettrico dei die C1, C2 tra di loro (per esempio, mediante uno schema di wire bonding 14) e il bonding elettrico del die di potenza C2 ai pad 10C, 10D mediante i ribbon R1, R2 - una successiva fase del processo pu? includere una resina di stampaggio (non visibile nelle figure) stampata sull'assieme risultante per fornire un incapsulamento isolante di un dispositivo finale.
La struttura generale di un dispositivo semiconduttore di potenza come esemplificato nella figura 1 ? d'altronde convenzionale nella tecnica, il che rende superfluo fornire qui una descrizione pi? dettagliata. Si noter? peraltro che il riferimento al caso specifico di un dispositivo a semiconduttore di potenza comprendente un die controllore C1 e un die di potenza C2 ? puramente esemplificativo e non limitativo delle forme di attuazione.
Nello specifico, la figura 1 si riferisce a un leadframe prestampato PLF come descritto nella domanda di brevetto italiana 102021000020111 (inventore: Mauro Mazzola), assegnata in titolarit? alla stessa titolare della presente domanda e non ancora disponibile al pubblico al momento del deposito della presente domanda.
Un leadframe prestampato PLF come illustrato nella figura 1 comprende, alla periferia dei pad 10A e 10B, porzioni curve di mitigazione delle sollecitazioni (o riduzione delle sollecitazioni) 100 configurate per confinare con il materiale di pre-stampaggio 12 su una superficie arrotondata (laterale), cio? su una superficie liscia e curva (per esempio, una superficie uniforme e regolare priva di sporgenze, nodi o rientranze percepibili).
Come illustrate, queste porzioni curve di mitigazione delle sollecitazioni 100 possono comprendere, per esempio, sporgenze del die pad 10A, 10B che si estendono nel materiale di pre-stampaggio 12.
Le porzioni di mitigazione delle sollecitazioni 100 possono presentare, se osservate in una vista in pianta, un profilo che pu? essere considerato come una traiettoria a serpentina, almeno approssimativamente sinusoidale rispetto a una linea mediana di riferimento parallela al lato (altrimenti rettilineo) del die pad 10. Cio?, le porzioni curve di mitigazione delle sollecitazioni 100 si estendono nel piano del substrato laminare prestampato PLF (il cui spessore ? di fatto trascurabile) lungo traiettorie approssimativamente sinusoidali. Si ? trovato che tale forma approssimativamente sinusoidale ? particolarmente efficace nel contrastare la possibile formazione e propagazione di crepe.
Come apprezzabile sul lato destro della figura 1, una delle porzioni curve di mitigazione delle sollecitazioni 100 del die pad 10B si trova vantaggiosamente nella stessa posizione in cui il materiale di pre-stampaggio 12 riempie uno spazio (originariamente) vuoto a forma di T nella struttura elettricamente conduttiva del leadframe trasformando quello che era uno spazio a forma di T destinato a essere riempito dal materiale di pre-stampaggio 12 in uno spazio a forma di Y con bordi arrotondati.
Come anche illustrato nella figura 1, pi? porzioni curve di mitigazione delle sollecitazioni 100 nei lati mutuamente affacciati dei die pad vicini 10A e 10B possono essere fornite come una alternanza di porzioni curve (per esempio, interdigitate) di mitigazione delle sollecitazioni 100 (sporgenze, per esempio) in modo che il materiale di prestampaggio 12 tra di esse presenti uno schema generale a zigzag o a serpentina.
Il dispositivo a semiconduttore illustrato nella figura 1 ? quindi un esempio di un dispositivo a semiconduttore comprendente:
un substrato di montaggio (leadframe) PLF per die a semiconduttore comprendente almeno un die pad 10B,
un die a semiconduttore C2 disposto su tale die pad 10B, e
un primo ribbon elettricamente conduttivo R1 e un secondo ribbon elettricamente conduttivo R2 che accoppiano elettricamente il die a semiconduttore C2 disposto sul die pad 10B con il primo pad elettricamente conduttivo 10C e il secondo pad elettricamente conduttivo 10D, rispettivamente.
Come illustrato nella figura 1, il primo ribbon elettricamente conduttivo R1 e il secondo ribbon elettricamente conduttivo R2 si estendono in una direzione longitudinale XPLF su lati opposti di una striscia di materiale isolante 120 tra i pad elettricamente conduttivi 10C e 10D.
Come illustrato nella figura 1, la direzione longitudinale XPLF ? identificata da un asse mediano (orizzontale nella figura 1) del substrato PLF, con l'asse XPLF che si estende attraverso la striscia 120 di materiale isolante 12 tra i pad elettricamente conduttivi 10C e 10D.
I pad elettricamente conduttivi 10C e 10D si trovano quindi su lati opposti della striscia di materiale isolante 120.
Il primo ribbon elettricamente conduttivo R1 fornisce un primo percorso di conduzione di corrente dal die a semiconduttore C2 al primo pad elettricamente conduttivo 10C, mentre il secondo ribbon elettricamente conduttivo R2 fornisce un secondo percorso di conduzione di corrente dal die a semiconduttore C2 al secondo pad elettricamente conduttivo 10D.
Il primo percorso di conduzione di corrente fornito dal ribbon R1 ? distinto dal secondo percorso di conduzione di corrente fornito dal ribbon R2.
Come illustrato sul lato sinistro della figura 1, il substrato PLF comprende anche un ulteriore die pad 10A, con il die pad 10B che si trova tra detto ulteriore die pad 10A e il primo e il secondo pad elettricamente conduttivi 10C e 10D.
Come illustrato nella figura 1, un ulteriore die a semiconduttore (per esempio, un die controllore C1) ? disposto sull'ulteriore die pad 10A a registro con la striscia di materiale isolante 120 tra i pad elettricamente conduttivi 10C e 10D.
Come illustrato nella figura 1, lo schema di wire bonding 14 che accoppia elettricamente il die a semiconduttore C1 sul die pad 10A e il die a semiconduttore C2 sul die pad 10B ? a registro con l'asse XPLF, vale a dire con la striscia di materiale isolante 120 tra il primo pad elettricamente conduttivo 10C e il secondo pad elettricamente conduttivo 10D.
I vari elementi del dispositivo illustrato nella figura 1 sono cos? disposti in modo sostanzialmente simmetrico rispetto all'asse XPLF.
Questo vale per i pad 10C, 10D e i ribbon R1, R2, che si trovano su lati opposti della striscia isolante 120 (asse XPLF) cos? come per i die C1, C2 e lo schema di wire bonding 14, che sono disposti "a registro", cio?, allineati, con l'asse XPLF.
Varie applicazioni beneficiano della disponibilit? di una "famiglia" di prodotti comprendenti die controllori e/o di potenza con diverse dimensioni e capacit? di gestione della potenza.
Per esempio, come illustrato nella figura 2, certe applicazioni possono comprendere un die controllore C1 e/o un die di potenza C2 di dimensioni inferiori a quelle dei die C1 e C2 illustrati nella figura 1.
Si noter? ancora una volta che fare riferimento al caso specifico di un dispositivo di potenza a semiconduttore comprendente un die controllore C1 e un die di potenza C2 ? peraltro puramente esemplificativo e non limitativo delle forme di attuazione.
La capacit? di utilizzare uno stesso leadframe (prestampato) PLF per membri diversi di una famiglia o un assortimento di prodotti (come quelli illustrati nelle figure 1 e 2) ? una caratteristica desiderabile.
Come illustrato nella figura 2, ci? pu? comportare la possibilit? di posizionare il die di potenza (pi? piccolo) C2 solo su una porzione (quella superiore, nella figura 2) del die pad 10B che, in una disposizione a doppio canale come illustrata nella figura 1, ospita un chip (pi? grande) C2.
Un dispositivo, come illustrato nella figura 2, ? un dispositivo "a canale singolo" comprendente un solo ribbon R1 configurato per convogliare la corrente prodotta dal die C2 verso il pad elettricamente conduttivo 10C ed un carico elettrico esterno (non visibile nelle figure).
Una soluzione come esemplificata nella figura 2 presenta lo svantaggio di portare a una struttura di package asimmetrica.
Infatti, in una disposizione come esemplificata nella figura 2, il die C2 e il ribbon R1 sono entrambi disposti di fianco (per esempio, al disopra) dell'asse XPLF. Questo vale inevitabilmente anche per lo schema di wire bonding 14 anche se il die C1 pu? ancora essere disposto "a registro", cio?, allineato, con l'asse XPLF.
Una disposizione come esemplificata nella figura 2, pu? presentare un indesiderato comportamento non uniforme in termini di restringimento e di prestazioni elettriche e termiche.
Questi problemi potrebbero essere affrontati facendo ricorso a un diverso layout di leadframe (che tuttavia presenta effetti negativi sul progetto e sui costi) e, almeno come palliativo, selezionando componenti (colla, ribbon, resina) con propriet? migliorate e/o selezionando spessori di die diversi.
Vari problemi rimarrebbero tuttavia irrisolti: per esempio (ci? pu? essere apprezzato confrontando la figura 1 e la figura 2) montare il pad di potenza C2 spostato lateralmente rispetto al leadframe PLF quasi inevitabilmente comporta una possibile modifica dello schema di wire bonding 14 che viene allo stesso modo spostato lateralmente.
Esempi come rappresentati nelle figure 3 e 4 facilitano il posizionamento di un die (di potenza) ad esempio il die C2 in una disposizione a canale singolo sullo stesso tipo di leadframe PLF utilizzato per un dispositivo a due canali come esemplificato nella figura 1, pur mantenendo una struttura "allineata" o "simmetrica": cio?, una struttura a canale singolo in cui i chip C1 e C2, il ribbon R1 e il wire bonding 14 sono a registro - cio?, allineati ? con l'asse longitudinale mediano XPLF del leadframe PLF attraverso la striscia 120, il leadframe PLF essendo altrimenti identico al leadframe usato nel caso di un dispositivo a due canali come illustrato nella figura 1.
Le forme di attuazione illustrate nelle figure 3 e 4 facilitano il posizionamento di un die come il die di potenza C2 centralmente nel leadframe PLF a registro con l'asse mediano XPLF attraverso la striscia 120.
In questo modo, gli svantaggi discussi in precedenza e relativi a una struttura di package asimmetrica e fuori centro possono essere superati: ad esempio, come illustrato nella figura 3, uno schema di wire bonding centrale 14 pu? essere mantenuto per un dispositivo a canale singolo come nel caso di un dispositivo a due canali come illustrato nella figura 1.
Tale risultato (collocare il die di potenza C2 a registro con l'asse mediano XPLF) pu? essere ottenuto sfruttando un ribbon (singolo) R destinato a fornire un percorso (canale) di flusso di corrente dal chip C2.
Come illustrato nelle figure 3 e 4, l'estremit? distale del ribbon R (opposta al die C2) pu? essere disposta a cavallo della striscia 120 e dell'asse XPLF e accoppiata (per esempio, mediante wedge bonding convenzionale) ai pad 10C e 10D.
Il ribbon R pu? quindi fornire una connessione elettrica secondo quanto desiderato tra il die C2 e (entrambi) i pad 10C e 10D mediante, per cos? dire, un cortocircuito del materiale di pre-stampaggio (resina) 120 tra i due pad 10C e 10D. L'estremit? distale del ribbon R si estende quindi a ponte tra i pad 10C, 10D e fornisce una connessione elettrica secondo quanto desiderato tra il die C2 e i pad 10C e 10D.
Ci? facilita il posizionamento del die C2 nell'asse XPLF con il ribbon R che fornisce un bonding elettrico secondo quanto desiderato ai due pad 10C e 10D.
In questo modo si produce una struttura simmetrica che supera i problemi di contrazione e i problemi di prestazioni elettriche e termiche discussi in precedenza, pur mantenendo la possibilit? di utilizzare un substrato (leadframe) PLF progettato per dispositivi a due canali (anche) per un dispositivo a canale singolo.
Gli esperti nel settore apprezzeranno d'altra parte che lo stesso concetto pu? essere applicato, per esempio, per facilitare il (ri)utilizzo di un substrato concepito per un dispositivo di potenza a quattro canali (con quattro pad al posto dei due pad 10C, 10D come illustrati nel lato destro della figura 3) nella fabbricazione di un dispositivo a due canali con un primo ribbon posto a cavallo del primo e del secondo pad e un secondo ribbon posto a cavallo del terzo e del quarto pad.
La figura 4 ? esemplificativa della possibilit? di accoppiare il ribbon R ai pad 10C e 10D utilizzando un utensile di bonding personalizzato (questo pu? essere d'altronde convenzionale cos? come attualmente utilizzato nei nastri di "wedge-bonding" nei dispositivi a semiconduttore di potenza) comprendente porzioni complementari T e S (questa pu? essere una piastra di supporto di metallo) configurate per bloccare il ribbon R e i pad 10C, 10D.
Nell'esempio della figura 4, l'utensile T e la piastra S presentano rispettive rientranze TR e SR allineate con l'asse XPLF che si estendono nel materiale di pre-stampaggio (resina) 120 tra i pad 10C e 10D.
Si ? trovato che tale disposizione ? vantaggiosa per evitare di applicare sollecitazioni indesiderate al materiale di pre-stampaggio nella striscia 120 che pu? essere nella forma di una striscia relativamente stretta tra i pad 10C, 10D.
Gli esempi qui presentati facilitano quindi la disponibilit? per un utilizzatore di un assortimento (cio? una "famiglia") di dispositivi a semiconduttore comprendenti, per esempio:
dispositivi di potenza a canale singolo, come esemplificati nella figura 3, e
dispositivi di potenza a due canali come esemplificati nella figura 1.
I vari dispositivi della famiglia/assortimento possono comprendere substrati PLF identici (come illustrati sia nella figura 1 che nella figura 3), evitando al contempo di dare luogo a disposizioni fuori centro come illustrate nella figura 2.
Senza pregiudizio per i principi di base, i dettagli e le forme di attuazione possono variare, anche in modo significativo, rispetto a quanto ? stato descritto in precedenza, solo a titolo di esempio, senza allontanarsi dall'estensione di protezione.
L'estensione della protezione ? determinata dalle rivendicazioni allegate.

Claims (8)

RIVENDICAZIONI
1. Procedimento, comprendente:
fornire un substrato di montaggio (PLF) per die a semiconduttore (C1, C2), il substrato (PLF) comprendendo almeno un die pad (10B) come pure un primo pad elettricamente conduttivo (10C) e un secondo pad elettricamente conduttivo (10D) con una striscia di materiale isolante (120) stampata tra il primo (10C) e il secondo (10D) pad elettricamente conduttivo, in cui la striscia di materiale isolante (120) si estende in una direzione longitudinale (XPLF), il primo pad elettricamente conduttivo (10C) e il secondo pad elettricamente conduttivo (10D) trovandosi su lati opposti della striscia di materiale isolante (120) ed essendo reciprocamente elettricamente isolati dalla striscia di materiale isolante (120),
disporre un die a semiconduttore (C2) su detto almeno un die pad (10B) a registro con la striscia di materiale isolante (120), e
accoppiare elettricamente il die a semiconduttore (C2) disposto su detto almeno un die pad (10B) con il primo pad elettricamente conduttivo (10C) e il secondo pad elettricamente conduttivo (10D) tramite un ribbon elettricamente conduttivo (R) che si estende in detta direzione longitudinale a registro (XPLF) con la striscia di materiale isolante (120), in cui il ribbon elettricamente conduttivo (R) ? elettricamente in contatto con il primo pad elettricamente conduttivo (10C) e il secondo pad elettricamente conduttivo (10D) che si trovano su lati opposti della striscia di materiale isolante (120) e fornisce un percorso di flusso di corrente dal die a semiconduttore (C2) disposto su detto almeno un die pad (10B) verso il primo (10C) e il secondo (10D) pad elettricamente conduttivo.
2. Procedimento secondo la rivendicazione 1, comprendente:
fornire nel substrato di montaggio (PLF) almeno un ulteriore die pad (10A), in cui lo almeno un die pad (10B) si trova tra lo almeno un ulteriore die pad (10A) e il primo (10C) e il secondo (10D) pad elettricamente conduttivo, disporre un ulteriore die a semiconduttore (C1) su detto almeno un ulteriore die pad (10A) a registro (XPLF) con detta striscia di materiale isolante (120), e
accoppiare elettricamente l'ulteriore die a semiconduttore (C1) disposto su detto almeno un ulteriore die pad (10A) e il die a semiconduttore (C2) disposto su detto almeno un die pad (10B) tramite uno schema di wire bonding (14), lo schema di wire bonding (14) a registro con la striscia di materiale isolante (120).
3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, in cui la striscia di materiale isolante (120) si estende lungo un asse mediano (XPLF) del substrato di montaggio (PLF).
4. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, comprendente il bonding di detto ribbon elettricamente conduttivo (R) al primo (10C) e al secondo (10D) pad elettricamente conduttivo tramite un utensile di bonding comprendente organi di utensile complementari (T, S) configurati per bloccare tra di essi il ribbon elettricamente conduttivo (R) e il primo (10C) e il secondo (10D) pad elettricamente conduttivo, in cui detti organi complementari (T, S) comprendono porzioni rientrate di mitigazione delle sollecitazioni (TR, SR) configurate per essere posizionate co-estese (XPLF) con detta striscia di materiale isolante (120) stampata tra il primo (10A) e il secondo (10B) pad elettricamente conduttivo.
5. Dispositivo a semiconduttore, comprendente:
un substrato di montaggio (PLF) per die a semiconduttore (C1, C2), il substrato (PLF) comprendendo almeno un die pad (10B) come pure un primo pad elettricamente conduttivo (10C) e un secondo pad elettricamente conduttivo (10D) con una striscia di materiale isolante (120) tra il primo (10C) e il secondo (10D) pad elettricamente conduttivo, in cui la striscia di materiale isolante (120) si estende in una direzione longitudinale (XPLF), il primo pad elettricamente conduttivo (10C) e il secondo pad elettricamente conduttivo (10D) trovandosi su lati opposti della striscia di materiale isolante (120) ed essendo reciprocamente elettricamente isolati dalla striscia di materiale isolante (120),
un die a semiconduttore (C2) disposto su detto almeno un die pad (10B) a registro (XPLF) con la striscia di materiale isolante (120), e
un ribbon elettricamente conduttivo (R) che accoppia elettricamente il die a semiconduttore (C2) disposto su detto almeno un die pad (10B) con il primo pad elettricamente conduttivo (10C) e il secondo pad elettricamente conduttivo (10D), il ribbon elettricamente conduttivo (R) estendendosi in detta direzione longitudinale (XPLF) a registro con la striscia di materiale isolante (120), in cui il ribbon elettricamente conduttivo (R) ? elettricamente in contatto con il primo pad elettricamente conduttivo (10C) e il secondo pad elettricamente conduttivo (10D) che si trovano su lati opposti della striscia di materiale isolante (120) e fornisce un percorso di flusso di corrente dal die a semiconduttore (C2) disposto su detto almeno un die pad (10B) verso il primo (10C) e il secondo (10D) pad elettricamente conduttivo.
6. Dispositivo a semiconduttore secondo la rivendicazione 5, comprendente:
almeno un ulteriore die pad (10A) nel substrato di montaggio (PLF), in cui lo almeno un die pad (10B) si trova tra lo almeno un ulteriore die pad (10A) e il primo (10C) e il secondo (10D) pad elettricamente conduttivo,
un ulteriore die a semiconduttore (C1) disposto su detto almeno un ulteriore die pad (10A) a registro (XPLF) con la striscia di materiale isolante (120), e
uno schema di wire bonding (14) che accoppia elettricamente l'ulteriore die a semiconduttore (C1) disposto su detto almeno un ulteriore die pad (10A) e il die a semiconduttore (C2) disposto su detto almeno un die pad (10B), lo schema di wire bonding (14) a registro (XPLF) con la striscia di materiale isolante (120) tra il primo pad elettricamente conduttivo (10C) e il secondo pad elettricamente conduttivo (10D).
7. Dispositivo a semiconduttore secondo la rivendicazione 5 o la rivendicazione 6, in cui la striscia di materiale isolante (120) tra il primo pad elettricamente conduttivo (10C) e il secondo pad elettricamente conduttivo (10D) si estende lungo un asse mediano (XPLF) del substrato di montaggio (PLF).
8. Assortimento di dispositivi a semiconduttore, l'assortimento comprendendo almeno un primo dispositivo a semiconduttore e almeno un secondo dispositivo a semiconduttore, in cui lo almeno un primo dispositivo a semiconduttore ? secondo una qualsiasi delle rivendicazioni 5 a 7, e lo almeno un secondo dispositivo a semiconduttore comprende:
un rispettivo substrato di montaggio (PLF) per die a semiconduttore (C1, C2), il rispettivo substrato di montaggio (PLF) dello almeno un secondo dispositivo a semiconduttore essendo identico al substrato di montaggio (PLF) dello almeno un primo dispositivo a semiconduttore, in cui il rispettivo substrato di montaggio (PLF) dello almeno un secondo dispositivo a semiconduttore comprende almeno un rispettivo die pad elettricamente conduttivo (10B) come pure un primo rispettivo pad elettricamente conduttivo (10C) e un secondo rispettivo pad elettricamente conduttivo (10D) con una rispettiva striscia di materiale isolante (120) tra il primo (10C) e il secondo (10D) rispettivo pad elettricamente conduttivo, in cui la rispettiva striscia di materiale isolante (120) si estende in una rispettiva direzione longitudinale, il primo rispettivo pad elettricamente conduttivo (10C) e il secondo rispettivo pad elettricamente conduttivo (10D) trovandosi su lati opposti della rispettiva striscia di materiale isolante (120) ed essendo reciprocamente elettricamente isolati dalla rispettiva striscia di materiale isolante (120),
almeno un rispettivo die a semiconduttore (C2) disposto su detto almeno un rispettivo die pad (10B) a registro (XPLF) con la rispettiva striscia di materiale isolante (120), e un primo (R1) e un secondo (R2) ribbon elettricamente conduttivo (R1, R2) che accoppia elettricamente lo almeno un rispettivo die a semiconduttore (C2) disposto su detto almeno un rispettivo die pad (10) con il primo rispettivo pad elettricamente conduttivo (10C) e il secondo rispettivo pad elettricamente conduttivo (10D ), il primo (R1) e il secondo (R2) ribbon elettricamente conduttivo (R1, R2) estendendosi in detta direzione longitudinale (XPLF) su lati opposti della rispettiva striscia di materiale isolante (120), in cui il primo ribbon elettricamente conduttivo (R1) fornisce un primo percorso di conduzione di corrente dal rispettivo die a semiconduttore (C2) disposto su detto almeno un rispettivo die pad (10B) verso il primo rispettivo pad elettricamente conduttivo (10C), e il secondo ribbon elettricamente conduttivo (R2) fornisce un secondo percorso di conduzione di corrente dal rispettivo die a semiconduttore (C2) disposto su detto almeno un rispettivo die pad (10B) e il secondo rispettivo pad elettricamente conduttivo (10D), il primo percorso di conduzione di corrente (R1) essendo distinto dal secondo percorso di conduzione di corrente (R2).
IT102021000021638A 2021-08-10 2021-08-10 Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti IT202100021638A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT102021000021638A IT202100021638A1 (it) 2021-08-10 2021-08-10 Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti
US17/881,921 US20230049088A1 (en) 2021-08-10 2022-08-05 Method of manufacturing semiconductor devices, corresponding semiconductor device and assortment of semiconductor devices
CN202210951094.5A CN115881547A (zh) 2021-08-10 2022-08-09 制造半导体器件的方法、半导体器件和半导体器件的分类
CN202222088278.1U CN218957725U (zh) 2021-08-10 2022-08-09 半导体器件和半导体器件的组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000021638A IT202100021638A1 (it) 2021-08-10 2021-08-10 Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti

Publications (1)

Publication Number Publication Date
IT202100021638A1 true IT202100021638A1 (it) 2023-02-10

Family

ID=78212553

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000021638A IT202100021638A1 (it) 2021-08-10 2021-08-10 Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti

Country Status (3)

Country Link
US (1) US20230049088A1 (it)
CN (2) CN115881547A (it)
IT (1) IT202100021638A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100021638A1 (it) * 2021-08-10 2023-02-10 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US20130009299A1 (en) * 2011-07-04 2013-01-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20190074243A1 (en) * 2017-09-01 2019-03-07 Infineon Technologies Ag Transistor package with three-terminal clip

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169579A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置及びその製造方法
JP7173487B2 (ja) * 2018-11-30 2022-11-16 ローム株式会社 半導体装置
US10843916B2 (en) * 2019-03-04 2020-11-24 Infineon Technologies Ag Mechanical stress decoupling for microelectromechanical systems (MEMS) elements with gel-filling
IT202100021638A1 (it) * 2021-08-10 2023-02-10 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US20130009299A1 (en) * 2011-07-04 2013-01-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20190074243A1 (en) * 2017-09-01 2019-03-07 Infineon Technologies Ag Transistor package with three-terminal clip

Also Published As

Publication number Publication date
CN218957725U (zh) 2023-05-02
US20230049088A1 (en) 2023-02-16
CN115881547A (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
TWI447961B (zh) 發光二極體封裝體
JP2012227445A (ja) 半導体装置及びその製造方法
IT202100021638A1 (it) Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
JP2008300663A (ja) リードフレーム、このリードフレームを用いる半導体装置及びその製造方法
IT202100014306A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
TWM523189U (zh) 導線架預成形體及導線架封裝結構
CN103238213B (zh) 倾斜裸芯堆叠体
IT202100020552A1 (it) Procedimento per assemblare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100017207A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202200024687A1 (it) Procedimento per produrre dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN218867096U (zh) 衬底和半导体器件
IT202100020555A1 (it) Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
JP4454357B2 (ja) 樹脂封止型半導体装置及びその製造方法
IT202100005759A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN101211886A (zh) 无外引脚导线架的封装结构
CN103021879A (zh) 无外引脚半导体封装构造及其制造方法与导线架条
IT202100017213A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100017231A1 (it) Procedimento per fabbricare substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
JP5620437B2 (ja) 半導体装置
CN104347571B (zh) 功率控制器件及其制备方法
KR20080089041A (ko) 외부리드 없는 리드프레임을 갖는 ｌｅｄ 패키지 및 그제조방법
IT202100020114A1 (it) Procedimento per fabbricare substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
IT202200022431A1 (it) Procedimento per fabbricare dispositivi a semiconduttore, componente, dispositivo a semiconduttore e procedimento corrispondenti
JP2015153985A (ja) 半導体パッケージ