ITMI20110276A1 - Dispositivo elettronico per applicazioni ad elevata potenza - Google Patents

Dispositivo elettronico per applicazioni ad elevata potenza Download PDF

Info

Publication number
ITMI20110276A1
ITMI20110276A1 IT000276A ITMI20110276A ITMI20110276A1 IT MI20110276 A1 ITMI20110276 A1 IT MI20110276A1 IT 000276 A IT000276 A IT 000276A IT MI20110276 A ITMI20110276 A IT MI20110276A IT MI20110276 A1 ITMI20110276 A1 IT MI20110276A1
Authority
IT
Italy
Prior art keywords
electronic device
semiconductor substrate
electrically conductive
substrate
semi
Prior art date
Application number
IT000276A
Other languages
English (en)
Inventor
Agatino Minotti
Davide Giuseppe Patti
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITMI2011A000276A priority Critical patent/IT1404382B1/it
Priority to US13/369,803 priority patent/US8519546B2/en
Publication of ITMI20110276A1 publication Critical patent/ITMI20110276A1/it
Application granted granted Critical
Publication of IT1404382B1 publication Critical patent/IT1404382B1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Amplifiers (AREA)

Description

Dispositivo elettronico per applicazioni ad elevata potenza
Campo tecnico dell’invenzione
La presente invenzione riguarda in generale il settore dell’elettronica. Più in particolare, la presente invenzione riguarda un dispositivo elettronico realizzato su un circuito integrato per applicazioni ad elevata potenza.
Tecnica nota
I dispositivi elettronici sono realizzati su circuiti integrati per mezzo di un substrato di materiale semi-conduttore, come ad esempio il silicio. Il substrato semi-conduttore viene montato su un supporto di tipo metallico e fissato su di esso, ad esempio con una pasta saldante. Sopra il substrato semi-conduttore sono realizzati i pad che sono collegati ai piedini esterni (indicato in inglese con “pin†o “lead†) del circuito integrato per mezzo di collegamenti elettrici realizzati con fili (indicato in inglese con “wire bonding†), ponticelli (“clip†) o nastri (“ribbon†): in questo modo avviene il collegamento del substrato semiconduttore con i piedini esterni. Infine il substrato semi-conduttore, il supporto metallico, i fili (o ponticelli o nastri) e parte dei piedini sono racchiusi in un involucro per proteggere il circuito integrato dall’ambiente esterno.
Una tecnica nota per i circuiti integrati per applicazioni ad elevata potenza à ̈ quella di utilizzare un primo substrato che realizza le funzionalità ad elevata potenza ed un secondo substrato che realizza le funzionalità di controllo, in cui il secondo substrato à ̈ montato sopra il primo substrato, ad esempio con una pasta saldante. Le funzionalità ad elevata potenza sono ad esempio i terminali di sorgente (indicato in inglese con “source†) o di pozzo (“drain†) di un transistore di tipo MOSFET o JFET, oppure i terminali di emettitore (“emitter†) o collettore (“collector†) di un transistore bipolare. Le funzionalità di controllo sono ad esempio il terminale di gate di un transistore di tipo MOSFET o JFET o il terminale di base di un transistore bipolare.
Nella tecnica nota il substrato ad elevata potenza viene collegato ai piedini esterni per mezzo di fili, ponticelli o nastri, i quali trasportano una corrente elevata (ad esempio, la corrente fra source e drain di un MOSFET può avere valori di circa 100 A). La Richiedente ha osservato che uno svantaggio della tecnica nota à ̈ che il collegamento elettrico fra il substrato ad elevata potenza ed i piedini esterni à ̈ poco efficiente dal punto di vista delle prestazioni elettriche e termiche; inoltre richiede l’utilizzo di opportuni accorgimenti per poter trasportare la corrente elevata, come ad esempio un elevato numero di fili, ponticelli o nastri, aumentando così le dimensioni occupate dal circuito integrato.
Breve sommario dell’invenzione
La presente invenzione riguarda un dispositivo elettronico come definito nella annessa rivendicazione 1 e da sue forme di realizzazione preferite descritte nelle rivendicazioni dipendenti da 2 a 13.
La Richiedente ha percepito che il dispositivo elettronico in accordo con la presente invenzione ha i seguenti vantaggi:
- può migliorare l’efficienza del collegamento elettrico verso il substrato di semi-conduttore; - può ridurre il numero dei ponticelli utilizzati per collegare il substrato di semi-conduttore;
- può ridurre il numero dei pad utilizzati sul substrato di semi-conduttore;
- consente una migliore dissipazione del calore generato dal substrato di semi-conduttore.
Forma oggetto della presente invenzione anche un contenitore protettivo come definito nella annessa rivendicazione 14.
Breve descrizione dei disegni
Ulteriori caratteristiche ed i vantaggi dell’invenzione risulteranno dalla descrizione che segue di una forma di realizzazione preferita e di sue varianti fornita a titolo esemplificativo con riferimento ai disegni allegati, in cui:
- la Figura 1 mostra schematicamente un dispositivo elettronico secondo una prima forma di realizzazione dell’invenzione;
- le Figure 2A-2B mostrano schematicamente una vista dall’alto ed in sezione di un contenitore protettivo che racchiude un dispositivo elettronico secondo una seconda forma di realizzazione dell’invenzione.
Descrizione dettagliata dell’invenzione
Con riferimento alla figura 1, viene mostrato un dispositivo elettronico 1 secondo una prima forma di realizzazione dell’invenzione. Il dispositivo elettronico 1 può essere una parte di un circuito integrato che comprende una pluralità di dispositivi elettronici oppure può essere un singolo dispositivo elettronico (ad esempio, un transistore di tipo MOSFET o JFET o un transistore a giunzione bipolare).
Il dispositivo elettronico 1 comprende un primo substrato (indicato in inglese con “die†) di materiale semi-conduttore 2 (ad esempio, di silicio), comprende un elemento elettricamente conduttivo 3, 11, 12, e comprende un secondo substrato di materiale semi-conduttore 4 (ad esempio, di silicio). Preferibilmente, l’elemento elettricamente conduttivo à ̈ di metallo, ad esempio di rame.
L’elemento elettricamente conduttivo comprende una prima parte elettricamente conduttiva 3 interposta almeno in parte fra il primo substrato di semi-conduttore 2 ed il secondo substrato di semiconduttore 4, in cui la prima parte 3 dell’elemento elettricamente conduttivo à ̈ elettricamente accoppiata al secondo substrato di semi-conduttore 4; questa prima parte 3 consente di migliorare il collegamento elettrico fra il primo substrato di semi-conduttore 2 ed i piedini 40, 43, come verrà spiegato più in dettaglio in seguito. Preferibilmente, il secondo substrato di semi-conduttore 4 à ̈ fisicamente collegato con la prima parte 3 dell’elemento elettricamente conduttivo; per esempio, il secondo substrato di semi-conduttore 4 à ̈ montato sopra la prima parte 3 dell’elemento elettricamente conduttivo, come mostrato in figura 1. Analogamente, la prima parte 3 dell’elemento elettricamente conduttivo à ̈ fisicamente collegata al primo substrato di semi-conduttore 2; per esempio, la prima parte 3 dell’elemento elettricamente conduttivo à ̈ montata sopra il primo substrato di semi-conduttore 2, come mostrato in figura 1.
L’elemento elettricamente conduttivo comprende ulteriormente una seconda parte elettricamente conduttiva 11, 12 elettricamente accoppiata alla prima parte 3, in modo che la seconda parte si estenda da almeno parte della prima parte 3: questa seconda parte consente di migliorare il collegamento elettrico fra il primo substrato di semi-conduttore 2 verso i piedini 40, 43, come verrà spiegato più in dettaglio in seguito.
Preferibilmente, l’elemento elettricamente conduttivo à ̈ un pezzo unico pre-formato, che viene saldato sopra il primo substrato di semi-conduttore 2.
Vantaggiosamente, con riferimento in particolare alla figura 1, la prima parte 3 dell’elemento elettricamente conduttivo à ̈ una piastrina elettricamente conduttiva 3 (il termine “piastrina†in italiano corrisponde in inglese al termine “strap†) definita da una superficie superiore 7 e da una superficie inferiore 10 (una parte di quest’ultima à ̈ indicata in figura 1 con una linea tratteggiata); preferibilmente, la superficie superiore 7 e la superficie inferiore 10 sono sostanzialmente piane e sostanzialmente parallele fra di loro (cioà ̈ lo spessore della piastrina 3 à ̈ sostanzialmente costante) e la forma della piastrina 3 à ̈ sostanzialmente rettangolare, come mostrato in figura 1.
Inoltre il primo substrato di semi-conduttore 2 à ̈ definito da una superficie superiore 5 e da una superficie inferiore 9; preferibilmente, la superficie superiore 5 e la superficie inferiore 9 sono sostanzialmente piane e sostanzialmente parallele fra di loro (cioà ̈ lo spessore à ̈ sostanzialmente costante).
Inoltre il secondo substrato di semi-conduttore 4 à ̈ definito da una superficie inferiore 15 (una parte di quest’ultima à ̈ indicata in figura 1 con una linea a tratto e punto) e da una superficie superiore 6; preferibilmente, la superficie superiore 6 e la superficie inferiore 15 sono sostanzialmente piane e sostanzialmente parallele fra di loro (cioà ̈ lo spessore à ̈ sostanzialmente costante).
La superficie inferiore 10 della piastrina 3 si sovrappone (in tutto o in parte) alla superficie superiore 5 del primo substrato di semi-conduttore 2 (come mostrato in figura 1), in modo da accoppiare elettricamente il primo substrato di semi-conduttore 2 con la piastrina 3; questa superficie di sovrapposizione consente di avere una superficie più grande per collegare elettricamente il primo substrato di semi-conduttore 2 verso i piedini 40, 43. Vantaggiosamente, l’accoppiamento elettrico fra il primo substrato di semi-conduttore 2 e la prima parte 3 dell’elemento elettricamente conduttivo à ̈ realizzato con uno strato biadesivo elettricamente conduttivo 14 (ad esempio, con una resina epossidica) interposto fra la superficie inferiore 10 della piastrina 3 e la superficie superiore 5 del primo substrato di semi-conduttore 2, realizzando sia il collegamento elettrico che il collegamento fisico fra la piastrina 3 ed il primo substrato di semiconduttore 2, come mostrato in figura 1. Alternativamente, l’accoppiamento elettrico fra la piastrina 3 ed il primo substrato di semi-conduttore 2 à ̈ realizzato con una pasta saldante elettricamente conduttiva, che realizza anche il collegamento fisico fra di essi.
Si osservi che per semplicità la figura 1 mostra che la superficie inferiore 10 della piastrina 3 si sovrappone interamente alla superficie superiore 5 del primo substrato di semi-conduttore 2, ma à ̈ anche possibile una sovrapposizione parziale della superficie inferiore 10 alla superficie superiore 5; inoltre à ̈ anche possibile che la superficie inferiore 10 si estenda parzialmente all’esterno della superficie superiore 5 del primo substrato di semiconduttore 2.
Vantaggiosamente, la seconda parte dell’elemento elettricamente conduttivo comprende almeno un ponticello 11, 12 che si estende da almeno parte della piastrina 3; per esempio, la figura 1 mostra due ponticelli 11, 12 che si estendono alle estremità di un lato della superficie inferiore 10 e della superficie superiore 7. I ponticelli 11, 12 collegati con la piastrina 3 consentono di migliorare il collegamento elettrico del primo substrato di semiconduttore 2 con i piedini 40, 43.
Preferibilmente, la superficie inferiore (e superiore) del ponticello 11 ha la forma sostanzialmente di un arco, che termina con una superficie inferiore 17 avente una forma sostanzialmente piana; analogamente, la superficie inferiore (e superiore) del ponticello 12 ha la forma sostanzialmente di un arco, che termina con una superficie inferiore 18 avente una forma sostanzialmente piana.
La superficie inferiore 15 del secondo substrato di semi-conduttore 4 si sovrappone (in tutto o in parte) alla superficie superiore 7 della piastrina 3, in modo da realizzare un collegamento fisico fra la piastrina 3 ed il secondo substrato semi-conduttore 4, come mostrato in figura 1.
Il secondo substrato di semi-conduttore 4 può essere elettricamente isolato dall’elemento elettricamente conduttivo o può essere elettricamente accoppiato all’elemento elettricamente conduttivo.
Nel primo caso à ̈ presente una resina adesiva non elettricamente conduttiva 16 interposta fra la superficie inferiore 15 del secondo substrato di semi-conduttore 4 e la superficie superiore 7 della piastrina 3, realizzando il collegamento fisico fra il secondo substrato semi-conduttore 4 e la piastrina 3. Nel secondo caso à ̈ presente uno strato biadesivo elettricamente conduttivo 16 (ad esempio, una resina epossidica) interposto fra la superficie inferiore 15 del secondo substrato di semi-conduttore 4 e la superficie superiore 7 della piastrina 3, realizzando sia il collegamento elettrico che il collegamento fisico fra il secondo substrato di semi-conduttore 4 e la piastrina 3.
Si osservi che per semplicità in figura 1 si à ̈ mostrato il caso in cui tutta la superficie inferiore 15 del secondo substrato di semiconduttore 4 à ̈ sovrapposta alla superficie superiore 7 della piastrina 3, ma l’invenzione può essere applicata anche al caso in cui la superficie inferiore 15 del secondo substrato di semiconduttore 4 sia parzialmente sovrapposta alla superficie superiore 7 della piastrina 3 e si estenda parzialmente all’esterno della superficie superiore 7 della piastrina 3.
Preferibilmente, la parte che si sovrappone della superficie inferiore 15 del secondo substrato di semiconduttore 4 Ã ̈ sostanzialmente impilata con la parte che si sovrappone della superficie inferiore 10 della piastrina 3, come mostrato in figura 1.
Il dispositivo elettronico 1 comprende ulteriormente un supporto metallico 8 (comunemente indicato in inglese con “slug†). Il primo substrato di semi-conduttore 2 à ̈ fisicamente collegato con il supporto metallico 8; per esempio, il primo substrato di semi-conduttore 2 à ̈ montato sul supporto metallico 8. In particolare, il supporto metallico 8 comprende una superficie superiore 19, e la superficie inferiore 9 del primo substrato di semi-conduttore 2 si sovrappone (in tutto o in parte) alla superficie superiore 19 del supporto metallico 8, in modo da realizzare un collegamento fisico fra il supporto metallico 8 ed il primo substrato di semi-conduttore 2. Preferibilmente, il collegamento fisico fra il supporto metallico 8 ed il primo substrato di semiconduttore 2 à ̈ realizzato con uno strato biadesivo elettricamente conduttivo 13 (o con una pasta saldante elettricamente conduttiva) interposto fra la superficie inferiore 9 del primo substrato di semiconduttore 2 e la superficie superiore 19 del supporto metallico 8, in modo da realizzare sia il collegamento fisico che il collegamento elettrico fra il primo substrato di semi-conduttore 2 ed il supporto metallico 8.
Vantaggiosamente, il primo substrato di semiconduttore 2 effettua una funzionalità ad elevata potenza ed il secondo substrato di semi-conduttore 4 effettua una funzionalità di controllo del primo substrato di semi-conduttore 2, in cui con il termine “elevata potenza†si intende che il primo substrato di semi-conduttore 2 à ̈ in grado di trasportare segnali di corrente di valore elevato (ad esempio, compresa fra 1 A e 100 A); in questo caso l’elemento elettricamente conduttivo consente di migliorare l’efficienza del collegamento elettrico del primo substrato di semi-conduttore 2 ad elevata potenza verso l’esterno, per mezzo della piastrina 3 interposta fra il primo substrato di semi-conduttore 2 ed il secondo substrato di semi-conduttore 4 e per mezzo dei ponticelli 11, 12 in grado di trasportare valori elevati di corrente (ad esempio compresi fra 1 A e 100 A). Inoltre il numero di ponticelli necessari per trasportare valori elevati di corrente verso l’esterno à ̈ ridotto (la figura 1 mostra ad esempio solo due ponticelli 11, 12).
Alternativamente, sia il primo substrato di semi-conduttore 2 che il secondo substrato di semiconduttore 4 effettuano funzionalità ad elevata potenza.
Il dispositivo elettronico 1 comprende ulteriormente almeno un piedino di potenza 40, 43 per collegare esternamente il primo substrato di semiconduttore 2 che effettua una funzionalità ad elevata potenza, in cui con il termine “piedino di potenza†si intende che à ̈ in grado di trasportare segnali di corrente di valore elevato (ad esempio, compresa fra 1 A e 100 A). I ponticelli 11, 12 dell’elemento elettricamente conduttivo sono elettricamente accoppiati a detti piedini di potenza 40, 43: per esempio, la figura 1 mostra due piedini di potenza 40, 43, che sono elettricamente collegati rispettivamente ai ponticelli 11, 12. In questo caso la presenza della piastrina 3 (interposta fra il primo substrato di semi-conduttore 2 ed il secondo substrato di semi-conduttore 4) consente di ridurre il numero di ponticelli necessari per trasportare valori elevati di corrente verso i piedini di potenza 40, 43 e, di conseguenza, consente di ridurre il numero dei piedini di potenza (la figura 1 mostra ad esempio solo due piedini di potenza 40, 43). Vantaggiosamente, i piedini 40, 43 sono i terminali di drain o di source di un transistore MOSFET o JFET oppure sono i terminali di emettitore o di collettore di un transistore bipolare ed i segnali di corrente di valore elevato (ad esempio, compresa fra 1 A e 100 A) sono la corrente fra source e drain del transistore MOSFET o JFET o la corrente fra emettitore e collettore del transistore a giunzione bipolare.
Vantaggiosamente, il collegamento elettrico fra il ponticello 11 ed il piedino di potenza 40 à ̈ realizzato con una pasta saldante elettricamente conduttiva 35 (ottenuta con un processo di saldatura ad ultrasuoni) interposta fra la superficie inferiore 17 del ponticello 11 e la superficie superiore del piedino di potenza 40, in modo da realizzare sia il collegamento elettrico che il collegamento fisico fra il ponticello 11 ed il piedino di potenza 40. Analogamente, l’accoppiamento elettrico fra il ponticello 12 ed il piedino di potenza 43 à ̈ realizzato con una pasta saldante elettricamente conduttiva 36 (ottenuta con un processo di saldatura ad ultrasuoni) interposta fra la superficie 18 e la superficie superiore del piedino di potenza 43, in modo da realizzare sia il collegamento elettrico che il collegamento fisico fra il ponticello 12 ed il piedino di potenza 43.
Preferibilmente, il dispositivo elettronico 1 comprende ulteriormente uno o più fili di controllo interni elettricamente conduttivi 25, 26, 27 per collegare elettricamente il primo substrato di semiconduttore 2 con il secondo substrato di semiconduttore 4, per mezzo di pad interni posizionati sul primo substrato di semi-conduttore 2 e sul secondo substrato di semi-conduttore 4. Per esempio, la figura 1 mostra tre fili di controllo interni elettricamente conduttivi 25, 26, 27, che sono tali da trasportare segnali in modo che il secondo substrato di semi-conduttore 4 possa effettuare funzioni di controllo del primo substrato di semiconduttore 2, come ad esempio il controllo della tensione del gate di un transistore di tipo MOSFET o JFET o il controllo della corrente di base di un transistore a giunzione bipolare.
Vantaggiosamente, nel caso in cui la piastrina 3 sia elettricamente collegata al secondo substrato di semi-conduttore 4, à ̈ possibile collegare elettricamente il primo substrato di semi-conduttore 2 con il secondo substrato di semi-conduttore 4 attraverso l’elemento elettricamente conduttivo. Pertanto à ̈ possibile effettuare il collegamento elettrico fra il primo substrato di semi-conduttore 2 ed il secondo substrato di semi-conduttore 4:
- solo per mezzo dei fili di controllo interni elettricamente conduttivi 25, 26, 27; oppure
- per mezzo dei fili di controllo interni elettricamente conduttivi 25, 26, 27 e per mezzo dell’elemento elettricamente conduttivo, con il vantaggio di consentire di ridurre il numero di fili conduttivi interni; oppure
- solo per mezzo dell’elemento elettricamente conduttivo, con il vantaggio di eliminare il numero di fili di controllo interni.
Preferibilmente, il dispositivo elettronico 1 comprende ulteriormente uno o più piedini di controllo 41, 42 per collegare esternamente il secondo substrato di semi-conduttore 4, in cui con il termine “piedini di controllo†si intende che sono tali da trasportare segnali di corrente di valore basso (ad esempio, inferiori a 10 mA); inoltre il dispositivo elettronico 1 comprende uno o più fili di controllo esterni elettricamente conduttivi 30, 31 per accoppiare elettricamente il secondo substrato di semi-conduttore 4 ai piedini di controllo 41, 42. Per esempio, la figura 1 mostra due piedini di controllo 41, 42 che sono elettricamente collegati rispettivamente ai fili di controllo 31, 30.
Per semplicità nella figura 1 si à ̈ mostrato il caso in cui le superfici 5, 9, 10, 7, 15, 6 sono sostanzialmente piane, ma l’invenzione può essere applicata anche ad altri tipi di superfici che consentono di avere un accoppiamento elettrico fra il primo substrato di semi-conduttore 5 e almeno parte della piastrina 3 e, preferibilmente, che consentono di avere un accoppiamento elettrico fra la piastrina 3 e almeno parte del secondo substrato di semiconduttore 4.
Preferibilmente, la superficie inferiore 10 della piastrina 3 si sovrappone alla superficie superiore 5 del primo substrato di semi-conduttore 2 per una porzione che dipende dal valore della corrente da trasportare dal primo substrato di semi-conduttore 2 verso i piedini di potenza 40, 43. Preferibilmente, la larghezza del ponticello 11 (o 12) dipende dal valore della corrente da trasportare dal primo substrato di semi-conduttore 2 verso i piedini di potenza 40, 43.
Secondo una variante della prima forma di realizzazione dell’invenzione (non mostrata nelle figure), il dispositivo elettronico comprende:
- uno strato metallico 8 elettricamente isolato dal primo substrato di semiconduttore 2;
- il primo substrato di semiconduttore 2;
- una pluralità (almeno due) di elementi elettricamente conduttivi fra di loro separati, aventi rispettive piastrine elettricamente conduttive montate sul primo substrato di semiconduttore 2 ed elettricamente collegate con il primo substrato di semiconduttore 2, ciascun elemento elettricamente conduttivo comprendente almeno un rispettivo ponticello elettricamente collegato con le rispettive piastrine conduttive; - il secondo substrato di semiconduttore 4 montato sulle piastrine della pluralità di elementi elettricamente conduttivi e che si sovrappone (in tutto o in parte) alle piastrine della pluralità di elementi elettricamente conduttivi.
Con riferimento alle figure 2A e 2B, viene mostrata schematicamente una vista dall’alto ed in sezione di un contenitore protettivo (indicato in inglese con “package†) 100 che racchiude un dispositivo elettronico secondo una seconda forma di realizzazione dell’invenzione. Si osservi che nelle figure 2A e 2B componenti o elementi identici o analoghi a quelli della figura 1 sono indicati con i medesimi riferimenti numerici. La vista in sezione della figura 2B à ̈ ottenuta lungo la linea tratteggiata A-B della vista dall’alto di figura 2A.
Il contenitore protettivo 100 racchiude un dispositivo elettronico che può essere un transistore di tipo MOSFET o JFET o un transistore a giunzione bipolare; ai fini della spiegazione della seconda forma di realizzazione, si suppone che il dispositivo elettronico sia un transistore MOSFET.
Il contenitore protettivo 100 comprende un involucro 60 realizzato ad esempio con un materiale plastico avente la funzione di proteggere il dispositivo elettronico dall’ambiente esterno.
Il contenitore protettivo 100 comprende inoltre un piedino 108 che costituisce il terminale di drain del transistore MOSFET, comprende i piedini 140, 143, 151, 152, 153 che costituiscono i terminali di source del transistore MOSFET e comprende i piedini 141, 142, 156, 157, 158 che costituiscono i terminali di gate del transistore MOSFET.
Il contenitore protettivo 100 comprende il primo substrato di semi-conduttore 2 di cui à ̈ visibile la superficie superiore 5, comprende l’elemento elettricamente conduttivo di cui à ̈ visibile la superficie superiore 7 della piastrina 3 e di cui à ̈ visibile in figura 2B il ponticello 111, e comprende il secondo substrato di semi-conduttore 4 di cui à ̈ visibile la superficie superiore 6.
Il ponticello 111 ha una funzione analoga a quella del ponticello 11 della prima realizzazione (cioà ̈ ha la funzione di collegare elettricamente il primo substrato di semiconduttore 2 al piedino esterno di potenza 140), ma ha una forma geometrica diversa. Ad esempio, la figura 2B mostra che la superficie del ponticello 111 ha una prima porzione in cui la forma à ̈ sostanzialmente piana, ha una seconda porzione in cui la forma à ̈ sostanzialmente piana ed ha un angolo maggiore di zero gradi rispetto alla prima porzione, ed ha una terza porzione in cui la forma à ̈ sostanzialmente piana ed ha un angolo maggiore di zero gradi rispetto alla seconda porzione.
Il piedino 140 à ̈ elettricamente collegato al ponticello 111 ed ha una funzione simile a quella del piedino 40, ma ha una forma diversa. In particolare, la figura 2B mostra che la superficie del piedino 140 ha una prima porzione in cui la forma à ̈ sostanzialmente piana, ha una seconda porzione in cui la forma à ̈ sostanzialmente piana ed ha un angolo di circa 90 gradi rispetto alla prima porzione, ed ha una terza porzione in cui la forma à ̈ sostanzialmente piana ed ha un angolo di circa 90 gradi rispetto alla seconda porzione.
I fili 130, 131 hanno una funzione simile a quella dei fili 30, 31 della prima realizzazione.
Il piedino 142 à ̈ elettricamente collegato al filo 131 ed ha una funzione simile a quella del piedino 42 della prima realizzazione, ma ha una forma diversa. In particolare, la figura 2B mostra che la superficie del piedino 142 ha una prima porzione in cui la forma à ̈ sostanzialmente piana, ha una seconda porzione in cui la forma à ̈ sostanzialmente piana ed ha un angolo di circa 90 gradi rispetto alla prima porzione, ed ha una terza porzione in cui la forma à ̈ sostanzialmente piana ed ha un angolo di circa 90 gradi rispetto alla seconda porzione.
Il piedino 108 ha una funzione simile a quella dello strato metallico 8 della prima realizzazione; inoltre il piedino 108 Ã ̈ elettricamente collegato al primo substrato di semi-conduttore 2, in modo da consentire il flusso di corrente fra il terminale di drain costituito dal piedino 108 e i terminali di source costituiti dai piedini 140, 143, 151, 152, 153.

Claims (14)

  1. Rivendicazioni 1. Dispositivo elettronico (1) comprendente: - un primo substrato semiconduttore (2); - un secondo substrato semiconduttore (4); - un elemento elettricamente conduttivo (3, 11, 12) che include: • una prima parte elettricamente conduttiva (3) interposta almeno parzialmente fra il primo substrato semiconduttore e il secondo substrato semiconduttore, in cui detta prima parte à ̈ elettricamente accoppiata al primo substrato semiconduttore (2), • una seconda parte elettricamente conduttiva (11, 12) elettricamente accoppiata alla prima parte, in cui detta seconda parte si estende da almeno parte della prima parte.
  2. 2. Dispositivo elettronico secondo la rivendicazione 1, in cui la prima parte à ̈ una piastrina elettricamente conduttiva (3) ed in cui la seconda parte include almeno un ponticello (11, 12) che si estende da almeno parte della piastrina.
  3. 3. Dispositivo elettronico secondo la rivendicazione 2, in cui la piastrina à ̈ definita da una prima superficie (7) e da una seconda superficie (10), ed in cui l’almeno un ponticello si estende da almeno parte della prima e della seconda superficie.
  4. 4. Dispositivo elettronico secondo la rivendicazione 3, in cui il primo substrato semiconduttore (2) include una terza superficie (5), ed in cui la seconda superficie (10) dell’elemento elettricamente conduttivo (3) à ̈ elettricamente accoppiata alla terza superficie (5) del primo substrato semiconduttore (2).
  5. 5. Dispositivo elettronico secondo almeno una delle precedenti rivendicazioni, in cui il primo substrato semiconduttore effettua una funzionalità ad elevata potenza ed il secondo substrato semiconduttore effettua una funzionalità di controllo del primo substrato semiconduttore.
  6. 6. Dispositivo elettronico secondo almeno una delle rivendicazioni da 2 a 5, comprendente ulteriormente almeno un piedino di potenza (40, 42) per collegare esternamente il primo substrato, in cui almeno un ponticello (11, 12) Ã ̈ elettricamente accoppiato ad almeno un piedino di potenza.
  7. 7. Dispositivo elettronico secondo almeno una delle rivendicazioni da 3 a 6, in cui la seconda superficie (10) della piastrina si sovrappone alla terza superficie (5) del primo substrato semiconduttore, il dispositivo comprendente ulteriormente uno strato elettricamente conduttivo (14) interposto fra la seconda superficie (10) e la terza superficie (5) allo scopo di effettuare un collegamento elettrico e fisico fra la seconda superficie (10) e la terza superficie (5).
  8. 8. Dispositivo elettronico secondo almeno una delle rivendicazioni da 3 a 7, in cui il secondo substrato semiconduttore (4) include una quarta superficie (15) che si sovrappone alla prima superficie (7) della piastrina (3), il dispositivo comprendente ulteriormente un altro strato adesivo (16) interposto fra la quarta superficie (15) e la prima superficie (7) per effettuare un collegamento fisico fra la quarta superficie (15) e la prima superficie (7).
  9. 9. Dispositivo elettronico secondo la rivendicazione 8, in cui l’altro strato adesivo (16) à ̈ elettricamente conduttivo, allo scopo di effettuare un collegamento elettrico fra la piastrina ed il secondo substrato semiconduttore.
  10. 10. Dispositivo elettronico secondo almeno una delle precedenti rivendicazioni, comprendente ulteriormente uno strato metallico (8) elettricamente accoppiato al primo substrato semiconduttore.
  11. 11. Dispositivo elettronico secondo almeno una delle precedenti rivendicazioni, comprendente ulteriormente almeno un filo di controllo interno elettricamente conduttivo (25) per collegare elettricamente il primo substrato al secondo substrato.
  12. 12. Dispositivo elettronico secondo almeno una delle precedenti rivendicazioni, comprendente ulteriormente almeno un piedino di controllo (42) per collegare esternamente il secondo substrato e comprendente almeno un filo di controllo esterno elettricamente conduttivo (31) per collegare elettricamente il secondo substrato ad almeno un piedino di controllo.
  13. 13. Dispositivo elettronico secondo almeno una delle precedenti rivendicazioni, in cui l’almeno un ponticello à ̈ un terminale di un transistore selezionato dalla seguente lista: - un terminale di sorgente di un MOSFET; - un terminale di pozzo di un MOSFET; - un terminale di emettitore di un transistore a giunzione bipolare; - un terminale di collettore di un transistore a giunzione bipolare; ed in cui l’almeno un filo di controllo esterno à ̈ elettricamente collegato ad un terminale di gate del MOSFET o ad un terminale di base del transistore a giunzione bipolare.
  14. 14. Contenitore protettivo (100) comprendente: - almeno un dispositivo elettronico (1) secondo almeno una delle rivendicazioni da 1 a 13; - un involucro (60) per racchiudere il primo substrato, il secondo substrato e l’elemento elettricamente conduttivo.
ITMI2011A000276A 2011-02-24 2011-02-24 Dispositivo elettronico per applicazioni ad elevata potenza. IT1404382B1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ITMI2011A000276A IT1404382B1 (it) 2011-02-24 2011-02-24 Dispositivo elettronico per applicazioni ad elevata potenza.
US13/369,803 US8519546B2 (en) 2011-02-24 2012-02-09 Stacked multi-die electronic device with interposed electrically conductive strap

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITMI2011A000276A IT1404382B1 (it) 2011-02-24 2011-02-24 Dispositivo elettronico per applicazioni ad elevata potenza.

Publications (2)

Publication Number Publication Date
ITMI20110276A1 true ITMI20110276A1 (it) 2012-08-25
IT1404382B1 IT1404382B1 (it) 2013-11-22

Family

ID=43976180

Family Applications (1)

Application Number Title Priority Date Filing Date
ITMI2011A000276A IT1404382B1 (it) 2011-02-24 2011-02-24 Dispositivo elettronico per applicazioni ad elevata potenza.

Country Status (2)

Country Link
US (1) US8519546B2 (it)
IT (1) IT1404382B1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130175704A1 (en) 2012-01-05 2013-07-11 Ixys Corporation Discrete power transistor package having solderless dbc to leadframe attach
MY171261A (en) 2014-02-19 2019-10-07 Carsem M Sdn Bhd Stacked electronic packages
US10410996B2 (en) * 2016-12-02 2019-09-10 Dialog Semiconductor (Uk) Limited Integrated circuit package for assembling various dice in a single IC package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058744A (ja) * 1998-08-06 2000-02-25 Sanken Electric Co Ltd 半導体装置
US20010052641A1 (en) * 2000-06-15 2001-12-20 Frank Kuo Power semiconductor device
US20080061396A1 (en) * 2006-09-07 2008-03-13 Sanjay Havanur Stacked dual MOSFET package
US20090212405A1 (en) * 2008-02-26 2009-08-27 Yong Liu Stacked die molded leadless package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004011195T2 (de) * 2004-05-31 2009-01-08 Stmicroelectronics S.R.L., Agrate Brianza Vertikal leitender Leistungselektronikvorrichtungs-Baustein sowie entsprechendes Montageverfahren
US20110260314A1 (en) * 2010-04-27 2011-10-27 Stmicroelectronics S.R.L. Die package and corresponding method for realizing a double side cooling of a die package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058744A (ja) * 1998-08-06 2000-02-25 Sanken Electric Co Ltd 半導体装置
US20010052641A1 (en) * 2000-06-15 2001-12-20 Frank Kuo Power semiconductor device
US20080061396A1 (en) * 2006-09-07 2008-03-13 Sanjay Havanur Stacked dual MOSFET package
US20090212405A1 (en) * 2008-02-26 2009-08-27 Yong Liu Stacked die molded leadless package

Also Published As

Publication number Publication date
IT1404382B1 (it) 2013-11-22
US8519546B2 (en) 2013-08-27
US20120217655A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
US9105598B2 (en) Package/heatsink system for electronic device
ITMI20111213A1 (it) Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune
JP2013219267A (ja) パワーモジュール
JP2006332579A (ja) 半導体装置
US20170358516A1 (en) Power module
CN104798198B (zh) 半导体装置
JP2016213308A (ja) プリント回路板及びプリント配線板
JP2010283053A (ja) 半導体装置及びその製造方法
KR20200011893A (ko) 대칭적으로 배열된 전원 단자를 갖는 반도체 패키지 및 그 제조 방법
KR20200011890A (ko) 중첩 전기 전도성 영역을 갖는 반도체 패키지 및 그 제조 방법
KR20200011889A (ko) 전자기 차폐 구조물을 갖는 반도체 패키지 및 그 제조 방법
JP6813259B2 (ja) 半導体装置
JP2010135737A (ja) 半導体装置
JPWO2015182284A1 (ja) 半導体装置
US8963303B2 (en) Power electronic device
JPWO2015104834A1 (ja) 電力半導体装置
ITMI20110276A1 (it) Dispositivo elettronico per applicazioni ad elevata potenza
IT202000032267A1 (it) Dispositivo elettronico incapsulato ad elevata dissipazione termica e relativo procedimento di fabbricazione
JP5708359B2 (ja) 半導体装置及び半導体装置の製造方法
KR20210018811A (ko) 열 전도성 전자장치 패키징
JP7012453B2 (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
TWI745525B (zh) 用於半導體封裝物之導電夾連接佈置
TWM606602U (zh) 大功率積體電路晶片封裝裝置
TWI677172B (zh) 緩衝器電路及功率半導體模組以及感應加熱用電源裝置
JP6600743B2 (ja) 高伝導性放熱パッドを用いたプリント回路基板の放熱システム