JP2010135737A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010135737A
JP2010135737A JP2009163662A JP2009163662A JP2010135737A JP 2010135737 A JP2010135737 A JP 2010135737A JP 2009163662 A JP2009163662 A JP 2009163662A JP 2009163662 A JP2009163662 A JP 2009163662A JP 2010135737 A JP2010135737 A JP 2010135737A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
lead
electrode
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009163662A
Other languages
English (en)
Other versions
JP4883145B2 (ja
Inventor
Masao Yamada
雅央 山田
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009163662A priority Critical patent/JP4883145B2/ja
Priority to US12/588,739 priority patent/US8624367B2/en
Priority to CN200910207690A priority patent/CN101728372A/zh
Priority to CN2013100632308A priority patent/CN103199074A/zh
Publication of JP2010135737A publication Critical patent/JP2010135737A/ja
Application granted granted Critical
Publication of JP4883145B2 publication Critical patent/JP4883145B2/ja
Priority to US14/091,507 priority patent/US9029993B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームのサイズを小さくすることを可能にして、装置全体の構成を小型化する。
【解決手段】本発明の半導体装置１１は、リードフレーム１３のチップマウント部１３ａ上に半導体チップ１２をマウントし、全体を樹脂１５でモールドして構成されたものにおいて、リードフレーム１３の複数のリード部１３ｃ〜１３ｇ上に縦置きで搭載され上下両端に電極部を有する複数のチップ部品１４を備えると共に、複数のチップ部品１４の各上端部に搭載されグランド電位に接続された導電性プレート１７を備えたものである。
【選択図】図１

Description

本発明は、リードフレーム上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置に関する。
ＩＣやＬＳＩ等の半導体装置は、半導体チップと、この半導体チップをマウントするリードフレームとを備え、これら半導体チップおよびリードフレームを樹脂でモールドして構成されている。このような半導体装置の一例が、特許文献１に記載されている。また、ノイズや静電気対策用のチップコンデンサを半導体装置のモールド樹脂の中に封止するように構成した半導体装置も知られている。
チップコンデンサをモールド樹脂の中に封止した半導体装置の一例を、図２４に示す。この図２４に示すように、リードフレーム１のチップマウント部２上に半導体チップ３がマウントされており、リードフレーム１のリード部４ａ〜４ｆ間またはリード部４ａ〜４ｆとチップマウント部２との間にブリッジするようにチップコンデンサ５が配設されている。この場合、チップマウント部２及びリード部４ｃがグランド電位であり、チップマウント部２、リード部４ａ、４ｂ、４ｄ、４ｆと半導体チップ３のパッドとの間がワイヤ６を介してボンディングされている。そして、リードフレーム１、半導体チップ３、チップコンデンサ５は、樹脂７でモールドされている。
特開２０００−５８７４０号公報
上記構成の半導体装置の場合、リードフレーム１のレイアウト設計を行うときに、チップコンデンサ５を必要電位間に配設するように設計すると、リードフレームのサイズがかなり大きくなってしまうという問題点があった。
そこで、本発明の目的は、リードフレームのサイズを小さくすることを可能にして、装置全体の構成を小型化することができる半導体装置を提供するにある。
請求項１の発明によれば、リードフレームのチップマウント部上に搭載され両端に電極部を有する複数のチップ部品と、複数のチップ部品の各他方の電極部とリードフレームの複数のリード部との各間にボンディングされたワイヤとを備えたので、リードフレームのサイズを小さくすることが可能となり、装置全体の構成を小型化することができる。
請求項２の発明によれば、前記複数のチップ部品を搭載する基板を備え、前記基板をチップマウント部上に搭載したので、チップマウント部の電位と異なる電位に前記複数のチップ部品を容易に接続することができる。
請求項３の発明によれば、前記リードフレームの複数のリード部上に横置きで搭載され、両端に電極部を有する複数のチップ部品を備え、前記複数のチップ部品の各一方の電極と前記複数のリード部との間は導電性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記複数のリード部との間は絶縁性接着剤で接着し、更に、前記複数のチップ部品の各他方の電極部にボンディングされたワイヤを備えたので、請求項１の発明とほぼ同じ作用効果を得ることができる。
この場合、請求項４の発明のように、前記ワイヤは、グランド電位に接続されていることが好ましい。また、請求項５の発明のように、前記チップ部品の上に１個以上のチップ部品を積み重ねると共に、これら積み重ねたチップ部品を直列接続するように構成することが好ましい。
請求項６の発明によれば、前記リードフレームの複数のリード部上に横置きで搭載され、両端に電極部を有する複数のチップ部品と、前記複数のチップ部品の上に搭載された導電性プレートとを備え、前記複数のチップ部品の各一方の電極と前記複数のリード部との間は導電性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記複数のリード部との間は絶縁性接着剤で接着し、前記複数のチップ部品の各一方の電極と前記導電性プレートとの間は絶縁性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記導電性プレートとの間は導電性接着剤で接着するように構成したので、請求項１の発明とほぼ同じ作用効果を得ることができる。また、請求項７の発明のように、前記導電性プレートは、グランド電位に接続されていることが好ましい。
請求項８の発明によれば、リードフレームの複数のリード部上に縦置きで搭載され、上下両端に電極部を有する複数のチップ部品と、前記複数のチップ部品の各上端部に搭載された導電性プレートとを備えたので、リードフレームのサイズを小さくすることが可能となり、装置全体の構成を小型化することができる。
この場合、請求項９の発明のように、前記導電性プレートには、前記チップ部品の上下方向の長さ寸法の長短に対応するように凸部または凹部が折曲形成されていることが好ましい。また、請求項１０の発明のように、前記導電性プレートにおける前記チップ部品が接着される部分の近傍部位に、溝部が形成されていることが好ましい。
請求項１１の発明によれば、前記導電性プレートまたは前記リード部には、前記チップ部品の下端部または上端部が嵌合する嵌合凹部が形成されているので、チップ部品の接着強度を高くすることができる。
請求項１２の発明によれば、前記複数のチップ部品を予め樹脂でモールドすると共に、前記チップ部品の電極部の端面を露出させておくように構成したので、組み立て作業性を向上させることができる。また、請求項１３の発明のように、前記導電性プレートは、グランド電位に接続されていることが好ましい。
請求項１４の発明によれば、前記リードフレームの複数のリード部上に縦置きで搭載され、上下両端に電極部を有する複数のチップ部品と、前記複数のチップ部品の各上端部の電極部にボンディングされたワイヤとを備えたので、請求項１の発明とほぼ同じ作用効果を得ることができる。また、請求項１５の発明のように、前記ワイヤは、グランド電位に接続されていることが好ましい。
請求項１６の発明によれば、前記リードフレームの複数のリード部上に縦置きで搭載され、上下両端に電極部を有する複数のチップ部品を備え、全体を樹脂でモールドしたときに、前記複数のチップ部品の各上端部の電極部を露出させるように構成したので、請求項１の発明とほぼ同じ作用効果を得ることができる。
請求項１７の発明によれば、前記リードフレームの複数のリード部上に縦置きで搭載され、上下両端に電極部を有する複数のチップ部品と、前記チップマウント部に前記チップ部品が搭載されているリード部に近接するように設けられたリード部とを備え、前記チップマウント部に設けられたリード部を変形させてその先端部を前記複数のチップ部品の各上端部の電極部に搭載するように構成したので、請求項１の発明とほぼ同じ作用効果を得ることができる。また、請求項１８の発明のように、前記チップマウント部に設けられたリード部は、グランド電位に接続されていることが好ましい。
請求項１９の発明によれば、前記リードフレームの複数のリード部上に縦置きで接着され、上下両端に電極部を有する複数のチップ部品を備え、前記リードフレームのチップマウント部とリード部を別体とし、前記チップマウント部の端部を前記複数のチップ部品の各上端部の電極部に接着するように構成したので、請求項１の発明とほぼ同じ作用効果を得ることができる。
図１は本発明の第１の実施例を示す半導体装置の上面図 図２は図１中において右方から見た半導体装置の側面図 図３は本発明の第２の実施例を示すもので、図１中において下方から見た半導体装置の側面図 図４は本発明の第３の実施例を示す図３相当図 図５は本発明の第４の実施例を示すもので、チップコンデンサ周辺の側面図 図６は本発明の第５の実施例を示す図３相当図 図７は本発明の第６の実施例を示すもので、チップコンデンサ周辺の縦断側面図 図８（ａ）はリード部の部分斜視図、（ｂ）は導電性プレートの部分斜視図 図９は本発明の第７の実施例を示すもので、樹脂でモールドしたチップコンデンサの斜視図 図１０は本発明の第８の実施例を示すもので、チップコンデンサ周辺の縦断側面図 図１１は本発明の第９の実施例を示す図１０相当図 図１２は本発明の第１０の実施例を示す図１０相当図 図１３は本発明の第１１の実施例を示す図１０相当図 図１４は本発明の第１２の実施例を示すもので、半導体装置の部分斜視図 図１５は本発明の第１３の実施例を示すもので、半導体装置の縦断側面図 半導体装置の斜視図 本発明の第１４の実施例を示す図１相当図 グランド電位用のリード部を変形させてその先端部を接着した状態を示す図１７相当図 本発明の第１５の実施例を示す半導体装置の部分分解斜視図 半導体装置の部分縦断側面図 本発明の第１６の実施例を示す図１４相当図 本発明の第１７の実施例を示す図１４相当図 本発明の第１８の実施例を示す半導体装置の部分上面図 従来構成を示す図１相当図
以下、本発明の第１の実施例について、図１及び図２を参照しながら説明する（尚、本実施例は請求項８、１３に対応している）。まず、図１に示すように、本実施例の半導体装置１１は、半導体チップ１２と、リードフレーム１３と、チップコンデンサ１４と、装置全体をモールドする樹脂１５とから構成されている。
リードフレーム１３は、半導体チップ１２が接着または半田付けによりマウントされた矩形状のチップマウント部１３ａと、このチップマウント部１３ａの図１中の下辺部に突設されたグランド端子用のリード部１３ｂと、このリード部１３ｂと並列に配設された各種の信号用のリード部１３ｃ〜１３ｇと、チップマウント部１３ａとリード部１３ｃ〜１３ｇを連結する図示しない連結部とから構成されている。尚、上記連結部は、半導体装置１１が製造完了されたときには除去される部分である。
半導体チップ１２のパッドと、リードフレーム１３のリード部１３ｃ〜１３ｇとの各間は、ワイヤ１６を介してボンディングされている。また、半導体チップ１２のパッドと、リードフレーム１３のチップマウント部１３ａ（リード部１３ｂ）との間も、ワイヤ１６を介してボンディングされている。
さて、リードフレーム１３のリード部１３ｃ〜１３ｇ上には、図２にも示すように、ノイズまたは静電気対策用のチップコンデンサ１４が縦置きで搭載されている。各チップコンデンサ１４の一端部（図２中の下端部）の電極部１４ａを、それぞれ導電性接着剤によりリード部１３ｃ〜１３ｇに接着している。尚、接着する代わりに半田付けしても良い。各チップコンデンサ１４の他端部（図２中の上端部）の電極部１４ｂ上には、グランド電位に接続する導電性プレート１７が搭載、具体的には、導電性接着剤を介して接着されている。尚、接着する代わりに半田付けしても良い。この導電性プレート１７と、リードフレーム１３のチップマウント部１３ａとの間は、ワイヤ１６を介してボンディングされており、これにより、導電性プレート１７が例えばグランド電位に接続されている。尚、導電性プレート１７を他の電位に接続しても良い。
上記構成の本実施例によれば、リードフレーム１３の複数のリード部１３ｃ〜１３ｇ上に複数のチップコンデンサ１４（チップ部品）を縦置きで接着（搭載）し、これら複数のチップコンデンサ１４の各上端部に導電性プレート１７を接着（搭載）するように構成したので、チップコンデンサをリードフレームのリード部間にブリッジするように配設する構成をなくすことができるから、リードフレーム１３のサイズを小さくすることが可能となり、半導体装置１１全体の構成を小型化することができる。
図３は、本発明の第２の実施例を示すものである（本実施例は請求項９に対応している）。尚、第１の実施例と同一構成には、同一符号を付している。この第２の実施例は、複数のチップコンデンサ１４を縦置きしたときに、複数のチップコンデンサ１４の中に高さ寸法の異なるものが混在している場合の実施例である。具体的には、図３に示すように、４個のチップコンデンサ１４の中の１個のチップコンデンサ１４（右から２番目のチップコンデンサ１４）の高さ寸法が低いものである場合、導電性プレート１７のうちの上記チップコンデンサ１４に対応する部分に下方へ突出する凸部１７ａを設け、この凸部１７ａの下面をチップコンデンサ１４の電極部１４ｂの上面に接着するように構成した。
尚、上述した以外の第２の実施例の構成は、第１の実施例と同じ構成となっている。従って、第２の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。特に、第２の実施例においては、導電性プレート１７に凸部１７ａを設けるように構成したので、チップコンデンサ１４の中に高さ寸法の異なるものが混在していても、その高さ寸法の異なるチップコンデンサ１４を良好に接着固定することができる。尚、高さ寸法の高いチップコンデンサ１４が混在しているときには、導電性プレート１７に上方へ突出する凸部（即ち、凹部）を設ければ良い。
図４は、本発明の第３の実施例を示すものである（本実施例は請求項１０に対応している）。尚、第２の実施例と同一構成には、同一符号を付している。この第３の実施例では、図４に示すように、導電性プレート１７におけるチップコンデンサ１４が接着される部分の近傍部位に、溝部１７ｂを形成した。この構成によれば、樹脂でモールドする際に型締めによりチップコンデンサ１４に作用する応力を緩和することができるから、チップコンデンサ１４の剥がれを抑制することができる。
図５は、本発明の第４の実施例を示すものである。尚、第１の実施例と同一構成には、同一符号を付している。この第４の実施例では、図５に示すように、導電性プレート１７のうちのチップコンデンサ１４の電極部１４ｂを接着する部分に、Ｌ型に折曲させた折曲部１７ｃを設けると共に、リードフレーム１３のリード部１３ｃ〜１３ｇのうちのチップコンデンサ１４の電極部１４ａを接着する部分に、Ｌ型に折曲させた折曲部１３ｈを設けた。
そして、リードフレーム１３のリード部１３ｃ〜１３ｇの折曲部１３ｈにチップコンデンサ１４の電極部１４ａを当接させるようにして接着すると共に、導電性プレート１７の折曲部１７ｃにチップコンデンサ１４の電極部１４ｂを当接させるようにして接着した。これにより、チップコンデンサ１４の接着（固定）強度を大きくすることができる。尚、上述した以外の第４の実施例の構成は、第１の実施例と同じ構成となっている。従って、第４の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
図６は、本発明の第５の実施例を示すものである（本実施例は請求項１４、１５に対応している）。尚、第２の実施例と同一構成には、同一符号を付している。この第５の実施例では、図６に示すように、導電性プレート１７の代わりに、グランド電位に接続されたワイヤ１８によって複数のチップコンデンサ１４の電極部１４ｂをボンディングして互いに接続するように構成した。尚、ワイヤ１８を他の電位に接続しても良い。また、上述した以外の第６の実施例の構成は、第２の実施例と同じ構成となっている。従って、第６実施例においても、第２の実施例とほぼ同じ作用効果を得ることができる。
図７及び図８は、本発明の第６の実施例を示すものである（本実施例は請求項１１に対応している）。尚、第１の実施例と同一構成には、同一符号を付している。この第６の実施例では、図７及び図８に示すように、導電性プレート１７にチップコンデンサ１４の電極部１４ｂが嵌合する凹部１７ｄを設けると共に、リードフレーム１３のリード部１３ｃ〜１３ｇにチップコンデンサ１４の電極部１４ａが勘合する凹部１３ｉを設けるように構成した。この構成の場合、導電性プレート１７の凹部１７ｄにチップコンデンサ１４の電極部１４ｂを嵌合させながら接着すると共に、リードフレーム１３のリード部１３ｃ〜１３ｇの凹部１３ｉにチップコンデンサ１４の電極部１４ａを嵌合させながら接着する。
これにより、チップコンデンサ１４の接着（固定）強度を大きくすることができる。尚、上述した以外の第６の実施例の構成は、第１の実施例と同じ構成となっている。従って、第６の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
図９は、本発明の第７の実施例を示すものである（本実施例は請求項１２に対応している）。尚、第１の実施例と同一構成には、同一符号を付している。この第７の実施例では、図９に示すように、複数のチップコンデンサ１４を予め樹脂１８でモールドすると共に、チップコンデンサ１４の電極部１４ａ、１４ｂの各端面を露出させておくように構成した。
尚、上述した以外の第７の実施例の構成は、第１の実施例と同じ構成となっている。従って、第７実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。特に、第７の実施例によれば、複数のチップコンデンサ１４を予め樹脂１８でモールドしたので、チップコンデンサ１４の取り扱い性が向上し、製造性を高めることができる。
図１０は、本発明の第８の実施例を示すものである（本実施例は請求項６、７に対応している）。尚、第１の実施例と同一構成には、同一符号を付している。この第８の実施例では、図１０に示すように、複数のチップコンデンサ１４をリードフレーム１３の複数のリード部１９上にそれぞれ横置きで接着している。この場合、複数のチップコンデンサ１４の各一方の電極部１４ａと複数のリード部１９との間は導電性接着剤２０で接着し、複数のチップコンデンサ１４の各他方の電極部１４ｂと複数のリード部１９との間は絶縁性接着剤２１で接着している。
そして、複数のチップコンデンサ１４の上には、グランド電位に接続された導電性プレート１７が接着されている。この場合、複数のチップコンデンサ１４の各一方の電極部１４ａと導電性プレート１７との間は絶縁性接着剤２１で接着し、複数のチップコンデンサ１４の各他方の電極部１４ｂと導電性プレート１７との間は導電性接着剤２０で接着している。上述した以外の第８の実施例の構成は、第１の実施例と同じ構成となっている。従って、第８の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
尚、上記第８の実施例では、導電性プレート１７を複数のチップコンデンサ１４の各一方の電極部１４ａに接続するように構成したが、これに代えて、グランド電位に接続されたワイヤを複数のチップコンデンサ１４の各一方の電極部１４ａにボンディングするように構成しても良い（本構成は請求項３、４に対応している）。
図１１は、本発明の第９の実施例を示すものである。尚、第８の実施例と同一構成には、同一符号を付している。この第９の実施例では、図１１に示すように、チップコンデンサ１４の他方の電極部１４ｂとリード部１９との間を絶縁性接着剤２１で接着することをやめて、リード部１９に凹状の段部１９ａを設けることにより、チップコンデンサ１４の電極部１４ｂがリード部１９に接触しないように構成している。上述した以外の第９の実施例の構成は、第８の実施例と同じ構成となっている。従って、第９の実施例においても、第８の実施例とほぼ同じ作用効果を得ることができる。
図１２は、本発明の第１０の実施例を示すものである。尚、第８の実施例と同一構成には、同一符号を付している。この第１０の実施例では、図１２に示すように、チップコンデンサ１４の他方の電極部１４ｂの形状を変更し、上部にだけ電極部１４ｃを設けた。そして、チップコンデンサ１４の下面全体とリード部１９との間を導電性接着剤２０で接着した。上述した以外の第１０の実施例の構成は、第８の実施例と同じ構成となっている。従って、第１０の実施例においても、第８の実施例とほぼ同じ作用効果を得ることができる。
図１３は、本発明の第１１の実施例を示すものである（本実施例は請求項５に対応している）。尚、第８の実施例と同一構成には、同一符号を付している。この第１１の実施例では、図１３に示すように、チップコンデンサ１４の上に別の１個のチップコンデンサ１４を積み重ねると共に、これら積み重ねた２個のチップコンデンサ１４を直列接続するように構成した。具体的には、下のチップコンデンサ１４の一方の電極部１４ａと上のチップコンデンサ１４の一方の電極部１４ａとの間を絶縁性接着剤２１で接着すると共に、下のチップコンデンサ１４の他方の電極部１４ｂと上のチップコンデンサ１４の他方の電極部１４ｂとの間を導電性接着剤２０で接着し、更に、グランド電位に接続されたワイヤ（図示しない）を上のチップコンデンサ１４の一方の電極部１４ａにボンディングしている。
尚、上述した以外の第１１の実施例の構成は、第８の実施例と同じ構成となっている。従って、第１１の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。特に、第１１の実施例によれば、チップコンデンサ１４を積み重ねると共に、これら積み重ねた２個のチップコンデンサ１４を直列接続するように構成したので、チップコンデンサの容量の調整が容易になる。尚、２個のチップコンデンサ１４を積み重ねたが、３個以上のチップコンデンサ１４を積み重ね、積み重ねたチップ部品を直列接続するように構成しても良い。
図１４は、本発明の第１２の実施例を示すものである（本実施例は請求項１に対応している）。尚、第８の実施例と同一構成には、同一符号を付している。この第１２の実施例では、図１４に示すように、複数（例えば４個の）のチップコンデンサ１４をリードフレーム２２のチップマウント部２３上に接着している。この場合、チップコンデンサ１４の一方の電極部１４ａとチップマウント部２３との間を導電性接着剤２０で接着すると共に、チップコンデンサ１４の他方の電極部１４ｂとチップマウント部２３との間を絶縁性接着剤２１で接着している。
そして、半導体チップ１２の複数のパッド（電極）と、複数のチップコンデンサ１４の各他方の電極部１４ｂとの各間を、ワイヤ１６でボンディングしている。更に、複数のチップコンデンサ１４の各他方の電極部１４ａと、リードフレーム２２の複数のリード部２４との各間を、ワイヤ１６でボンディングしている。上述した以外の第１２の実施例の構成は、第８の実施例と同じ構成となっている。従って、第１２の実施例においても、第８の実施例とほぼ同じ作用効果を得ることができる。特に、第１２の実施例では、チップコンデンサ１４をチップマウント部２３上に接着して、チップコンデンサ１４を半導体チップ１２の近くに配置するように構成したので、ノイズをより一層低減することができる。この場合、半導体チップ１２としてパワー素子を使用する構成においては、ノイズ低減効果が大きくなる。
尚、上記第１２の実施例では、チップコンデンサ１４をチップマウント部２３上に横置きで接着したが、これに代えて、チップコンデンサ１４をチップマウント部２３上に縦置きで接着しても良い。また、すべてのチップコンデンサ１４をチップマウント部２３上に接着したが、一部のチップコンデンサ１４についてはリード部２４上に接着するように構成しても良い。
図１５および図１６は、本発明の第１３の実施例を示すものである（本実施例は請求項１６に対応している）。尚、第１の実施例と同一構成には、同一符号を付している。この第１３の実施例では、図１５および図１６に示すように、複数のチップコンデンサ１４の上に導電性プレート１７を接着することをやめ、更に、全体を樹脂１５でモールドしたときに、複数のチップコンデンサ１４の各上端部の電極部１４ｂの上端面を露出させるように構成した。この構成の場合、半導体装置１１（樹脂モールドしたパッケージ）を図示しない配線基板等に実装したときに、複数のチップコンデンサ１４の各露出している電極部１４ｂと図示しない配線基板のグランドパターンとをワイヤボンディングする。
尚、上述した以外の第１３の実施例の構成は、第１の実施例と同じ構成となっている。従って、第１３の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。
図１７および図１８は、本発明の第１４の実施例を示すものである（本実施例は請求項１７、１８に対応している）。尚、第１の実施例と同一構成には、同一符号を付している。この第１４の実施例では、図１７に示すように、リードフレーム２５のチップマウント部２６に、チップコンデンサ１４が縦置きで接着されているリード部２７に近接する（即ち、ほぼ平行となる）ようにグランド電位用のリード部２８を設けた。そして、図１８に示すように、上記グランド電位用のリード部２８を曲げてその先端部をチップコンデンサ１４の上端部の電極部１４ｂに接着している。尚、リード部２８を他の電位に接続しても良い。
また、上述した以外の第１４の実施例の構成は、第１の実施例と同じ構成となっている。従って、第１４の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。特に、第１４の実施例によれば、チップマウント部２６に一体に設けられたグランド電位用のリード部２８を変形させてその先端部をチップコンデンサ１４の各上端部の電極部１４ｂに接着するように構成したので、導電性プレート１７（またはワイヤ１６）を不要にすることができ、部品点数を削減することが可能となる。
図１９および図２０は、本発明の第１５の実施例を示すものである（本実施例は請求項１９に対応している）。尚、第１の実施例と同一構成には、同一符号を付している。この第１５の実施例では、図１９に示すように、リードフレーム２９を、２つに分割した（即ち、別体の）チップマウント部３０及びリード部３１から構成している。リード部３１は、矩形状のチップマウント部３０を一回り囲むように多数設けられており、各基端部が枠状部（図示しない）で一体に連結されている。チップマウント部３０の外周４辺部には、フランジ状の接続辺部３０ａが折曲形成されている。
そして、図２０に示すように、上記接続辺部３０ａを、多数のリード部３１上に縦置きで接着された各チップコンデンサ１４の上端部の電極部１４ｂ上に載置して接着している。各リード部３１と半導体チップ１２の電極との各間はワイヤ１６でボンディングされている。尚、接続辺部３０ａを他の電位に接続しても良い。また、上述した以外の第１５の実施例の構成は、第１の実施例と同じ構成となっている。従って、第１５の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。特に、第１５の実施例によれば、チップマウント部３０の接続辺部３０ａを、リード部３１上に接着された各チップコンデンサ１４の電極部１４ｂに接着する構成であるので、導電性プレート１７（またはワイヤ１６）を不要にすることができ、部品点数を削減することが可能となる。
図２１は、本発明の第１６の実施例を示すものである（本実施例は請求項２に対応している）。尚、第１２の実施例（図１４参照）と同一構成には、同一符号を付している。この第１６の実施例では、図２１に示すように、複数（例えば２個）のチップコンデンサ１４を、絶縁基板３５上に接着している。この場合、チップコンデンサ１４の一方の電極部１４ａと絶縁基板３５上の図示しない導体パターンとの間を導電性接着剤２０で接着すると共に、チップコンデンサ１４の他方の電極部１４ｂと絶縁基板３５との間を絶縁性接着剤２１（または導電性接着剤２０）で接着している。そして、２個のチップコンデンサ１４をそれぞれ接着した２枚の絶縁基板３５を、チップマウント部２３上に絶縁性接着剤２１（または導電性接着剤２０）で接着している。
そして、半導体チップ１２の複数のパッド（電極）と、複数のチップコンデンサ１４の各他方の電極部１４ｂとの各間を、ワイヤ１６でボンディングしている。更に、複数のチップコンデンサ１４の各他方の電極部１４ｂと、リードフレーム２２の複数のリード部２４との各間を、ワイヤ１６でボンディングしている。また、絶縁基板３５の導体パターン（複数のチップコンデンサ１４の各一方の電極部１４ａ）とリードフレーム２２の所定のリード部２４（または半導体チップ１２のパッド）との間を、ワイヤ（図示しない）でボンディングしている。
尚、上述した以外の第１６の実施例の構成は、第１２の実施例と同じ構成となっている。従って、第１６の実施例においても、第１２の実施例とほぼ同じ作用効果を得ることができる。特に、第１６の実施例においては、２個のチップコンデンサ１４を、絶縁基板３５上に接着する構成としたので、２個のチップコンデンサ１４の電極部１４ａを、チップマウント部２３の電位（ＧＮＤ電位）と別の（異なる）電位に接続する構成を容易に実現することが可能となる。
尚、上記第１６の実施例では、絶縁基板３５を用いたが、これに限られるものではなく、例えば金属板等からなる導電基板を用いるように構成しても良い。この構成の場合、チップコンデンサ１４の一方の電極部１４ａと導電基板との間を導電性接着剤２０で接着すると共に、チップコンデンサ１４の他方の電極部１４ｂと導電基板との間を絶縁性接着剤２１で接着する。そして、２個のチップコンデンサ１４をそれぞれ接着した２枚の導電基板を、チップマウント部２３上に絶縁性接着剤２１で接着する。
図２２は、本発明の第１７実施例を示すものである。尚、第１２の実施例と同一構成には、同一符号を付している。この第１７の実施例では、図２２に示すように、チップコンデンサ１４の両端の電極部１４ａ、１４ｂの形状を変更し、上部にだけ電極部１４ｃ、１４ｃを設けた。そして、チップコンデンサ１４の下面全体とチップマウント部２３との間を導電性接着剤２０（または絶縁性接着剤２１）で接着した。上述した以外の第１７の実施例の構成は、第１２の実施例と同じ構成となっている。従って、第１７の実施例においても、第１２の実施例とほぼ同じ作用効果を得ることができる。特に、第１７の実施例では、チップコンデンサ１４の上部の電極部１４ｃを、チップマウント部２３の電位（ＧＮＤ電位）と別の（異なる）電位の電極（リードフレーム２２の所定のリード部２４や半導体チップ１２のパッド）にワイヤボンディングで容易に接続することが可能となる。
図２３は、本発明の第１８実施例を示すものである。尚、第１の実施例（図１参照）または第１６の実施例（図２１参照）と同一構成には、同一符号を付している。この第１８の実施例では、図２３に示すように、複数（例えば２個）のチップコンデンサ１４を接着した絶縁基板３５を、リードフレーム２２の複数（例えば２個）のリード部２４の上に橋架状に載せて接着した。上述した以外の第１８の実施例の構成は、第１の実施例または第１６の実施例と同じ構成となっている。従って、第１８の実施例においても、第１の実施例または第１６の実施例とほぼ同じ作用効果を得ることができる。
図面中、１１は半導体装置、１２は半導体チップ、１３はリードフレーム、１４はチップコンデンサ、１５は樹脂、１６はワイヤ、１７は導電性プレート、１８は樹脂、１９はリード部、２０は導電性接着剤、２１は絶縁性接着剤、２２はリードフレーム、２３はチップマウント部、２４はリード部、２５はリードフレーム、２６はチップマウント部、２７はリード部、２８はリード部、２９はリードフレーム、３０はチップマウント部、３１はリード部、３５は絶縁基板を示す。

Claims (19)

  1. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記チップマウント部上に搭載され、両端に電極部を有する複数のチップ部品と、
    前記複数のチップ部品の各他方の電極部と前記リードフレームの複数のリード部との各間にボンディングされたワイヤとを備えたことを特徴とする半導体装置。
  2. 前記複数のチップ部品を搭載する基板を備え、
    前記基板を前記チップマウント部上に搭載したことを特徴とする請求項１記載の半導体装置。
  3. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記リードフレームの複数のリード部上に横置きで搭載され、両端に電極部を有する複数のチップ部品を備え、
    前記複数のチップ部品の各一方の電極と前記複数のリード部との間は導電性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記複数のリード部との間は絶縁性接着剤で接着し、
    前記複数のチップ部品の各他方の電極部にボンディングされたワイヤを備えたことを特徴とする半導体装置。
  4. 前記ワイヤは、グランド電位に接続されていることを特徴とする請求項１１記載の半導体装置。
  5. 前記チップ部品の上に１個以上のチップ部品を積み重ねると共に、これら積み重ねたチップ部品を直列接続するように構成したことを特徴とする請求項３または４に記載の半導体装置。
  6. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記リードフレームの複数のリード部上に横置きで搭載され、両端に電極部を有する複数のチップ部品と、
    前記複数のチップ部品の上に搭載された導電性プレートとを備え、
    前記複数のチップ部品の各一方の電極と前記複数のリード部との間は導電性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記複数のリード部との間は絶縁性接着剤で接着し、前記複数のチップ部品の各一方の電極と前記導電性プレートとの間は絶縁性接着剤で接着し、前記複数のチップ部品の各他方の電極と前記導電性プレートとの間は導電性接着剤で接着するように構成したことを特徴とする半導体装置。
  7. 前記導電性プレートは、グランド電位に接続されていることを特徴とする請求項６記載の半導体装置。
  8. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記リードフレームの複数のリード部上に縦置きで搭載され、上下両端に電極部を有する複数のチップ部品と、
    前記複数のチップ部品の各上端部に搭載された導電性プレートとを備えたことを特徴とする半導体装置。
  9. 前記導電性プレートには、前記チップ部品の上下方向の長さ寸法の長短に対応するように凸部または凹部が折曲形成されていることを特徴とする請求項８記載の半導体装置。
  10. 前記導電性プレートにおける前記チップ部品が搭載される部分の近傍部位に、溝部が形成されていることを特徴とする請求項８または９記載の半導体装置。
  11. 前記導電性プレートまたは前記リード部には、前記チップ部品の下端部または上端部が嵌合する嵌合凹部が形成されていることを特徴とする請求項８記載の半導体装置。
  12. 前記複数のチップ部品を予め樹脂でモールドすると共に、前記チップ部品の電極部の端面を露出させておくように構成したことを特徴とする請求項８記載の半導体装置。
  13. 前記導電性プレートは、グランド電位に接続されていることを特徴とする請求項８記載の半導体装置。
  14. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記リードフレームの複数のリード部上に縦置きで搭載され、上下両端に電極部を有する複数のチップ部品と、
    前記複数のチップ部品の各上端部の電極部にボンディングされたワイヤとを備えたことを特徴とする半導体装置。
  15. 前記ワイヤは、グランド電位に接続されていることを特徴とする請求項１４記載の半導体装置。
  16. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記リードフレームの複数のリード部上に縦置きで搭載され、上下両端に電極部を有する複数のチップ部品を備え、
    全体を樹脂でモールドしたときに、前記複数のチップ部品の各上端部の電極部を露出させるように構成したことを特徴とする半導体装置。
  17. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記リードフレームの複数のリード部上に縦置きで搭載され、上下両端に電極部を有する複数のチップ部品と、
    前記チップマウント部に前記チップ部品が搭載されているリード部に近接するように設けられたリード部とを備え、
    前記チップマウント部に設けられたリード部を変形させてその先端部を前記複数のチップ部品の各上端部の電極部に搭載するように構成したことを特徴とする半導体装置。
  18. 前記チップマウント部に設けられたリード部は、グランド電位に接続されていることを特徴とする請求項１７記載の半導体装置。
  19. リードフレームのチップマウント部上に半導体チップをマウントし、全体を樹脂でモールドして構成された半導体装置において、
    前記リードフレームの複数のリード部上に縦置きで搭載され、上下両端に電極部を有する複数のチップ部品を備え、
    前記リードフレームのチップマウント部とリード部を別体とし、
    前記チップマウント部の端部を前記複数のチップ部品の各上端部の電極部に搭載するように構成したことを特徴とする半導体装置。
JP2009163662A 2008-10-30 2009-07-10 半導体装置 Expired - Fee Related JP4883145B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009163662A JP4883145B2 (ja) 2008-10-30 2009-07-10 半導体装置
US12/588,739 US8624367B2 (en) 2008-10-30 2009-10-27 Semiconductor device including semiconductor chip mounted on lead frame
CN200910207690A CN101728372A (zh) 2008-10-30 2009-10-29 包含安装在引线框上的半导体芯片的半导体装置
CN2013100632308A CN103199074A (zh) 2008-10-30 2009-10-29 包含安装在引线框上的半导体芯片的半导体装置
US14/091,507 US9029993B2 (en) 2008-10-30 2013-11-27 Semiconductor device including semiconductor chip mounted on lead frame

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008279791 2008-10-30
JP2008279791 2008-10-30
JP2009163662A JP4883145B2 (ja) 2008-10-30 2009-07-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011224008A Division JP5299492B2 (ja) 2008-10-30 2011-10-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2010135737A true JP2010135737A (ja) 2010-06-17
JP4883145B2 JP4883145B2 (ja) 2012-02-22

Family

ID=42130379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009163662A Expired - Fee Related JP4883145B2 (ja) 2008-10-30 2009-07-10 半導体装置

Country Status (3)

Country Link
US (2) US8624367B2 (ja)
JP (1) JP4883145B2 (ja)
CN (2) CN103199074A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104633A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 半導体装置
JP2019021944A (ja) * 2018-11-07 2019-02-07 ラピスセミコンダクタ株式会社 半導体装置および計測装置
JP2021190522A (ja) * 2020-05-28 2021-12-13 三菱電機株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011118932A1 (de) 2011-11-21 2013-05-23 Micronas Gmbh Vorrichtung mit einem integrierten Schaltkreis
JP6094592B2 (ja) * 2012-10-01 2017-03-15 富士電機株式会社 半導体装置とその製造方法
CN103762213B (zh) * 2014-01-24 2016-08-24 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
US10181410B2 (en) 2015-02-27 2019-01-15 Qualcomm Incorporated Integrated circuit package comprising surface capacitor and ground plane
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
JP7211267B2 (ja) * 2019-05-29 2023-01-24 株式会社デンソー 半導体パッケージの製造方法
CN110600455A (zh) * 2019-09-25 2019-12-20 江苏盐芯微电子有限公司 一种内置电容的ic芯片及封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260343A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPH027459A (ja) * 1988-06-24 1990-01-11 Nec Corp 半導体パッケージ
JPH08250646A (ja) * 1995-03-10 1996-09-27 Shindengen Electric Mfg Co Ltd 混成集積回路装置
JP2003188198A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 電子部品実装済み部品の製造方法及び製造装置
JP2004228402A (ja) * 2003-01-24 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2006032470A (ja) * 2004-07-13 2006-02-02 Denso Corp 電子装置
JP2006245618A (ja) * 2006-06-14 2006-09-14 Fujitsu Ltd 受動素子内蔵半導体装置
JP2007012857A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0181896B1 (ko) * 1996-09-14 1999-05-15 삼성전자주식회사 고속 광 모듈의 광대역화 장치
WO1999034444A1 (fr) 1997-12-25 1999-07-08 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication
JP2000058740A (ja) 1998-07-31 2000-02-25 Kankyo Denji Gijutsu Kenkyusho:Kk コモンモードフィルタ素子内蔵半導体デバイス
JP3312246B2 (ja) 1999-06-18 2002-08-05 松尾電機株式会社 チップコンデンサの製造方法
JP2003017650A (ja) 2001-06-28 2003-01-17 Sony Corp 半導体集積回路
JP2005236171A (ja) 2004-02-23 2005-09-02 Matsushita Electric Ind Co Ltd 固体電解コンデンサ及びその製造方法
TWI226119B (en) * 2004-03-11 2005-01-01 Advanced Semiconductor Eng Semiconductor package
US7161797B2 (en) * 2005-05-17 2007-01-09 Vishay Sprague, Inc. Surface mount capacitor and method of making same
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
US7948078B2 (en) * 2006-07-25 2011-05-24 Rohm Co., Ltd. Semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260343A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPH027459A (ja) * 1988-06-24 1990-01-11 Nec Corp 半導体パッケージ
JPH08250646A (ja) * 1995-03-10 1996-09-27 Shindengen Electric Mfg Co Ltd 混成集積回路装置
JP2003188198A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 電子部品実装済み部品の製造方法及び製造装置
JP2004228402A (ja) * 2003-01-24 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2006032470A (ja) * 2004-07-13 2006-02-02 Denso Corp 電子装置
JP2007012857A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法
JP2006245618A (ja) * 2006-06-14 2006-09-14 Fujitsu Ltd 受動素子内蔵半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104633A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 半導体装置
JP2019021944A (ja) * 2018-11-07 2019-02-07 ラピスセミコンダクタ株式会社 半導体装置および計測装置
JP2021190522A (ja) * 2020-05-28 2021-12-13 三菱電機株式会社 半導体装置
JP7308793B2 (ja) 2020-05-28 2023-07-14 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US8624367B2 (en) 2014-01-07
US20140084437A1 (en) 2014-03-27
JP4883145B2 (ja) 2012-02-22
US9029993B2 (en) 2015-05-12
CN101728372A (zh) 2010-06-09
US20100109136A1 (en) 2010-05-06
CN103199074A (zh) 2013-07-10

Similar Documents

Publication Publication Date Title
JP4883145B2 (ja) 半導体装置
US8643189B1 (en) Packaged semiconductor die with power rail pads
US8593825B2 (en) Apparatus and method for vertically-structured passive components
CN103000608B (zh) 一种多组件的芯片封装结构
US20120306064A1 (en) Chip package
TWI420988B (zh) 垂直結構被動元件的裝置和方法
KR20130034310A (ko) 인쇄회로기판 어셈블리
JP5299492B2 (ja) 半導体装置
JP2014103183A (ja) 電子回路、その製造方法、および電子部品
CN105280603B (zh) 电子封装组件
CN112911490B (zh) 传感器封装结构及其制作方法和电子设备
JP5404454B2 (ja) 半導体装置及び半導体装置の製造方法
TW201725656A (zh) 晶片封裝結構及其製作方法
US8039959B2 (en) Microelectronic connection component
JP2007134618A5 (ja)
KR20080051197A (ko) 반도체 패키지
US20070164395A1 (en) Chip package with built-in capacitor structure
JP2004031432A (ja) 半導体装置
JP2006041061A (ja) 半導体装置
JP2879503B2 (ja) 面実装型電子回路装置
KR20130088924A (ko) 반도체 모듈
KR20090076618A (ko) 하이 핀 구조의 반도체 패키지 장치 및 그 제조 방법
JP2015012160A (ja) モールドパッケージおよびその製造方法
JP2000150712A (ja) 実装用配線基板および実装回路装置
CN111328210A (zh) 用于安装部件的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4883145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees