CN111328210A - 用于安装部件的方法 - Google Patents

用于安装部件的方法 Download PDF

Info

Publication number
CN111328210A
CN111328210A CN201911273646.6A CN201911273646A CN111328210A CN 111328210 A CN111328210 A CN 111328210A CN 201911273646 A CN201911273646 A CN 201911273646A CN 111328210 A CN111328210 A CN 111328210A
Authority
CN
China
Prior art keywords
glue
circuit board
discrete component
component
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911273646.6A
Other languages
English (en)
Inventor
D·奥彻雷
N·谢弗里耶
F·奎尔恰
A·哈吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Publication of CN111328210A publication Critical patent/CN111328210A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

本公开的实施例涉及用于安装部件的方法。一种方法包括：使用第一胶将分立部件附接在电路板上；使用第三胶将集成电路附接到电路板；以及使用第二胶将帽附接到电路板。第一胶具有使得其不与第二胶电相互作用并且不与第三胶电相互作用的成分。

Description

用于安装部件的方法
相关申请的交叉引用
本申请要求于2018年12月13日提交的法国申请No.1872865的优先权，该申请通过引用结合于此。
技术领域
本公开总体上涉及一种用于将电子部件安装在例如电路板上的方法。
背景技术
电子部件在电路板上的安装可以以几种不同的方式实现。这些方式之一是将电子部件的触点直接焊接在电路板的连接焊盘上。
希望能够至少部分改进用于将部件安装在电路板上的已知方法的某些方面。
发明内容
本公开总体上涉及一种用于将电子部件安装在电路板上的方法。特定实施例涉及一种用于将分立部件安装在电路板上的方法。
一个实施例提供了一种方法，该方法包括以下步骤：使用第一胶将分立部件胶合在电路板上，第一胶的成分使得第一胶既不与用于将帽附接到电路板的第二胶电相互作用，也不与用于将一个或多个集成电路附接到电路板的第三胶电相互作用。
根据一个实施例，第一胶是绝缘胶。
根据一个实施例，第二胶是绝缘胶。
根据一个实施例，第一胶与第二胶相同。
根据一个实施例，第三胶是绝缘胶。
根据一个实施例，第一胶与第三胶相同。
根据一个实施例，该方法还包括以下步骤：使用第二胶将帽胶合在电路板上。
根据一个实施例，分立部件是无源部件。
根据一个实施例，分立部件是包括从上表面可访问的至少两个触点的部件。
根据一个实施例，第二胶是环氧型聚环氧化物基胶。
根据一个实施例，第三胶是环氧型聚环氧化物基胶。
根据一个实施例，分立部件是表面安装部件。
根据一个实施例，分立部件是无源部件。
另一实施例提供了一种电子电路，其中至少一个分立部件使用第一胶被胶合在电路板上，第一胶的成分使得其不与用于将帽附接到电路板的第二胶相互作用并且不与用于将一个或多个集成电路附接到电路板的第三胶相互作用。
附图说明
将在以下通过示例而非限制的方式给出的对特定实施例的描述中详细描述上述特征和优点以及其他优点，在附图中：
图1示出了电路板的实施例的俯视图；
图2A和2B示出了图1的电路的一部分的两个截面图；以及
图3示出了安装在电路板上的分立部件的截面图。
具体实施方式
在各个附图中，相似的特征由相似的附图标记表示。特别地，在各个实施例之间共有的结构和/或功能特征可以具有相同的附图标记并且可以具有相同的结构、尺寸和材料特性。
为了清楚起见，仅示出和详细描述了对于理解本文所述的实施例有用的操作和元件。
除非另有说明，否则当提及彼此连接的两个元件时，表示直接连接而没有导体以外的任何中间元件，而当提及彼此链接或耦合的两个元件时，表示这两个元件可以通过一个或多个其他元件连接或链接或耦合。
在以下公开中，除非另有说明，否则当提及诸如术语“前”、“后”、“上”、“下”、“左”、“右”等绝对位置限定词、或诸如术语“上方”、“下方”、“较高”、“较低”等相对位置限定词、或诸如“水平”、“竖直”等方位限定词时，参考图中所示的方位。
除非另有说明，否则表达“大约”、“近似”、“基本上”和“在……量级”表示在10％以内，并且优选地在5％以内。
图1是电路10的一个实施例的俯视图。
电路10由其上安装有电子部件的电路板11组成。更具体地，电路板11在其上表面和/或其下表面上包括电子部件，例如，一个或多个集成电路12(图1中示出了两个集成电路)和一个或多个分立部件14(图1中示出了单个分立部件)。分立部件14例如是表面安装部件(SMC)(例如，晶体管、晶闸管、二极管等)，和/或例如是无源部件(例如，电容器、电阻器等)。每个电子部件12、14包括一个或多个触点15。电路板11例如是印刷电路板或部件基板。
此外，电路10通常由保护帽(图1中未示出)覆盖。帽例如通过胶17胶合到电路板11的周边区域。在图1中示出了胶17的层的形状。胶17的层以不可忽略的厚度覆盖电路板的周边区域。胶17例如是绝缘的或导电的环氧型聚环氧化物基胶，例如，商品名为汉高(Henkel)8387的胶。
根据替代实施例，可能的是，电路不被帽覆盖，而是代替胶17的层表现出围绕并且覆盖电路10的部件的环氧树脂层。
集成电路12的触点15例如布置在集成电路12的上表面和/或下表面上。布置在下表面上的触点15例如直接焊接到电路板的连接端子上(参见图2)。布置在上表面上的触点15例如通过引线接合方法连接到其他触点(参见图2)。集成电路12使用胶18直接胶合在电路板11上。在图1中示出了胶18的层的形状。胶18的层覆盖集成电路12的下表面的一部分或全部，并且延伸到例如集成电路12之外。胶18例如是导电或绝缘的环氧型聚环氧化物基胶，例如，商品名为汉高(Henkel)2100A的胶。
根据一个实施例，分立部件14通过胶19的层直接胶合在电路板11上。胶19是不与胶17和18电相互作用的胶。换言之，当胶17和/或18是绝缘的时，胶19是可以与胶17和18接触的绝缘胶，而当胶17和/或18是导电胶时，胶19不能与胶17和/或18接触。更具体地，胶19是绝缘胶，例如绝缘环氧型胶。根据一个实施例，胶19可以是与胶17或18相同的胶，只要它是绝缘的，并且在这种情况下，分立部件14可以与集成电路12通过相同的胶层被胶合在电路板11上。部件14的触点15通过引线接合方法连接到其他触点。在图1中，示出了包括两个触点15的分立部件；然而，其他类型的分立部件也是可以想到的。
以下是一种用于制造电路10的方法。部件12和14通过胶18和19的层胶合在电路板上。几个部件12或14可以通过相同的胶层胶合。电路10的操作所需要的连接例如通过使用引线接合方法来实现。一旦电路10是可操作的，就可以通过形成在电路板11的外边缘上的胶17的层将保护帽胶合在电路板11上。
将分立部件14胶合在电路板11上的一个优点是，可以将分立部件14放置得更靠近电路板上的集成电路12。实际上，通常将分立部件焊接到电路板的连接焊盘。焊接的缺点是，必须遵守某些设计规则以避免焊料接触用于将其他部件附接到电路板和/或用于将帽附接在电路板的周边区域上的胶层。因此，避免使用焊料使得可以减少设计约束并且因此增加每个电路板的部件数或减小电路板的表面。
图2A和2B每个示出了将电路10的两个安装的部件连接在电路板11上的方式。
图2A示出了连接两个集成电路12的触点的方式。每个集成电路例如包括从其下表面21可访问的一个或多个触点15-inf和/或从其上表面23可访问的一个或多个触点15-sup。
下面是连接两个不同集成电路12的两个触点15-inf的方式的优选示例。每个触点15-inf例如通过焊接或钎焊连接到过孔25的端部，该过孔25横穿电路板11。在这种情况下，集成电路12利用布置在集成电路12与基板11之间的胶18的层被胶合到电路板11。在集成电路12包括多个触点15-inf的情况下，胶18是绝缘的，从而避免了触点15-inf彼此之间的短路。此外，胶18的层可以例如包括在触点15-inf的连接处的开口。
以下是连接(未示出)几种不同集成电路的触点15-inf的方式的另一示例。在触点15-inf耦合到同一端子或同一电势(例如，接地)的情况下，胶18可以是导电的。胶层18因此充当导体。
图2B示出了连接分立部件14和另一部件(例如，集成电路12)的触点的方式。集成电路12与关于图2A描述的集成电路12包括相同的元件。分立部件14例如具有长方体的形状，并且包括布置在部件的相对侧面上并且从部件的任一面可访问的两个触点15。更具体地，分立部件的每个触点15至少通过部件14的上表面26可访问。
以下是将分立部件14的触点15连接到集成电路12的触点15-sup的方式的优选示例。两个触点通过引线接合方法连接。引线接合方法是其中触点通过接合线彼此连接的方法。更精确地，接合线的第一端接合到第一触点，而接合线的第二端接合到第二触点。
图3是安装在与电路板11相同类型的电路板50上的分立部件40的截面图。
分立部件40与关于图2B所述的部件14具有相同的类型，即，分立部件40包括从其上表面44可访问的至少两个触点42。在图3所示的情况下，触点42每个覆盖部件40的下表面的一部分。
部件40安装在与关于图1和2所述的电路板11相同类型的电路板60上。如在先前的附图中所述，部件40通过沉积在部件的下表面33与板50的上表面之间的胶19的层直接胶合到板60。为了避免触点42彼此连接，胶19是电绝缘的。
触点42每个通过接合线46连接到另一触点(图3中未示出)，接合线46通过引线接合方法被定位。
已经描述了各种实施例和变型。本领域技术人员将理解，可以将这些不同实施例的某些特征进行组合，并且本领域技术人员将容易想到其他变型。特别地，仅描述了包括两个触点的分立部件，但是这些实施例也适用于包括多于两个触点的分立部件，例如晶体管。
最后，基于上面提供的功能描述，本文中描述的实施例和变型的实际实现在本领域技术人员的能力之内。

Claims (22)

1.一种方法，包括：
使用第一胶将分立部件附接在电路板上；
使用第三胶将集成电路附接到所述电路板；以及
使用第二胶将帽附接到所述电路板，其中所述第一胶具有使得所述第一胶不与所述第二胶电相互作用并且不与所述第三胶电相互作用的成分。
2.根据权利要求1所述的方法，其中所述第一胶是电绝缘胶。
3.根据权利要求1所述的方法，其中所述第二胶是电绝缘胶。
4.根据权利要求2所述的方法，其中所述第一胶与所述第二胶相同。
5.根据权利要求1所述的方法，其中所述第三胶是电绝缘胶。
6.根据权利要求5所述的方法，其中所述第一胶与所述第三胶相同。
7.根据权利要求1所述的方法，其中所述分立部件是无源部件。
8.根据权利要求1所述的方法，其中所述分立部件是包括多个触点的部件，所述多个触点从背离所述电路板的上表面可访问。
9.根据权利要求1所述的方法，其中所述第二胶是环氧型聚环氧化物基胶。
10.根据权利要求1所述的方法，其中所述第三胶是环氧型聚环氧化物基胶。
11.根据权利要求1所述的方法，其中所述分立部件是表面安装部件。
12.一种方法，包括：
使用第一胶将分立部件附接到电路板，所述分立部件具有从所述分立部件的底表面延伸到所述分立部件的顶表面的第一电触点和第二电触点，所述底表面面向所述电路板并且所述顶表面与所述底表面相对；
使用第二胶将第一集成电路附接到所述电路板；
使用所述第二胶将第二集成电路附接到所述电路板，其中所述第一胶具有使得所述第一胶不与所述第二胶电相互作用的成分；
将所述分立部件的所述第一电触点引线接合到所述第一集成电路的顶表面上的触点；以及
将所述分立部件的所述第二电触点引线接合到所述第二集成电路的顶表面上的触点。
13.根据权利要求12所述的方法，还包括使用第三胶将帽附接到所述电路板，其中所述第一胶不与所述第三胶电相互作用。
14.根据权利要求12所述的方法，其中所述第一胶是电绝缘胶，并且其中所述第二胶是电绝缘胶。
15.根据权利要求12所述的方法，其中所述第一胶与所述第二胶相同。
16.根据权利要求12所述的方法，其中所述分立部件是无源部件。
17.根据权利要求1所述的方法，其中所述第二胶是环氧型聚环氧化物基胶。
18.一种电子电路，包括：
电路板；
分立部件，使用第一胶被胶合在所述电路板上；
集成电路，使用第二胶被胶合在所述电路板上；以及
帽，使用第三胶被附接到所述电路板，其中所述第一胶具有使得所述第一胶不与所述第二胶相互作用并且不与所述第三胶反应的成分。
19.根据权利要求18所述的电子电路，其中所述分立部件具有第一电触点和第二电触点，所述第一电触点和所述第二电触点均从所述分立部件的底表面延伸到所述分立部件的顶表面，所述底表面面向所述电路板并且所述顶表面与所述底表面相对。
20.根据权利要求19所述的电子电路，还包括连接在所述分立部件的所述第一电触点与所述集成电路的顶表面上的触点之间的第一接合线。
21.根据权利要求20所述的电子电路，还包括第二集成电路和第二接合线，所述第二集成电路被胶合到所述电路板，所述第二接合线被连接在所述分立部件的所述第二电触点与所述第二集成电路的顶表面上的触点之间。
22.根据权利要求18所述的电子电路，其中所述第二胶是环氧型聚环氧化物基胶。
CN201911273646.6A 2018-12-13 2019-12-12 用于安装部件的方法 Pending CN111328210A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1872865 2018-12-13
FR1872865A FR3090264B1 (fr) 2018-12-13 2018-12-13 Procédé de montage de composant

Publications (1)

Publication Number Publication Date
CN111328210A true CN111328210A (zh) 2020-06-23

Family

ID=66676660

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201922222196.XU Active CN211606932U (zh) 2018-12-13 2019-12-12 电子电路
CN201911273646.6A Pending CN111328210A (zh) 2018-12-13 2019-12-12 用于安装部件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201922222196.XU Active CN211606932U (zh) 2018-12-13 2019-12-12 电子电路

Country Status (3)

Country Link
US (1) US20200196433A1 (zh)
CN (2) CN211606932U (zh)
FR (1) FR3090264B1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314870A (en) * 1979-02-19 1982-02-09 Matsushita Electric Industrial Co., Ltd. Method of mounting electronic components
US5271548A (en) * 1991-08-14 1993-12-21 Siemens Aktiengesellschaft Method for applying solder to and mounting components on printed circuit boards
US5600175A (en) * 1994-07-27 1997-02-04 Texas Instruments Incorporated Apparatus and method for flat circuit assembly
US20050224934A1 (en) * 2004-03-26 2005-10-13 Atsushi Kato Circuit device
US20090001553A1 (en) * 2005-11-10 2009-01-01 Epcos Ag Mems Package and Method for the Production Thereof
CN101626659A (zh) * 2004-02-13 2010-01-13 莫莱克斯公司 用于电路板的差分信号电路的高速导孔系统
CN101785097A (zh) * 2008-07-01 2010-07-21 欧姆龙株式会社 电子零件
CN101785100A (zh) * 2008-07-02 2010-07-21 欧姆龙株式会社 电子零件
CN101861763A (zh) * 2007-11-14 2010-10-13 索尼爱立信移动通讯有限公司 具有粘合用粘合剂的组件
US20120224335A1 (en) * 2011-03-02 2012-09-06 Qiu Yuan Printed circuit board and semiconductor package using the same
CN102956605A (zh) * 2012-11-19 2013-03-06 苏州远创达科技有限公司 一种半导体部件及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10223360B4 (de) * 2002-05-25 2005-04-14 Robert Bosch Gmbh Elektronische Schaltung mit SMD-Bauelementen
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
DE102008000842A1 (de) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US8536663B1 (en) * 2011-04-28 2013-09-17 Amkor Technology, Inc. Metal mesh lid MEMS package and method
US11004761B2 (en) * 2017-02-28 2021-05-11 Mitsubishi Electric Corporation Packaging of a semiconductor device with dual sealing materials

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314870A (en) * 1979-02-19 1982-02-09 Matsushita Electric Industrial Co., Ltd. Method of mounting electronic components
US5271548A (en) * 1991-08-14 1993-12-21 Siemens Aktiengesellschaft Method for applying solder to and mounting components on printed circuit boards
US5600175A (en) * 1994-07-27 1997-02-04 Texas Instruments Incorporated Apparatus and method for flat circuit assembly
CN101626659A (zh) * 2004-02-13 2010-01-13 莫莱克斯公司 用于电路板的差分信号电路的高速导孔系统
US20050224934A1 (en) * 2004-03-26 2005-10-13 Atsushi Kato Circuit device
US20090001553A1 (en) * 2005-11-10 2009-01-01 Epcos Ag Mems Package and Method for the Production Thereof
CN101861763A (zh) * 2007-11-14 2010-10-13 索尼爱立信移动通讯有限公司 具有粘合用粘合剂的组件
CN101785097A (zh) * 2008-07-01 2010-07-21 欧姆龙株式会社 电子零件
CN101785100A (zh) * 2008-07-02 2010-07-21 欧姆龙株式会社 电子零件
US20120224335A1 (en) * 2011-03-02 2012-09-06 Qiu Yuan Printed circuit board and semiconductor package using the same
CN102956605A (zh) * 2012-11-19 2013-03-06 苏州远创达科技有限公司 一种半导体部件及其制作方法

Also Published As

Publication number Publication date
US20200196433A1 (en) 2020-06-18
CN211606932U (zh) 2020-09-29
FR3090264A1 (fr) 2020-06-19
FR3090264B1 (fr) 2022-01-07

Similar Documents

Publication Publication Date Title
US6344682B1 (en) Semiconductor device comprising a semiconductor element mounted on a substrate and covered by a wiring board
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US8120164B2 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
US20090310322A1 (en) Semiconductor Package
JP4883145B2 (ja) 半導体装置
JP2002506289A (ja) 多数の半導体チップを有する半導体素子
US11961830B2 (en) Module
CN102270619B (zh) 用于电子封装组件的焊盘配置
JPWO2020100849A1 (ja) 実装型電子部品、および、電子回路モジュール
CN110402492B (zh) 柔性导电粘合
JP2010123839A (ja) 半導体モジュール
KR20050004007A (ko) 반도체 장치 및 혼성 집적 회로 장치
CN211606932U (zh) 电子电路
US20040132322A1 (en) Filtered electrical connector assembly for an overmolded electronic package
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
US8039959B2 (en) Microelectronic connection component
JP2003007892A (ja) 配線基板
JP7022541B2 (ja) 半導体装置
KR102481099B1 (ko) 복합 반도체 패키지 제조방법
CN214378390U (zh) 芯片封装结构和半导体器件
JP3063713B2 (ja) 半導体装置
WO2021060161A1 (ja) モジュール
US20230246362A1 (en) Interconnect substrate
JP2012009904A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination