WO2021060161A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2021060161A1
WO2021060161A1 PCT/JP2020/035345 JP2020035345W WO2021060161A1 WO 2021060161 A1 WO2021060161 A1 WO 2021060161A1 JP 2020035345 W JP2020035345 W JP 2020035345W WO 2021060161 A1 WO2021060161 A1 WO 2021060161A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
wire
module
electrode
module according
Prior art date
Application number
PCT/JP2020/035345
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
元彦 楠
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202080067389.5A priority Critical patent/CN114521290A/zh
Publication of WO2021060161A1 publication Critical patent/WO2021060161A1/ja
Priority to US17/654,424 priority patent/US20220199568A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1424—Operational amplifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a module.
  • wire bonding is performed by a two-step process of first bond and second bond.
  • first bond the tip of the wire held by the tool is melted into a ball shape, and then the wire is joined to the first target portion.
  • second bond a wire whose one end is already joined to the first target portion by the first bond is routed, and one point in the middle of the wire is pressed against the second target portion to melt the wire, thereby joining the wire. Cut the following wire.
  • the inclination of the wire is different between the part joined by the first bond and the part joined by the second bond.
  • the part joined by the first bond can be joined so that the wire extends in a direction close to vertical from the first target part, but in the part joined by the second bond, the surface of the second target part and the wire can be joined.
  • the sharpening angle is relatively small. In other words, the wire is in a tilted state.
  • an object of the present invention is to provide a module that can effectively utilize the space along the surface of the substrate while realizing the compartment shield by the wire.
  • the module based on the present invention includes the substrate having the first surface, the first component and the second component mounted on the first surface, and the first component and the second component together. It is provided with wires arranged so as to straddle. Both one end and the other end of the wire are connected to the first surface, the wire is grounded, and the first component is the second component when viewed from a direction perpendicular to the first surface. The position where the wire is closest to the one end and the wire is farthest from the first surface is located closer to the one end than the other end, and the upper surface of the second component is the first surface. It is lower than the top surface of the part.
  • the wire tends to be lower at the other end, but since the second part 3b, which is the shorter part, is located closer to the other end than the first part, the wire 4 By efficiently using the space below, it is possible to effectively utilize the space along the surface of the substrate while realizing the compartment shield by the wire.
  • FIG. 2 is a cross-sectional view taken along the line III-III in FIG. It is a top view of the state which removed the upper surface part of the shield film and the sealing resin from the module in Embodiment 1 based on this invention. It is an enlarged view near the first bond end of the wire provided in the module in Embodiment 1 based on this invention.
  • FIG. 5 is an enlarged view of the vicinity of the second bond end of the wire provided in the module according to the first embodiment based on the present invention.
  • the dimensional ratio shown in the drawing does not always faithfully represent the actual situation, and the dimensional ratio may be exaggerated for convenience of explanation.
  • the concept of up or down it does not necessarily mean absolute up or down, but may mean relative up or down in the illustrated posture. ..
  • a plurality of components having a positional relationship that do not originally appear in the same cross section may be displayed at the same time for convenience of explanation.
  • FIG. 1 A perspective view of the module 101 in this embodiment is shown in FIG.
  • the upper surface and the side surface of the module 101 are covered with the shield film 8.
  • a plan view of the module 101 is shown in FIG.
  • the module 101 includes a first component 3a, a second component 3b, and components 3c, 3d, and 3e inside.
  • a cross-sectional view taken along the line III-III in FIG. 2 is shown in FIG.
  • the module 101 is arranged so as to straddle the substrate 1 having the first surface 1a, the first component 3a and the second component 3b mounted on the first surface 1a, and the first component 3a and the second component 3b. It includes a wire 4.
  • the first component 3a is, for example, an IC element. More specifically, the first component 3a is, for example, an LNA (low noise amplifier).
  • the first component 3a may be, for example, a PA (power amplifier).
  • the second component 3b is a chip component. Specifically, the second component 3b may be, for example, a chip capacitor or a chip resistor. Further, the second component 3b, together with the first component 3a, may be one of the shield targets in the module, that is, for example, a transmission system circuit, a reception system circuit, or the like.
  • the board 1 is a wiring board.
  • the substrate 1 is a stack of a plurality of insulating layers 2.
  • the substrate 1 may be a ceramic multilayer substrate or a resin multilayer substrate such as a printed wiring board.
  • the substrate 1 has a second surface 1b as a surface opposite to the first surface 1a. Both one end and the other end of the wire 4 are connected to the first surface 1a.
  • the "one end” here is the first bond end 41.
  • the “other end” is the second bond end 42. That is, the one end is the start point side of the wire bonding, and the other end is the end point side of the wire bonding.
  • the first bond end 41 is connected to the pad electrode 18a.
  • the second bond end 42 is connected to the pad electrode 18b.
  • the wire 4 is grounded.
  • the first sealing resin 6a is formed so as to cover all the parts mounted on the first surface 1a.
  • the shield film 8 is formed so as to cover the upper surface and the side surface of the first sealing resin 6a and the side surface of the substrate 1.
  • the shield film 8 is grounded.
  • a conductor pattern 16 is arranged inside the substrate 1.
  • the conductor via 15 is electrically connected to the conductor pattern 16.
  • An external terminal 17 is provided on the second surface 1b of the substrate 1.
  • FIG. 4 shows a view from directly above with the upper surface portion of the shield film 8 and the sealing resin 6a removed.
  • the first component 3a When viewed from a direction perpendicular to the first surface 1a, the first component 3a is located closer to the one end than the second component 3b. As shown in FIG. 3, the portion 25 where the wire 4 is farthest from the first surface 1a is located closer to the one end than the other end.
  • the upper surface of the second component 3b is lower than the upper surface of the first component 3a.
  • the wire 4 is arranged so as to straddle both the first component 3a and the second component 3b, so that the compartment shield is provided for the first component 3a and the second component 3.
  • the wire 4 tends to be lower in the vicinity of the other end.
  • the taller part, the first part 3a is closer to the one end than the second part 3b, and is the shorter part.
  • a second component 3b is located closer to the other end than the first component 3a.
  • FIG. 5 shows an enlarged view of a portion where the first bond end 41 as one end is electrically connected to the first surface 1a.
  • the first bond end 41 is connected to the first surface 1a via the pad electrode 18a.
  • a ball-shaped portion is formed at the first bond end 41.
  • the wire 4 extends so as to form an angle A with respect to the first surface 1a.
  • FIG. 6 shows an enlarged view of a portion where the second bond end 42 as the other end is connected to the first surface 1a.
  • the second bond end 42 is connected to the first surface 1a via the pad electrode 18b.
  • the wire 4 extends at an angle B with respect to the first surface 1a.
  • the angle A is larger than the angle B. That is, on the second bond side, the wire is tilted more than on the first bond side.
  • the one end is connected so as to form a first angle A with respect to the first surface 1a, and the other end is a second angle B smaller than the first angle A. It is preferable that the surface 1a is connected to the first surface 1a so as to form a structure.
  • the module 101 includes a sealing resin for sealing the first component 3a and the second component 3b, and a shielding film 8 formed so as to cover the sealing resin.
  • a sealing resin for sealing the first component 3a and the second component 3b
  • a shielding film 8 formed so as to cover the sealing resin.
  • the first sealing resin 6a corresponds to the "sealing resin”.
  • FIG. 7 shows the module 102 in the present embodiment as viewed from directly above with the upper surface portion of the shield film 8 and the sealing resin 6a removed.
  • the plurality of wires 4 are arranged parallel to the side of the first component 3a, but in the present embodiment, the plurality of wires 4 are arranged obliquely with respect to the side of the first component 3a. ing. That is, when viewed from the direction perpendicular to the first surface 1a, the wires 4 are arranged obliquely with respect to the side of the first component 3a.
  • the effect described in the first embodiment can be obtained. Further, in the present embodiment, since the plurality of wires 4 are arranged obliquely with respect to the sides of the first component 3a, any end of the wires 4 is arranged along the more sides of the first component 3a. can do. Therefore, the compartment shield can be made stronger.
  • FIG. 8 shows the module 103 in the present embodiment as viewed from directly above with the upper surface portion of the shield film 8 and the sealing resin 6a removed.
  • a cross-sectional view of the module 103 is shown in FIG.
  • the module 103 in the present embodiment is the same as the module 101 described in the first embodiment in terms of the basic configuration, but includes the following configurations.
  • the first component 3a1 and the second component 3b1 are mounted on the first surface 1a.
  • the wire 4 is arranged so as to straddle the first component 3a1 and the second component 3b1 collectively.
  • the first component 3a1 is smaller than the second component 3b1.
  • the upper surface of the first component 3a1 is higher than the upper surface of the second component 3b1.
  • the second component 3b1 is, for example, an IC element. More specifically, the first component 3a is, for example, an LNA (low noise amplifier).
  • the first component 3a may be, for example, a PA (power amplifier).
  • FIG. 10 shows the module 104 in the present embodiment as viewed from directly above with the upper surface portion of the shield film 8 and the sealing resin 6a removed.
  • a cross-sectional view of the module 104 is shown in FIG.
  • the module 104 in the present embodiment is the same as the module 101 described in the first embodiment in terms of the basic configuration, but includes the following configurations.
  • the wire 4 is bent in contact with the second component 3b.
  • the wire 4 is bent in contact with the shoulder portion 63 of the second component 3b.
  • the shoulder portion 63 is an insulating portion, and there is no risk of a short circuit between the wire 4 and the second component 3b.
  • the shoulder portion is a conductive portion, if it is a ground electrode, there is no risk of a short circuit even if the wire and the shoulder portion come into contact with each other.
  • the effects as described in the first embodiment can be obtained.
  • the wire 4 since the wire 4 is further bent in contact with the second component 3b, the other end of the wire 4 can be connected to the first surface 1a at a steeper angle. That is, the angle B as shown in FIG. 6 can be increased. In this way, the limited space on the first surface 1a can be effectively utilized.
  • a general rectangular parallelepiped second component 3b is shown as an example, but instead of the second component 3b, a second component 3b2 shown in FIG. 12 may be used.
  • the second component 3b2 is a rectangular parallelepiped component having electrodes formed at both ends in the longitudinal direction.
  • the second component 3b2 includes electrodes 61a and 61b and a non-electrode portion 62.
  • the non-electrode portion 62 is an intermediate portion sandwiched between the electrodes 61a and 61b.
  • the wire 4 can be bent without generating an undesired electrical connection.
  • the configuration of the second component 3b2 shown here is merely an example.
  • FIG. 5 A cross-sectional view of the module 105 in this embodiment is shown in FIG.
  • the module 105 in the present embodiment is the same as the module 104 described in the fourth embodiment in terms of the basic configuration, but includes the following configurations. 14 and 15 show an enlarged view of the vicinity of the second component 3b.
  • the second component 3b includes a first electrode 61 as an electrode for connection to the substrate 1.
  • the second component 3b has a first electrode 61, a second electrode 64 that is electrically connected to the first electrode 61 is arranged on the first surface 1a, and the second electrode 64 is the second component 3b. Extends along the first surface 1a so as to include an overhanging portion 64e projecting outward from the projection region with respect to the first surface 1a, and the second bond end 42 as the other end is connected to the overhanging portion 64e. There is. Both the first electrode 61 and the second electrode 64 may be GND electrodes.
  • the second electrode 64 since the second electrode 64 includes the overhanging portion 64e and the second bond end 42 as the other end is connected to the overhanging portion 64e, the second bond end 42 of the wire 4 is electrically connected. Can be made more reliable.
  • FIG. 6 A cross-sectional view of the module 106 in this embodiment is shown in FIG.
  • the module 106 in the present embodiment is the same as the module 101 described in the first embodiment in terms of the basic configuration, but includes the following configurations.
  • Module 106 has a double-sided mounting structure. That is, in the module 106, the substrate 1 has a second surface 1b as a surface opposite to the first surface 1a, and at least one component is mounted on the second surface 1b. Specifically, in the module 106, as an example, the components 3f and 3g are mounted on the second surface 1b of the substrate 1. The parts 3f and 3g are sealed with the second sealing resin 6b.
  • An external terminal 24 is provided on the lower surface of the module 104. In the example shown here, the lower surface of the columnar conductor 23 is the external terminal 24.
  • the columnar conductor 23 is arranged on the second surface 1b.
  • the columnar conductor 23 may be a pin, an electrode formed by plating, or a metal block.
  • the columnar conductor 23 penetrates the second sealing resin 6b.
  • a solder bump may be connected to the lower end of the columnar conductor 23.
  • the configuration of the external terminal 24 shown here is just an example, and is not always the same.
  • a bump may be provided instead of the columnar conductor 23.
  • the same effect as described in the first embodiment can be obtained. Since the present embodiment has a double-sided mounting structure, more components can be mounted on the substrate 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

モジュール（１０１）は、第１面（１ａ）を有する基板（１）と、第１面（１ａ）に実装された第１部品（３ａ）および第２部品（３ｂ）と、第１部品（３ａ）および第２部品（３ｂ）をともにまたぐように配置されたワイヤ（４）とを備える。ワイヤ（４）の一方端および他方端は、いずれも第１面（１ａ）に接続され、ワイヤ（４）は接地されている。第１面（１ａ）に垂直な方向から見たとき、第１部品（３ａ）は第２部品（３ｂ）よりも前記一方端に近い位置にあり、ワイヤ（４）が第１面（１ａ）から最も遠ざかっている箇所（２５）は、前記他方端より前記一方端に近い位置にあり、第２部品（３ｂ）の上面は、第１部品（３ａ）の上面より低い位置にある。

Description

モジュール
　本発明は、モジュールに関するものである。
　電磁波のシールドを目的としてワイヤボンディングがなされた構造が、米国特許ＵＳ９，７６１，５３７Ｂ２（特許文献１）に記載されている。この文献の図７および図９では、実装部品をまたぐようにワイヤボンディングがなされた構成も記載されている。
　一般的に、ワイヤボンディングは、ファーストボンドとセカンドボンドという２段階の工程によって行なわれる。第１対象箇所と第２対象箇所との間をワイヤで電気的に接続するものとして、以下、説明する。まず、ファーストボンドにおいては、ツールによって保持したワイヤの先端を溶融させてボール状にした状態で、第１対象箇所への接合が行なわれる。次に、セカンドボンドにおいては、既に一端がファーストボンドによって第１対象箇所に接合された状態のワイヤを引き回し、そのワイヤの途中の一点を第２対象箇所に押しつけて溶融させることによって接合し、その続きのワイヤを切断する。
米国特許ＵＳ９，７６１，５３７Ｂ２
　通常、ファーストボンドで接合された箇所とセカンドボンドで接合された箇所とでは、ワイヤの傾きが異なる。ファーストボンドで接合された箇所は、第１対象箇所から垂直に近い方向にワイヤが延在するような接合が可能であるが、セカンドボンドで接合された箇所では、第２対象箇所の表面とワイヤとがなす角度は比較的小さくなる。言い換えれば、ワイヤが傾いた状態となる。第１対象箇所、第２対象箇所の両方が基板の表面にある場合には、第２接合箇所でワイヤが傾くことを考慮に入れて、第２接合箇所の近傍にはワイヤを接合するための余分なスペースが必要となる。
　そこで、本発明は、ワイヤによるコンパートメントシールドを実現しつつ、基板の表面に沿ったスペースを有効活用することができるモジュールを提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１面を有する基板と、上記第１面に実装された第１部品および第２部品と、上記第１部品および上記第２部品をともにまたぐように配置されたワイヤとを備える。上記ワイヤの一方端および他方端は、いずれも上記第１面に接続され、上記ワイヤは接地されており、上記第１面に垂直な方向から見たとき、上記第１部品は上記第２部品よりも前記一方端に近い位置にあり、前記ワイヤが前記第１面から最も遠ざかっている箇所は、前記他方端より前記一方端に近い位置にあり、前記第２部品の上面は、前記第１部品の上面より低い位置にある。
　本発明によれば、他方端の方がワイヤが低くなりがちであるが、背が低い方の部品である第２部品３ｂは第１部品よりも他方端に近い位置にあるので、ワイヤ４の下の空間を効率良く利用して、ワイヤによるコンパートメントシールドを実現しつつ、基板の表面に沿ったスペースを有効活用することができる。
本発明に基づく実施の形態１におけるモジュールの斜視図である。 本発明に基づく実施の形態１におけるモジュールの平面図である。 図２におけるＩＩＩ－ＩＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態１におけるモジュールからシールド膜の上面部分および封止樹脂を取り除いた状態の平面図である。 本発明に基づく実施の形態１におけるモジュールに備わるワイヤのファーストボンド端の近傍の拡大図である。 本発明に基づく実施の形態１におけるモジュールに備わるワイヤのセカンドボンド端の近傍の拡大図である。 本発明に基づく実施の形態２におけるモジュールからシールド膜の上面部分および封止樹脂を取り除いた状態の平面図である。 本発明に基づく実施の形態３におけるモジュールからシールド膜の上面部分および封止樹脂を取り除いた状態の平面図である。 本発明に基づく実施の形態３におけるモジュールの断面図である。 本発明に基づく実施の形態４におけるモジュールからシールド膜の上面部分および封止樹脂を取り除いた状態の平面図である。 本発明に基づく実施の形態４におけるモジュールの断面図である。 本発明に基づく実施の形態４におけるモジュールの変形例の第２部品近傍の構造の説明図である。 本発明に基づく実施の形態５におけるモジュールの断面図である。 本発明に基づく実施の形態５におけるモジュールの第２部品近傍の部分側面図である。 本発明に基づく実施の形態５におけるモジュールの第２部品近傍の部分斜視図である。 本発明に基づく実施の形態６におけるモジュールの断面図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。以下の断面図においては、本来は同一断面内に現れない位置関係にある複数の構成要素を、説明の便宜のために同時に表示している場合がある。
　（実施の形態１）
　図１～図４を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。本実施の形態におけるモジュール１０１の斜視図を図１に示す。モジュール１０１の上面および側面はシールド膜８によって覆われている。モジュール１０１の平面図を図２に示す。図２に示すように、モジュール１０１は内部に第１部品３ａ、第２部品３ｂ、部品３ｃ，３ｄ，３ｅを備える。図２におけるＩＩＩ－ＩＩＩ線に関する矢視断面図を図３に示す。
　モジュール１０１は、第１面１ａを有する基板１と、第１面１ａに実装された第１部品３ａおよび第２部品３ｂと、第１部品３ａおよび第２部品３ｂをともにまたぐように配置されたワイヤ４とを備える。第１部品３ａは、たとえばＩＣ素子である。第１部品３ａは、より具体的には、たとえばＬＮＡ（ローノイズアンプ）である。第１部品３ａは、たとえばＰＡ（パワーアンプ）であってもよい。第２部品３ｂは、チップ部品である。第２部品３ｂは、具体的には、たとえばチップコンデンサであってもよく、チップ抵抗であってもよい。また、第２部品３ｂは、第１部品３ａとともに、モジュール内でひとつのシールド対象となるもの、すなわち、たとえば、送信系回路、受信系回路などのいずれかであってもよい。
　基板１は、配線基板である。基板１は、複数の絶縁層２を積層したものである。基板１は、セラミック多層基板であってもよく、プリント配線基板のような樹脂多層基板であってもよい。基板１は、第１面１ａとは反対側の面として第２面１ｂを有する。ワイヤ４の一方端および他方端は、いずれも第１面１ａに接続されている。ここでいう「一方端」は、ファーストボンド端４１である。「他方端」はセカンドボンド端４２である。すなわち、上記一方端がワイヤボンディングの始点側であり、上記他方端がワイヤボンディングの終点側である。ファーストボンド端４１は、パッド電極１８ａに接続されている。セカンドボンド端４２は、パッド電極１８ｂに接続されている。ワイヤ４は接地されている。
　第１面１ａに実装した全ての部品を覆うように第１封止樹脂６ａが形成されている。第１封止樹脂６ａの上面および側面ならびに基板１の側面を覆うように、シールド膜８が形成されている。シールド膜８は接地されている。基板１の内部には導体パターン１６が配置されている。導体パターン１６に対して導体ビア１５が電気的に接続されている。基板１の第２面１ｂには、外部端子１７が設けられている。
　シールド膜８の上面部分および封止樹脂６ａを取り除いた状態で真上から見たところを図４に示す。第１面１ａに垂直な方向から見たとき、第１部品３ａは第２部品３ｂよりも前記一方端に近い位置にある。図３に示すように、ワイヤ４が第１面１ａから最も遠ざかっている箇所２５は、前記他方端より前記一方端に近い位置にある。第２部品３ｂの上面は、第１部品３ａの上面より低い位置にある。
　本実施の形態では、ワイヤ４が第１部品３ａおよび第２部品３ｂをともにまたぐように配置されていることによって、第１部品３ａおよび第２部品３に対するコンパートメントシールドがなされている。その際に、ワイヤ４が第１面１ａから最も遠ざかっている箇所２５は、前記他方端より前記一方端に近い位置にあるということから、他方端の近傍ではワイヤ４が低くなりがちである。しかしながら、第１面１ａに垂直な方向から見たとき、背が高い方の部品である第１部品３ａは第２部品３ｂよりも前記一方端に近い位置にあり、背が低い方の部品である第２部品３ｂは第１部品３ａよりも他方端に近い位置にある。これにより、ワイヤ４の下の空間を効率良く利用して第１部品３ａおよび第２部品３ｂを配置することができている。したがって、本実施の形態では、ワイヤ４によるコンパートメントシールドを実現しつつ、基板１の表面に沿ったスペースを有効活用することができる。
　ワイヤ４の両端の各々が第１面１ａに接続されている箇所の様子をさらに詳細に説明する。前記一方端としてのファーストボンド端４１が第１面１ａに電気的に接続された箇所の拡大図を図５に示す。ファーストボンド端４１はパッド電極１８ａを介して第１面１ａに接続されている。ファーストボンド端４１にはボール状の部分が形成されている。ファーストボンド端４１においては、ワイヤ４は第１面１ａに対して角度Ａをなすように延在している。
　前記他方端としてのセカンドボンド端４２が第１面１ａに接続された箇所の拡大図を図６に示す。セカンドボンド端４２はパッド電極１８ｂを介して第１面１ａに接続されている。セカンドボンド端４２においては、ワイヤ４は第１面１ａに対して角度Ｂをなすように延在している。ここで、角度Ａの方が角度Ｂより大きい。すなわち、セカンドボンド側では、ファーストボンド側に比べて、ワイヤがより大きく傾いた状態となる。
　ここで示したように、前記一方端は、第１面１ａに対して第１の角度Ａをなすように接続されており、前記他方端は、第１の角度Ａより小さな第２の角度Ｂをなすように第１面１ａに接続されていることが好ましい。
　本実施の形態で示したように、モジュール１０１は、第１部品３ａおよび第２部品３ｂを封止する封止樹脂と、前記封止樹脂を覆うように形成されたシールド膜８とを備えることが好ましい。ここでは、第１封止樹脂６ａが「封止樹脂」に相当する。
　（実施の形態２）
　図７を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。本実施の形態におけるモジュール１０２は、基本的構成に関しては、実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。本実施の形態におけるモジュール１０２において、シールド膜８の上面部分および封止樹脂６ａを取り除いた状態で真上から見たところを図７に示す。実施の形態１では、複数のワイヤ４が第１部品３ａの辺に平行に配置されていたが、本実施の形態では、複数のワイヤ４が第１部品３ａの辺に対して斜めに配置されている。すなわち、第１面１ａに垂直な方向から見たとき、ワイヤ４は第１部品３ａの辺に対して斜めに配置されている。
　本実施の形態においても、実施の形態１で説明した効果を得ることができる。さらに本実施の形態では、複数のワイヤ４が第１部品３ａの辺に対して斜めに配置されているので、第１部品３ａのより多くの辺に沿ってワイヤ４のいずれかの端を配置することができる。したがって、コンパートメントシールドをより強固なものとすることができる。
　（実施の形態３）
　図８～図９を参照して、本発明に基づく実施の形態３におけるモジュールについて説明する。本実施の形態におけるモジュール１０３において、シールド膜８の上面部分および封止樹脂６ａを取り除いた状態で真上から見たところを図８に示す。モジュール１０３の断面図を図９に示す。本実施の形態におけるモジュール１０３は、基本的構成に関しては、実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。
　モジュール１０３においては、第１面１ａに第１部品３ａ１および第２部品３ｂ１が実装されている。ワイヤ４は、第１部品３ａ１および第２部品３ｂ１を一括してまたぐように配置されている。上から見たときの面積では、第１部品３ａ１は第２部品３ｂ１に比べて小さい。第１部品３ａ１の上面は第２部品３ｂ１の上面に比べて高い。第２部品３ｂ１はたとえばＩＣ素子である。第１部品３ａは、より具体的には、たとえばＬＮＡ（ローノイズアンプ）である。第１部品３ａは、たとえばＰＡ（パワーアンプ）であってもよい。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。
　（実施の形態４）
　図１０～図１１を参照して、本発明に基づく実施の形態４におけるモジュールについて説明する。本実施の形態におけるモジュール１０４において、シールド膜８の上面部分および封止樹脂６ａを取り除いた状態で真上から見たところを図１０に示す。モジュール１０４の断面図を図１１に示す。本実施の形態におけるモジュール１０４は、基本的構成に関しては、実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。
　モジュール１０４においては、ワイヤ４は、第２部品３ｂに当接して曲げられている。ワイヤ４は第２部品３ｂの肩部６３に当接して曲げられている。ここで示す例では、肩部６３は絶縁部であり、ワイヤ４と第２部品３ｂとの間のショートのおそれはない。あるいは、肩部が導電部であるとしてもグランド電極であれば、ワイヤと肩部とが当接してもショートのおそれはない。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。本実施の形態では、さらにワイヤ４が第２部品３ｂに当接して曲げられているので、ワイヤ４の前記他方端を第１面１ａに対してより急峻な角度で接続することができる。すなわち、図６でいうところの角度Ｂを大きくすることができる。こうして、第１面１ａの限られたスペースを有効活用することができる。
　(変形例）
　図１１では、一般的な直方体の第２部品３ｂを例にとって示したが、第２部品３ｂに代えて、図１２に示す第２部品３ｂ２のようなものが用いられていてもよい。第２部品３ｂ２は、直方体であって、かつ、長手方向の両端に電極が形成された構造の部品である。第２部品３ｂ２は、電極６１ａ，６１ｂおよび非電極部６２を備える。非電極部６２は電極６１ａ，６１ｂに挟まれた中間部分である。このような第２部品３ｂ２が実装されている場合には、図１２に示すように、ワイヤ４が第２部品３ｂ２の非電極部６２の肩部６３に当接している。ワイヤ４が電極を避けてこのような非電極部６２の肩部６３に当接していれば、不所望な電気的接続を発生させることなく、ワイヤ４を曲げることができる。ここで示した第２部品３ｂ２の構成は、あくまで一例である。
　（実施の形態５）
　図１３～図１５を参照して、本発明に基づく実施の形態５におけるモジュールについて説明する。本実施の形態におけるモジュール１０５の断面図を図１３に示す。本実施の形態におけるモジュール１０５は、基本的構成に関しては、実施の形態４で説明したモジュール１０４と同様であるが、以下の構成を備える。第２部品３ｂの近傍を拡大したところを図１４および図１５に示す。第２部品３ｂは基板１に対する接続のための電極として第１電極６１を備える。
　第２部品３ｂは第１電極６１を有し、第１面１ａには、第１電極６１と電気的に接続する第２電極６４が配置されており、第２電極６４は、第２部品３ｂの第１面１ａに対する投影領域から外に張り出す張出し部６４ｅを含むように第１面１ａに沿って延在しており、前記他方端としてのセカンドボンド端４２は張出し部６４ｅに接続されている。第１電極６１および第２電極６４は、いずれもＧＮＤ電極であってもよい。
　本実施の形態では、第２電極６４が張出し部６４ｅを含んでおり、前記他方端としてのセカンドボンド端４２が張出し部６４ｅに接続されているので、ワイヤ４のセカンドボンド端４２の電気的接続をより確実にすることができる。
　（実施の形態６）
　図１６を参照して、本発明に基づく実施の形態６におけるモジュールについて説明する。本実施の形態におけるモジュール１０６の断面図を図１６に示す。本実施の形態におけるモジュール１０６は、基本的構成に関しては、実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。
　モジュール１０６は、両面実装構造となっている。すなわち、モジュール１０６においては、基板１は、第１面１ａと反対側の面として第２面１ｂを有し、第２面１ｂに少なくとも１つの部品が実装されている。具体的には、モジュール１０６においては、一例として、基板１の第２面１ｂには、部品３ｆ，３ｇが実装されている。部品３ｆ，３ｇは、第２封止樹脂６ｂによって封止されている。モジュール１０４の下面には外部端子２４が設けられている。ここで示す例では、柱状導体２３の下面が外部端子２４となっている。柱状導体２３は第２面１ｂに配置されている。柱状導体２３は、ピン、めっきにより形成された電極、金属ブロックのいずれかであってもよい。柱状導体２３は、第２封止樹脂６ｂを貫通している。柱状導体２３の下端にははんだバンプが接続されていてもよい。ここで示した外部端子２４の構成は、あくまで一例であり、この通りとは限らない。柱状導体２３に代えてバンプを設けてもよい。
　本実施の形態においても、実施の形態１で説明したのと同様の効果を得ることができる。本実施の形態では、両面実装構造となっているので、より多くの部品を基板１に実装することができる。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１面、１ｂ　第２面、２　絶縁層、３ａ，３ａ１　第１部品、３ｂ，３ｂ１，３ｂ２　第２部品、３ｃ，３ｄ，３ｅ，３ｆ，３ｇ　部品、４　ワイヤ、６ａ　第１封止樹脂、６ｂ　第２封止樹脂、８　シールド膜、１５　導体ビア、１６　導体パターン、１７，２４　外部端子、１８，１８ａ，１８ｂ　パッド電極、２３　柱状導体、２５　（最も遠ざかっている）箇所、４１　ファーストボンド端、４２　セカンドボンド端、６１　第１電極、６１ａ，６１ｂ　（第２部品の）電極、６２　（第２部品の）非電極部、６３　（第２部品の）肩部、６４　第２電極、６４ｅ　張出し部、１０１，１０２，１０３，１０４，１０５，１０６　モジュール。

Claims (8)

  1. 　第１面を有する基板と、
    　前記第１面に実装された第１部品および第２部品と、
    　前記第１部品および前記第２部品をともにまたぐように配置されたワイヤとを備え、
    　前記ワイヤの一方端および他方端は、いずれも前記第１面に接続され、
    　前記ワイヤは接地されており、
    　前記第１面に垂直な方向から見たとき、前記第１部品は前記第２部品よりも前記一方端に近い位置にあり、
    　前記ワイヤが前記第１面から最も遠ざかっている箇所は、前記他方端より前記一方端に近い位置にあり、
    　前記第２部品の上面は、前記第１部品の上面より低い位置にある、モジュール。
  2. 　前記一方端は、前記第１面に対して第１の角度をなすように接続されており、前記他方端は、前記第１の角度より小さな第２の角度をなすように前記第１面に接続されている、請求項１に記載のモジュール。
  3. 　前記一方端は、ワイヤボンディングの始点側である、請求項１または２に記載のモジュール。
  4. 　前記ワイヤは、前記第２部品に当接して曲げられている、請求項１から３のいずれか１項に記載のモジュール。
  5. 　前記第２部品は第１電極を有し、前記第１面には、前記第１電極と電気的に接続する第２電極が配置されており、前記第２電極は、前記第２部品の前記第１面に対する投影領域から外に張り出す張出し部を含むように前記第１面に沿って延在しており、前記他方端は前記張出し部に接続されている、請求項４に記載のモジュール。
  6. 　前記第１面に垂直な方向から見たとき、前記ワイヤは前記第１部品の辺に対して斜めに配置されている、請求項１から５のいずれか１項に記載のモジュール。
  7. 　前記第１部品および前記第２部品を封止する封止樹脂と、前記封止樹脂を覆うように形成されたシールド膜とを備える、請求項１から６のいずれか１項に記載のモジュール。
  8. 　前記基板は、前記第１面と反対側の面として第２面を有し、前記第２面に少なくとも１つの部品が実装されている、請求項１から７のいずれか１項に記載のモジュール。
PCT/JP2020/035345 2019-09-27 2020-09-17 モジュール WO2021060161A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080067389.5A CN114521290A (zh) 2019-09-27 2020-09-17 模块
US17/654,424 US20220199568A1 (en) 2019-09-27 2022-03-11 Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019176921 2019-09-27
JP2019-176921 2019-09-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/654,424 Continuation US20220199568A1 (en) 2019-09-27 2022-03-11 Module

Publications (1)

Publication Number Publication Date
WO2021060161A1 true WO2021060161A1 (ja) 2021-04-01

Family

ID=75165786

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/035345 WO2021060161A1 (ja) 2019-09-27 2020-09-17 モジュール

Country Status (3)

Country Link
US (1) US20220199568A1 (ja)
CN (1) CN114521290A (ja)
WO (1) WO2021060161A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS646041U (ja) * 1987-06-30 1989-01-13
JPH05198612A (ja) * 1991-10-30 1993-08-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2001044305A (ja) * 1999-07-29 2001-02-16 Mitsui High Tec Inc 半導体装置
US9881891B1 (en) * 2016-11-15 2018-01-30 Asm Technology Singapore Pte Ltd Method of forming three-dimensional wire loops and wire loops formed using the method
WO2019156051A1 (ja) * 2018-02-08 2019-08-15 株式会社村田製作所 高周波モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS646041U (ja) * 1987-06-30 1989-01-13
JPH05198612A (ja) * 1991-10-30 1993-08-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2001044305A (ja) * 1999-07-29 2001-02-16 Mitsui High Tec Inc 半導体装置
US9881891B1 (en) * 2016-11-15 2018-01-30 Asm Technology Singapore Pte Ltd Method of forming three-dimensional wire loops and wire loops formed using the method
WO2019156051A1 (ja) * 2018-02-08 2019-08-15 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
US20220199568A1 (en) 2022-06-23
CN114521290A (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
US7090502B2 (en) Board connecting component and three-dimensional connecting structure using thereof
US8008785B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
WO2007086481A1 (ja) 電子デバイスパッケージ、モジュール、および電子機器
KR20090009737A (ko) 반도체장치 및 그 제조방법
JP2009141169A (ja) 半導体装置
JP5809509B2 (ja) スプリング端子付配線基板及びその実装構造とソケット
US20130334684A1 (en) Substrate structure and package structure
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US11749589B2 (en) Module
US11961830B2 (en) Module
US9922918B2 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
WO2021060161A1 (ja) モジュール
US6888227B2 (en) Apparatus for routing signals
JP4083142B2 (ja) 半導体装置
US10219380B2 (en) Electronic device module and manufacturing method thereof
WO2020196752A1 (ja) モジュール
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
US10211179B2 (en) Semiconductor device
KR100516815B1 (ko) 반도체장치
JP2001118951A (ja) 半導体装置
JP3627895B2 (ja) 配線板
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板
JP4388168B2 (ja) 樹脂成形基板
JP4172790B2 (ja) 配線基板
CN111328210A (zh) 用于安装部件的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20867077

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20867077

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP