WO2020196752A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2020196752A1
WO2020196752A1 PCT/JP2020/013659 JP2020013659W WO2020196752A1 WO 2020196752 A1 WO2020196752 A1 WO 2020196752A1 JP 2020013659 W JP2020013659 W JP 2020013659W WO 2020196752 A1 WO2020196752 A1 WO 2020196752A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
connection terminal
substrate
connection terminals
module
Prior art date
Application number
PCT/JP2020/013659
Other languages
English (en)
French (fr)
Inventor
山本　幸男
喜人 大坪
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2020196752A1 publication Critical patent/WO2020196752A1/ja
Priority to US17/478,355 priority Critical patent/US20220007494A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Thermal Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

電子部品(１２０)は、第１主面(１１１)上に配置されている。複数の第１接続端子(１５０Ａ)の各々は、第２主面(１１２)上に配置されている。第２接続端子(１５０Ｂ)は、第２主面(１１２)上に配置されている。基板(１１０)を第２主面(１１２)側から見たときに、第２接続端子(１５０Ｂ)の面積は、複数の第１接続端子(１５０Ａ)の各々の面積より大きい。基板(１１０)を第２主面(１１２)側から見たときに、第２接続端子(１５０Ｂ)は、複数の第１接続端子(１５０Ａ)同士を結ぶ直線上に配置されている。

Description

モジュール
　本発明は、モジュールに関する。
　モジュールの構成を開示した文献として、特開２０１５－０１２２５０号公報(特許文献１)がある。特許文献１に記載されたモジュールは、主基板と、発熱部品と、他の部品と、第１の樹脂層と、第２の樹脂層と、第３の樹脂層と、接続導体とを備えている。発熱部品は、主基板の一方主面に実装されている。他の部品は、主基板の他方主面に実装されている。第１の樹脂層は、主基板の一方主面および発熱部品を樹脂材料により被覆して形成されている。第２の樹脂層は、第１の樹脂層よりも筐体の一壁面に近接して配置されている。第３の樹脂層は、主基板の他方主面および他の部品を第１の樹脂層と同じ樹脂材料により被覆して形成されている。接続導体は、第３の樹脂層に設けられ、一端が主基板の他方主面に接続され、他端が第３の樹脂層の表面に露出してマザーボードに接続される。
特開２０１５－０１２２５０号公報
　従来のモジュールにおいては、基板上に、マザー基板と接続するための複数の接続端子が設けられる。近年、モジュールの小型化が求められており、各接続端子間の間隔が狭くなってきている。接続端子の間隔が狭くなると、接続端子間のアイソレーションの劣化が生じてしまう。
　本発明は上記課題に鑑みてなされたものであり、接続端子間のアイソレーションを高めることで、モジュールの電気的特性を向上できる、モジュールを提供する。
　本発明に基づくモジュールは、基板と、電子部品と、第１封止樹脂と、複数の第１接続端子と、第２接続端子と、第２封止樹脂とを備えている。基板は、第１主面と、第１主面と逆を向く第２主面とを有している。電子部品は、第１主面上に配置されている。第１封止樹脂は、電子部品を封止しつつ第１主面上に設けられている。複数の第１接続端子の各々は、第２主面上に配置されている。第２接続端子は、第２主面上に配置されている。第２封止樹脂は、複数の第１接続端子および第２接続端子の各々の、第２主面側とは反対側の端部を露出させつつ第２主面上に設けられている。基板を第２主面側から見たときに、第２接続端子の面積は、複数の第１接続端子の各々の面積より大きい。基板を第２主面側から見たときに、第２接続端子は、複数の第１接続端子同士を結ぶ直線上に配置されている。
　本発明によれば、接続端子間のアイソレーションを高めることで、モジュールの電気的特性を向上できる。
本発明の実施形態１に係るモジュールの構成を示す底面図である。 図１に示したモジュールをＩＩ－ＩＩ線矢印方向から見た断面図である。 図１に示したモジュールをＩＩＩ－ＩＩＩ線矢印方向から見た断面図である。 本発明の実施形態１の変形例に係るモジュールの構成を示す底面図である。 本発明の実施形態２に係るモジュールの構成を示す底面図である。 本発明の実施形態３に係るモジュールの構成を示す底面図である。 本発明の実施形態４に係るモジュールの構成を示す底面図である。 図７に示したモジュールをＶＩＩＩ－ＶＩＩＩ線矢印方向から見た断面図である。
　以下、本発明の各実施形態に係るモジュールについて図面を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
　(実施形態１)
　図１は、本発明の実施形態１に係るモジュールの構成を示す底面図である。図２は、図１に示したモジュールをＩＩ－ＩＩ線矢印方向から見た断面図である。図３は、図１に示したモジュールをＩＩＩ－ＩＩＩ線矢印方向から見た断面図である。
　図１から図３に示すように、本発明の実施形態１に係るモジュール１００は、基板１１０と、電子部品１２０と、少なくとも１つの他の部品１３０と、第１封止樹脂１４０と、複数の第１接続端子１５０Ａと、第２接続端子１５０Ｂと、第２封止樹脂１６０とを備えている。本発明の実施形態１に係るモジュールは、たとえば、たとえば、図示しないマザー基板に実装される。
　図２および図３に示すように、基板１１０は、第１主面１１１と、第１主面１１１とは逆を向く第２主面１１２とを有している。本実施形態において、基板１１０は、図示しない複数の層で構成されている。具体的には、基板１１０はセラミック多層基板である。なお、基板１１０は樹脂多層基板であってもよい。
　基板１１０は、配線１１３を有している。本実施形態において、配線１１３は多層配線である。なお、図２および図３においては、配線１１３の配線パターンを模式的に示している。
　図１に示すように、本実施形態において、基板１１０は、第２主面１１２側から見たときに、複数の角部１１４を有している。基板１１０は、第２主面１１２側から見たときに矩形形状の外形を有している。
　なお、基板１１０の第２主面１１２側から見たときの外形は、矩形形状に限定されない。この場合、複数の角部１１４の各々は、基板１１０を第２主面１１２側から見たときに、内角が９０度未満の鋭角であってもよいし、内角が９０度超１８０度未満の鈍角であってもよい。
　図２および図３に示すように、電子部品１２０は、第１主面１１１上に配置されている。本実施形態において、電子部品１２０は、ＩＣなどの発熱部品である。
　電子部品１２０は、複数の接続電極１２１を有している。電子部品１２０は、半田などの接合部材により接続電極１２１と基板１１０とを互いに接続することで、基板１１０の第１主面１１１上に実装されている。接続電極１２１は、Ｃｕ、ＡｇまたはＡｌなどの金属で構成されている。
　図２に示すように、少なくとも１つの他の部品１３０は、第１主面１１１上に配置されている。少なくとも１つの他の部品１３０は、配線１１３と電気的に接続している。少なくとも１つの他の部品１３０は、第１の他の部品１３０Ａを含んでいる。
　本実施形態において、第１の他の部品１３０Ａは、基板１１０の第１主面１１１上の略中央に配置されている。本実施形態において、第１の他の部品１３０Ａは、ＩＣなどの発熱部品である。
　第１の他の部品１３０Ａは、複数の接続電極１３１を有している。第１の他の部品１３０Ａは、半田などの接合部材により接続電極１３１と基板１１０とを互いに接続することで、基板１１０の第１主面１１１上に実装されている。接続電極１３１は、Ｃｕ、ＡｇまたはＡｌなどの金属で構成されている。
　本実施形態に係るモジュール１００は、複数の他の部品１３０を備えている。図１および図２示すように、複数の他の部品１３０は、第２主面１１２上に配置された第２の他の部品１３０Ｂをさらに含んでいる。
　本実施形態において、第２の他の部品１３０Ｂは、基板１１０の第２主面１１２上の略中央に配置されている。第２の他の部品１３０Ｂは、ＩＣなどの発熱部品である。
　図２および図３に示すように、第１封止樹脂１４０は、電子部品１２０と少なくとも１つの他の部品１３０とを封止しつつ第１主面１１１上に設けられている。本実施形態においては、第１封止樹脂１４０は、電子部品１２０と複数の他の部品１３０とを封止しつつ第１主面１１１上に設けられている。具体的には、第１封止樹脂１４０は、基板１１０上のうち、電子部品１２０と複数の他の部品１３０が接続されている部分を除く全面にわたって配置されている。
　第１封止樹脂１４０は、たとえば、エポキシ樹脂で構成されている。エポキシ樹脂には、シリカフィラー、または、熱伝導率が比較的高いアルミナフィラーが含まれていてもよい。
　図２および図３に示すように、複数の第１接続端子１５０Ａの各々は、第２主面１１２上に配置されている。複数の第１接続端子１５０Ａの各々は、電子部品１２０および少なくとも１つの他の部品１３０の少なくとも一方と電気的に接続されている。
　本実施形態においては、複数の第１接続端子１５０Ａの各々は、電子部品１２０と、配線１１３を介して互いに電気的に接続されていてもよい。複数の第１接続端子１５０Ａの各々は、複数の他の部品１３０のいずれかと、配線１１３を介して互いに電気的に接続されていてもよいし、基板１１０を貫通する図示しない柱状導体を介して互いに電気的に接続されていてもよい。
　複数の第１接続端子１５０Ａの各々は、第２主面１１２側とは反対側の端面において、マザー基板の端子に接続される。複数の第１接続端子１５０Ａの各々は、信号端子、またはグランド端子である。なお、複数の第１接続端子１５０Ａの各々は、電源端子であってもよい。
　図１に示すように、本実施形態において、複数の第１接続端子１５０Ａの各々は、基板１１０を第２主面１１２側から見たときに、円形状の外形を有しているが、複数の第１接続端子１５０Ａの各々の外形は特に限定されない。複数の第１接続端子１５０Ａは、基板１１０を第２主面１１２側から見たときに、第２接続端子１５０Ｂとともに、第２の他の部品１３０Ｂを囲むように矩形環状の仮想線Ｌ上に配置されている。
　図２および図３に示すように、第２接続端子１５０Ｂは、第２主面１１２上に配置され、電子部品１２０と電気的に接続されている。具体的には、第２接続端子１５０Ｂは、基板１１０に設けられた複数の柱状導体１５１を介して電子部品１２０と接続されている。なお、電子部品１２０は、複数の柱状導体１５１とは別に、配線１１３と電気的に接続されていてもよい。
　なお、本実施形態に係るモジュールは、他の部品１３０として、さらに第３の他の部品を備えていてもよい。図４は、本発明の実施形態１の変形例に係るモジュールの構成を示す底面図である。図４に示すように、本実施形態の変形例に係るモジュール１００ａは、第３の他の部品１３０Ｃをさらに備えている。第３の他の部品１３０Ｃは、第２の他の部品１３０Ｂとともに第２主面１１２上に配置されている。複数の第１接続端子１５０Ａは、基板１１０を第２主面１１２側から見たときに、第２接続端子１５０Ｂとともに、第３の他の部品１３０Ｃを囲むように矩形環状の仮想線Ｌ上に配置されている。本発明の実施形態１の変形例に係るモジュール１００ａの他の構成は、本発明の実施形態１に係るモジュール１００の構成と同様である。
　本発明の実施形態１に係るモジュール１００において、複数の柱状導体１５１は、基板１１０を第２主面１１２側から見たときに、マトリックス状に配置されている。複数の柱状導体１５１の各々は、基板１１０を第１主面１１１から第２主面１１２まで貫通している。図２および図３では、複数の柱状導体１５１の各々は、基板１１０において配線１１３と接続されているように見えるが、実際には、複数の柱状導体１５１の各々は、基板１１０において、配線１１３と直接的に接続されていない。
　第２接続端子１５０Ｂは、基板１１０を第２主面１１２側から見たときに、電子部品１２０と重なる位置に配置されている。
　第２接続端子１５０Ｂは、第２主面１１２側とは反対側の端面において、マザー基板の端子に接続される。本実施形態において、第２接続端子１５０Ｂは、グランド端子である。
　図１に示すように、本実施形態において、第２接続端子１５０Ｂは、基板１１０を第２主面１１２側からみたときに、矩形状の外形を有している。基板１１０を第２主面１１２側から見たときに、第２接続端子１５０Ｂの面積は、複数の第１接続端子１５０Ａの各々の面積より大きい。
　基板１１０を第２主面１１２側から見たときに、第２接続端子１５０Ｂは、複数の第１接続端子１５０Ａ同士を結ぶ直線上に配置されている。すなわち、第２接続端子１５０Ｂは、複数の第１接続端子１５０Ａ間に配置されている。第２接続端子１５０Ｂは、第２接続端子１５０Ｂの長手方向が、矩形環状の上記仮想線Ｌに沿うように配置されている。
　複数の第１接続端子１５０Ａ、第２接続端子１５０Ｂおよび複数の柱状導体１５１の各々は、Ｃｕ、Ａｕ、ＡｇまたはＡｌなどの金属で構成されている。
　本実施形態において、複数の第１接続端子１５０Ａおよび第２接続端子１５０Ｂの各々は、上記金属で構成されたピンを、はんだ、または、導電性接着材により第２主面１１２上に実装することで形成してもよい。複数の第１接続端子１５０Ａおよび第２接続端子１５０Ｂの各々は、第２封止樹脂１６０に形成されたビア孔に、上記金属を含む導電ペーストを充填する、または、ビアフィルメッキを行うことで形成してもよい。あるいは、複数の第１接続端子１５０Ａおよび第２接続端子１５０Ｂの各々は、突起電極であってもよい。
　本実施形態において、図２および図３に示した柱状導体１５１は、基板１１０を構成する複数の層を積層したときに、複数の層の各々に形成されたビア導体が基板１１０の積層方向に連なり合うことにより、形成される。上記ビア導体は、レーザなどを用いて基板１１０を構成する複数の層にビア孔を形成した後、上記金属を含む導電ペーストを充填する、または、ビアフィルメッキを行うことで形成することができる。
　図１から図３に示すように、第２封止樹脂１６０は、複数の第１接続端子１５０Ａ、第２接続端子１５０Ｂおよび第２の他の部品１３０Ｂの各々の、第２主面１１２側とは反対側の端部を露出させつつ第２主面１１２上に設けられている。本実施形態において、第２封止樹脂１６０は、複数の第１接続端子１５０Ａ、第２接続端子１５０Ｂおよび第２の他の部品１３０Ｂの各々が接続されている部分を除く全面にわたって配置されている。
　第２封止樹脂１６０は、たとえば、エポキシ樹脂で構成されている。エポキシ樹脂には、シリカフィラー、または、熱伝導率が比較的高いアルミナフィラーが含まれていてもよい。
　本実施形態に係るモジュール１００は、シールド層１７０をさらに備えている。シールド層１７０は、第１封止樹脂１４０の上面、および、第１封止樹脂１４０、基板１１０および第２封止樹脂１６０の各々の周側面の全体を被覆するように設けられている。シールド層は、Ｃｕ、ＡｇまたはＡｌなどの金属で構成されている。
　上記のように、本発明の実施形態１に係るモジュール１００においては、図１に示すように、基板１１０を第２主面１１２側から見たときに、第２接続端子１５０Ｂの面積が、複数の第１接続端子１５０Ａの各々の面積より大きい。また、基板１１０を第２主面１１２側から見たときに、第２接続端子１５０Ｂは、複数の第１接続端子１５０Ａ同士を結ぶ直線上に配置されている。
　これにより、第１接続端子１５０Ａ間のアイソレーションを高めて、モジュール１００の電気的特性を向上できる。特に、第２接続端子１５０Ｂを挟むように配置されている複数の第１接続端子１５０Ａの各々が信号端子である場合、基板１１０を第２主面１１２側から見たときの第２接続端子１５０Ｂの面積が、第１接続端子１５０Ａの面積よりも大きいため、これら信号端子間の距離を大きくすることができ、アイソレーション特性をより改善することができる。
　また、本発明の実施形態１に係るモジュール１００においては、電子部品１２０が発熱部品である。第２接続端子１５０Ｂは、基板１１０を第２主面１１２側から見たときに、電子部品１２０と重なる位置に配置されている。
　これにより、面積が比較的大きい第２接続端子１５０Ｂが電子部品１２０の発する熱を効率的に放熱しつつ、面積が比較的小さい複数の第１接続端子１５０Ａによって、モジュール１００の小型化が可能となる。
　本実施形態においては、第２接続端子１５０Ｂは、基板１１０に設けられた複数の柱状導体１５１を介して電子部品１２０と接続されている。
　これにより、複数の柱状導体１５１を介して電子部品１２０の発する熱を効率的に放熱することができる。
　(実施形態２)
　以下、本発明の実施形態２に係るモジュールについて説明する。本発明の実施形態２に係るモジュールは、第２接続端子の位置が本発明の実施形態１に係るモジュール１００と異なる。よって、本発明の実施形態１に係るモジュールと同様である構成については説明を繰り返さない。
　図５は、本発明の実施形態２に係るモジュールの構成を示す底面図である。図５に示すように、本発明の実施形態２に係るモジュール２００においては、第２接続端子２５０Ｂは、基板１１０を第２主面１１２側から見たときに、Ｌ字状の外形を有している。
　基板１１０を第２主面１１２側から見たときに、第２接続端子２５０Ｂの少なくとも一部は、複数の第１接続端子１５０Ａ同士を結ぶ直線に対して直交するように延在している。これにより、第１接続端子１５０Ａ間のアイソレーションをさらに高めることができる。
　第２接続端子２５０Ｂは、基板１１０を第２主面１１２側から見たときに、複数の第１接続端子１５０Ａのうち１つの第１接続端子２５０Ａを、少なくとも仮想線Ｌの内周側で囲うように配置されている。これにより、上記第１接続端子２５０Ａにおける電気信号が、第２接続端子２５０Ｂを挟んで対向する他の第１接続端子１５０Ａへ、仮想線Ｌの内周側から回り込むことによって到達することを抑制できる。よって、上記第１接続端子２５０Ａと、他の第１接続端子１５０Ａとのアイソレーションをさらに高めることができる。本実施形態においては、上記第１接続端子２５０Ａは、基板１１０の角部１１４の近傍に配置されている。具体的には、上記第１接続端子２５０Ａは、矩形環状の仮想線Ｌの頂点上に配置されている。
　(実施形態３)
　以下、本発明の実施形態３に係るモジュールについて説明する。本発明の実施形態３に係るモジュールは、第１接続端子１５０Ａおよび第２接続端子１５０Ｂとは異なる接続端子をさらに備えている点で、本発明の実施形態１に係るモジュール１００とは異なる。よって、本発明の実施形態１に係るモジュール１００と同様である点については、説明を繰り返さない。
　図６は、本発明の実施形態３に係るモジュールの構成を示す底面図である。図６に示すように、本発明の実施形態３に係るモジュール３００は、少なくとも１つの第３接続端子３５０Ｃをさらに備えている。本実施形態において、モジュール３００は、複数の第３接続端子３５０Ｃを備えている。
　少なくとも１つの第３接続端子３５０Ｃは、第２主面１１２上に配置されている。少なくとも１つの第３接続端子３５０Ｃは、本発明の実施形態１における第１接続端子１５０Ａと同様にして、電子部品１２０および少なくとも１つの他の部品１３０の少なくとも一方と電気的に接続されている。
　本実施形態において、少なくとも１つの第３接続端子３５０Ｃは、グランド端子であってもよいし、電源端子であってもよい。
　図６に示すように、本実施形態において、少なくとも１つの第３接続端子３５０Ｃは、基板１１０第２主面側から見たときに、円形状の外形を有しているが、少なくとも１つの第３接続端子３５０Ｃの外形は特に限定されない。
　図６に示すように、基板１１０を第２主面１１２側から見たときに、少なくとも１つの第３接続端子３５０Ｃの面積は、複数の第１接続端子１５０Ａの各々の面積より大きい。本実施形態において、基板１１０を第２主面１１２側から見たときに、少なくとも１つの第３接続端子３５０Ｃの面積は、第２接続端子１５０Ｂの面積より小さい。
　また、少なくとも１つの第３接続端子３５０Ｃは、複数の第１接続端子１５０Ａおよび第２接続端子１５０Ｂのいずれよりも、基板１１０の角部１１４の近くに配置されている。具体的には、少なくとも１つの第３接続端子３５０Ｃは、矩形環状の仮想線Ｌの頂点上に配置されている。本実施形態においては、４つの第３接続端子３５０Ｃの各々が、矩形環状の仮想線Ｌの４つの頂点上にそれぞれ配置されている。
　第３接続端子３５０Ｃは、Ｃｕ、Ａｕ、ＡｇまたはＡｌなどの金属で構成されている。第３接続端子３５０Ｃは、第１接続端子１５０Ａおよび第２接続端子１５０Ｂの各々を形成する上記の方法のうちいずれの方法で形成されてもよい。
　マザー基板にモジュール３００が実装された場合、第２主面１１２上に設けられる接続端子のうち基板１１０の角部１１４近傍に設けられる端子と、マザー基板とを接続する半田などの接合部材には、大きな繰り返し歪みが加わる。本実施形態においては、角部近傍に位置する第３接続端子３５０Ｃの面積を比較的大きくすることで、上記繰り返し歪みによって生じる接合部材の疲労破壊による、マザー基板との接合信頼性の低下を抑制することができる。これとともに、面積が比較的小さい複数の第１接続端子１５０Ａによって、モジュール３００の小型化が可能となる。
　(実施形態４)
　以下、本発明の実施形態４に係るモジュールについて説明する。本発明の実施形態４に係るモジュールは、第１接続端子１５０Ａおよび第２接続端子１５０Ｂとは異なる接続端子をさらに備えている点で、本発明の実施形態１に係るモジュール１００とは異なる。よって、本発明の実施形態１に係るモジュール１００と同様である点については、説明を繰り返さない。
　図７は、本発明の実施形態４に係るモジュールの構成を示す底面図である。図８は、図７に示したモジュールをＶＩＩＩ－ＶＩＩＩ線矢印方向から見た断面図である。
　図７および図８に示すように、本発明の実施形態４に係るモジュール４００は、第４接続端子４５０Ｄをさらに備えている。本発明の実施形態４においては、図１および図２に示した本発明の実施形態１における第２の他の部品１３０Ｂは設けられていない。
　図８に示すように、第４接続端子４５０Ｄは、基板１１０の第２主面１１２上に配置され、第１の他の部品１３０Ａと電気的に接続されている。具体的には、第４接続端子４５０Ｄは、複数の柱状導体４５１を介して第１の他の部品１３０Ａと接続されている。
　複数の柱状導体４５１は、基板１１０を第２主面１１２側から見たときに、マトリックス状に配置されている。複数の柱状導体４５１の各々は、基板１１０を第１主面１１１から第２主面１１２まで貫通している。複数の柱状導体４５１の各々は、基板１１０において、配線１１３と直接的に接続されていない。
　第４接続端子４５０Ｄは、基板１１０を第２主面１１２側から見たときに、第１の他の部品１３０Ａと重なる位置に配置されている。
　第４接続端子４５０Ｄは、第２主面１１２側とは反対側において、マザー基板の端子に接続される。本実施形態において、第４接続端子４５０Ｄは、グランド端子であってもよいし、電源端子であってもよい。
　図７に示すように、本実施形態において、第４接続端子４５０Ｄは、基板１１０を第２主面１１２側からみたときに、円形状の外形を有している。なお、第４接続端子４５０Ｄの外形は、円形状に限定されない。基板１１０を第２主面１１２側から見たときに、第４接続端子４５０Ｄの面積は、複数の第１接続端子１５０Ａの各々の面積より大きい。
　基板１１０を第２主面１１２側から見たときに、第４接続端子４５０Ｄは、複数の第１接続端子１５０Ａ同士を結ぶ直線上に配置されている。第４接続端子４５０Ｄは、基板１１０の第２主面１１２の略中央に配置されている。第４接続端子４５０Ｄは、矩形環状の上記仮想線Ｌの内周側に配置されている。
　第４接続端子４５０Ｄは、Ｃｕ、Ａｕ、ＡｇまたはＡｌなどの金属で構成されている。第４接続端子４５０Ｄは、第１接続端子１５０Ａおよび第２接続端子１５０Ｂの各々を形成する上記の方法のうちいずれの方法で形成されてもよい。
　本実施形態においては、第４接続端子４５０Ｄが複数の第１接続端子１５０Ａ同士を結ぶ直線上に配置される。これにより、第４接続端子４５０Ｄによっても、端子間アイソレーションを高めて、モジュール４００の電気的特性をさらに向上できる。
　上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１００，１００ａ，２００，３００，４００　モジュール、１１０　基板、１１１　第１主面、１１２　第２主面、１１３　配線、１１４　角部、１２０　電子部品、１２１，１３１　接続電極、１３０　他の部品、１３０Ａ　第１の他の部品、１３０Ｂ　第２の他の部品、１３０Ｃ　第３の他の部品、１４０　第１封止樹脂、１５０Ａ，２５０Ａ　第１接続端子、１５０Ｂ，２５０Ｂ　第２接続端子、１５１，４５１　柱状導体、１６０　第２封止樹脂、１７０　シールド層、３５０Ｃ　第３接続端子、４５０Ｄ　第４接続端子。

Claims (5)

  1. 　第１主面と、該第１主面と逆を向く第２主面とを有する基板と、
    　前記第１主面上に配置された電子部品と、
    　前記電子部品を封止しつつ前記第１主面上に設けられた第１封止樹脂と、
    　前記第２主面上に配置された複数の第１接続端子と、
    　前記第２主面上に配置された第２接続端子と、
    　前記複数の第１接続端子および前記第２接続端子の各々の、第２主面側とは反対側の端部を露出させつつ前記第２主面上に設けられた第２封止樹脂とを備え、
    　前記基板を第２主面側から見たときに、前記第２接続端子の面積は、前記複数の第１接続端子の各々の面積より大きく、
    　前記基板を前記第２主面側から見たときに、前記第２接続端子は、前記複数の第１接続端子同士を結ぶ直線上に配置されている、モジュール。
  2. 　前記電子部品は発熱部品であり、
    　前記第２接続端子は、前記基板を前記第２主面側から見たときに、前記電子部品と重なる位置に配置されている、請求項１に記載のモジュール。
  3. 　前記第２接続端子は、前記基板を前記第２主面側から見たときに、前記複数の第１接続端子のうち１つの第１接続端子を囲うように配置されている、請求項１または請求項２に記載のモジュール。
  4. 　前記第２主面上に配置された少なくとも１つの第３接続端子をさらに備え、
    　前記基板を前記第２主面側から見たときに、前記少なくとも１つの第３接続端子の面積は、前記複数の第１接続端子の各々の面積より大きく、
    　前記少なくとも１つの第３接続端子は、前記複数の第１接続端子および前記第２接続端子のいずれよりも、前記基板の角部の近くに配置されている、請求項１から請求項３のいずれか１項に記載のモジュール。
  5. 　前記第２接続端子は、前記基板に設けられた複数の柱状導体を介して前記電子部品と接続されている、請求項１から請求項４のいずれか１項に記載のモジュール。
PCT/JP2020/013659 2019-03-28 2020-03-26 モジュール WO2020196752A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/478,355 US20220007494A1 (en) 2019-03-28 2021-09-17 Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019063682 2019-03-28
JP2019-063682 2019-03-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/478,355 Continuation US20220007494A1 (en) 2019-03-28 2021-09-17 Module

Publications (1)

Publication Number Publication Date
WO2020196752A1 true WO2020196752A1 (ja) 2020-10-01

Family

ID=72611064

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/013659 WO2020196752A1 (ja) 2019-03-28 2020-03-26 モジュール

Country Status (2)

Country Link
US (1) US20220007494A1 (ja)
WO (1) WO2020196752A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4207274A1 (en) * 2022-01-03 2023-07-05 MediaTek Inc. Board-level pad pattern for multi-row qfn packages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235176A (ja) * 1994-05-13 2007-09-13 Hitachi Ltd 多層配線基板とそれを用いた半導体装置
JP2007317712A (ja) * 2006-05-23 2007-12-06 Tdk Corp 部品内蔵複合配線基板及びその製造方法
JP2013179246A (ja) * 2012-02-08 2013-09-09 Mitsumi Electric Co Ltd 電子部品モジュール及び製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US6384344B1 (en) * 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
KR20010014302A (ko) * 1998-05-12 2001-02-26 오히라 아끼라 반도체 플라스틱 패키지 및 이에 사용되는 인쇄배선판제작방법
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP3614152B2 (ja) * 2001-08-07 2005-01-26 株式会社村田製作所 感光性導電ペースト、それを用いた回路基板及びセラミック多層基板の製造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US6816378B1 (en) * 2003-04-28 2004-11-09 Hewlett-Packard Development Company, L.P. Stack up assembly
US7394029B2 (en) * 2005-08-29 2008-07-01 Matsushita Electric Industrial Co., Ltd. Module, method of manufacturing module, and electronic apparatus using module
US8035224B2 (en) * 2008-11-14 2011-10-11 Infineon Technologies Ag Semiconductor device
JP2011040602A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 電子装置およびその製造方法
WO2013035715A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法およびモジュール
US10312193B2 (en) * 2016-08-12 2019-06-04 Qualcomm Incorporated Package comprising switches and filters
CN110537397B (zh) * 2017-04-19 2021-05-14 株式会社村田制作所 模块
WO2019026902A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 高周波モジュール
CN112740844B (zh) * 2018-10-05 2023-10-24 株式会社村田制作所 模块
US11444002B2 (en) * 2020-07-29 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
WO2022071235A1 (ja) * 2020-10-02 2022-04-07 株式会社村田製作所 回路モジュール
WO2022085686A1 (ja) * 2020-10-22 2022-04-28 株式会社村田製作所 回路モジュール
WO2022102588A1 (ja) * 2020-11-12 2022-05-19 株式会社村田製作所 電子部品モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235176A (ja) * 1994-05-13 2007-09-13 Hitachi Ltd 多層配線基板とそれを用いた半導体装置
JP2007317712A (ja) * 2006-05-23 2007-12-06 Tdk Corp 部品内蔵複合配線基板及びその製造方法
JP2013179246A (ja) * 2012-02-08 2013-09-09 Mitsumi Electric Co Ltd 電子部品モジュール及び製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4207274A1 (en) * 2022-01-03 2023-07-05 MediaTek Inc. Board-level pad pattern for multi-row qfn packages

Also Published As

Publication number Publication date
US20220007494A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
JP6806166B2 (ja) 高周波モジュール
WO2018164158A1 (ja) 高周波モジュール
WO2019098316A1 (ja) 高周波モジュール
WO2018101382A1 (ja) 高周波モジュール
US10674648B2 (en) High-frequency module
WO2019156051A1 (ja) 高周波モジュール
JP2009141169A (ja) 半導体装置
US11419215B2 (en) Module
CN108461453B (zh) 电子元件安装用基板、电子装置以及电子模块
JP2013089847A (ja) プリント基板およびそれを用いた電子機器
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
WO2020196752A1 (ja) モジュール
KR101555403B1 (ko) 배선기판
JP7320923B2 (ja) モジュール
WO2017077837A1 (ja) 部品実装基板
WO2018101383A1 (ja) 高周波モジュール
JP5544280B2 (ja) 配線基板
WO2024004846A1 (ja) モジュール
WO2021049521A1 (ja) モジュール
JP7131624B2 (ja) モジュール
WO2023053762A1 (ja) モジュール
WO2021060161A1 (ja) モジュール
US20220310317A1 (en) Electronic component module
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
WO2020071492A1 (ja) モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20777056

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20777056

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP