JP2007317712A - 部品内蔵複合配線基板及びその製造方法 - Google Patents
部品内蔵複合配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007317712A JP2007317712A JP2006142718A JP2006142718A JP2007317712A JP 2007317712 A JP2007317712 A JP 2007317712A JP 2006142718 A JP2006142718 A JP 2006142718A JP 2006142718 A JP2006142718 A JP 2006142718A JP 2007317712 A JP2007317712 A JP 2007317712A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- ceramic substrate
- component
- conductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 チップ部品の高密度実装を実現してさらなる小型化を図るとともに、低背化及び接続信頼性を確保する。
【解決手段】 セラミック基板1と、セラミック基板1の少なくとも一方の表面に形成された樹脂層3と、樹脂層3の表面に形成された導体層6と、バンプ電極5が形成された電極形成面4aを有するチップ部品5とを備え、チップ部品5は、電極形成面4aをセラミック基板1とは反対側に向けた状態で樹脂層3に埋め込まれ、バンプ電極5が樹脂層3の表面に露出することで導体層6と接続されている。樹脂層3を厚み方向に貫通する柱状導体11が形成され、柱状導体11が焼結金属からなることが好ましい。
【選択図】 図1
【解決手段】 セラミック基板1と、セラミック基板1の少なくとも一方の表面に形成された樹脂層3と、樹脂層3の表面に形成された導体層6と、バンプ電極5が形成された電極形成面4aを有するチップ部品5とを備え、チップ部品5は、電極形成面4aをセラミック基板1とは反対側に向けた状態で樹脂層3に埋め込まれ、バンプ電極5が樹脂層3の表面に露出することで導体層6と接続されている。樹脂層3を厚み方向に貫通する柱状導体11が形成され、柱状導体11が焼結金属からなることが好ましい。
【選択図】 図1
Description
本発明は、セラミック基板と、前記セラミック基板の少なくとも一方の表面に形成された樹脂層と、前記樹脂層の表面に形成された導体層と、バンプ電極が形成された電極形成面を有するチップ部品とを備える部品内蔵複合配線基板及びその製造方法に関する。
電子機器等の分野においては、従来より電子デバイスを実装するためのセラミック基板が広く用いられている。近年では、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有するセラミック基板として、多層セラミック基板が提案され、実用化されている。多層セラミック基板は、複数のセラミック層を積層することにより構成され、各セラミック層に配線導体や電子素子等を一体に作り込むことで回路基板の高密度化が可能となっている。
また、多層セラミック基板のさらなる小型化、低背化を目的として、多層セラミック基板の表面に樹脂層を設け、樹脂層内部にチップ状の回路部品を埋め込んだ構造の部品内蔵複合配線基板が提案されている。例えば特許文献1においては、セラミック基板の下部に複合樹脂材料層が形成され、複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没してなる構造が開示されている。
このような構造の部品内蔵複合配線基板においては、セラミック基板にチップ部品を実装する場合、チップ部品の電極形成面をセラミック基板側に向け、セラミック基板の表面に形成された導体層と前記チップ部品のバンプ電極とをいわゆるフェイスダウンボンディングにより接続するのが一般的である。
特開2003−124435号公報
ところで、部品内蔵複合配線基板の分野においても、小型化への要望はより一層高まりつつある。このような要望に応える手段としては、チップ部品が接続される多層セラミック基板の表面の配線を微細化することにより、セラミック基板の表面における部品実装密度を高めることが有効と考えられる。
しかしながら、前記特許文献1に記載されるように、フェイスダウンボンディングによりセラミック基板の表面の導体層とチップ部品のバンプ電極とを接続する場合、高密度実装が難しいばかりか、接続の信頼性を確保することも難しい。セラミック基板表面に形成される導体層は、例えばAgペーストの焼成によって形成され、セラミック基板の表面の平坦性が悪いこと、耐マイグレーション性を考慮する必要があること等の理由により、平坦な配線の形成や微細配線の形成が難しいからである。接続の信頼性を改善するためには、いわゆるワイヤボンディングによりセラミック基板の表面に形成された導体層とチップ部品の電極とを接続することも考えられるが、この場合にはワイヤループの高さによる高背化やワイヤの引き出し領域による実装密度の低下が避けられない。
本発明はこのような従来の実情に鑑みて提案されたものであり、チップ部品の高密度実装を実現してさらなる小型化を図るとともに、低背化及び接続信頼性を確保することが可能な部品内蔵複合配線基板及びその製造方法を提供することを目的とする。
前述の目的を達成するために、本発明に係る部品内蔵複合配線基板は、セラミック基板と、前記セラミック基板の少なくとも一方の表面に形成された樹脂層と、前記樹脂層の表面に形成された導体層と、バンプ電極が形成された電極形成面を有するチップ部品とを備え、前記チップ部品は、前記電極形成面を前記セラミック基板とは反対側に向けた状態で樹脂層に埋め込まれ、前記バンプ電極が前記樹脂層の表面に露出することで前記導体層と接続されていることを特徴とする。
また、本発明に係る部品内蔵複合配線基板の製造方法は、バンプ電極が形成された電極形成面をセラミック基板とは反対側に向けてチップ部品をセラミック基板に固定する工程と、前記チップ部品を覆って樹脂層を形成する工程と、前記樹脂層の表面に前記バンプ電極を露出させた状態で前記樹脂層の表面に導体層を形成する工程とを有することを特徴とする。
本発明においては、チップ部品の電極形成面をセラミック基板と反対側に向けて配置し、樹脂層の表面にチップ部品のバンプ電極を露出させて樹脂層上に形成された導体層と接続するようにしている。樹脂層の表面は平坦性に優れ、したがって樹脂層表面に前記バンプ電極を露出させることで、樹脂層上に形成される導体層と確実に接続される。また、バンプ電極が接続される導体層は、平坦性に優れた樹脂層表面に形成されることから、例えばフォトリソ工程を適用することによる微細配線の形成が容易である。したがって、実装密度の向上が実現される。また、前記接続状態は、いわばフェイスアップボンディングと称することができるが、ワイヤボンディングのような高背化や実装密度の低下を招くこともない。さらに、樹脂層上の導体層は、これを形成する材料も任意に選定することができ、例えば耐マイグレーション特性に優れたCuを用いれば、配線を微細化した場合であっても信頼性の高い部品内蔵複合配線基板が実現される。
本発明によれば、配線の微細化が容易な樹脂層上の導体層にチップ部品のバンプ電極を接続するので、部品実装密度を高めることができ、部品内蔵複合配線基板のより一層の小型化及び低背化を図ることができる。さらには、樹脂層上の導体層に適当な材料を選択すれば、配線の微細化と信頼性とを両立することもできる。
以下、本発明を適用した部品内蔵複合配線基板及びその製造方法について、図面を参照しながら詳細に説明する。
(第1の実施形態)
図1は、本発明の一実施形態に係る部品内蔵複合配線基板の断面図である。部品内蔵複合配線基板は、セラミック基板1と、セラミック基板1の表面に形成された一対の樹脂層3と、樹脂層3の内部に埋め込まれ、電極形成面4aにバンプ電極5が形成されたチップ部品4とを備える。
図1は、本発明の一実施形態に係る部品内蔵複合配線基板の断面図である。部品内蔵複合配線基板は、セラミック基板1と、セラミック基板1の表面に形成された一対の樹脂層3と、樹脂層3の内部に埋め込まれ、電極形成面4aにバンプ電極5が形成されたチップ部品4とを備える。
チップ部品4の形態は特に制限されるものではないが、チップ部品4が半導体部品等の能動部品の場合、部品内蔵複合配線基板のより一層の低背化を図る観点から半導体ベアチップであることが好ましい。また、チップ部品4は受動部品でもよい。
樹脂層3の表面には第1導体層6が形成されている。第1導体層6は、導電材料からなり、配線パターンやランド等の任意の形状とされている。第1導体層6には任意の導電材料を用いることができるが、例えば、耐マイグレーション特性に優れるCuを使用することで、第1導体層6の配線を微細化した場合であっても高い信頼性を確保することができる。
樹脂層3は、樹脂材料により構成されるものである。樹脂材料としては熱可塑性樹脂、熱硬化性樹脂の双方が使用可能であり、具体的には、エポキシ樹脂、フェノール樹脂、ビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂、シアネートエステル系樹脂、ポリイミド、ポリオレフィン系樹脂、ポリエステル、ポリフェニレンオキサイド、液晶ポリマー、シリコーン樹脂、フッ素系樹脂等があり、これらを単独もしくは複数組み合わせて使用することができる。また、樹脂材料としては、アクリルゴム、エチレンアクリルゴム等のゴム材料や、ゴム成分を一部含むような樹脂材料であってもよい。また、樹脂材料中にセラミックス等の無機フィラーが含有されたものであってもよい。
なお、本実施形態においては、セラミック基板1の両主面に樹脂層3及び第1導体層6を1層ずつ形成した例を示しているが、樹脂層3と第1導体層6とが交互に複数層積層されていてもよい。なお、樹脂層3と第1導体層6とが複数層積層されている場合、セラミック基板1から離れた樹脂層3にチップ部品4が埋め込まれていてもよい。また、樹脂層3はセラミック基板1の片面のみに形成されていてもよい。
本実施形態においては、セラミック基板1として、複数のセラミック層2が積層一体化されてなる多層セラミック基板を示している。セラミック基板1は、例えば1000℃以下にて低温焼成可能なガラスセラミックにより構成される低温焼成(LTCC)基板であることが好ましい。なお、図1においては4層のセラミック層2が積層されてなるセラミック基板1を示したが、セラミック層2の層数は任意に設定できることは言うまでもない。
セラミック基板1の表面には第2導体層7が形成されている。第2導体層7は導電材料からなり、配線パターンやランド等の任意の形状とされている。また、セラミック基板1の内部には、セラミック層2の層間に配置された内部配線層8、層間接続用ビア9、放熱用ビア10等の内部導体が形成される。図示は省略するが、セラミック基板1の内部には、インダクタ、キャパシタ等の電子素子が作り込まれていてもよい。なお、チップ部品4の直下には内部配線層8及び放熱用ビア10が位置しており、チップ部品4の発熱を部品内蔵複合配線基板の反対側に発散するようになっている。
第2導体層7及び内部導体を構成する導電材料としては、例えばAg、Pd、Au、Cu、Ni等の金属や合金を用いることができ、特にAgが好ましい。
樹脂層3には、樹脂層3を厚み方向に貫通する導体として柱状導体11が形成されている。柱状導体11は、層間接続ビアとして機能することができ、樹脂層3の表面の第1導体層6をセラミック基板1に形成された回路に接続している。また、柱状導体11は、放熱用ビア、位置合わせ用マーク等として機能することもできる。柱状導体11は、焼結金属、めっき金属等の導電材料により形成される。導電材料としては、例えばAg、Pd、Au、Cu、Ni等の金属や合金を用いることができ、特にAgが好ましい。
本発明では、樹脂層3の内部に埋め込んだチップ部品4は、電極形成面4aがセラミック基板1とは反対側を向いた状態で配置され、バンプ電極5が樹脂層3の表面に露出することで、樹脂層3の表面に形成された第1導体層6と接続されている。
通常のセラミック基板の表面にはうねり等が存在しているが、セラミック基板表面に樹脂層を設けることで平坦性を高めることができ、したがって、セラミック基板1の表面に形成された第2導体層7に比較して、第1導体層6においては配線の微細化が容易である。また、セラミック基板本体2の焼成と同時に形成される第2導体層7に比較して、樹脂層3の表面の第1導体層6には材料の制約が小さく、耐マイグレーション特性に優れる材料であるCu等の任意の材料を選定できることも、配線の微細化を容易とする理由の1つである。したがって、樹脂層3の内部にチップ部品4を埋め込み、前記第1導体層6にバンプ電極5を接続することで、バンプ接続の利点である低背化を確保しつつ、部品内蔵複合配線基板のさらなる小型化を実現することができる。
以下、図1に示す構造の部品内蔵複合配線基板を製造する方法について、図2を参照しながら説明する。
図1に示す構造の部品内蔵複合配線基板においては、セラミック基板1に形成された回路と第1導体層6とを接続するための貫通導体を、樹脂層3に形成する必要がある。貫通導体は、セラミック基板1表面に樹脂層3を形成した後、レーザー加工等により樹脂層3に貫通孔を設け、めっきを行うこと等により形成してもよいが、樹脂層3によってセラミック基板1の表面が隠されるため、前記貫通孔を設ける際の位置合わせが困難となる等の不都合が生じる。
そこで本実施形態では、貫通導体として柱状導体11をセラミック基板1の焼成と同時に形成する。樹脂層3を形成する前に柱状導体11を形成しておくことで、樹脂層3に貫通孔を形成するための位置合わせ工程を簡略化しつつ、高い位置精度を確保することができる。
先ず、セラミック基板1を形成する。セラミック基板1は、複数の基板用グリーンシートを積層し、これをプレスして積層体とした後、焼成することで作製するが、寸法精度を確保するために焼成時の収縮を抑制する必要がある。そこで、本実施形態では、無収縮焼成方法を採用する。
多層構造のセラミック基板1を作製するには、先ず、図2(a)に示すように、複数の基板用グリーンシート21と、複数の導体形成用シート31とを用意する。
基板用グリーンシート21は、焼成後にセラミック基板1を構成するセラミック層2となるものである。基板用グリーンシート21は、セラミック粉末と有機ビヒクルとを混合して得られるスラリー状の誘電体ペーストを作製し、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記セラミック粉末や有機ビヒクルとしては、公知のものがいずれも使用可能である。
セラミック基板1として低温焼成可能なガラスセラミック基板を作製する場合には、前記誘電体ペーストにおいて、セラミック粉末とガラス粉末とを併用する。このときこれらガラス成分とセラミック成分は、目的とする比誘電率や焼成温度に基づいて適宜選択すればよい。
前記基板用グリーンシート21には、セラミック基板1の表面に位置する第2導体層22や、セラミック基板1の内部に位置する内部配線層23、層間接続用ビア24、放熱用ビア25等の内部導体等を形成しておく。第2導体層7及び各種内部導体は、導電ペーストをスクリーン印刷すること等により形成する。
第2導体層11及び内部導体を構成する導電ペーストは、Ag、Pd、Au、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものである。有機ビヒクルは、バインダと溶剤とを主たる成分とするものであり、前記導電材料との混合比等は任意であるが、通常はバインダが1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導電ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されてもよい。
導体形成用シート31は、セラミック基板の平面方向の収縮を抑制するとともに、焼成後にセラミック基板1の表面に柱状導体11を形成する目的で用いるものである。導体形成用シート31は、収縮抑制効果を有するシート32と、柱状導体11に対応する位置に埋め込まれた導電ペーストからなる柱状導体前駆体33とから構成される。
導体形成用シート31は、例えば以下のようにして得られる。先ず、図3(a)に示すように、収縮抑制効果を有するシート32をPETシート等の支持体34上に成膜する。次に、図3(b)に示すように、シート32の任意の位置に貫通孔35を設け、続いて、図3(c)に示すようにこれら貫通孔35内に導電ペーストを印刷等により充填し、柱状導体前駆体33を形成する。その後、シート32を支持体34から剥離する。
導体形成用シート31に用いられる収縮抑制効果を有するシート32としては、基板用グリーンシート21と重ね合わせた状態で焼成されたときにセラミック基板の平面方向の収縮を抑制することが可能なシートを制限なく使用することができる。具体的には、焼成温度で収縮しないグリーンシートである収縮抑制用シート、炭酸カルシウム(CaCO3)を含むシート、焼成温度で焼結しない非焼結シート等を用いることができる。
ここで、焼成温度で収縮しないグリーンシートである収縮抑制用シートは、例えば石英、クリストバライト及びトリジマイトから選ばれる少なくとも1種と、焼結助剤とを含むシートである。前記収縮抑制用シートは、焼結助剤を含むことでシート状に焼結し、焼成物をシート状態のまま剥離することができ、前記焼成物の取り外しが容易なものとなる。焼結助剤を含まない場合、前記石英等の成分は、焼成工程において焼結せず、基板表面では粉体の状態で存在するが、粉体の状態であると冷却中に粒子が動けるため、相変態点においてセラミック基板との間に応力がかかったとしてもこの応力が緩和されることがある。これに対し、焼結助剤を含む収縮抑制用シートとすることで、前記問題を回避でき、その結果、前述のように焼成物の除去がよりいっそう容易なものとなる。
焼結助剤は、基板用グリーンシートの焼結開始温度以下で軟化するか、液相を生成する酸化物、及びアルカリ金属化合物から選ばれる少なくとも1種である。基板用グリーンシートの焼結開始温度以下で軟化する酸化物を用いた場合は、酸化物が軟化することによって前記組成物の粒子同士が結合するため焼結することとなる。基板用グリーンシートの焼結開始温度以下で液相を生成する酸化物を用いた場合には、酸化物が液相を生成することによって前記組成物の粒子表面が反応し、粒子同士が結合するため焼結することとなる。このような酸化物としては特に限定されるものではないが、珪酸鉛アルミガラス、珪酸鉛アルカリガラス、珪酸鉛アルカリ土類ガラス、ホウ珪酸鉛ガラス、ホウ珪酸アルカリガラス、ホウ酸アルミ鉛ガラス、ホウ酸鉛アルカリガラス、ホウ酸鉛アルカリ土類ガラス、ホウ酸鉛亜鉛ガラス等から選ばれる少なくとも1種が好ましい。
アルカリ金属化合物にはSiO2の焼結の進行を促す効果がある。よって、石英、クリストバライト及びトリジマイトから選ばれる少なくとも1種を含む組成物は、焼結助剤としてアルカリ金属化合物を添加することにより、焼結することとなる。アルカリ金属化合物としては特に限定されないが、炭酸リチウム、炭酸カリウム、炭酸ナトリウム、酸化リチウム、酸化カリウム等が好ましい。
あるいは、前記焼成温度で収縮しないグリーンシートである収縮抑制用シートとして、セラミック基板を得るための焼成により焼結するトリジマイトと、前記焼成により焼結しない酸化物とを含むシートも使用することができる。
基板用グリーンシートの焼成過程において焼結するトリジマイトは、石英にアルカリ金属化合物を添加して熱処理をすること等によって作製することができる。
基板用グリーンシートの焼成過程において焼結しない酸化物としては特に限定されないが、石英、溶融石英、アルミナ、ムライト、ジルコニア等が好適である。
トリジマイトは組成の選択により焼結温度を種々変化させることができる。また、トリジマイトは、焼結することによって基板との境界に応力を生じさせる。ただし、トリジマイトは熱膨張係数が大きく、温度によっては熱膨張係数が40ppm/℃に達することもある。このため、トリジマイトを含む収縮抑制用グリーンシートは、ガラスセラミック材料(約3〜10ppm/℃)との熱膨張差が大きくなりすぎる結果、焼結前に剥離してしまうことがある。この問題を防ぐため、セラミック基板材料の焼成温度で焼結しない酸化物を加えて熱膨張係数を調節し、焼結後にシート状態で自然に剥離するようにする。これにより、セラミック基板からの収縮抑制用グリーンシートの焼成物の取り外しが容易となり、超音波洗浄等は不要となる。なお、この場合の焼成の様子は、先に説明した、石英、クリストバライト及びトリジマイトから選ばれる少なくとも1種に焼結助剤を添加したものと同様の現象が起きていると考えられる。
前記炭酸カルシウムを含むシートは、バインダと炭酸カルシウムを混合した炭酸カルシウム含有ペーストを支持体上に成膜してシート化することにより形成される。炭酸カルシウムを含むシートは、前記収縮抑制用シートに比較して、セラミック基板の平面方向の収縮抑制効果は弱いものの、焼成後の焼成物の除去作業が容易であることから、導体形成用シートとして用いられて好適である。
前記炭酸カルシウムを含むシートに含まれるバインダには、例えば任意の樹脂材料を使用することが可能であるが、焼成時に速やかに熱分解し得る材料を用いることが好ましい。特に、前記基板用グリーンシートに含まれる有機ビヒクルよりも熱分解し易い材料、あるいは基板用グリーンシートに含まれる有機ビヒクルと同等の材料を用いることが好ましい。
前記焼成温度で焼結しない非焼結シートは、石英、アルミナ、ジルコニア、ムライト等から選ばれる少なくとも1種を含むペーストを支持体上に成膜してシート化することにより形成されるものである。
収縮抑制効果を有するシート32としては、これらの中から収縮抑制効果の強さや焼成後の残渣の除去のし易さ等を考慮して適宜選択して用いればよい。中でも、前述した収縮抑制用シートを用いることが好ましい。
収縮抑制効果を有するシート32に貫通孔35を設ける際の加工方法については特に制限されるものではないが、例えば金型によるプレス、パンチング加工や、レーザー加工等が挙げられる。
柱状導体前駆体33を構成する導電ペーストは、Ag、Pd、Au、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものであり、第2導体層7及び内部導体を構成する導電ペーストと同じものを用いることができる。
柱状導体前駆体33を構成する導電ペーストは、導電材料及び有機ビヒクルに加えて、ガラスを含むことが好ましい。ガラスを含むことで、導電ペーストから形成される導体部7及び柱状導体11の緻密性を高めることができる。ガラスとしては、例えばZn−Si系、Ca−Ba−Si系、B−Si系、Ba−Si系、Ca−Si系等が挙げられる。
貫通孔35内に導電ペーストを充填する方法については特に限定されるものではないが、例えばスクリーン印刷等の印刷法等が挙げられる。
次に、前述の各種シートを重ね合わせることにより、図2(b)に示すように積層体を形成する。本実施形態においては、積層体を形成するに際し、積層した基板用グリーンシート21の両面に、導体形成用シート31を重ね合わせる。
積層体を形成した後、必要に応じてプレスを行い、積層したシートを圧着させる。その後、脱脂及び焼成を行う。
焼成し、冷却した後、図2(c)に示すように、導体形成用シート31のうち収縮抑制効果を有するシートの焼成物(残渣)を除去する。収縮抑制効果を有するシートとして収縮抑制用グリーンシート又は炭酸カルシウムを含むシートを用いた場合には、収縮抑制効果を有するシートはセラミック基板1との熱膨張差によりセラミック基板1から自然剥離しているか、又は剥離し易い状態となっている。一方、導体形成用シート31に保持された柱状導体前駆体33(柱状導体11)は、基板用グリーンシート21(セラミック基板1)の表面に付着し、導体形成用シート31側から基板用グリーンシート21側に転写された形となる。したがって、表面に焼結金属からなる柱状導体11が形成されたセラミック基板1が得られる。
次に、バンプ電極5が形成されたチップ部品4を用意し、図2(d)に示すように、電極形成面4aをセラミック基板1とは反対側に向けてセラミック基板1に固定する。なお、セラミック基板1にチップ部品4を固定するとは、セラミック基板1にチップ部品4を直接に固定する他、セラミック基板1の表面に形成された第2導体層7に固定する場合も含むものとする。チップ部品4を固定する際、接着剤を用いてもよい。
次に、樹脂層3を形成しチップ部品4を埋め込む。本実施形態においては、先ず、図2(e)に示すように、柱状導体11やバンプ電極5の高さよりも樹脂層3の厚みを厚く形成する。
セラミック基板1の表面に樹脂層3を形成する方法は任意であるが、例えば、樹脂材料をシート状に成膜してなる樹脂シートを真空ラミネートにより貼り合わせた後、硬化する方法が挙げられる。真空ラミネートによる貼り合わせは、具体的には、真空ラミネータ装置の加熱平板と膜との間にセラミック基板1と樹脂シートを配置した後、加熱平板と膜とで作られる空間を減圧するとともに、加熱ガスで加熱平板の方向へ膨張させた膜をセラミック基板及び樹脂シートに対し押し当てることにより行う。真空ラミネートは低圧で等方的な加熱及び加圧が可能であるため、セラミック基板1の破損を防ぎつつ樹脂シートを貼り合わせることができる。
樹脂層3の形成に用いられる樹脂シートは、樹脂粉末と有機ビヒクルとを混合して得られるスラリー状の樹脂ペーストを作製し、これをポリエチレンテレフタレート等の支持体上にドクターブレード法等によって塗布し、乾燥させたものである。支持体上に成膜された樹脂材料は、貼り合わせの際に充分な流動性を持つ状態とすることが好ましく、例えば半硬化状態(Bステージ状態)とする。樹脂材料として熱硬化性樹脂を用いる場合には、熱処理を施すことにより前記半硬化状態とする。
貼り合わせた後の樹脂シートを硬化させるには、樹脂層3が熱硬化性樹脂により形成されている場合、例えば前記貼り合わせに用いた真空ラミネータ装置にて引き続き加熱及び加圧を行えばよい。なお、樹脂シートを貼り合わせたセラミック基板1を真空ラミネータ装置から取り出し、加熱雰囲気を媒体として樹脂硬化を行うことは、硬化時間の短縮を図る上で有効である。加熱雰囲気を媒体としてさらに加圧を行えば、硬化時間をさらに短縮することができる。
その後、図2(f)に示すように、樹脂層3の表面を厚み方向に除去し、バンプ電極5を露出させる。樹脂層3の表面を厚み方向に除去するには、例えばグラインダ等によって樹脂層3の表面を研削すればよい。このとき、柱状導体11の頂面も露出させる。
次に、樹脂層3の表面に第1導体層6を形成する。バンプ電極5を樹脂層3の表面に露出させた状態で樹脂層3の表面に導体層を形成することで、バンプ電極5と第1導体層6とが確実に接続される。また、柱状導体11を樹脂層3の表面に露出させた状態で樹脂層3の表面に導体層を形成することで、柱状導体11と第1導体層6とが確実に接続される。
第1導体層6を形成する方法は任意であるが、例えば、樹脂層3の表面の全面に無電解めっきにより導電材料を成膜し、フォトリソグラフィ及びエッチングによりパターニングした後、さらに電解めっきを行うことで形成することができる。この場合、樹脂層3の表面に露出した柱状導体11を第1導体層6を形成する際の位置合わせのマークとして利用できる。以上の工程を経ることにより、図1に示す構造の部品内蔵複合配線基板が得られる。
なお、前述の説明では、樹脂シートのラミネート等により樹脂層3を厚く形成した後、樹脂層3の表面を厚み方向に除去することによりバンプ電極5を樹脂層3の表面に露出させているが、樹脂層3の形成方法はこれに限定されるものではない。例えば樹脂層3によりバンプ電極5が隠されていない場合、バンプ電極5を露出させる工程は省略することができる。
(第2の実施形態)
以下、本発明の第2の実施形態に係る部品内蔵複合配線基板について説明する。なお、以下の説明において、第1の実施形態と重複する説明は省略する。
以下、本発明の第2の実施形態に係る部品内蔵複合配線基板について説明する。なお、以下の説明において、第1の実施形態と重複する説明は省略する。
図4に示すように、本実施形態に係る部品内蔵複合配線基板においては、セラミック基板1の一主面に凹部(キャビティ)12を設け、凹部12内にチップ部品4を収容している。本実施形態においては、セラミック層2の1層分に相当する深さを有する凹部12を例示したが、凹部12の深さはこれに限られるものではない。凹部12の底面には放熱用ビア10が位置している。また、図示は省略するが、凹部12の底面には内部配線層8の一部が露出している場合もある。
以下、図4に示す構造の部品内蔵複合配線基板を製造する方法について、図5を参照しながら説明する。
先ず、凹部12を有するセラミック基板1を作製する。セラミック基板1を作製するには、先ず、図5(a)に示すように、複数の基板用グリーンシート21と、複数の導体形成用シート31とを用意する。
また、本実施形態においては、凹部12の底面を構成する基板用グリーンシート21の直上に積層される基板用グリーンシートとして、凹部12に対応する領域に収縮抑制効果を有するシート片42が配された基板用グリーンシート41を用意する。さらに、凹部12が形成される側に配される導体形成用シートとして、前記第1複合シート41とは逆に、凹部12に対応する領域に基板用グリーンシート片52が配された導体形成用シート51を用意する。
前記基板用グリーンシート41を作製するには、先ず、凹部12の形状に対応した貫通孔を基板用グリーンシートに設ける。また、収縮抑制効果を有するシートを前記貫通孔と略同形状に切断し、収縮抑制効果を有するシート片42を得る。次に、得られたシート片42を基板用グリーンシートに設けた貫通孔に嵌め込むことにより、前記基板用グリーンシート41が得られる。
導体形成用シート51を作製するには、先ず、凹部12の形状に対応した貫通孔を収縮抑制効果を有するシートに設ける。また、基板用グリーンシートを前記貫通孔と略同形状に切断し、基板用グリーンシート片52を得る。次いで、得られた基板用グリーンシート片52を収縮抑制効果を有するシートに設けた貫通孔に嵌め込むことにより、導体形成用シート51が得られる。導体形成用シート51の柱状導体11に対応する部分には、柱状導体前駆体33を埋め込んでおく。
次に、作製した各種シートを重ね合わせることにより、図5(b)に示すように積層体を形成する。
積層体31を形成した後、必要に応じてプレスを行い、積層したシートを圧着させる。その後、脱脂及び焼成を行う。
焼成し、冷却した後、図5(c)に示すように、導体形成用シート31,51のうち収縮抑制効果を有するシートの焼成物(残渣)を除去する。
また、図5(d)に示すように、基板用グリーンシート41のうち収縮抑制効果を有するシート片42の焼成物も除去する。これにより、表面に焼結金属からなる柱状導体11が形成されるとともに、一主面に凹部12が形成されたセラミック基板1が得られる。
得られたセラミック基板1においては、凹部12の底面を構成する基板用グリーンシート21上に収縮抑制効果を有するグリーンシート片42を配した状態で無収縮焼成方法を実施しているので、凹部12の底面の平面度が十分に確保される。
なお、セラミック基板1に凹部12を形成するには、焼結した積層体に穴開け加工を施すことも考えられるが、焼結した積層体は硬くて脆いことから、精度の高い加工が難しく、高価な設備が必要となる等、製造コストの点でも問題が多い。これに対し、前述の方法によれば、簡単且つ低コストに前記セラミック基板1を作製することができる。
次に、一主面にバンプ電極5が形成されたチップ部品4を用意し、図5(e)に示すように、電極形成面4aがセラミック基板1と反対側を向くように、且つ、凹部12の底面にチップ部品4を固定する。
次に、樹脂層3を形成する。本実施形態においては、先ず、図5(f)に示すように、柱状導体11やバンプ電極5の高さよりも樹脂層3の厚みを厚く形成する。
その後、図5(g)に示すように、樹脂層3の表面を厚み方向に除去し、バンプ電極5を樹脂層3の表面に露出させる。このとき、柱状導体11も露出させる。
次に、バンプ電極5を露出させた状態で、樹脂層3の表面に第1導体層6を形成する。このことにより、チップ部品4に形成されたバンプ電極5と第1導体層6とが確実に接続する。また、柱状導体11を樹脂層3の表面に露出させた状態で樹脂層3の表面に導体層を形成することで、柱状導体11と第1導体層6とが確実に接続される。以上の工程を経ることにより、図4に示す構造の部品内蔵複合配線基板が得られる。
以上のような部品内蔵複合配線基板においては、セラミック基板1に設けた凹部12内にチップ部品4を搭載するので、樹脂層3の厚みを薄くすることができ、部品内蔵複合配線基板のさらなる低背化を実現することができる。
(第3の実施形態)
以下、第3の実施形態に係る部品内蔵複合配線基板について、図6を参照しながら説明する。なお、本実施形態において、第2の実施形態と重複する説明は省略する。
以下、第3の実施形態に係る部品内蔵複合配線基板について、図6を参照しながら説明する。なお、本実施形態において、第2の実施形態と重複する説明は省略する。
本実施形態に係る部品内蔵複合配線基板は、セラミック基板1の凹部12とは反対側の周面にも凹部13が設けられるとともに、バンプ電極15が形成されたチップ部品14を凹部13内に収容している点において、前述の第2の実施形態と相違している。凹部13内に収容されたチップ部品14は、電極形成面14aがセラミック基板1とは反対側を向けた状態で樹脂層3に埋め込まれている。また、チップ部品14のバンプ電極15は、樹脂層3の表面に露出し、樹脂層3の表面の第1導体層6と接続している。
第3の実施形態に係る部品内蔵複合配線基板においては、チップ部品を収容するための凹部をセラミック基板の両主面に設けることで実装密度のさらなる向上が実現され、部品内蔵複合配線基板のより一層の小型化及び低背化が可能となる。
(第4の実施形態)
第4の実施形態に係る部品内蔵複合配線基板について、図7を参照しながら説明する。本実施形態において、第1の実施形態と重複する説明は省略する。
第4の実施形態に係る部品内蔵複合配線基板について、図7を参照しながら説明する。本実施形態において、第1の実施形態と重複する説明は省略する。
図7は、部品内蔵複合配線基板の樹脂層3上に表面実装部品61を搭載した状態を示している。本実施形態の部品内蔵複合配線基板においては、樹脂層3の表面に第1導体層6からなるランド6aが形成されており、チップ部品4に形成されたバンプ電極5が前記ランド6aに接合されている。また、表面実装部品61の外部電極62の一方がランド6aに接合されている。
例えば、樹脂層3に埋め込まれたチップ部品4が、バンプ電極5をセラミック基板1側に向けて実装されている場合、チップ部品4に形成されたバンプ電極5はセラミック基板1表面の第2導体層7に接続されることから、チップ部品4と表面実装部品61との間の配線長は長くなってしまう。
これに対し、本実施形態に係る部品内蔵複合配線基板においては、表面実装部品61の外部電極62をバンプ電極5の直上に位置させるので、樹脂層3に埋め込まれたチップ部品4と表面実装部品61との間の配線長を大幅に短縮することができる。したがって、例えば内蔵されるチップ部品4が半導体ベアチップ等の半導体部品であり、且つ樹脂層3の表面に搭載される表面実装部品61がチップコンデンサであって、このチップコンデンサを半導体部品のデカップリングコンデンサとして利用するような場合、インダクタンス成分を最小限に抑えることができ、電気的特性の向上に有効である。
1 セラミック基板、2 セラミック層、3 樹脂層、4 チップ部品、5 バンプ電極、6 第1導体層、7 第2導体層、8 内部配線層、9 層間接続用ビア、10 放熱用ビア、11 柱状導体、12,13 凹部、14 チップ部品、21 基板用グリーンシート、22 第2導体層、23 内部配線層、24 層間接続用ビア、25 放熱用ビア、31 導体形成用シート、32 収縮抑制効果を有するシート、33 柱状導体前駆体、34 支持体、35 貫通孔、41 基板用グリーンシート、42 収縮抑制効果を有するシート片、51 導体形成用シート、52 基板用グリーンシート片、61 表面実装部品、62 外部電極
Claims (11)
- セラミック基板と、前記セラミック基板の少なくとも一方の表面に形成された樹脂層と、前記樹脂層の表面に形成された導体層と、バンプ電極が形成された電極形成面を有するチップ部品とを備え、
前記チップ部品は、前記電極形成面を前記セラミック基板とは反対側に向けた状態で樹脂層に埋め込まれ、前記バンプ電極が前記樹脂層の表面に露出することで前記導体層と接続されていることを特徴とする部品内蔵複合配線基板。 - 前記樹脂層を厚み方向に貫通する柱状導体が形成され、前記柱状導体が焼結金属からなることを特徴とする請求項1記載の部品内蔵複合配線基板。
- 前記セラミック基板は、当該セラミック基板を厚み方向に貫通する放熱用ビアを有し、前記チップ部品の直下に前記放熱用ビアが位置することを特徴とする請求項1又は2記載の部品内蔵複合配線基板。
- 前記セラミック基板に凹部が設けられ、前記凹部内に前記チップ部品が収容されていることを特徴とする請求項1〜3のいずれか1項記載の部品内蔵複合配線基板。
- 前記凹部が前記セラミック基板の両主面に設けられていることを特徴とする請求項4記載の部品内蔵複合配線基板。
- 前記樹脂層の上に表面実装部品が搭載され、前記表面実装部品の外部電極が前記バンプ電極の直上に位置することを特徴とする請求項1〜5のいずれか1項記載の部品内蔵複合配線基板。
- 前記表面実装部品がチップコンデンサであることを特徴とする請求項6記載の部品内蔵複合配線基板。
- バンプ電極が形成された電極形成面をセラミック基板とは反対側に向けてチップ部品をセラミック基板に固定する工程と、
前記チップ部品を覆って樹脂層を形成する工程と、
前記樹脂層の表面に前記バンプ電極を露出させた状態で前記樹脂層の表面に導体層を形成する工程とを有することを特徴とする部品内蔵複合配線基板の製造方法。 - 収縮抑制効果を有するシートに貫通孔を形成し、前記貫通孔に導電ペーストを充填して導体形成用シートを作製した後、
複数積層した基板用グリーンシートの両面に前記導体形成用シートを重ね合わせて焼成を行い、焼結金属からなる柱状導体と同時に前記セラミック基板を形成することを特徴とする請求項8記載の部品内蔵複合配線基板の製造方法。 - 前記樹脂層を形成する工程の後、前記樹脂層の表面を厚み方向に除去し、前記樹脂層の表面に前記バンプ電極を露出させる工程を有することを特徴とする請求項8又は9記載の部品内蔵複合配線基板の製造方法。
- 複数積層した基板用グリーンシートを焼成して前記セラミック基板を形成するに際し、
基板用グリーンシートの一部に凹部に対応する貫通孔を設け、前記凹部の底面を構成する基板用グリーンシート上に収縮抑制効果を有するグリーンシート片を配した状態で前記焼成を行うことにより、前記セラミック基板に凹部を形成することを特徴とする請求項8〜10のいずれか1項記載の部品内蔵複合配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006142718A JP2007317712A (ja) | 2006-05-23 | 2006-05-23 | 部品内蔵複合配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006142718A JP2007317712A (ja) | 2006-05-23 | 2006-05-23 | 部品内蔵複合配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007317712A true JP2007317712A (ja) | 2007-12-06 |
Family
ID=38851351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006142718A Pending JP2007317712A (ja) | 2006-05-23 | 2006-05-23 | 部品内蔵複合配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007317712A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200185A (ja) * | 2008-02-20 | 2009-09-03 | Sumitomo Bakelite Co Ltd | 半導体素子搭載基板 |
WO2011114766A1 (ja) * | 2010-03-16 | 2011-09-22 | 日本電気株式会社 | 機能素子内蔵基板 |
WO2020196752A1 (ja) * | 2019-03-28 | 2020-10-01 | 株式会社村田製作所 | モジュール |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160540A (ja) * | 1991-12-04 | 1993-06-25 | Seiko Epson Corp | 回路基板ユニット |
JPH0653655A (ja) * | 1992-07-28 | 1994-02-25 | Sumitomo Kinzoku Ceramics:Kk | バンプ付き回路基板の製造方法 |
JP2000332057A (ja) * | 1999-05-18 | 2000-11-30 | Ngk Spark Plug Co Ltd | 配線基板及び電子部品を搭載した配線基板の製造方法 |
WO2003085739A1 (fr) * | 2002-04-05 | 2003-10-16 | Murata Manufacturing Co., Ltd. | Module de circuits et procede permettant de produire ce module |
JP2003318309A (ja) * | 2002-04-19 | 2003-11-07 | Murata Mfg Co Ltd | キャビティ付き多層セラミック基板の製造方法 |
JP2005286036A (ja) * | 2004-03-29 | 2005-10-13 | Shinko Electric Ind Co Ltd | 電子部品実装構造及びその製造方法 |
JP2005332887A (ja) * | 2004-05-18 | 2005-12-02 | Shinko Electric Ind Co Ltd | 多層配線の形成方法および多層配線基板の製造方法 |
JP2006041242A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
-
2006
- 2006-05-23 JP JP2006142718A patent/JP2007317712A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160540A (ja) * | 1991-12-04 | 1993-06-25 | Seiko Epson Corp | 回路基板ユニット |
JPH0653655A (ja) * | 1992-07-28 | 1994-02-25 | Sumitomo Kinzoku Ceramics:Kk | バンプ付き回路基板の製造方法 |
JP2000332057A (ja) * | 1999-05-18 | 2000-11-30 | Ngk Spark Plug Co Ltd | 配線基板及び電子部品を搭載した配線基板の製造方法 |
WO2003085739A1 (fr) * | 2002-04-05 | 2003-10-16 | Murata Manufacturing Co., Ltd. | Module de circuits et procede permettant de produire ce module |
JP2003318309A (ja) * | 2002-04-19 | 2003-11-07 | Murata Mfg Co Ltd | キャビティ付き多層セラミック基板の製造方法 |
JP2005286036A (ja) * | 2004-03-29 | 2005-10-13 | Shinko Electric Ind Co Ltd | 電子部品実装構造及びその製造方法 |
JP2005332887A (ja) * | 2004-05-18 | 2005-12-02 | Shinko Electric Ind Co Ltd | 多層配線の形成方法および多層配線基板の製造方法 |
JP2006041242A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200185A (ja) * | 2008-02-20 | 2009-09-03 | Sumitomo Bakelite Co Ltd | 半導体素子搭載基板 |
WO2011114766A1 (ja) * | 2010-03-16 | 2011-09-22 | 日本電気株式会社 | 機能素子内蔵基板 |
WO2020196752A1 (ja) * | 2019-03-28 | 2020-10-01 | 株式会社村田製作所 | モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
KR100875625B1 (ko) | 복합 배선 기판 및 그 제조 방법 | |
WO2006043474A1 (ja) | 複合多層基板及びその製造方法 | |
US11239170B2 (en) | Stacked modules | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JPWO2005076351A1 (ja) | 部品内蔵モジュールおよびその製造方法 | |
WO2006011320A1 (ja) | 複合型電子部品及びその製造方法 | |
US7463475B2 (en) | Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component | |
JP4706929B2 (ja) | 複合配線基板及びその製造方法 | |
JP4613878B2 (ja) | 積層基板及びその製造方法 | |
JP2006261387A (ja) | モジュールとその製造方法 | |
JP3441368B2 (ja) | 多層配線基板およびその製造方法 | |
JP2010087266A (ja) | 複合基板及びその製造方法 | |
JP4432517B2 (ja) | 複合多層基板 | |
JP2008004733A (ja) | セラミック基板の製造方法 | |
JP2008066672A (ja) | 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール | |
WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
JP2005209881A (ja) | セラミック積層基板および高周波電子部品 | |
JP3733419B2 (ja) | 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板 | |
JP2007324429A (ja) | モジュール部品及びその製造方法 | |
JP6105316B2 (ja) | 電子装置 | |
JP2007317712A (ja) | 部品内蔵複合配線基板及びその製造方法 | |
JP2007227881A (ja) | 複合配線基板及びその製造方法 | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
JP2008270778A (ja) | 部品内蔵配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100921 |