JP3733419B2 - 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板 - Google Patents

電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板 Download PDF

Info

Publication number
JP3733419B2
JP3733419B2 JP2001216596A JP2001216596A JP3733419B2 JP 3733419 B2 JP3733419 B2 JP 3733419B2 JP 2001216596 A JP2001216596 A JP 2001216596A JP 2001216596 A JP2001216596 A JP 2001216596A JP 3733419 B2 JP3733419 B2 JP 3733419B2
Authority
JP
Japan
Prior art keywords
substrate
insulating layer
electronic component
metal core
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001216596A
Other languages
English (en)
Other versions
JP2003031955A (ja
Inventor
博義 横山
正幸 桜井
雄一 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi AIC Inc
Original Assignee
Hitachi AIC Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi AIC Inc filed Critical Hitachi AIC Inc
Priority to JP2001216596A priority Critical patent/JP3733419B2/ja
Publication of JP2003031955A publication Critical patent/JP2003031955A/ja
Application granted granted Critical
Publication of JP3733419B2 publication Critical patent/JP3733419B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/1627Disposition stacked type assemblies, e.g. stacked multi-cavities

Description

【0001】
【発明の属する技術分野】
本発明は、複数のチップ素子を内部に搭載した電子部品内蔵型多層基板とその製造方法に関し、特に、多層基板を構成する絶縁層内に複数の電子部品を積層して搭載することにより、より小形でかつ素子の高密度搭載を可能とすると共に、放熱特性や弾性にも優れた電子部品内蔵型多層基板の構造とその製造方法、さらには、かかる多層基板に使用するに適したメタルコア基板に関するものである。
【0002】
【従来の技術】
従来、各種の電子部品やチップ素子を配線基板上に搭載して製造された電子部品内蔵型多層基板は、各種の電子装置において、広く利用されている。かかる電子部品内蔵型多層基板は、近年における各種電子装置の小型化の要請に伴って、より小形でかつその内部に多数の素子を高密度で内蔵することが出来ることが強く望まれている。
【0003】
例えば、特許第2682477号によれば、回路モジュール内に形成したキャビティ内に能動素子を搭載し、その上部をキャップで封止すると共に、このキャップの上面に表面実装用部品を搭載する実装構造が知られている。また、特開2000−349225号公報によれば、基板に形成した凹状の空所内に、例えばコンデンサ等のチップ素子を埋め込み、その表面に多数の接続バンプを形成して埋め込んだチップ素子の上面にIC等の部品を搭載する基板の構造が示されている。さらに、特開2000−260902号公報によれば、やはり、コア基板に形成した凹状の空所内にチップキャパシタを埋め込み、その表面に複数層の配線部を形成した後、ICチップを搭載した配線基板の構造が知られている。
【0004】
また、例えば、特公平6−32378号公報によれば、その内部に凹部または貫通孔を有すると共に所定の導体パターンを形成したセラミック基板を複数積層し、それら凹部または貫通孔にチップ電子部品を収納して積層した後、これらを一体的に焼成してなる電子部品を内蔵した多層セラミック基板も、既に知られている。
【0005】
一方、比較的に発熱量の多い発熱性のチップ素子や電子部品を搭載するための放熱性の基板として、あるいは、温度センサーのための基板としては、例えば、アルミニウムや銅等の金属をベースとして、その表面に絶縁樹脂を積層した、所謂、メタルコア基板は、既に、知られており、また、市販されている。また、例えば、圧力/加重センサーのように、その基板自体に低弾性が要求されるものでも、例えば、低弾性のアルミニウムをベースとしたメタルコア基板が利用されている。
【0006】
【発明が解決しようとする課題】
しかしながら、上述した従来技術では、未だ、以下のような問題点が指摘されていた。すなわち、上記の最初の従来技術は、基板に形成した凹所内に埋め込まれたチップ部品上に、他のチップ部品を層状に積み重ね、すなわち、2段に搭載することは可能であるが、しかしながら、これを更に積み上げる(ビルドアップ)することは出来ない。
【0007】
また、次に述べた従来技術では、その内部に凹部または貫通孔を有する複数枚のセラミック基板を積み重ねることにより、複数のチップ部品を所望の段数に積み上げて配置することは出来る。しかしながら、チップ部品が収納された層の上層に他のチップ部品を収納しようとする場合、これらチップ部品がセラミック基板の平面上で互いに重複しないようにその配置をずらさなければならず、あるいは、その間に他の絶縁層(セラミック層)を配置する必要がある。そのため、その内部に複数のチップ部品を搭載した製造された多層基板は、その寸法が大きくなり(特に、平面方向)、必ずしも十分な高密度でチップ部品をその内部に搭載するに適した構造とは言えなかった。また、チップ部品を収納した層間に他の絶縁層(セラミック層)を配置して積層した場合には、この他の絶縁層が製造された電子部品の高さを増大させることとなり、やはり、これでは電子部品の小型化に最適な構造とは言えないものであった。なお、この従来技術では、セラミック基板を積み重ねるが、セラミック基板が高価なうえに材質的に小型化に適さず、また、大判のセラミック材から基板を多数個取り出すことが難しく、安価で小型の電子部品(デバイス)を多数、量産するには不適切であった。
【0008】
また、最後に述べた従来技術になるメタルコア基板は、その特性から、例えば、車載用のベース基板や発熱素子の基板として利用されてはいるが、しかし、その上にチップ部品や電子部品とを層状に積み重ねる(ビルドアップ)ことについては、何等、考慮されていなかった。また、圧力/加重センサーのように、低弾性が要求される基板として低弾性のアルミニウムのメタルコア基板が利用されてはいるが、やはり、その上にチップ部品や電子部品とを層状に積み重ねる(ビルドアップ)ことについては、何等、考慮されていなかった。
【0009】
そこで、本発明は、上記従来技術における問題点に鑑みてなされたものであり、特に、その内部に複数の電子部品を各層内に層状に収納することを可能とすることにより、その厚さ方向の寸法の増加を極力抑制し、もって、小型でかつ高密度に電子部品を内部に搭載することを可能にすると共に、放熱性や弾性特性も優れた電子部品内蔵型多層基板とその製造方法、さらには、かかる多層基板に使用するためのメタルコア基板を提供することをその目的とする。
【0010】
【課題を解決するための手段】
かかる上記の目的を達成するため、本発明によれば、まず、複数の電子部品を内部に一体に配置し、当該複数の電子部品の電極を基板の該電子部品搭載部の周辺部に取り出してなる電子部品内蔵多層回路基板であって:金属板の一方の面上に絶縁層を形成した、少なくとも一枚のメタルコア基板と;前記メタルコア基板の一方の面上に形成された複数の絶縁層と;前記複数の絶縁層内に配置された複数の電子部品とを備えており、前記複数の電子部品は、それぞれ、前記複数の各絶縁層の内部に埋設されている電子部品内蔵型多層基板が提供されている。
【0011】
なお、本発明では、好ましくは、前記絶縁層の内部に埋設され電子部品の周囲には、ダム形成材が積層配置されており、さらには、前記ダム形成材には、前記絶縁層間の電気的接続を行うための非貫通スルーホールが形成される。
【0012】
また、本発明によれば、前記メタルコア基板は、形成された電子部品内蔵多層回路基板の側方に延長して形成され、又は/及び、その両表面上には、複数層の前記絶縁層が層状に積層されて形成されている。
【0013】
また、本発明によれば、やはり上述の目的を達成するため、複数の電子部品を内部に一体に配置し、当該複数の電子部品の電極を基板の該電子部品搭載部の周辺部に取り出してなる電子部品内蔵型多層基板の製造方法であって:(a)金属板の一方の面上に絶縁層を形成した、少なくとも一枚のコア基板を準備し、その絶縁層の表面上に所定の導電層を形成し;(b)当該メタルコア基板の前記一方の表面上に電子部品を配置し;(c)当該メタルコア基板の前記電子部品を配置した面上に、前記配置した電子部品を取り囲むダム形成材を接合し;(d)前記ダム形成材を接合した当該メタルコア基板の前記電子部品を配置した面上に、封止材を充填・硬化して絶縁層を形成し;その後、前記形成した絶縁層の表面に、上記(a)から(d)の工程を、少なくとも1回以上、繰り返す電子部品内蔵型多層基板の製造方法が提供されている。
【0014】
なお、本発明によれば、前記の製造方法において、前記(d)の工程の後、さらに、当該充填・硬化して絶縁層と前記ダム形成材との表面を平坦化する工程を備え、又は、前記(a)の工程を、アディティブ法により行うことが好ましい。
【0015】
そして、本発明によれば、前記に記載した電子部品内蔵型多層基板において使用するメタルコア基板であって、所定形状の金属ベース基板の少なくとも一方の表面に絶縁層を形成し、かつ、その絶縁層として高熱伝導性の樹脂層を表面に形成したことを特徴とするメタルコア基板が提供されている。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照しながら説明する。
まず、図1には、本発明の一実施の形態になる電子部品内蔵型多層基板の構造を示す。なお、この電子部品内蔵型多層基板とは、複数の電子部品を内部に電気的に接続して一体に配置し、その端子を基板の周辺部に取り出してなる回路部品であり、所定の車載用機能部品として供給され、例えば、自動車のダッシュボードや車体の内部に搭載されるものである。
【0017】
図1(A)は、電子部品内蔵型多層基板の断面図であり、この図において、まず、符号10は、金属板の一方の表面に絶縁層を形成した、所謂、メタルコア基板を示している。このメタルコア基板10とは、その用途に応じて、例えば、銅、銅合金、アルミニウム、アルミニウム合金、SUS(ステンレス)、亜鉛鋼鈑、珪素鋼鈑をベース基板15として、その少なくとも一方の表面に、絶縁層16を形成したものである。特に、銅、銅合金、アルミニウム、アルミニウム合金をベース基板15とした基板は、放熱性に優れており、搭載する電子部品の発熱を効果的に外部に放散することが可能となり、電源用の基板として優れた特性を発揮する。また、特に、SUS(ステンレス)をベース基板15とした場合には、耐酸性に優れた、そして、亜鉛鋼鈑や珪素鋼鈑をベース基板15とした場合には、その電磁シールド性を生かし、例えば、モータ用の基板として広く利用することが可能となる。加えて、低弾性のベース基板としては、アルミニウム板上に絶縁層を形成し、さらに、その表面に電解めっきにより銅箔を形成してなる、所謂、低弾性のアルミニウムベースの銅張板を使用することが出来る。
【0018】
また、上記の絶縁層16を形成する絶縁材としては、例えば、エポキシ樹脂などが挙げられる。なお、この絶縁層16は、上記ベース基板15の表面上に、予め、例えば、スクリーン印刷により塗布して硬化し、又は、ドライフィルムとして付着して積層したものである。あるいは、上記エポキシ樹脂を接着フォルム又はプリプレグとして形成し、これを所望のベース基板15の表面に付着してもよい。また、この絶縁層16を高熱伝導性のものとする場合(特に、基板の放熱性を利用する場合)には、エポキシ樹脂に無機粉(具体的には、ガラス粉、シリコン粉、金属粉や)を適宜、分散させることが好ましい。また、特に、低弾性のベース基板を使用する場合には、この絶縁層16を低弾性のものとすることが好ましい。
【0019】
そして、上記で説明したメタルコア基板10の絶縁層16の表面には、所定の導体配線パターン17(図1(B)を参照)が、例えば、パターン印刷法により形成されている。また、符号12は、このメタルコア基板10の表面に形成された導体配線パターン17の間に充填された樹脂層を示しており、これにより、これら導体配線パターン17と樹脂層12は、同一の平坦な平面を形成している。
【0020】
このように、樹脂層12により同一平面で平坦に形成されたメタルコア基板10の導体配線パターン17上には、例えば、比較的発熱の大きなIC等の能動部品20が、バンプ13を介して搭載されている。なお、本発明では、この能動部品20の導体配線パターン11上への搭載は、上記のバンプ13によるものに限られるものではなく、これに代えて、例えば、半田ペーストや導電性ペーストによるリフロー接続、ワイヤーボンディング等により電気的に接続することもできる。なお、上記でも説明したが、メタルコア基板10の導体配線パターン17上に搭載される部品として、IC等の能動部品等を挙げて説明したが、しかしながら、この部品としては、その他の部品素子などを含む、所謂、「電子部品」を搭載することもできる。
【0021】
また、導体配線パターン17と樹脂層12とが同一平面で平坦に形成されたメタルコア基板10の上には、上記のようにして導体配線パターン17上に搭載された能動部品20を取り囲むように、例えば「ロ」の字状の、所謂、ダム形成材30が積層され、接着材などによって固定されている。なお、このダム基板30は、例えば、ガラスエポキシ材、紙フェノール材、CEM材の板状の硬質基板であり、例えば、パンチなどによって所定の形状に成形されている。
【0022】
さらに、図中の符号40は、メタルコア基板10の上に接着固定された上記ダム形成材30の内部に搭載された能動部品20の周囲を埋める(充填する)ように塗布(注入)され、その後に硬化された封止材を示している。なお、これらダム基板30とその内部に充填された封止材40とにより、第1の絶縁層L1が形成され、その内部には、上記の能動部品20が収納されることとなる。
【0023】
なお、この封止材40は、後にも詳細に説明するが、その硬化後、上記のダム基板30と同一平面となるように研磨されており、その同一平面上には、さらに、例えばめっき処理により、所定の導体配線パターン11が形成されており、かつ、やはり上記導体配線パターン11と同様に、その間には樹脂層12が充填され、これにより、同一の平坦な平面を形成する。
【0024】
そして、この図1(A)からも明らかなように、上記封止材40の上面に形成された導体配線パターン11上には、再び、能動部品20が取り付けられ、また、その周囲には、上記ダム基板30が設けられてその内部に封止材40が充填・硬化される。すなわち、上記メタルコア基板10の絶縁層の表面上には、導体配線パターン17と樹脂層12とからなる層を介して、能動部品20とその周囲に設けられたダム基板30、そして、その内部に充填・硬化された封止材40を一体とし、第1の絶縁層L1が形成される。そして、この第1の絶縁層L1の表面には、やはり、導体配線パターン11と樹脂層12とからなる層を介して、能動部品20とその周囲に設けられたダム基板30、そして、その内部に充填・硬化された封止材40を一体として第2の絶縁層L2が形成される。
【0025】
すなわち、本発明の電子部品内蔵型多層基板は、それぞれ、各層内では、ダム基板30の内部に部品20を配置してその周囲に封止材40を充填して形成された絶縁層が、複数、その間に形成された導体配線パターン17又は11と樹脂層12とからなる層を介して、層状の積層する構造となっている。なお、かかる複数の絶縁層の積層構造における一層の構造が、図1(B)により、展開した状態で示されている。
【0026】
また、この図1(B)にも明らかなように、上記したメタルコア基板10は、その表面上に電子部品を積層して形成した部分を越えて両側方向に延びており、その長手方向の両端部には、図示しないヒートシンクなどに基板を固定するための溝部が形成され、図中に符号18で示されている。また、符号17は、上述したように、上記メタルコア基板10の絶縁層16の表面に形成された導体配線パターンであり、これらは、図からも明らかなように、上記メタルメタルコア基板10の絶縁層16の表面上を、電子部品の形成部分を越えて延びており、その一部は、この基板を固定した後に電気的な接続を行うためのランド部として使用されるものである。
【0027】
次に、添付の図2及び図3により、上記にその構造を説明した本発明になる電子部品内蔵型多層基板の製造工程について詳細に説明する。
【0028】
まず、図2(A)に示すように、上記したメタルコア基板10を用意し、例えば、パターン印刷法等により、あるいは、その表面にめっき処理等により銅箔を形成した後に不必要な部分にエッチングを行い、メタルコア基板10の絶縁層16の表面上に所定の形状の導体配線パターン17を形成する。その後、この所定の形状の導体配線パターン11を形成したメタルコア基板10の表面に、絶縁性の樹脂ペーストをコーティングして硬化して樹脂層12を形成し、さらに、必要であれば、その表面を研磨してその表面を平坦化する。すなわち、これにより、メタルコア基板10表面と、その上に形成した導体配線パターン17の導体層との間に形成される段差(数十μm)を埋め、特に好ましくは、その表面を、例えば、1〜2μm程度の平坦度で平滑化するものである。
【0029】
なお、上記の導体配線パターン17は、上記の方法にのみ限定されることなく、例えば、アディティブ法によることも可能である。その場合、下記に説明するように、その工程を一部省略することが可能となることから、特に、上記サブトラクティブ法よりも好ましい。
【0030】
すなわち、このアディティブ法によれば、まず、メタルコア基板10を用意し、その表面を、例えば、ドライフィルムからなるマスクで覆い、所定のパターン模様となるように露光、現像を行った後、金属(Cu、Ag、Au等)のめっき処理を行う。これにより、メタルコア基板10の絶縁層16の表面上には、所定の導体配線パターン17が形成される。なお、この時、残ったドライフィルムからなるマスクは取り除くことなく、そのまま残しておく。これによれば、この残ったマスクがメタルコア基板10の表面上で、上記導体配線パターン11との間の段差を埋めることとなり、上記の樹脂インクのコーティングやその後の研磨による表面の平坦化のための工程を省略することが可能となる。
【0031】
次に、図2(B)に示すように、メタルコア基板10の絶縁層16上に、IC等の能動部品20を搭載する。具体的には、メタルコア基板1の絶縁層16の表面上に形成された導体配線パターン17上へ、例えば、バンプ13により能動部品20の電極を接続することにより部品の実装が行われる。なお、この時、バンプに代え、半田ペーストや導電性ペーストによるリフロー接続、ワイヤーボンディング等によってもよいことは、上述の通りである。
【0032】
その後、図2(C)に示すように、上記メタルコア基板10の絶縁層16表面上に、搭載された能動部品20を取り囲むように、ダム形成材30が積層され、加圧下で加熱することによって接着される。なお、このダム形成材30は、例えば、上記図1(B)にも示したように、例えば「ロ」の字状に形成された硬質基板(リジッド基板)が使用される。なお、このダム形成材30では、その内部に能動部品20を収容するキャビティー31は矩形状となっているが、しかし、このキャビティーの形状は、さらには、ダム形成材30自体の形状は、例えば、円形や楕円形等でもよい。また、このダム形成材30をメタルコア基板10の表面上に接合する際、その底面に接着剤を塗布し又は接着シートを介在させて接着してもよい。なお、このダム形成材30をメタルコア基板10に接合した後、能動部品20を所定の箇所に搭載してもよい。そして、この図2(C)にも示すように、ダム基板30の上から、例えば、エポキシ樹脂やアクリル樹脂等、柔軟性のある熱硬化性の接合樹脂を塗布し、これを加熱あるいは紫外線の照射などにより硬化して封止材40とする。
【0033】
このように、メタルコア基板10上に積層されるダム形成材30のキャビティー31の内部には、封止材40が充填される。なお、この封止材40の充填の際、封止材がコア基板10の表面に搭載された能動部品20の周囲に完全に行き渡る(含浸)ように、当該封止材50には、低粘度の樹脂が選択されることが重要となる。一方、このように、封止材として低粘度の樹脂を使用した場合には、キャビティー31内に充填された封止材40が外部に漏れ出すことがないように、この封止材がダム基板30がコア基板10上に確実に(強固に、かつ、その間に隙間が生じないように)接着される必要がある。
【0034】
ところで、このダム基板30の下面が接合されるメタルコア基板10の表面には、上述のように、その表面は同一平面ではあるが、金属材からなる導体パターン17の層と、樹脂インクからなる樹脂層12、あるいは、ドライフィルムからなるマスクの層が、交互に配置されることとなる。そこで、特に、導体パターン17の金属層との間に十分な接合力(状態)を確保するため、この金属層の表面を、例えば、黒色酸化処理(black oxide)などにより粗面化することが好ましい。また、ダム基板30は、例えば、一方の表面に銅箔などを接着した銅張積層板を上述した所望の形状に切り出し(例えば、「ロ」の字状)、その表面に付着した銅箔を取り除いた面(粗面)をメタルコア基板1の表面層に接合することが好ましい。
【0035】
その後、図2(D)にも示すように、メタルコア基板10の上面に積層されたダム基板30及びそのキャビティー31内に充填された封止材50を図に一点鎖線Sで示した部位で切断し、又は、その部位まで研磨する。これにより、メタルコア基板10上に、その内部にIC等の能動部品20を搭載して封止した第1の絶縁層L1が形成されることとなる。
【0036】
次に、図3(A)に示すように、上記のようにして形成された第1の絶縁層の表面、すなわち、ダム基板30及び封止材40の表面上に、さらに、めっき処理により所定の導体配線パターン11を形成する。例えば、第1の絶縁層の表面全体にめっき層を形成し、その後、例えば、エッチングにより不必要なめっき層を取り除き、これにより、所定の形状の導体配線パターン11を形成する。なお、この場合には、上記した図2(A)の工程と同様に、この所定の形状の導体配線パターン11を形成したコア基板10の表面に樹脂インクをコーティングして硬化し、さらに必要であれば、その表面を研磨する。すなわち、導体配線パターン11による段差を樹脂層12によって埋め、これにより、表面の平坦化を図る(1〜2μm程度の平坦度)ものである。
【0037】
しかしながら、これらの導体配線パターン11は、上述したアディティブ法により形成することが好ましい。すなわち、この第1の絶縁層の表面をドライフィルムからなるマスクで覆い、所定のパターン模様となるように露光、現像を行った後、銅又は金めっき処理を行う。これによれば、第1の絶縁層の表面上には、導体配線パターン11と樹脂層12とが、同一平面で、同時に、形成されることとなる。なお、この表面上に残ったドライフィルムのマスクは取り除くことなく、そのまま残しておくことは、上述したと同様である。すなわち、この残ったマスクがコア基板1の表面と導体配線パターン11との間の段差を埋め、上記の樹脂インクのコーティングやその後の研磨による表面の平坦化のための工程を省略することを可能にする。
【0038】
その後、図3(B)に示すように、すなわち、上記図2(B)により示した工程と同様にして、第1の絶縁層の表面上に、例えば、IC等の能動部品20を搭載する。具体的には、上記のようにして形成された導体配線パターン11上に、例えば、バンプ13によりの電極を接続することにより、能動部品20の実装が行われる。なお、この時、バンプに代え、ワイヤーボンディングによってもよいことは、上述の通りである。
【0039】
続いて、図3(C)に示すように、第1の絶縁層L1の表面上に、搭載された能動部品20を取り囲むように、ダム基板30が積層され、加圧下で加熱することによって接着される。なお、このダム基板30は、上記と同様、上記図4に示した格子状に形成された硬質基板が使用される。その後、このダム基板30の上から、例えば、低粘度のエポキシ樹脂等の封止材40を塗布し、これを加熱あるいは紫外線の照射などにより硬化することは、図2(C)に示したと同様である。また、このダム基板30を第1の絶縁層L1の表面上に接合する際、その底面に接着剤を塗布し又は接着シート32を介在させて接着してもよいことも、上記と同様である。
【0040】
その後、第1の絶縁層L1の表面上に積層されたダム基板30及びそのキャビティー31内に充填された封止材40を、やはり図に一点鎖線Sで示した部分で切断し、又は、その部分まで研磨する。これにより、コア基板1上に形成した第1の絶縁層L1の上に、やはり、その内部にIC等の能動部品20を搭載して封止した第2の絶縁層L2が形成されることとなる。
【0041】
そして、この形成された第2の絶縁層の上に、さらに、上記図3(A)〜(C)に示す工程を繰り返すことにより、上記のメタルコア基板10を基礎として、同一層内にIC等の能動部品20を搭載して封止した絶縁層L1〜Lnを、所望の数だけ、順次、自在に積層し、もって、小型でかつ高密度でチップ部品を内部に搭載した電子部品内蔵多層配線板が得られることとなる。
【0042】
なお、ここで、再び、上記図2(D)に戻り、形成される絶縁層(例えば、第1の絶縁層L1)の高さ(厚さ)が「T」により示されている。一方、例えば、導体配線パターン11の金属層やバンプの厚さ(一般的に、10〜20μm程度)を含めたIC等の能動部品20の厚さ「t2」は、通常、t2≒200μm程度であり、また、絶縁層内部に搭載される部品の種類にもよるが、他の絶縁層(例えば、第2の絶縁層L2)との間の絶縁性を十分に確保しようとする場合、例えば、封止材40の厚さ「t1」は、上記t2の半分程度の厚さ、t1≒t2/2=100μm程度、あるいは、同程度の厚さ、t1≒t2=200μmに設定するのが適当であろう。すなわち、この厚さ「T」は、T=t1+t2=300〜400μm程度に設定することが好ましいであろう。
【0043】
次に、添付の図4は、本発明の他の実施の形態になる電子部品内蔵多層配線板である回路部品の断面構造を示す断面図である。
【0044】
この他の実施の形態になる電子部品内蔵多層配線板では、図からも明らかなように、メタルコア基板10を基礎として、同一層内にIC等の能動部品20を搭載して封止した絶縁層が、上記コア基板1の一方(上方)の表面だけではなく(例えば、L1〜L3)、他方(下方)の表面にも所望の数だけ(例えば、L1’〜L3’)、順次、自在に積層され、もって、小型でかつ高密度でチップ部品を内部に搭載した電子部品内蔵多層配線板が得られる。なお、この場合、上記図2(A)に示す工程において、両面に絶縁層16を形成したメタルコア基板10が用意される。
【0045】
また、この他の実施の形態になる電子部品内蔵多層配線板では、図からも明らかなように、メタルコア基板10は、その両面に形成される電子部品内蔵多層配線板から側方に向かって延びている。そして、この電子部品内蔵多層配線板を取り付ける場合には、メタルコア基板10の両端(一端でもよい)における絶縁層16の一方(この例では、下側の絶縁層16)を除去して金属ベース基板15の表面を露出することが、熱伝導の観点から、好ましいであろう。なお、図中の符号50は、これら金属ベース基板15が取り付けられる、例えばヒートシンクをその一例として示している。
【0046】
なお、上記した実施の形態においては、各絶縁層内に内蔵される部品20を、例えば、IC等の比較的に発熱量の多い能動部品として説明した。かかる場合には、上述したように、その放熱性に優れた銅、銅合金、アルミニウム、アルミニウム合金をベース基板としたメタルコア基板10を用いることが好ましい。なお、その際、メタルコア基板10の絶縁層16を形成する絶縁材としては、上記したエポキシ樹脂に無機粉を分散させた樹脂材を塗布し、あるいは、これをドライフィルム又はプリプレグとして形成してベース基板15の表面に付着することが好ましく、さらには、ダム基板30のキャビティー31内に充填された封止材40についても、やはり同様に、エポキシ樹脂に無機粉を分散させた樹脂材を使用することが好ましい。
【0047】
また、本発明は、これら内蔵部品はかかる能動部品にのみ限定することなく、その他、チップコンデンサやチップレジスタを含む広い範囲の電子部品であってよい。例えば、上記メタルコア基板10上に温度センサーを搭載する場合にも、やはり、上記と同様に、銅、銅合金、アルミニウム、アルミニウム合金をベース基板としたメタルコア基板10を用い、絶縁層16をエポキシ樹脂に無機粉を分散させた樹脂材で形成すると共に、ダム基板30のキャビティー31内に充填された封止材40についても、やはり同様に、エポキシ樹脂に無機粉を分散させた樹脂材を使用することが好ましいであろう。更には、メタルコア基板10上に、例えば圧力/付加センサーを搭載する場合には、その基板には低い弾性特性が要求されることから、上述したアルミニウムベースの銅張板を使用することが望ましい。その場合、メタルコア基板10の絶縁層16やキャビティー31内に充填された封止材40についても、やはり同様に、低弾性の絶縁材を使用することが好ましいであろう。
【0048】
次に、添付の図5には、上記本発明になる電子部品内蔵多層配線板における絶縁層間の電気的な接続構造を示す。なお、この例は、第2の絶縁層L2を間に挟んで、第1の絶縁層L1の上面に形成された導体配線パターン11を第2の絶縁層L2の上面に引き出す構造を示している。すなわち、この図において、第2の絶縁層L2を構成するダム基板30に、例えばレーザ光により微細な径の(例えば、φ0.2〜0.5(mm)程度の非貫通穴を形成し、その後、例えば、無電解めっきと電解めっきによりその内壁及び表面に、所定の導体配線パターン32を形成する。これにより、所謂、非貫通スルーホール41が形成され、必要に応じ、多層配線板を構成する各絶縁層間において、自在に、導体配線パターンを引き出し、接続することが可能となる。なお、必要に応じ、めっきを施した非貫通スルーホール内に絶縁性の樹脂を充填することも可能である。その場合、絶縁性の樹脂であるペーストを充填し、例えば30〜80℃で加熱し、その後、真空にてその内部の気泡を抜く(脱泡)。このことにより、内部の樹脂に気泡を含まない、樹脂が充填された良好な非貫通スルーホールを得ることが出来る。なお、加熱に代えて、超音波を加えてもよい。
【0049】
最後に、上記した本発明の電子部品内蔵多層配線板においては、これを構成するメタルコア基板10の形状は矩形状のもののみを説明したが、しかしながら、本発明では、これのみに限定されることはない。例えば、添付の図6にも示すように、メタルコア基板10’の形状を略円形とすることも可能である。なお、この例は、例えば、モータ用の制御回路を、例えば、ホール素子60等をその一部に含んで形成したものである。なお、この場合、制御回路を電磁的に遮蔽するため、例えば亜鉛鋼鈑や珪素鋼鈑をベース基板15としたメタルコア基板10’を利用することが好ましいであろう。なお、上記モータ用の制御回路を構成する主な回路部分は、図中に符号100で示すように、本発明の電子部品内蔵多層配線板により、メタルコア基板10上に複数の絶縁層によって構成されることとなる。また、図の符号18’は、この形成された電子部品内蔵多層配線板をメタルコア基板10により取り付けるために形成された貫通穴であり、また、符号19は、このメタルコア基板10により電子部品内蔵多層配線板をモータの一部に取り付ける際、そのシャフトが貫通するための貫通穴である。
【0050】
【発明の効果】
以上の詳細な説明からも明らかなように、本発明になる電子部品内蔵多層配線板とその製造方法によれば、メタルコア基板上に、複数の絶縁層の各層に電子部品を収納しながら、所望の数の層を層状に積層して多層配線板を構成することが出来、これにより、特に、多数の電子部品を内蔵してもその厚さ方向の寸法の増加を極力抑制し、もって、小型でかつ高密度で電子部品を内部に一体に搭載すると共に、機械的な強度に優れ、かつ、放熱特性に優れ、必要に応じて、耐酸性や電磁シールド性などにも優れた電子部品内蔵多層配線板を製造することが可能となりという優れた効果を発揮する。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態になる電子部品内蔵多層回路基板の構造を示す断面図及びその一部を展開した状態を示す透視図である。
【図2】上記本発明の電子部品内蔵多層回路基板の製造方法、特に、前半の工程を示すための一部拡大断面図である。
【図3】上記本発明の電子部品内蔵多層回路基板の製造方法、特に、後半の工程を示すための一部拡大断面図である。
【図4】本発明の他の実施の形態になる電子部品内蔵多層配線板の構造を示す断面図である。
【図5】上記本発明になる電子部品内蔵多層配線板における絶縁層間の電気的な接続構造を示す部分拡大断面図である。
【図6】上記本発明になる電子部品内蔵多層配線板をモータ用の制御回路に適用した構造の一例を示す斜視図である。
【符号の説明】
10 メタルコア基板
15 ベース基板
16 絶縁層
11、17 導体配線パターン
12 樹脂層
13 バンプ
15 スルーホールのめっき層
20 能動部品(電子部品)
30 ダム形成材
31 キャビティー
40 封止材
41 非貫通スルーホール
L1〜Ln、L1’〜L3’ 絶縁層

Claims (4)

  1. 複数の電子部品を内部に一体に配置し、当該複数の電子部品の電極を基板の該電子部品搭載部の周辺部に取り出してなる電子部品内蔵多層回路基板であって:
    金属板の少なくとも一方の面上に第1の絶縁層を形成したメタルコア基板と;
    前記メタルコア基板の前記第1の絶縁層を形成した一方の面上にダム形成材と共に形成され、その内部に電子部品を埋設した少なくとも2層又はそれ以上第2の絶縁層とを備えており、
    前記第2の絶縁層の上面には、直接、導体配線パターンと絶縁樹脂層とからなる層が形成されており、かつ、当該第2の絶縁層の上面に形成される第2の絶縁層の内部に埋設される電子部品は、当該導体配線パターンと絶縁樹脂層とからなる層の上に配置されていることを特徴とする電子部品内蔵型多層基板。
  2. 前記請求項1に記載した電子部品内蔵型多層基板において、前記第2の絶縁層と前記導体配線パターンと絶縁樹脂層とからなる層とが、前記タルコア基板の前記第1の絶縁層を形成した一方の面上に繰り返して積層されて層状に形成されており、かつ、前記第2の絶縁層を高熱伝導性の樹脂で形成したことを特徴とする電子部品内蔵型多層基板。
  3. 前記請求項1に記載した電子部品内蔵型多層基板において、その内部に電子部品を埋設した前記第2の絶縁層の上面は、前記ダム形成材の上面と同一平面に形成されていることを特徴とする電子部品内蔵型多層基板。
  4. 複数の電子部品を内部に一体に配置し、当該複数の電子部品の電極を基板の該電子部品搭載部の周辺部に取り出してなる電子部品内蔵型多層基板の製造方法であって:
    (a)金属ベース基板の少なくとも一方の面に第1の絶縁層を形成した、少なくとも一枚のメタルコア基板を準備し;
    (b)その第1の絶縁層の表面上に所定の導体配線パターンと絶縁樹脂層とからなる層を形成し;
    (c)当該メタルコア基板の前記一方の面上に形成した前記第1の絶縁層の表面上に形成された前記導体配線パターン上に電子部品を配置し;
    (d)当該メタルコア基板の前記電子部品を配置した面上に、前記配置した電子部品を取り囲むダム形成材を接合し;
    (e)前記ダム形成材を接合した当該メタルコア基板の前記電子部品を配置した面上に、封止材を充填・硬化して第2の絶縁層を形成して前記ダム形成材と同一平面とし;
    その後、前記形成した第2の絶縁層の表面に、上記(b)から(e)の工程を、少なくとも1回以上、繰り返すことを特徴とする電子部品内蔵型多層基板の製造方法。
JP2001216596A 2001-07-17 2001-07-17 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板 Expired - Fee Related JP3733419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001216596A JP3733419B2 (ja) 2001-07-17 2001-07-17 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001216596A JP3733419B2 (ja) 2001-07-17 2001-07-17 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板

Publications (2)

Publication Number Publication Date
JP2003031955A JP2003031955A (ja) 2003-01-31
JP3733419B2 true JP3733419B2 (ja) 2006-01-11

Family

ID=19051057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001216596A Expired - Fee Related JP3733419B2 (ja) 2001-07-17 2001-07-17 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板

Country Status (1)

Country Link
JP (1) JP3733419B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303202A (ja) * 2005-04-21 2006-11-02 Cmk Corp 部品内蔵型プリント配線板とその製造方法
KR100656751B1 (ko) 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP4875926B2 (ja) * 2006-05-29 2012-02-15 イビデン株式会社 多層配線板及びその製造方法
JP5022042B2 (ja) * 2007-01-09 2012-09-12 欣興電子股▲分▼有限公司 半導体素子埋め込み支持基板の積層構造とその製造方法
JP5280014B2 (ja) * 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5215587B2 (ja) 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
JP5095456B2 (ja) * 2008-03-17 2012-12-12 日本特殊陶業株式会社 部品内蔵配線基板の製造方法
JP5463173B2 (ja) * 2010-03-12 2014-04-09 日立オートモティブシステムズ株式会社 角速度検出装置
CN102378464A (zh) * 2010-08-12 2012-03-14 环鸿科技股份有限公司 电路板模块
DE102010050343A1 (de) * 2010-11-05 2012-05-10 Heraeus Materials Technology Gmbh & Co. Kg Chipintegrierte Durchkontaktierung von Mehrlagensubstraten

Also Published As

Publication number Publication date
JP2003031955A (ja) 2003-01-31

Similar Documents

Publication Publication Date Title
JP3709882B2 (ja) 回路モジュールとその製造方法
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
JP3744383B2 (ja) 複合配線基板及びその製造方法
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2018046298A (ja) 回路基板及び回路モジュール
JP2004128418A (ja) 半導体装置およびその製造方法
JP4405477B2 (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP3733419B2 (ja) 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2003017859A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP5454681B2 (ja) モジュール基板およびその製造方法
JP2012064600A (ja) 多層基板およびその製造方法
JP5221228B2 (ja) 部品内蔵配線基板及びその製造方法
JP2008091377A (ja) プリント配線基板及びその製造方法
JP2007067370A (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JP2010278379A (ja) 配線基板およびその製造方法
JP2003031954A (ja) 電子部品内蔵型多層基板とその製造方法
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4668822B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111028

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees