JP5215587B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5215587B2
JP5215587B2 JP2007119772A JP2007119772A JP5215587B2 JP 5215587 B2 JP5215587 B2 JP 5215587B2 JP 2007119772 A JP2007119772 A JP 2007119772A JP 2007119772 A JP2007119772 A JP 2007119772A JP 5215587 B2 JP5215587 B2 JP 5215587B2
Authority
JP
Japan
Prior art keywords
package
electrode
sealing resin
double
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007119772A
Other languages
English (en)
Other versions
JP2008277569A (ja
Inventor
秀則 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2007119772A priority Critical patent/JP5215587B2/ja
Priority to US12/081,739 priority patent/US8482113B2/en
Publication of JP2008277569A publication Critical patent/JP2008277569A/ja
Application granted granted Critical
Publication of JP5215587B2 publication Critical patent/JP5215587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Description

本発明は、半導体装置に係り、特に、両面電極構造の半導体装置に関する。
近時、携帯電話など電子機器の小型化により、より実装密度の高い３次元パッケージ技術の開発が進められてきた。３次元パッケージ技術の中では、１つのパッケージ上に別のパッケージを積層するパッケージ・オン・パッケージ（ＰＯＰ）という方法が有望である。ＰＯＰには、両面電極構造のパッケージ（両面電極パッケージ）が使用される。両面電極パッケージには、半導体チップと接続される内部配線と、パッケージ表面側の電極と内部配線とを接続する貫通電極と、パッケージ裏面側の電極と内部配線とを接続する貫通電極と、が必要である。
従来、種々の構造の両面電極パッケージが提案されている。例えば、特許文献１には、樹脂封止型の両面電極パッケージが記載されている。この両面電極パッケージでは、半導体チップを封止した封止樹脂層に貫通電極を設け、この貫通電極を介して表面側の電極と内部配線とを接続している。
また、特許文献２には、リードフレーム型の両面電極パッケージが記載されている。このパッケージでは、内部リードの一部を樹脂封止材の外部に露出させ、内部リードの表面及び裏面を外部電極としている。ここでは、内部リードが貫通電極の役割を果している。
また、特許文献３には、ボール・グリッド・アレイ（ＢＧＡ）型の両面電極パッケージが記載されている。このパッケージでは、パッケージ基板に段付き部を設け、この段付き部にワイヤボンディング用電極の端部を露出させ、パッケージ基板を貫通する貫通電極により、この端部と表面側又は裏面側の電極とを接続している。
これら両面電極パッケージを高密度で実装するためには、個々のパッケージを薄型化する必要がある。例えば、特許文献３では、パッケージ基板に段付き部を設けると共に、パッケージ基板を裏面側から機械的に研削して、パッケージを薄型化している。
特開２００２−１５８３１２号公報 特開２００３−２４９６０４号公報 特開２００５−２３５８２４号公報
しかしながら、従来の両面電極パッケージの構造は、表面側の電極を任意のレイアウトで配置するものではなく、上下のパッケージを接続する融通性に欠けていた。また、封止樹脂層はトランスファー法により形成されているが、トランスファー法では、金型を用いてモールドを行うために、封止樹脂層を薄く形成することが難しかった。
本発明は、上記事情に鑑み成されたものであり、薄く且つ簡易に製造でき、上側に積層されるパッケージとの接続を容易にした両面電極パッケージを提供することを目的とする。
上記目的を達成するために本発明の半導体装置は、第１の両面電極パッケージが第２の両面電極パッケージ上に積層された半導体装置であって、前記第１の両面電極パッケージが、表面に第１の半導体チップの電極と電気的に接続される第１の電極パッドが形成されると共に、裏面に前記第１の電極パッドと電気的に接続された第１の外部接続パッドが形成された第１のパッケージ基板と、前記第１のパッケージ基板の表面に載置され、前記電極が前記電極パッドに電気的に接続された第１の半導体チップと、前記第１のパッケージ基板の表面と平行で且つ研削により形成された研削表面を備え、前記第１の半導体チップを封止樹脂で封止する第１の封止樹脂層と、前記第１の封止樹脂層を貫通するように形成され、一端が前記第１の電極パッドと電気的に接続されると共に、他端が前記第１の封止樹脂層の表面に露出した柱状の第１の表面側端子と、前記第１の封止樹脂層の研削表面に形成された再配線パッドと、前記第１の封止樹脂層の研削表面に形成され、前記第１の表面側端子の他端と前記再配線パッドとを電気的に接続する接続配線と、を含み、前記第２の両面電極パッケージが、表面に第２の半導体チップの電極と電気的に接続される第２の電極パッドが形成されると共に、裏面に前記第２の電極パッドと電気的に接続された第２の外部接続パッドが形成された第２のパッケージ基板と、前記第２のパッケージ基板の表面に載置され、前記電極が前記第２の電極パッドに電気的に接続された第２の半導体チップと、前記第２のパッケージ基板の表面と平行で且つ研削により形成された研削表面を備え、前記第２の半導体チップを封止樹脂で封止する第２の封止樹脂層と、前記第２の封止樹脂層を貫通するように形成され、一端が前記第２の電極パッドと電気的に接続されると共に、他端が前記第２の封止樹脂層の表面に露出し且つ前記端面の中央部が窪んだ凹面である柱状の第２の表面側端子と、前記第２の封止樹脂層の表面に露出した前記第２の表面側端子の他端と前記第１の外部接続パッドとを電気的に接続する接続端子と、を含むことを特徴とする。
再配線パッドと接続配線とを更に含む半導体装置は以下の製造方法により製造することができる。即ち、上記半導体装置を製造する製造方法は、複数のパッケージ基板に分割されるフレーム基板に、パッケージ毎に、パッケージ基板の表面に半導体チップの電極と電気的に接続される電極パッドと、パッケージ基板の裏面に前記電極パッドと電気的に接続された外部接続パッドと、一端が前記電極パッドと電気的に接続された柱状の表面側端子とを、各々形成する工程と、パッケージ毎に、前記パッケージ基板の表面に前記半導体チップを載置し、前記電極を前記電極パッドに電気的に接続する工程と、前記半導体チップを封止樹脂で封止するために、前記凹部と前記半導体チップとの隙間を埋めると共に、前記複数のパッケージ基板の表面と前記表面側端子とを覆うように封止樹脂を成形する工程と、成形された前記封止樹脂を前記表面側端子の他端が露出するまで研削して、前記パッケージ基板の表面と平行な研削表面を形成する工程と、前記研削表面に、パッケージ毎に、再配線パッドを形成すると共に、前記表面側端子の他端と前記再配線パッドとを電気的に接続する接続配線を形成する工程と、前記半導体チップの各々がパッケージ毎に収納されると共に、前記電極パッド、前記外部接続パッド、前記表面側端子、前記封止樹脂層、前記再配線パッド、及び前記接続配線の各々がパッケージ毎に形成された前記フレーム基板をダイシングして、個々のパッケージに分割する工程と、を含むことを特徴とする。
本発明によれば、薄く且つ簡易に製造することができ、上側に積層されるパッケージとの接続を容易にした両面電極パッケージを提供することができる、という効果がある。
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
＜第１の実施の形態＞
（両面電極パッケージ）
図１（Ａ）は本発明の第１の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。図１（Ｂ）は同じ両面電極パッケージを表面側から見た平面図である。図１（Ａ）は図１（Ｂ）のＡ−Ａ断面図である。
第１の実施の形態に係る両面電極パッケージ１０は、樹脂やセラミクスなどの絶縁体で構成された平板状のコア材１６を備えている。コア材１６の表面には、所定のパターンで配線２０が形成されている。この配線２０の端部が、ＬＳＩチップ等の半導体チップ４４を接続するためのボンディングパッドとなる。コア材１６には、コア材１６を貫通するビア２４が複数形成されている。各々のビア２４内に、導電性材料２６が充填されて、貫通電極２８とされている。
貫通電極２８の一端はコア材１６の表面に露出し、貫通電極２８の他端はコア材１６の裏面に露出している。コア材１６の裏面には、貫通電極２８の露出部を覆うように、外部接続用の電極パッド３０が複数形成されている。また、コア材１６の表面に露出した貫通電極２８の一端は配線２０に電気的に接続され、コア材１６の裏面に露出した貫通電極２８の他端は電極パッド３０に電気的に接続されている。また、コア材１６の裏面は、電極パッド３０を残して、ソルダレジスト４２で被覆されている。
コア材１６の表面には、半導体チップ４４が配置されるチップ配置領域１４（図２で点線で囲んだ領域）を四角く取り囲むように、円柱状の表面側端子３６が複数形成されている。表面側端子３６は、導電性材料で構成されている。チップ配置領域１４は、平面視が矩形状であり、そのサイズは半導体チップ４４の平面サイズよりも大きい。表面側端子３６は、配線２０上にコア材１６の表面に対し略垂直に立てられている。表面側端子３６の高さは、０．１〜０．３ｍｍ程度である。一般に、半導体チップ４４の厚さは５０〜１００μｍ程度である。表面側端子３６の高さは、半導体チップ４４の厚さの２倍〜３倍程度にするのが好ましい。また、表面側端子３６の一端は、配線２０に電気的に接続されている。
図２（Ａ）に示すように、配線２０、貫通電極２８、電極パッド３０、表面側端子３６、及びソルダレジスト４２が形成されたコア材１６が、パッケージ基板１２である。図２（Ｂ）はパッケージ基板１２を表面側から見た平面図であり、図２（Ｃ）はパッケージ基板１２を裏面側から見た平面図である。本実施の形態では、チップ配置領域１４の周囲には、１つの半導体チップ４４につき２４本の表面側端子３６が形成されている。また、本実施の形態では、パッケージ基板１２の裏面には、４９個の電極パッド３０が形成されている。なお、表面側端子３６の個数や電極パッド３０の個数は、半導体チップ４４の電極の数などに応じて、適宜変更することができる。
ＬＳＩチップ等の半導体チップ４４は、チップ配置領域１４にフェイスダウンで配置されている。半導体チップ４４の表面に形成された電極（図示せず）は、半田などの金属のバンプ６８により、配線２０と直接接続されている。即ち、半導体チップ４４が、パッケージ基板１２にフリップチップ接続されている。
半導体チップ４４は、封止樹脂５０により封止されている。同様に、配線２０及びバンプ６８も、封止樹脂５０により封止されている。封止樹脂５０の表面は、後述する通り、半導体チップ４４を覆うようにモールド形成された樹脂層を表面から研削（グラインド）することで、表面側端子３６の他端の端面３６Ａと同じ高さ（同一表面）とされている。封止樹脂５０の表面は、研削により形成された研削面５０Ｇである。図１（Ｂ）に示すように、この研削面５０Ｇからは、複数の端面３６Ａが露出している。
封止樹脂５０の研削面５０Ｇ上には、複数の再配線パッド５２が形成されている。本実施の形態では、図１（Ｂ）に示すように、２４個の再配線パッド５２が、中央の１つを除いた５×５のマトリクス状に配置されている。なお、再配線パッド５２の個数は、表面側端子３６の本数などに応じて、適宜変更することができる。
また、上述した通り、本実施の形態では、チップ配置領域１４の周囲には２４本の表面側端子３６が形成され、研削面５０Ｇからは２４個の端面３６Ａが露出している。これら表面側端子３６の端面３６Ａと再配線パッド５２とを一対一で接続する配線５４が形成されて、両面電極パッケージ１０の表面で再配線が行われている。
（両面電極パッケージの製造方法）
次に、上述した両面電極パッケージ１０を製造する製造方法について説明する。図３〜図８は第１の実施の形態に係る両面電極パッケージ１０の製造工程を示す図である。この製造工程では、図３〜図８に示すように、複数のパッケージ基板１２が形成された単一の基板フレーム６０が用いられる。この基板フレーム６０上には、パッケージ基板毎に、両面電極パッケージの構造が形成される。最後に、基板フレーム６０をダイシングすることにより、個々の両面電極パッケージに分割される。以下、両面電極パッケージ１０の製造工程を、順を追って説明する。
（基板フレームの準備工程）
まず、複数のパッケージ基板が形成された単一の基板フレームを用意する。
図３（Ａ）及び（Ｂ）は基板フレームの準備工程を示す図である。図３（Ａ）は基板フレームの部分断面図であり、図３（Ｂ）は基板フレームを表面側から見た平面図である。
基板フレーム６０には、複数のパッケージ基板１２が形成されている。ここでは、図３（Ｂ）に示すように、基板フレーム６０の一部を図示している。基板フレーム６０の図示された部分には、１６個のパッケージ基板１２が４×４のマトリクス状に配置されている。なお、図３（Ａ）には、２個のパッケージ基板１２を含む部分のみを図示している。点線で囲んだ部分が、図２（Ａ）〜（Ｃ）に示す１個のパッケージ基板１２に相当する。
基板フレーム６０は、平板状のコア材１６と、コア材１６に形成された配線２０、貫通電極２８、電極パッド３０、表面側端子３６、及びソルダレジスト４２と、を備えている。複数の表面側端子３６は、個々のパッケージ基板１２のチップ配置領域１４を取り囲むように四角く配置されている。換言すれば、複数の表面側端子３６を枠状に配置することで、チップ配置領域１４が形成されている。図３（Ｂ）に示す例では、基板フレーム６０には、１６個のチップ配置領域１４が形成されている。
コア材１６やソルダレジスト４２は、有機樹脂で構成することが好ましい。また、配線２０、貫通電極２８のビア２４に充填される導電性材料２６、電極パッド３０、及び表面側端子３６等の導電性部材は、銅（Ｃｕ）などの電気抵抗の低い導体で構成することが好ましい。
（半導体チップの配置工程）
次に、個々のパッケージ基板１２のチップ配置領域１４に、半導体チップ４４を配置する。図４（Ａ）及び（Ｂ）は半導体チップの配置工程を示す図である。図４（Ａ）は基板フレームの部分断面図であり、図４（Ｂ）は基板フレームを表面側から見た平面図である。ＩＣチップやＬＳＩチップなどの半導体チップ４４は、同じ回路を複数形成した半導体ウェーハを、個々の回路に分割（ダイシング）して作製されている。半導体チップ４４の表面には、図示はしてないが、複数の電極が設けられている。
パッケージ基板１２のチップ配置領域１４に、半導体チップ４４をフェイスダウンで配置する。半導体チップ４４の表面に形成された電極（図示せず）を、バンプ６８により、配線２０に直接接続する。これにより、半導体チップ４４はパッケージ基板１２にフリップチップ接続される。同様にして、基板フレーム６０のチップ配置領域１４の各々に、半導体チップ４４を固定する。
（半導体チップの封止工程）
次に、半導体チップ４４を封止樹脂により封止する。
図５（Ａ）及び（Ｂ）は半導体チップの封止工程を示す図である。図５（Ａ）は基板フレームの部分断面図であり、図５（Ｂ）は基板フレームを表面側から見た平面図である。
封止樹脂による封止は、各々のチップ配置領域１４に半導体チップ４４が配置された基板フレーム６０を、図示しないモールド金型にセットしてトランスファー法により行う。このモールド金型内に、封止樹脂を注入、充填することにより、基板フレーム６０の表面を封止樹脂５０Ｍで被覆する。
複数のパッケージ基板１２が形成された領域６２（点線で示す）より広い範囲を、封止樹脂５０Ｍで被覆する。封止樹脂としては、エポキシ樹脂を用いることができる。封止樹脂は、半導体チップ４４と基板フレーム６０との隙間を埋めるように充填される。また、表面側端子３６が封止樹脂５０Ｍで覆われるように、基板フレーム６０の表面を封止樹脂５０Ｍで被覆する。
モールド終了後に、基板フレーム６０をモールド金型から取り出して、封止工程が終了する。基板フレーム６０の表面を封止樹脂５０Ｍで被覆することで、半導体チップ４４と共に、配線２０及びバンプ６８も同時に封止される。また、領域６２より広い範囲を封止樹脂５０Ｍで被覆することで、各々のチップ配置領域１４に配置された半導体チップ４４が一括して封止される。
（封止樹脂の研削工程）
次に、封止樹脂５０Ｍを表面側から研削する。
図６（Ａ）及び（Ｂ）は封止樹脂の研削工程を示す図である。図６（Ａ）は基板フレームの部分断面図であり、図６（Ｂ）は基板フレームを表面側から見た平面図である。
基板フレーム６０の表面を封止樹脂５０Ｍで被覆した後に、グラインダー等の研削装置を用いて、表面側端子３６の他端の端面３６Ａが露出するまで、封止樹脂５０Ｍを表面側から研削（グラインド）する。封止樹脂５０の表面には、表面側端子３６の端面３６Ａと同じ高さ（同一表面）の研削面５０Ｇが形成される。研削面５０Ｇは、コア材１６の表面に平行となる。この結果、図６（Ｂ）に示すように、封止樹脂５０の研削面５０Ｇには、複数の端面３６Ａが露出するようになる。
従来のトランスファー法で薄い封止樹脂層を形成するためには、高度な金型作製技術が必要になる。これに対し、本発明では、モールドした封止樹脂５０Ｍを表面側から研削することで、薄い封止樹脂層を形成し、両面電極パッケージの薄膜化を非常に簡易に実現することができる。また、基板フレーム６０の表面は、表面側端子３６の端面３６Ａを除いて封止樹脂５０で一様に被覆されている。従って、基板フレーム６０の表面が、熱膨張率や熱収縮率の異なる複数種類の樹脂で覆われている場合に比べて、樹脂の剥離が発生し難い。
（再配線工程）
次に、封止樹脂５０の研削面５０Ｇ上で再配線を行う。
図７（Ａ）及び（Ｂ）は再配線工程を示す図である。図７（Ａ）は基板フレームの部分断面図であり、図７（Ｂ）は基板フレームを表面側から見た平面図である。
封止樹脂５０の研削面５０Ｇ上に、金属ナノ粒子により、所定の再配線パターンで再配線パッド５２と配線５４とを形成する。本実施の形態では、表面側端子３６の端面３６Ａと研削面５０Ｇとが同じ高さ（同一表面）に形成されているので、再配線パターンの形成が容易である。また、研削面５０Ｇは粗面であるため、再配線パッド５２、配線５４との接着性に優れている。
本実施の形態では、図２（Ｂ）に示すように、１つのチップ配置領域１４を四角く取り囲み、一辺に７個の端面３６Ａが並ぶように２４本の表面側端子３６が配置されている。例えば、図１（Ｂ）に示すように、端面３６Ａの個数に応じて、１つのチップ配置領域１４に付き、２４個の再配線パッド５２を研削面５０Ｇ上に形成することができる。
再配線パッド５２は、上側に積層されるパッケージとの接続が容易になるように、研削面５０Ｇ上に任意のレイアウトで配置（再配線）することができる。例えば、図１（Ｂ）に示す再配線パターンでは、２４個の再配線パッド５２は、中央の１つを除いた５×５のマトリクス状に配列されている。図１（Ｂ）に示すように、配線５４は、これら端面３６Ａと再配線パッド５２とを一対一で接続するように形成される。
金属ナノ粒子は、粒径が１〜１００ｎｍ程度の金属粒子である。金属ナノ粒子としては、例えば、銅ナノ粒子を用いることができる。また、再配線パターンは、金属ナノ粒子を含むインクを用いたインクジェット・プリントや、金属ナノ粒子を含むペーストを用いたスクリーン印刷により形成することができる。金属ナノ粒子を含むインクやペーストを用いた場合には、再配線パターンを形成した後に、原子状水素を用いた還元を実施して、有機溶媒等による汚れや酸化物を除去する。
（ダイシング工程）
最後に、基板フレーム６０をダイシングして各パッケージを個片化する。
図８（Ａ）及び（Ｂ）はダイシング工程を示す図である。図８（Ａ）は基板フレームの部分断面図であり、図８（Ｂ）は基板フレームを表面側から見た平面図である。
基板フレーム６０上には、複数のパッケージ構造６４が形成されている。本実施の形態では、図８（Ｂ）に示すように、基板フレーム６０の図示された部分には、１６個の両面電極パッケージ構造６４が４×４のマトリクス状に配置されている。図示しないブレードを矢印方向に移動させて、基板フレーム６０を碁盤目状にソーカットして、両面電極パッケージ構造６４の各々を個片化する。これにより、両面電極パッケージ１０が完成する。また、ソーカットにより、ブレードの通過領域６６の基板フレーム６０が切除される。ブレードとしては、ダイヤモンドブレード等を用いることができる。
以上説明した通り、本実施の形態によれば、ザグリ加工した基板フレームなどを予め用意する必要がなく、半導体チップをモールド封止した封止樹脂を表面側から研削することで、両面電極パッケージの薄膜化を非常に簡易に実現することができる。
また、再配線パッドを任意のレイアウトで配置（再配線）することができるので、上側に積層されるパッケージとの接続が容易になる。また、表面側端子の端面と研削面とが同じ高さ（同一表面）に形成されているので、再配線パターンの形成が容易である。
また、研削面は粗面であり、再配線パターンとの接着性に優れている。このため、再配線パターンの剥離による断線が発生し難い。
また、パッケージ基板の表面が１種類の樹脂（封止樹脂）で被覆されているので、基板実装時のリフロー（半田付け）等の熱による樹脂の剥離を防止することができる。これにより、パッケージ内部への水分の浸入や、再配線パターンの剥離による断線を防止することができる。
＜第２の実施の形態＞
上記の第１の実施の形態では、両面電極パッケージの表面に再配線パターンを形成しているが、第２の実施の形態では、両面電極パッケージの表面に、上側のパッケージとバンプ接続するためのバンプ接続部を設けている。その他の構成は第１の実施の形態と略同じであるため、同じ構成部分には同じ符号を付して説明を省略する。
（両面電極パッケージ）
図９（Ａ）は本発明の第２の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。図９（Ｂ）は表面側端子の端部周辺（点線で囲んだ部分１８）の部分拡大図である。
第２の実施の形態に係る両面電極パッケージ１０Ａは、第１の実施の形態と略同じ構造のパッケージ基板１２を備えている。パッケージ基板１２は、上述したように、配線２０、貫通電極２８、電極パッド３０、表面側端子３６、及びソルダレジスト４２が形成されたコア材１６を備えている。第１の実施の形態と違って、表面側端子３６の端部は、凹状に形成された端面３６Ｂとされている。即ち、表面側端子３６の端面３６Ｂは、中央が下に凸状に窪んだ凹面である。
また、半導体チップ４４は、チップ配置領域１４にフェイスダウンで配置され、パッケージ基板１２にフリップチップ接続されている。半導体チップ４４は、封止樹脂５０により封止されている。封止樹脂５０の表面は、半導体チップ４４を覆うようにモールド形成された樹脂層を表面から研削（グラインド）することで、表面側端子３６の他端の一番高い部分と同じ高さとされている。封止樹脂５０の表面は、研削により形成された研削面５０Ｇである。研削面５０Ｇは、コア材１６の表面に平行となる。凹状に形成された表面側端子３６の端面３６Ｂは、封止樹脂５０の研削面５０Ｇに露出している。このため、封止樹脂５０の研削面５０Ｇには、複数の凹部が形成されている。
図９（Ｂ）に示すように、表面側端子３６の凹状に形成された端面３６Ｂには、半田ペースト４６などを保持し易くなり、端面３６Ｂ上に更に接続端子を形成することが容易になる。例えば、端面３６Ｂ上に半田ペーストを塗布してＬＧＡ（Land Grid Array）型パッケージとしてもよく、端面３６Ｂ上に半田ボールを設けてＢＧＡ（Ball Grid Array）型パッケージとしてもよい。
（両面電極パッケージの製造方法）
次に、上述した両面電極パッケージ１０Ａの製造方法について説明する。第２の実施の形態に係る両面電極パッケージ１０Ａは、端面３６Ａを凹状に加工して端面３６Ｂを形成する以外は、第１の実施の形態と同様に作製することができるので、封止工程以前の工程については説明を省略する。
（封止樹脂の研削工程）
図６（Ａ）及び（Ｂ）と同様にして、基板フレーム６０の表面を封止樹脂５０Ｍで被覆した後に、グラインダー等の研削装置を用いて、表面側端子３６の他端の端面３６Ａが露出するまで、封止樹脂５０Ｍを表面側から研削（グラインド）する。封止樹脂５０の表面には、表面側端子３６の端面３６Ａと同じ高さ（同一表面）の研削面５０Ｇが形成される。図６（Ｂ）に示すように、封止樹脂５０の研削面５０Ｇには、複数の端面３６Ａが露出するようになる。
（凹部の形成工程）
次に、表面側端子３６の端面３６Ａを凹状に加工する。
図６（Ｂ）に示すように、封止樹脂５０の研削面５０Ｇには、複数の端面３６Ａが露出している。これを表面側からエッチング処理して、端面３６Ａを凹状に加工する。こうして、凹状の端面３６Ｂが形成される。
（ダイシング工程）
最後に、基板フレーム６０をダイシングして各パッケージを個片化する。これにより、両面電極パッケージ１０Ａが完成する。
以上説明した通り、本実施の形態によれば、ザグリ加工した基板フレームなどを予め用意する必要がなく、半導体チップをモールド封止した封止樹脂を表面側から研削することで、両面電極パッケージの薄膜化を非常に簡易に実現することができる。
また、表面側端子の凹状に形成された端面には、半田ペーストなどを保持し易く、端面上に更に半田ボールなどの接続端子を容易に形成することができる。
また、パッケージ基板の表面が１種類の樹脂（封止樹脂）で被覆されているので、基板実装時のリフロー（半田付け）等の熱による樹脂の剥離を防止することができる。
＜第３の実施の形態＞
第３の実施の形態として、２個の両面電極パッケージを積層してマザーボード上に実装したＰＯＰモジュールの一例を示す。両面電極パッケージの構成などは、第１及び第２の実施の形態と同じであるため、同じ構成部分には同じ符号を付して説明を省略する。
（ＰＯＰモジュール）
図１０は本発明の第３の実施の形態に係るＰＯＰモジュールの構成を示す概略断面図である。第３の実施の形態に係るＰＯＰモジュール２２は、マザーボード３２と、両面電極パッケージ１０Ａと、両面電極パッケージ１０と、で構成されている。
マザーボード３２の表面には、複数の接続パッド３４が形成されている。マザーボード３２上には、両面電極パッケージ１０Ａが積層されている。両面電極パッケージ１０Ａの裏面側の電極パッド３０は、半田ボール３８を介して、マザーボード３２表面の接続パッド３４に電気的に接続されている。両面電極パッケージ１０Ａ上には、別の両面電極パッケージ１０が積層されている。電極パッケージ１０Ａの表面には、表面側端子３６の凹状に形成された端面３６Ｂが露出している。両面電極パッケージ１０の裏面側の電極パッド３０は、半田ボール４０を介して、両面電極パッケージ１０Ａの表面に露出した端面３６Ｂに電気的に接続されている。
（パッケージ積層工程）
両面電極パッケージ１０Ａの裏面側の電極パッド３０に、半田ボール３８を溶接する。また、両面電極パッケージ１０Ａの表面に露出した端面３６Ｂに、半田ペースト（図示せず）を塗布し、この半田ペーストを介して半田ボール４０を溶接する。両面電極パッケージ１０Ａには、半田ボール３８、４０が外部端子として形成される。両面電極パッケージ１０Ａの半田ボール３８をマザーボード３２表面の接続パッド３４に圧接し、半田ボール４０を両面電極パッケージ１０の裏面側の電極パッド３０に圧接する。これにより、マザーボード３２上に、両面電極パッケージ１０Ａ及び両面電極パッケージ１０が実装され、ＰＯＰモジュール２２が完成する。
以上説明した通り、本実施の形態によれば、表面側端子３６の端面３６Ｂが凹状に形成されているので、半田ペーストを保持し易く、半田ペーストを介して半田ボール（接続端子）を形成しやすい。従って、別のパッケージとの接続性が向上し、両面電極パッケージのＰＯＰ実装が容易になる。
（変形例）
以下、変形例について説明する。
上記の第１の実施の形態では、両面電極パッケージの表面に再配線パッドが形成され、両面電極パッケージの裏面に電極パッドが形成される例について説明したが、これらパッド上に更に接続端子を形成することができる。例えば、パッド上に半田ペーストを塗布してＬＧＡ（Land Grid Array）型パッケージとしてもよく、パッド上に半田ボールを設けてＢＧＡ（Ball Grid Array）型パッケージとしてもよい。
また、上記の第３の実施の形態では、両面電極パッケージの電極パッド上に半田ボールを設けてＢＧＡ型パッケージとする例について説明したが、電極パッド上に半田ペーストを塗布してＬＧＡ型パッケージとすることもできる。ＬＧＡ型パッケージでは、半田ペーストのスクリーン印刷により、外部端子として半田バンプを形成して、パッケージの薄型化を図ることができる。
また、上記の第１〜第３の実施の形態では、パッケージ基板を、絶縁体で構成された平板状のコア材、配線、貫通電極、電極パッド、表面側端子、及びソルダレジストで構成する例について説明したが、パッケージ基板を、多層配線した多層有機基板で構成することもできる。多層有機基板は、複数層（例えば、２層〜４層）からなる樹脂基板の各層にそれぞれ配線パターンを形成し、必要に応じて各層の配線パターンを接続するためのビアホールを形成したものである。このビアホールの内部には導体層が形成され、この導体層が下面側に形成された端面電極部であるランドと接続されている。
また、上記の第１〜第３の実施の形態では、１つの両面電極パッケージに１つの半導体チップを収容する例について説明したが、１つの両面電極パッケージに複数の半導体チップを収容することもできる。
また、上記の第１〜第３の実施の形態では、半導体チップをフリップチップ接続しているが、金属ワイヤを用いてワイヤボンド接続してもよい。
また、上記の第１〜第３の実施の形態では、両面電極パッケージ表面のソルダレジストは省略したが、両面電極パッケージの表面をソルダレジストで被覆することができる。
また、上記の第１〜第３の実施の形態では、表面側端子の形状を円柱状としたが、角柱状の表面側端子を用いることもできる。柱状の表面側端子を基板（コア材）表面に平行な面で切断したときの切断面の外周形状は、円、楕円、長円等の円形、四角形（正方形、長方形、平行四辺形、ひし形）、五角形、六角形、七角形、八角形等の多角形でもよい。
（Ａ）は本発明の第１の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。（Ｂ）は同じ両面電極パッケージを表面側から見た平面図である。 （Ａ）はパッケージ基板の断面図であり、（Ｂ）はパッケージ基板を表面側から見た平面図であり、（Ｃ）はパッケージ基板を裏面側から見た平面図である。 （Ａ）及び（Ｂ）は基板フレームの準備工程を示す図である。（Ａ）は基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 （Ａ）及び（Ｂ）は半導体チップの配置工程を示す図である。（Ａ）は基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 （Ａ）及び（Ｂ）は半導体チップの封止工程を示す図である。（Ａ）は基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 （Ａ）及び（Ｂ）は封止樹脂の研削工程を示す図である。（Ａ）は基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 （Ａ）及び（Ｂ）は再配線工程を示す図である。（Ａ）は基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 （Ａ）及び（Ｂ）はダイシング工程を示す図である。（Ａ）は基板フレームの部分断面図であり、（Ｂ）は基板フレームを表面側から見た平面図である。 （Ａ）は本発明の第２の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。（Ｂ）は表面側端子の端部周囲（点線で囲んだ部分）の部分拡大図である。 本発明の第３の実施の形態に係るＰＯＰモジュールの構成を示す概略断面図である。
符号の説明
１０ 両面電極パッケージ
１０Ａ 両面電極パッケージ
１２ パッケージ基板
１４ チップ配置領域
１６ コア材
１８ 部分
１９ 平成
２０ 配線
２２ モジュール
２４ ビア
２６ 導電性材料
２８ 貫通電極
３０ 電極パッド
３２ マザーボード
３４ 接続パッド
３６ 表面側端子
３６Ａ 端面
３６Ｂ 端面
３８ 半田ボール
４０ 半田ボール
４２ ソルダレジスト
４４ 半導体チップ
４６ 半田ペースト
５０ 封止樹脂
５０Ｍ 封止樹脂
５０Ｇ 研削面
５２ 再配線パッド
５４ 配線
６０ 基板フレーム
６２ 領域
６４ パッケージ構造
６４ 両面電極パッケージ構造
６６ 通過領域
６８ バンプ

Claims (4)

  1. 第１の両面電極パッケージが第２の両面電極パッケージ上に積層された半導体装置であって、
    前記第１の両面電極パッケージが、
    表面に第１の半導体チップの電極と電気的に接続される第１の電極パッドが形成されると共に、裏面に前記第１の電極パッドと電気的に接続された第１の外部接続パッドが形成された第１のパッケージ基板と、
    前記第１のパッケージ基板の表面に載置され、前記電極が前記電極パッドに電気的に接続された第１の半導体チップと、
    前記第１のパッケージ基板の表面と平行で且つ研削により形成された研削表面を備え、前記第１の半導体チップを封止樹脂で封止する第１の封止樹脂層と、
    前記第１の封止樹脂層を貫通するように形成され、一端が前記第１の電極パッドと電気的に接続されると共に、他端が前記第１の封止樹脂層の表面に露出した柱状の第１の表面側端子と、
    前記第１の封止樹脂層の研削表面に形成された再配線パッドと、
    前記第１の封止樹脂層の研削表面に形成され、前記第１の表面側端子の他端と前記再配線パッドとを電気的に接続する接続配線と、を含み、
    前記第２の両面電極パッケージが、
    表面に第２の半導体チップの電極と電気的に接続される第２の電極パッドが形成されると共に、裏面に前記第２の電極パッドと電気的に接続された第２の外部接続パッドが形成された第２のパッケージ基板と、
    前記第２のパッケージ基板の表面に載置され、前記電極が前記第２の電極パッドに電気的に接続された第２の半導体チップと、
    前記第２のパッケージ基板の表面と平行で且つ研削により形成された研削表面を備え、前記第２の半導体チップを封止樹脂で封止する第２の封止樹脂層と、
    前記第２の封止樹脂層を貫通するように形成され、一端が前記第２の電極パッドと電気的に接続されると共に、他端が前記第２の封止樹脂層の表面に露出し且つ前記端面の中央部が窪んだ凹面である柱状の第２の表面側端子と、
    前記第２の封止樹脂層の表面に露出した前記第２の表面側端子の他端と前記第１の外部接続パッドとを電気的に接続する接続端子と、を含む、
    半導体装置。
  2. 前記第２の表面側端子の他端の端面は、周辺部が前記封止樹脂層の表面と同じ高さであり且つ中央部がパッケージ基板側に窪んだ凹面であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の表面側端子が前記第１のパッケージ基板と一体に形成されていると共に、前記第２の表面側端子が前記第２のパッケージ基板と一体に形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記第１の両面電極パッケージ及び第２の両面電極パッケージの各々は、フレーム基板からダイシングにより個片化されたものであり、ダイシングによる加工面を有することを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体装置。
JP2007119772A 2007-04-27 2007-04-27 半導体装置 Active JP5215587B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007119772A JP5215587B2 (ja) 2007-04-27 2007-04-27 半導体装置
US12/081,739 US8482113B2 (en) 2007-04-27 2008-04-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007119772A JP5215587B2 (ja) 2007-04-27 2007-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2008277569A JP2008277569A (ja) 2008-11-13
JP5215587B2 true JP5215587B2 (ja) 2013-06-19

Family

ID=39885961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007119772A Active JP5215587B2 (ja) 2007-04-27 2007-04-27 半導体装置

Country Status (2)

Country Link
US (1) US8482113B2 (ja)
JP (1) JP5215587B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5215605B2 (ja) * 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5250502B2 (ja) * 2009-08-04 2013-07-31 新光電気工業株式会社 半導体装置及びその製造方法
TWI427716B (zh) 2010-06-04 2014-02-21 矽品精密工業股份有限公司 無載具之半導體封裝件及其製法
WO2013035715A1 (ja) 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法およびモジュール
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR102067155B1 (ko) 2013-06-03 2020-01-16 삼성전자주식회사 연결단자를 갖는 반도체 장치 및 그의 제조방법
KR102237870B1 (ko) * 2013-10-25 2021-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10510709B2 (en) * 2017-04-20 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method thereof
KR102013884B1 (ko) * 2017-12-20 2019-08-23 전자부품연구원 반도체 패키지 및 그 제조방법
CN108172553A (zh) * 2018-01-17 2018-06-15 杭州暖芯迦电子科技有限公司 一种视网膜假体植入芯片的封装结构及其封装方法
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
WO2020039848A1 (ja) * 2018-08-23 2020-02-27 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法
CN111199986B (zh) * 2018-11-20 2022-10-18 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
CN111199984B (zh) * 2018-11-20 2022-12-02 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
WO2020121827A1 (ja) 2018-12-12 2020-06-18 ローム株式会社 テラヘルツ装置およびテラヘルツ装置の製造方法
CN111326424A (zh) * 2018-12-14 2020-06-23 无锡华润矽科微电子有限公司 Qfn框架的布置及封装生产方法
JP7269755B2 (ja) * 2019-02-26 2023-05-09 ローム株式会社 電子装置および電子装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168150A (ja) 1997-12-04 1999-06-22 Mitsubishi Electric Corp 半導体集積回路装置
JP3500995B2 (ja) * 1998-12-18 2004-02-23 株式会社デンソー 積層型回路モジュールの製造方法
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4240899B2 (ja) * 2001-03-26 2009-03-18 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP4380088B2 (ja) * 2001-05-31 2009-12-09 株式会社デンソー 積層回路モジュールの製造方法
JP3733419B2 (ja) * 2001-07-17 2006-01-11 日立エーアイシー株式会社 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
JP2003249604A (ja) 2002-02-25 2003-09-05 Kato Denki Seisakusho:Kk 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
JP4627957B2 (ja) * 2002-05-29 2011-02-09 日立化成工業株式会社 半導体装置の製造方法及び積層型半導体装置
JP3918941B2 (ja) * 2003-03-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP4403821B2 (ja) 2004-02-17 2010-01-27 ソニー株式会社 パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
JP2006041401A (ja) * 2004-07-29 2006-02-09 Sharp Corp 半導体装置及びその製造方法
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2006269804A (ja) * 2005-03-24 2006-10-05 Mitsumi Electric Co Ltd 半導体装置
JP4635202B2 (ja) * 2005-07-20 2011-02-23 国立大学法人九州工業大学 両面電極パッケージの製造方法
JP3942190B1 (ja) 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP5215605B2 (ja) * 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008277569A (ja) 2008-11-13
US20080265412A1 (en) 2008-10-30
US8482113B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
JP5215587B2 (ja) 半導体装置
JP5215605B2 (ja) 半導体装置の製造方法
JP5280014B2 (ja) 半導体装置及びその製造方法
JP5179787B2 (ja) 半導体装置及びその製造方法
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
JP5043743B2 (ja) 半導体装置の製造方法
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US20200335447A1 (en) Method for fabricating electronic package
US20180233441A1 (en) PoP Device
US20060249828A1 (en) Stacked Package Semiconductor Module having Packages Stacked in a Cavity in the Module Substrate
JP3574450B1 (ja) 半導体装置、及び半導体装置の製造方法
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
CN114497019A (zh) 一种多芯片立体集成结构及制作方法
CN111725146A (zh) 电子封装件及其制法
JP2006228897A (ja) 半導体装置
TW202103271A (zh) 電子封裝件及其製法
US11616017B2 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
JP2012134572A (ja) 半導体装置
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
WO2014171403A1 (ja) 半導体装置
TW202339130A (zh) 電子封裝件及其製法
KR20080029275A (ko) 박형 플립 칩 패키지 및 이의 제조 방법
JP2011082555A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130301

R150 Certificate of patent or registration of utility model

Ref document number: 5215587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3