JP4403821B2 - パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体 - Google Patents

Description

本発明は、パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体に関し、特に、半導体装置の薄型化を図るうえで有用な技術に関する。

近年の電子機器の小型化、軽量化に伴って、電子機器に搭載される半導体装置に対しても、実装密度の向上や薄型化等の要求がある。そこで、半導体チップ（半導体素子）とパッケージ基板とを備える半導体装置の構成として、パッケージ基板に開口部を形成するとともに、この開口部に半導体チップを搭載してワイヤボンディングすることにより、半導体装置の薄型化に対応しようとしたものがある（例えば、特許文献１参照）。

図２４は従来の半導体装置の構成例を断面図である。図示した半導体装置８０において、パッケージ基板８１の一面には配線層８２が形成され、この配線層８２に接続する状態でスルーホール電極８３が形成されている。スルーホール電極８３の一端は配線層８２のランド部分に接続し、同他端は配線層８２と反対側の基板面に形成された接続ランド８４に接続されている。配線層８２と接続ランド８４はそれぞれニッケル、金等からなるメッキ層８５によって被覆されている。また、パッケージ基板８１には開口部８６が形成され、この開口部８６に半導体チップ８７が搭載されている。半導体チップ８７は、金属ワイヤ８８によって配線層８２に接続されている。また、半導体チップ８７の一面側は、金属ワイヤ８８とともに封止樹脂８９によって封止されている。

このような構成を有する半導体装置では、半導体チップ８７を保護する目的や、パッケージ基板８１と半導体チップ８７の熱膨張差によるパッケージの反りを軽減する目的で、図２５に示すように、半導体チップ８７の裏面にシート９０を貼り付ける場合もある。また、図２６に示すように、上記構成の半導体装置８０を複数積層して互いの接続ランド部分を半田ボール９１で接続（接合）することにより積層構造体９２を構成し、この積層構造体９２を実装基板９３に実装して高機能化を図る場合もある。

特開２００３−１３３５２１号公報（図１参照）

上記従来の技術においては、パッケージ基板８１の開口部８６に搭載された半導体チップ８７を金属ワイヤ８８と一緒（一体）に封止樹脂８９で封止する必要があるため、封止樹脂８９の一部がパッケージ基板８１の基板面から突出した構造となる。したがって、複数の半導体装置８０を積層して積層構造体９２を構成する場合は、１つの半導体装置８０のパッケージ基板８１から突出する封止樹脂８９が、これに向かい合う他の半導体装置８０に接触しないよう、双方の間に半田ボール９１を介在させて十分な隙間を確保する必要がある。ただし、半田ボール９１を用いて半導体装置８０同士を積層する場合は、半田ボール９１自体が高コストであることに加えて、半導体装置８０のランド部分に半田ボール９１を搭載するのに手間がかかる。

また、半導体装置８０のランド部分に半田ボール９１を載せただけでは半田ボール９１の位置が安定しないため、実際の製造プロセスでは、予めフラックスを塗布した半導体装置８０のランド部分に半田ボール９１を載せてリフロー炉に通すことで半田ボール９１の仮固定を行い、その後、積層対象となる半導体装置８０のランド部分にフラックス又は半田ペーストを塗布して実際に半導体装置８０同士を重ね合わせた状態で、再びリフロー炉に通して半田ボール９１を本固定する必要がある。したがって、半田ボール９１を用いた場合は製造プロセスが複雑になり、コスト的にも不利になる。

そこで、例えば図示はしないが、多層配線構造を有するパッケージ基板を用いて、半導体チップ搭載用の開口部の周囲に基板面から凹む状態で段付き部を設けるとともに、この段付き部にワイヤボンディング用のパッドを設け、このパッドと半導体チップとの間を金属ワイヤで接続（ワイヤボンディング）することにより、基板面から封止樹脂が突出しない構成とすることも可能である。かかる構成を実現するにあたっては、４層以上の多層配線基板をパッケージ基板として採用し、このパッケージ基板の内層に予めワイヤボンディング用のパッドを形成しておいて、基板の削り込みによってワイヤボンディング用のパッドを露出させることになる。

しかしながら、上記パッケージ基板（多層配線基板）の内部に形成される配線層（ワイヤボンディング用のパッドを含む）は非常に薄く、しかも基板全体の厚み寸法が製造ロットでバラツキをもつため、基板の厚み寸法や削り込み量を厳密に管理しないと、削り込みが不足してワイヤボンディング用のパッドが露出しなかったり、削り込みが過剰になってワイヤボンディング用のパッドが削り取られたりしてしまう。その結果、パッケージ基板を用いて半導体装置を製造する際の歩留まり低下やコストアップを招くことになる。

本発明は、上記課題を解決するためになされたもので、その目的とするところは、パッケージ基板に段付き部を設け、この段付き部にワイヤボンディング用の電極部の端部を露出させて薄型のパッケージ構造を実現する場合の歩留まり向上と低コスト化を図ることにある。

本発明に係るパッケージ基板は、半導体チップと電気的に接続される基板と、この基板に形成された半導体チップ搭載用の開口部と、この開口部の周囲で基板を部分的に厚み方向に削り込むことにより形成された段付き部と、基板を貫通する状態で段付き部に形成されるとともに、当該段付き部の底面部に端部を露出させた電極部とを有する構成となっている。また、本発明に係る半導体装置は、上記構成のパッケージ基板を用いた構成となっている。

本発明に係るパッケージ基板及びこれを用いた半導体装置においては、半導体チップ搭載用の開口部の周囲で、基板の厚み方向に沿って形成された電極部とともに基板を厚み方向に削り込むことにより、段付き部を形成したものとなっているため、当該パッケージ基板を製造するにあたっては、基板の厚み寸法や削り込み量を厳密に管理しなくても、電極部の端部を段付き部で確実に露出させることが可能となる。

本発明に係るパッケージ基板の製造方法は、基板に当該基板を貫通する状態で電極部を形成する工程と、前記電極部及び前記基板を厚み方向に並行して削り込むことにより、前記電極部が形成された部分を基板面から凹ませて段付き部を形成しかつ当該段付き部の底面部に前記電極部の端部を露出させる工程と、前記基板に半導体チップ搭載用の開口部を形成する工程とを有するものである。また、本発明に係る半導体装置の製造方法は、上記各工程に加えて、基板に半導体チップ搭載用の開口部を形成する工程と、開口部に半導体チップを搭載する工程とを有するものである。

本発明に係るパッケージ基板の製造方法及びこれを含む半導体装置の製造方法においては、基板の厚み方向に沿って電極部を形成した後、この電極部とともに基板を厚み方向に削り込んで段付き部を形成することにより、基板の厚み寸法や削り込み量を厳密に管理しなくても、電極部の端部を段付き部で確実に露出させることが可能となる。

本発明によれば、パッケージ基板を製造するにあたって、基板の厚み寸法や削り込み量を厳密に管理しなくても、電極部の端部を段付き部で確実に露出させることができる。したがって、パッケージ基板に段付き部を設けて薄型のパッケージ構造を実現する場合の歩留まり向上と低コスト化を図ることができる。

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。

図１は本発明の第１実施形態に係るパッケージ基板の構成を示す断面図である。図示したパッケージ基板１は、例えば、ガラスエポキシ基板等の有機基板をベースに構成されるもので、平面視矩形状に形成されている。パッケージ基板１の中央には、後述する半導体チップのチップサイズ（平面サイズ）よりも大きな開口径をもって開口部２が形成されている。

また、パッケージ基板１には開口部２を取り囲む状態で段付き部３が形成されている。段付き部３は、開口部２の周囲でパッケージ基板１を部分的に厚み方向（図例では下方向）に削り込むことにより、パッケージ基板１の第１の基板面（図例では基板上面）から凹む状態で形成されている。段付き部３の底面部にはワイヤボンディング用の電極部４の一端部が露出し、この露出部分がメッキ層５によって被覆されている。このように電極部４の一端部をメッキ層５で被覆しておけば、後述するワイヤボンディング時の接合性を向上させることができる。

電極部４は、パッケージ基板１の基材部分に穿孔されたスルーホール４Ａと、このスルーホール４Ａの内壁に形成された銅のメッキ層４Ｂと、スルーホール４Ａの内部を完全に埋め込むようにホール内に充填された導電性樹脂部４Ｃとによって構成されたもので、基板の厚み方向に沿ってほぼストレートに形成されている。メッキ層５は、例えば、ニッケルのメッキ層と金のメッキ層を順に積層した２層構造で形成されている。

また、電極部４の他端部は配線層６に電気的に接続されている。配線層６は、パッケージ基板１の第２の基板面（第１の基板面と反対側の面）に形成されている。さらに、パッケージ基板１の第２の基板面上では、電極部４の他端部とこれにつながる配線層６とがソルダーレジスト７により被覆されている。配線層６の一端部は電極部４の他端部に電気的に接続されている。また、配線層６の他端部は、パッケージ基板１の外周部で外部接続用の端子部（ランド部）Ｔ１を形成している。

パッケージ基板１の外周部には外部接続用の電極部８が形成されている。この電極部８は、パッケージ基板１の外周部で段付き部３の形成部位よりも外側に形成されている。また、電極部８は、上記電極部４と同様の構造、すなわちパッケージ基板１の基材部分に穿孔されたスルーホール８Ａと、このスルーホール８Ａの内壁に形成された銅のメッキ層８Ｂと、スルーホール８Ａの内部を完全に埋め込むようにホール内に充填された導電性樹脂部８Ｃとによって構成されたもので、パッケージ基板１の厚み方向で第１の基板面から第２の基板面にわたって基板全体を貫通する状態に形成されている。

電極部８の一端部はパッケージ基板１の第１の基板面に露出し、この露出部分に外部接続用の端子部（ランド部）Ｔ２が形成されている。電極部８の他端部はパッケージ基板１の第２の基板面に露出し、この露出部分に上記配線層６によって外部接続用の端子部Ｔ１が形成されている。つまり、パッケージ基板１は、第１の基板面と第２の基板面の両方に外部接続用の端子部Ｔ１，Ｔ２を有している。これらの端子部Ｔ１，Ｔ２はメッキ層９によって被覆されている。メッキ層９は、例えば上記メッキ層５と同様に、ニッケルのメッキ層と金のメッキ層を順に積層した２層構造からなるものである。電極部８は配線層６を介して電極部４に電気的に接続されている。

図２は本発明の第１実施形態に係る半導体装置の構成を示す断面図である。図示した半導体装置１１は、上記パッケージ基板１を用いて構成されるものである。すなわち、パッケージ基板１の開口部２には半導体チップ１２が搭載されている。半導体チップ１２の裏面（図のチップ下面）は、パッケージ基板１の第２の基板面とほぼ面一に配置されている。また、半導体チップ１２の裏面は外部に露出した状態となっている。

一方、半導体チップ１２の表面（図のチップ上面）はパッケージ基板１の段付き部３とほぼ同じ高さ位置に配置されている。また、半導体チップ１２の表面には図示しない複数の電極パッドが形成されている。半導体チップ１２は金属ワイヤ１３を介してパッケージ基板１に電気的に接続（ワイヤボンディング）されている。さらに詳述すると、金属ワイヤ１３は、例えば、極細の金ワイヤからなるもので、半導体チップ１２の電極パッドと上記電極部４の一端部（メッキ層５の被覆部分）との間にループ状に架け渡されている。金属ワイヤ１３の一端は半導体チップ１２の電極パッドに接続され、同他端は電極部４の一端部に接続されている。また、金属ワイヤ１３のループ高さは、パッケージ基板１の第１の基板面を基準とした段付き部３の段差よりも低く抑えられている。これにより、金属ワイヤ１３の頂部はパッケージ基板１の第１の基板面よりも内側に配置されている。

また、パッケージ基板１の内部（開口部２、段付き部３）には、封止樹脂１４が充填されている。封止樹脂１４は、例えば、フィラー入りのエポキシ系の樹脂材料からなるもので、パッケージ基板１の内部で半導体チップ１２と金属ワイヤ１３とを一体的に封止している。封止樹脂１４の一面はパッケージ基板１の第１の基板面と面一に配置され、封止樹脂１４の他面はパッケージ基板１の第２の基板面と面一に配置されている。これにより、パッケージ基板１の内部に、半導体チップ１２、金属ワイヤ１３及び封止樹脂１４が納められ、封止樹脂１４がパッケージ基板１から露出しない構造となっている。

図３は本発明の第１実施形態に係る積層構造体の構成を示す断面図である。図示した積層構造体１５は、上記構成の半導体装置１１を２つ重ね合わせて積層したもので、実装基板１６上に実装されている。下段の半導体装置１１と上段の半導体装置１１は、スクリーン印刷等により塗布された半田材料（半田ペースト等）１７を介して、互いの端子部Ｔ１，Ｔ２（メッキ層９の被覆部分）を電気的かつ機械的に接続した構成となっている。なお、図例では半導体装置１１を２つ重ねて積層した構成となっているが、３つ以上の半導体装置１１を重ねて積層することも可能である。

実装基板１６は、半導体装置１１に用いられるパッケージ基板１よりも大きなサイズを有するものである。実装基板１６の一方の面（図の上面）には配線層１８が形成されている。また、実装基板１６の外周部には複数のスルーホール電極１９が形成されている。スルーホール電極１９の一端部は上記配線層１８に電気的に接続され、同他端部は、配線層１８と反対側の面に形成された外部接続用の端子部２０に電気的に接続されている。また、配線層１８と端子部２０は、それぞれメッキ層２１によって被覆されている。メッキ層２１は、例えば上記メッキ層５及びメッキ層９と同様に、ニッケルのメッキ層と金のメッキ層を順に積層した２層構造からなるものである。

続いて、本発明の第１実施形態に係るパッケージ基板とこれを用いて構成される半導体装置の製造方法について説明する。

まず、上記構成のパッケージ基板１を製造するにあたっては、図４（Ａ）に示すように、パッケージ基板１のベースとなる両面配線基板（以下、単に配線基板という）１Ａを用意し、この配線基板１Ａの所定の位置に孔開け加工によってスルーホール４Ａ，８Ａを形成する。配線基板１Ａは、絶縁基板（ガラスエポキシ基板等）の両面に銅の配線層６を有するものである。

次に、図４（Ｂ）に示すように、配線基板１Ａに銅のメッキ処理を施すことにより、スルーホール４Ａ，８Ａを含めて基板全体に銅のメッキ層４Ｂ，８Ｂを形成する。このメッキ層の形成により、各々のスルーホール４Ａ，８Ａの内壁が銅のメッキ層４Ｂ，８Ｂによって被覆されるとともに、このメッキ層４Ｂ，８Ｂを介して基板両面の配線層６が電気的に接続（導通）した状態となる。

次いで、図４（Ｃ）に示すように、各々のスルーホール４Ａ，４Ｂの内部に導電性樹脂４Ｃ，８Ｃを充填してホール内を埋め込んだ後、加熱処理等によって導電性樹脂４Ｃ，８Ｃを硬化させる。この時点で電極部４，８の形成が完了する。

続いて、図４（Ｄ）に示すように、配線基板１Ａの両面にそれぞれエッチング用のマスクパターン（レジストパターン）を形成（積層）し、このマスクパターンの開口部分を通して銅をエッチングすることにより、配線基板１Ａの両面で配線層６のパターニングを行う。このとき、配線基板１Ａの第１の基板面では、電極部４，８の露出部分を端子形状（ランド形状）に残すように配線層６をパターニングする。また、配線基板１Ａの第２の基板面では、電極部４，８の露出部分をつなぐように配線層６を残すとともに、この配線層６の両端部を端子形状に残すように配線層６をパターニングする。

次に、図４（Ｅ）に示すように、配線基板１Ａの両面にソルダーレジスト７を塗布する。このとき、外部接続用の端子部Ｔ１，Ｔ２は、ソルダーレジスト７で覆われないようにマスク処理しておく。これにより、端子部Ｔ１，Ｔ２以外の部分はソルダーレジスト７でコーティングされた状態となる。なお、上記図１〜図３においては、ソルダーレジスト７の表示を一部省略している。

次いで、配線基板１Ａを図示しないステージ上に真空吸着等で固定した状態で、図５（Ａ）に示すように、配線基板１Ａの一方の面からルーター等を用いた研削加工により基板の削り込みを行うことにより、電極部４が形成された部分を配線基板１Ａの第１の基板面から断面凹状に凹ませて段付き部３を形成する。この場合の適切な削り込み量は、半導体チップの高さや金属ワイヤのループ高さにもよるが、例えば、配線基板１Ａの基板厚の半分程度とすればよい。また、ワイヤボンディング時にボンディングツール（キャピラリ等）との接触を避けて良好にボンディング作業を行えるよう、電極部４の形成部位では平面視四角形の枠型（ロ字形）に基板を削り込むことが望ましい。この場合、配線基板１Ａの削り込みと並行して電極部４の削り込みも行う。そのため、削り込みが終了した段階では、配線基板１Ａの厚みや削り込み量に若干のバラツキがあっても、削り込みによって形成される段付き部３の底面部に必ず電極部４の一端部が露出した状態となる。

次に、図５（Ｂ）に示すように、先の削り込みによって段付き部３に露出させた電極部４の一端部と電極部８の両端につながる端子部Ｔ１，Ｔ２に、それぞれメッキ処理によってメッキ層５，９を形成する。メッキ処理は、例えば、ニッケルメッキ、金メッキの順で行う。電極部４の一端部は先の削り込みによって電極材料（銅）の素地がきれいに露出した状態になっているため、この露出部分では特にメッキ処理が容易になる。続いて、図５（Ｃ）に示すように、配線基板１Ａの一部をパンチング加工等によって打ち抜くことにより、先に形成した段付き部３の内側に当該段付き部３に連通する状態で半導体チップ搭載用の開口部２を形成する。この開口部２の形成は、上記メッキ処理の前に行ってもよい。この時点で、配線基板１Ａをベースとしたパッケージ基板１の製造が完了となる。

次いで、図６（Ａ）に示すように、パッケージ基板１の第２の基板面にチップ固定用の粘着シート２２を貼り付ける。粘着シート２２は、例えば、ポリイミド、ポリアミドイミド等のように弾性率の低いテープ基材の片面に粘着層が形成されたもので、パッケージ基板１の第２の基板面全体を覆うように貼り付けられる。次に、図６（Ｂ）に示すように、粘着シート２２付きのパッケージ基板１の上方から半導体チップ１２を降下させることにより、パッケージ基板１の開口部２に半導体チップ１２を搭載する。このとき、半導体チップ１２の裏面に粘着シート２２が貼り付けて当該半導体チップ１２を固定する。続いて、図６（Ｃ）に示すように、ワイヤボンダーを用いて半導体チップ１２の電極パッドと段付き部３に露出した電極部４の一端部（メッキ部分）とを金属ワイヤ１３によって電気的に接続（ワイヤボンディング）する。

次に、図７（Ａ）に示すように、チップ搭載済みのパッケージ基板１を、上型２３Ａと下型２３Ｂからなるモールド金型２３にセットする。このとき、モールド金型２３に挟まれたパッケージ基板１の内部に、開口部２と段付き部２３によるキャビティが形成される。次いで、図７（Ｂ）に示すように、パッケージ基板１内部の上記キャビティに封止樹脂１４を注入、充填することにより、半導体チップ１２を金属ワイヤ１３とともに樹脂封止する。続いて、図７（Ｃ）に示すように、モールド金型２３からパッケージ基板１を取り出すとともに、このパッケージ基板１から粘着シート２２を剥がす。これにより、上記図２に示す半導体装置１１が得られる。ちなみに、パッケージ基板１のベースとなる配線基板１Ａが多面取り用の基板構成となっている場合は、この配線基板１Ａを所定のラインに沿ってカット金型で個片に分割することにより、複数の半導体装置１１が同時に得られる。このとき得られる半導体装置１１を積層して積層構造体１５を構成する場合は、半田ペースト等の半田材料１７（図３参照）を、スクリーン印刷等により個片分割の前又は後に塗布するようにしてもよい。

このようにして得られるパッケージ基板１とこれを用いて構成される半導体装置１１においては、パッケージ基板１の内部で半導体チップ１２が搭載される開口部２の周囲に段付き部３を設け、この段付き部３に露出する電極部４の一端部にワイヤボンディングによって半導体チップ１２を電気的に接続している。そのため、パッケージ基板１の内部に半導体チップ１２と金属ワイヤ１３を収容し、これらを封止樹脂１４で一体に封止することができる。したがって、封止樹脂１４の最表面がパッケージ基板１の基板面と面一をなすフラットなパッケージ構造（薄型パッケージ）を実現することができる。その結果、半導体装置１１を複数積層して積層構造体１５を構成する場合は、コストや手間のかかる半田ボールを用いることなく、印刷等で塗布した半田ペースト等の半田材料１７を用いて半導体装置１１同士を電気的かつ機械的に接続することができる。そのため、積層構造体１５全体の高さを低く抑えることができる。

また、パッケージ基板１を製造するにあたっては、ベースとなる配線基板１Ａの厚み方向に沿って電極部４を形成し、この電極部４を該基板と一緒に削り込むことにより、当該電極部４の一端部が露出するように段付き部３を形成しているため、基板の削り込み量に多少のバラツキがあっても、電極部４の一端部を段付き部３で確実に露出させることができる。これにより、パッケージ基板１の厚み寸法や削り込み量を厳密に管理する必要がなくなる。そのため、パッケージ基板１を製造したり、これによって得られるパッケージ基板１を用いて半導体装置１１を製造する場合の歩留まり向上や低コスト化を実現することができる。

さらに、半導体装置１１のパッケージ構造が全体的にフラットな構造となることにより、モールド金型２３の共通化を図ることも可能となる。すなわち、樹脂封止する際のモールド部分のゲート位置がパッケージサイズにかかわらず同じ位置となるよう、それぞれのパッケージサイズに適合した配線基板１Ａを作製することにより、パッケージサイズの異なる半導体装置１１を、共通のモールド金型２３を用いて樹脂封止することができる。

具体的には、モールド金型２３の構成として、例えば図８に示すようなものを採用する。図８において、（Ａ）は上型２３Ａの平面図、（Ｂ）は上型２３Ａの側面図、（Ｃ）は下型２３Ｂの平面図、（Ｄ）は下型２３Ｂの側面図である。図において、上型２３Ａには位置決め用の複数の孔２３Ｃとポット部２３Ｄとランナ部２３Ｅとゲート部２３Ｆとが設けられ、これに対応する下型２３Ｂには位置決め用の複数のピン２３Ｇとパッケージ基板１の厚み寸法とほぼ同一寸法で突出した突出部２３Ｈとが設けられている。これらの上型２３Ａと下型２３Ｂとを組み付けてモールド金型２３を型締めした状態では、図９に示すように、上記突出部２３Ｈの突出寸法に対応した隙間が、上型２３Ａと下型２３Ｂとの間に形成され、この隙間部分にパッケージ基板１が介在した状態となる。このとき、パッケージ基板１のモールド部分（キャビティ）につながるゲート部２３Ｆの位置を、パッケージサイズごとに共通化することにより、図１０（Ａ），（Ｂ）に示すように、長尺状（個片分割前）のパッケージ基板１のモールド部分Ｍｄの大小によらず、同じモールド金型２３を用いて、半導体チップを樹脂封止することが可能となる。

なお、上記第１実施形態においては、両面配線基板を用いてパッケージ基板１を構成するものとしたが、本発明はこれに限らず、多層配線基板を用いてパッケージ基板１を構成することも可能である。具体的には、例えば、図１１（Ａ），（Ｂ）に示すように、４つの配線層を有する多層配線基板１Ａをパッケージ基板１のベース基板とし、この多層配線基板１Ａを、当該基板の厚み方向に沿って形成した電極部４とともに同方向に削り込むことにより、基板面から凹む状態で段付き部３を形成し、この段付き部３に電極部４の一端部を露出させるとともに、この段付き部３で囲まれる領域に半導体チップ搭載用の開口部２を形成する。さらに、こうして得られるパッケージ基板１を用いて、図１１（Ｃ）に示すように、半導体チップ１２を開口部２に搭載するとともに、この半導体チップ１２と段付き部３に露出する電極部４の一端部を金属ワイヤ１３によってワイヤボンディングし、これらを封止樹脂１４で一体に樹脂封止することにより、基板の厚み寸法と同等レベルまで薄型化されたフラットなパッケージ構造を有する半導体装置１１が得られる。

また、両面配線基板を用いた場合の変形例として、図１２（Ａ），（Ｂ）に示すように、パッケージ基板１のベースとなる両面配線基板１Ａの両面にそれぞれプリプレイグ層２４を積層して銅の配線層２５を形成し、それらをソルダーレジスト２６により被覆した４層の配線基板を採用することも可能である。この場合は、パッケージ基板１のベースとなる両面配線基板１Ａを、当該基板の厚み方向に沿って形成した電極部４とともに同方向に削り込むことにより、基板面から凹む状態で段付き部３を形成し、この段付き部３に電極部４の一端部を露出させるとともに、この段付き部３で囲まれる領域に半導体チップ搭載用の開口部２を形成する。さらに、こうして得られるパッケージ基板１を用いて、図１２（Ｃ）に示すように、半導体チップ１２を開口部２に搭載するとともに、この半導体チップ１２と段付き部３に露出する電極部４の一端部を金属ワイヤ１３によってワイヤボンディングし、これらを封止樹脂１４で一体に樹脂封止することにより、基板の厚み寸法と同等レベルまで薄型化されたフラットなパッケージ構造を有する半導体装置１１が得られる。

図１３は本発明の第２実施形態に係るパッケージ基板の構成を示す断面図である。図示したパッケージ基板３１は、例えば、ガラスエポキシ基板等の有機基板をベースに構成されるもので、平面視矩形状に形成されている。パッケージ基板３１の中央には、当該パッケージ基板３１に搭載される半導体チップのチップサイズ（平面サイズ）よりも大きな開口径をもって開口部３２が形成されている。

また、パッケージ基板３１には開口部３２を取り囲む状態で段付き部３３が形成されている。段付き部３３は、開口部３２の周囲でパッケージ基板３１を部分的に厚み方向（図例では下方向）に削り込むことにより、パッケージ基板３１の第１の基板面（図例では基板上面）から凹む状態で形成されている。段付き部３３の底面部にはワイヤボンディング用の電極部３４の一端部が露出し、この露出部分がメッキ層３５によって被覆されている。電極部３４は、基板の厚み方向に沿って形成されている。メッキ層３５は、例えば、ニッケルのメッキ層と金のメッキ層を順に積層した２層構造で形成されている。

また、電極部３４の他端部は配線層３６に電気的に接続されている。配線層３６は、パッケージ基板３１の第２の基板面（第１の基板面と反対側の面）に形成されている。さらに、パッケージ基板３１の第２の基板面上では、電極部３４の他端部とこれにつながる配線層３６とがソルダーレジスト３７により被覆されている。配線層３６の一端部は電極部３４の他端部に電気的に接続されている。また、配線層３６の他端部は、パッケージ基板３１の外周部で外部接続用の端子部（ランド部）Ｔ１を形成している。

パッケージ基板３１の外周部には外部接続用の電極部３８が形成されている。この電極部３８は、パッケージ基板３１の外周部で段付き部３３の形成部位よりも外側に形成されている。また、電極部３８は、パッケージ基板３１の厚み方向で第１の基板面から第２の基板面にわたって基板全体を貫通する状態に形成されている。

電極部３８の一端部はパッケージ基板３１の第１の基板面に露出し、この露出部分に外部接続用の端子部（ランド部）Ｔ２が形成されている。電極部３８の他端部はパッケージ基板３１の第２の基板面に露出し、この露出部分に上記配線層３６によって外部接続用の端子部Ｔ１が形成されている。つまり、パッケージ基板３１は、第１の基板面と第２の基板面の両方に外部接続用の端子部Ｔ１，Ｔ２を有している。これらの端子部Ｔ１，Ｔ２はメッキ層３９によって被覆されている。メッキ層３９は、例えば上記メッキ層３５と同様に、ニッケルのメッキ層と金のメッキ層を順に積層した２層構造からなるものである。電極部３８は配線層３６を介して電極部３４に電気的に接続されている。

図１４は本発明の第２実施形態に係る半導体装置の構成を示す断面図である。図示した半導体装置４１は、上記パッケージ基板３１を用いて構成されるものである。すなわち、パッケージ基板３１の開口部３２には半導体チップ４２が搭載されている。半導体チップ４２の裏面（図のチップ下面）は、パッケージ基板３１の第２の基板面とほぼ面一に配置されている。また、半導体チップ４２の裏面は外部に露出した状態となっている。

一方、半導体チップ４２の表面（図のチップ上面）はパッケージ基板３１の段付き部３３とほぼ同じ高さ位置に配置されている。また、半導体チップ４２の表面には図示しない複数の電極パッドが形成されている。半導体チップ４２は金属ワイヤ４３を介してパッケージ基板３１に電気的に接続されている。さらに詳述すると、金属ワイヤ４３は、例えば、極細の金ワイヤからなるもので、これがワイヤボンディングによって半導体チップ４２の電極パッドと上記電極部３４の一端部（メッキ層３５の被覆部分）との間にループ状に架け渡されている。金属ワイヤ４３の一端は半導体チップ４２の電極パッドに接続され、同他端は電極部３４の一端部に接続されている。また、金属ワイヤ４３のループ高さは、パッケージ基板３１の第１の基板面を基準とした段付き部３３の段差よりも低く抑えられている。これにより、金属ワイヤ４３の頂部はパッケージ基板３１の第１の基板面よりも内側に配置されている。

また、パッケージ基板３１の開口部３２には、段付き部３３による凹み空間も含めて封止樹脂４４が充填されている。封止樹脂４４は、例えば、エポキシ系の樹脂材料からなるもので、パッケージ基板３１の内部で半導体チップ４２と金属ワイヤ４３とを一体的に封止している。封止樹脂４４の一面はパッケージ基板３１の第１の基板面と面一に配置され、封止樹脂４４の他面はパッケージ基板３１の第２の基板面と面一に配置されている。これにより、パッケージ基板３１の内部に、半導体チップ４２、金属ワイヤ４３及び封止樹脂４４が納められ、封止樹脂４４がパッケージ基板１から露出しない構造となっている。

図１５は本発明の第２実施形態に係る積層構造体の構成を示す断面図である。図示した積層構造体４５は、上記構成の半導体装置４１を２つ重ね合わせて積層したもので、実装基板４６上に実装されている。下段の半導体装置４１と上段の半導体装置４１は、スクリーン印刷等により塗布された半田材料（半田ペースト等）４７を介して、互いの端子部Ｔ１，Ｔ２（メッキ層３９の被覆部分）を電気的かつ機械的に接続した構成となっている。なお、図例では半導体装置４１を２つ重ねて積層した構成となっているが、３つ以上の半導体装置４１を重ねて積層することも可能である。

実装基板４６は、半導体装置４１に用いられるパッケージ基板３１よりも大きなサイズを有するものである。実装基板４６の一方の面（図の上面）には配線層４８が形成されている。また、実装基板４６の外周部には複数のスルーホール電極４９が形成されている。スルーホール電極４９の一端部は上記配線層４８に電気的に接続され、同他端部は、配線層４８と反対側の面に形成された外部接続用の端子部５０に電気的に接続されている。また、配線層４８と端子部５０は、それぞれメッキ層５１によって被覆されている。メッキ層５１は、例えば上記メッキ層３５及びメッキ層３９と同様に、ニッケルのメッキ層と金のメッキ層を順に積層した２層構造からなるものである。

以上述べたパッケージ基板３１、半導体装置４１及び積層構造体４５の基本的な構成は、上記第１実施形態に係るパッケージ基板１、半導体装置１１及び積層構造体４５の構成と同様である。ただし、第１実施形態で採用したパッケージ基板１では、スルーホール、メッキ層及び導電性樹脂部によって電極部４，８を形成しているのに対し、第２実施形態で採用したパッケージ基板３１では、主に銅の埋め込みによって電極部３４，３８を形成している。

続いて、本発明の第２実施形態に係るパッケージ基板の製造方法について説明する。なお、パッケージ基板を用いた半導体装置の製造方法については上記第１実施形態で記述した方法と同様であるため、ここでは説明を省略する。

まず、上記構成のパッケージ基板を製造するにあたっては、図１６（Ａ）に示すように、例えば厚み１００μｍ程度の銅板５２の片面にレジスト層５３を形成する。次に、図１６（Ｂ）に示すように、銅板５２の、レジスト層５３が形成された面と反対側の面にニッケルメッキによって第１のメッキ層５４を形成する。次に、図１６（Ｃ）に示すように、銅板５２の第１のメッキ層５４上に銅メッキによって第２のメッキ層５５を形成する。続いて、図１６（Ｄ）に示すように、銅板５２の片面からレジスト層５３を剥離する。

続いて、図１７（Ａ）に示すように、銅板５２の片面にレジストパターン５６を形成するとともに、その反対側に第２のメッキ層５５を覆う状態でレジスト層５７を形成する。次に、図１７（Ｂ）に示すように、レジストパターン５６をマスクとして銅板５２をエッチングすることにより、ニッケルからなる第１のメッキ層５４をエッチングストップ層として機能させつつ、レジストパターン５６でマスクした銅板５２の一部を、それぞれ内側電極部５８Ａ及び外側電極部５８Ｂとして柱状（針状）に残す。ここで、内側電極部５８Ａは、パッケージ基板３１の中心部寄りに配置される電極部をいい、外側電極部５８Ｂは、内側電極部５８Ａよりもパッケージ基板３１の外周部寄りに配置される電極部をいう。次いで、図１７（Ｃ）に示すように、各々の電極部５８Ａ，５８Ｂの先端部からレジストパターン５６を剥離した後、図１７（Ｄ）に示すように、電極部５８Ａ，５８Ｂをマスクとしてニッケルからなる第１のメッキ層５４をエッチングにより除去する。このとき、第１のメッキ層５４の一部は、電極部５８Ａ，５８Ｂと第２のメッキ層５５との間に残る。

続いて、図１８（Ａ）に示すように、第２のメッキ層５５から突出する各々の電極部５８Ａ，５８Ｂを層内部に埋め込むように絶縁層５９を形成する。絶縁層５９は、例えば、接着による貼り付けや樹脂成形などによって形成される。このとき、絶縁層５９の表面を適宜研磨することにより、各々の電極部５８Ａ，５８Ｂの先端部を絶縁層５９の表面に露出させる。次いで、図１８（Ｂ）に示すように、絶縁層５９の表面をレジスト層６０で覆うとともに、第２のメッキ層５５の表面を部分的にレジストパターン６１で覆う。次に、図１８（Ｃ）に示すように、上記レジストパターン６１をマスクとして第２のメッキ層５５をエッチングすることにより、レジストパターン６１でマスクした第２のメッキ層５５の一部を配線層６２として残す。次いで、図１８（Ｄ）に示すように、配線層６２をレジストパターン６３で覆う。このとき、配線層６２の一端部を開口するようにレジストパターン６３を形成することにより、配線層６２の一端部を外部接続用の端子部Ｔ１として露出させる。

続いて、図１９（Ａ）に示すように、レジストパターン６３の形成面と反対側で、内側電極部５８Ａとともに絶縁層５９を部分的に削り込むことにより、絶縁層５９の表面から凹状に凹む状態で段付き部６４を形成する。この場合の削り込み方向は基板の厚み方向とする。これにより、段付き部６４の底面部には、内側電極部５８Ａの一端部が露出した状態となる。次に、図１９（Ｂ）に示すように、内側電極部５８Ａの一端部（露出部分）と外側電極部５８Ｂの一端部（露出部分）と端子部Ｔ１に、それぞれメッキ処理によってメッキ層６５，６６を形成する。メッキ処理は、例えば、ニッケルメッキ、金メッキの順で行う。内側電極部８Ａの一端部は先の削り込みによって電極材料（銅）の素地がきれいに露出した状態になっているため、この露出部分では特にメッキ処理が容易になる。このとき、外部電極部８Ｂの先端部でメッキ層６６により被覆される部分が外部接続用の他の端子部Ｔ２となる。次いで、図１９（Ｃ）に示すように、絶縁層５９の一部をパンチング加工等によって打ち抜くことにより、先に形成した段付き部６４の内側に当該段付き部６４に連通する状態で半導体チップ搭載用の開口部６７を形成する。この開口部６７の形成は、上記メッキ処理の前に行ってもよい。

以上の製造方法により、上記図１３に示したパッケージ基板３１と同様のものが得られる。また、内側電極部５８Ａと外側電極部５８Ｂを埋め込むように絶縁層５９を形成した後、図２０（Ａ）に示すように、各々の電極部５８Ａ，５８Ｂに電気的に接続する状態で絶縁層５９の表面に銅のメッキによって電極層６８を形成した場合は、この電極層６８をパターニングすることにより、図２０（Ｂ）に示すように、外側電極部５８Ｂの両端部にそれぞれ幅広の端子部Ｔ１，Ｔ２を形成し、上記図１３に示すパッケージ基板３１と同様の構成とすることができる。また、図２１（Ａ）に示すように、絶縁層５９を２層構造として、各々の層間で電極部５８Ａ，５８Ｂを電気的に接続させた多層配線基板とした場合は、基板の削り込みを１層目の絶縁層５９の途中まで行うか２層目の絶縁層５９の途中まで行うかにより（削り込み量の違いにより）、図２１（Ｂ）に示すように、段付き部６４の段差を図中左側のように深くしたり図中右側のように浅くしたりすることができる。

なお、上記第１及び第２実施形態においては、パッケージ基板に搭載した半導体チップの裏面を外部に露出させた構成としているが、これ以外にも、例えば、半導体チップを外部から保護したり、熱膨張差によるパッケージの反りを軽減するなど目的で、図２２（Ａ）〜（Ｃ）に示すように、半導体チップ１２の裏面にサポート部材６９を貼着した構成としてもよい。ちなみに、図２２（Ａ）〜（Ｃ）のパッケージ構造において、半導体チップ１２を外部から保護する目的でサポート部材６９を貼着する場合は、外部からの機械的な衝撃に対して十分な緩衝作用（クッション効果）をなす弾性を有するサポート部材６９を採用することが望ましい。また、図２２（Ａ），（Ｂ）のパッケージ構造において、パッケージの反りを軽減する目的でサポート部材６９を貼着する場合は、半導体チップ１２のベースとなる半導体基板（シリコン基板等）よりも熱膨張率が高いサポート部材６９を採用し、図２２（Ｃ）のパッケージ構造において、パッケージの反りを軽減する目的でサポート部材６９を貼着する場合は、半導体チップ１２がパッケージ基板１の厚み方向のほぼ中心に配置されるような厚みを有し、かつ封止樹脂１４とほぼ同等の熱膨張率を有するサポート部材６９を採用することが望ましい。

また、上記実施形態においては、パッケージ基板の内部に１つの半導体チップを搭載したものについて説明したが、本発明はこれに限るものではない。例えば、図２３（Ａ）に示すように、パッケージ基板１の内部に大小２つの半導体チップ１２Ａ，１２Ｂを積層状態に搭載し、各々の半導体チップ１２Ａ，１２Ｂを金属ワイヤ１３によってワイヤボンディングしたものや、図２３（Ｂ）に示すように、パッケージ基板１の内部にフリップチップによるチップオンチップ構造で大小複数の半導体チップ１２Ａ，１２Ｂを搭載し、大径の半導体チップ１２Ａを金属ワイヤ１３によってワイヤボンディングしたもの、さらには図２３（Ｃ）に示すように、パッケージ基板１の内部に同一サイズ（又は異なるサイズ）の複数の半導体チップ１２，１２を平面的に並べて搭載し、各々の半導体チップ１２，１２を金属ワイヤ１３によってワイヤボンディングしたものであってもよい。

本発明の第１実施形態に係るパッケージ基板の構成を示す断面図である。 本発明の第１実施形態に係る半導体装置の構成を示す断面図である。 本発明の第１実施形態に係る積層構造体の構成を示す断面図である。 本発明の第１実施形態に係るパッケージ基板と半導体装置の製造方法を説明する図（その１）である。 本発明の第１実施形態に係るパッケージ基板と半導体装置の製造方法を説明する図（その２）である。 本発明の第１実施形態に係るパッケージ基板と半導体装置の製造方法を説明する図（その３）である。 本発明の第１実施形態に係るパッケージ基板と半導体装置の製造方法を説明する図（その４）である。 モールド金型の構成を示す図である。 モールド金型を用いた樹脂封止の様子を示す図である。 モールド金型の共通化を実現した具体例を示す図である。 本発明の第１実施形態の第１変形例を説明する図である。 本発明の第１実施形態の第２変形例を説明する図である。 本発明の第２実施形態に係るパッケージ基板の構成を示す断面図である。 本発明の第２実施形態に係る半導体装置の構成を示す断面図である。 本発明の第２実施形態に係る積層構造体の構成を示す断面図である。 本発明の第２実施形態に係るパッケージ基板の製造方法を説明する図（その１）である。 本発明の第２実施形態に係るパッケージ基板の製造方法を説明する図（その２）である。 本発明の第２実施形態に係るパッケージ基板の製造方法を説明する図（その３）である。 本発明の第２実施形態に係るパッケージ基板の製造方法を説明する図（その４）である。 本発明の第２実施形態の第１変形例を説明する図である。 本発明の第２実施形態の第２変形例を説明する図である。 本発明を適用可能なパッケージ構造の第１変形例を説明する図である。 本発明を適用可能なパッケージ構造の第２変形例を説明する図である。 従来の半導体装置の構成例を示す断面図である。 従来の半導体装置の他の構成例を示す断面図である。 従来の半導体装置を用いた積層構造体の構成を示す断面図である。

符号の説明

１…パッケージ基板、２…開口部、３…段付き部、４…電極部、１１…半導体装置、１２…半導体チップ、１３…金属ワイヤ、１４…封止樹脂、１５…積層構造体

Claims (8)

1. 半導体チップと電気的に接続される基板と、
   前記基板に形成された半導体チップ搭載用の開口部と、
   前記開口部の周囲で前記基板を部分的に厚み方向に削り込むことにより形成された段付き部と、
   前記基板を貫通する状態で前記段付き部に形成されるとともに、当該段付き部の底面部に端部を露出させた電極部と
   を有するパッケージ基板。
2. 前記段付き部に露出させた前記電極部の端部を被覆するメッキ層を有する
   請求項１記載のパッケージ基板。
3. 基板に当該基板を貫通する状態で電極部を形成する工程と、
   前記電極部及び前記基板を厚み方向に並行して削り込むことにより、前記電極部が形成された部分を基板面から凹ませて段付き部を形成しかつ当該段付き部の底面部に前記電極部の端部を露出させる工程と、
   前記基板に半導体チップ搭載用の開口部を形成する工程と
   を有するパッケージ基板の製造方法。
4. 前記段付き部に露出させた前記電極部の端部をメッキ層で被覆する工程を含む
   請求項３記載のパッケージ基板の製造方法。
5. 基板と、前記基板に形成された半導体チップ搭載用の開口部と、前記開口部の周囲で前記基板を部分的に厚み方向に削り込むことにより形成された段付き部と、前記基板を貫通する状態で前記段付き部に形成されるとともに、当該段付き部の底面部に端部を露出させた電極部とを有するパッケージ基板と、
   前記開口部に搭載されるとともに、前記段付き部に露出させた前記電極部の端部にワイヤボンディングによって電気的に接続された半導体チップと
   を備える半導体装置。
6. 基板に当該基板を貫通する状態で電極部を形成する工程と、
   前記電極部及び前記基板を厚み方向に並行して削り込むことにより、前記電極部が形成された部分を基板面から凹ませて段付き部を形成しかつ当該段付き部の底面部に前記電極部の端部を露出させる工程と、
   前記基板に半導体チップ搭載用の開口部を形成する工程と、
   前記開口部に半導体チップを搭載する工程と
   を有する半導体装置の製造方法。
7. 前記段付き部に露出させた前記電極部の端部にワイヤボンディングによって前記半導体チップを電気的に接続する工程を含む
   請求項６記載の半導体装置の製造方法。
8. 基板と、前記基板に形成された半導体チップ搭載用の開口部と、前記開口部の周囲で前記基板を部分的に厚み方向に削り込むことにより形成された段付き部と、前記基板を貫通する状態で前記段付き部に形成されるとともに、当該段付き部の底面部に端部を露出させた電極部とを有するパッケージ基板と、
   前記開口部に搭載されるとともに、前記段付き部に露出させた前記電極部の端部にワイヤボンディングによって電気的に接続された半導体チップと
   を備える半導体装置を複数積層してなる
   積層構造体。

Images