TWI381500B - 嵌埋半導體晶片之封裝基板及其製法 - Google Patents

嵌埋半導體晶片之封裝基板及其製法 Download PDF

Info

Publication number
TWI381500B
TWI381500B TW098101475A TW98101475A TWI381500B TW I381500 B TWI381500 B TW I381500B TW 098101475 A TW098101475 A TW 098101475A TW 98101475 A TW98101475 A TW 98101475A TW I381500 B TWI381500 B TW I381500B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor wafer
conductive
dielectric layer
circuit layer
Prior art date
Application number
TW098101475A
Other languages
English (en)
Other versions
TW201029125A (en
Inventor
Chao Chung Tseng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW098101475A priority Critical patent/TWI381500B/zh
Publication of TW201029125A publication Critical patent/TW201029125A/zh
Application granted granted Critical
Publication of TWI381500B publication Critical patent/TWI381500B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Description

嵌埋半導體晶片之封裝基板及其製法
本發明係關於一種嵌埋半導體晶片之封裝基板及其製法，尤指一種當半導體晶片電極墊縮小時，可避免雷射開孔對位偏差而導致晶片損壞之嵌埋半導體晶片之封裝基板及其製法。
隨著電子產業的蓬勃發展，電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體封裝件高積集度(integration)以及微型化(miniaturization)的封裝要求，提供多數主被動元件及線路連接之電路板，亦逐漸由單層板演變成多層板，以使在有限的空間下，藉由層間連接技術(interlayer connection)擴大電路板上可利用的佈線面積而配合高電子密度之積體電路(integrated circuit)需求。
一般半導體裝置之製程，首先係由晶片載板製造業者生產適用於該半導體裝置之晶片載板，如基板或導線架。之後再將該些晶片載板交由半導體封裝業者進行置晶、打線、封膠以及植球等封裝製程。又一般半導體封裝是將半導體晶片背面黏貼於封裝基板頂面進行打線接合(wire bonding)，或者將半導體晶片之作用面以覆晶接合(flip chip)方式與封裝基板接合，再於基板之背面植以焊料球以供與其他電子裝置進行電性連接。
隨著技術發展，近來有許多研究發展出半導體晶片嵌埋於基板中之方法，在相同封裝單位體積中容納更多數量的線路及半導體晶片，以滿足電子產品輕薄短小化之需求。業界現行嵌埋晶片於基板之技術中，多將晶片埋入基板後，於晶片及基板表面同時進行增層，透過增層線路層及導電盲孔所構成之層間電性連接結構(interlayer electrically connecting structure)將半導體晶片之電極墊扇出(fan out)。
請參閱圖1A至圖1D，此為習知之嵌埋半導體晶片之封裝結構之製作流程剖視圖。首先，如圖1A所示，提供一第一承載板1，並於第一承載板1上形成一第二承載板10，其中第二承載板10具有一貫穿開口101。接著，提供一半導體晶片11，並將其置入第二承載板10之貫穿開口101中，其中半導體晶片11具有複數電極墊111，如圖1B所示。而後，在半導體晶片11與第二承載板10上以熱壓形成一第一介電層12，如圖1C所示。最後，以雷射在第一介電層12中形成複數盲孔121，再於盲孔121中及第一介電層12上形成導電盲孔131及第一線路13，以電性連接半導體晶片11之電極墊111，如圖1D所示。
接著，請參閱圖2A及圖2B，此為習知以雷射形成盲孔之示意圖。如圖2A所示之例子中，習知電極墊111之寬度W係為100μm，而目前雷射光束之最小光徑L係為60μm，其中雷射光束具有±15μm之對位偏差D，故雷射光束之光徑範圍會介於90μm範圍內。因此，在電極墊111之寬度W為100μm之情況下，若使用光徑L為60μm之雷射光束，即使對位不精準，雷射光束仍打在電極墊111上，而不會損害到半導體晶片11之表面。
為因應電子產品輕薄短小化之需求，半導體晶片尺寸也隨之縮小，造成電極墊之表面積也相對縮小。如圖2B所示之例子中，當電極墊111寬度W縮小至80μm時，由於目前雷射光束之最小光徑L係為60μm且具有±15μm之對位偏差D，因此，在對位不夠精準的情形下，會造成雷射光束打在半導體晶片11電極墊111周緣外之表面的情形發生，而損壞半導體晶片11之表面，導致產品良率降低。
綜上所述，習知之嵌埋半導體晶片之封裝基板，係先將半導體晶片置入已開口之基板中，再以雷射鑽孔。然而，由於半導體晶片置入並固定於基板之開口時可能會有對位偏差，而降低後續製程之對位精準度。同時，隨著電子產品逐漸往微型化發展之需求，半導體晶片上之電極墊也隨之縮小。然而，在製程上雷射光束之光徑大小仍有其限制，且雷射光束本身亦有對位偏差。因此，當半導體晶片之電極墊縮小時，以習知製作嵌埋半導體晶片之封裝基板，可能會產生雷射光束打在電極墊周緣外而破壞半導體晶片之情形，而造成良率降低。
因此，現行亟需研發出能改善上述問題或缺點之封裝基板結構及其製法，以避免因對位不精準而造成雷射光束打在半導體晶片電極墊周緣外表面而損壞半導體晶片之情形。
本發明之主要目的係在提供一種嵌埋半導體晶片之封裝基板，其利用一導接環以防止雷射開孔破壞半導體晶片表面，而導致良率降低。
本發明之另一目的係在提供一種嵌埋半導體晶片之封裝基板之製法，藉由在壓合介電層前先將半導體晶片與承載板固定，並在雷射開孔前形成一導接環，以提升雷射鑽孔之精準度。
為達成上述目的，本發明之第一實施態樣係提供一種嵌埋半導體晶片之封裝基板，包括：一第一介電層，具有一第一表面及相對之一第二表面；一半導體晶片，係設於該第一介電層中，該半導體晶片具有相對之一作用面與一非作用面，該作用面具有複數電極墊，且該作用面係面向該第一表面；一黏著層，係位於該半導體晶片之該作用面上並具有一第三表面，且該第三表面係外露於該第一介電層之該第一表面；複數具有開孔之導接環，係嵌埋並外露於該黏著層之一第三表面上且對應於各該電極墊；以及複數第一導電盲孔，係設於該黏著層中，各該第一導電盲孔之頂部係與各該導接環相對應並填滿開孔且延伸至導接環表面，其中部分該第一導電盲孔之頂部係做為電性連接墊，又各該第一導電盲孔之底部係電性連接至各該電極墊。
此外，本發明之第二實施態樣係提供一種嵌埋半導體晶片之封裝基板，包括：一金屬板，具有一第五表面及一第六表面，其中該金屬板具有一開口；一半導體晶片，係設於該開口中，該半導體晶片具有相對之一作用面與一非作用面，且該作用面與該第五表面同側且具有複數電極墊；一導熱材料，係填充於該金屬板之該開孔與該半導體晶片間之間隙中；一第一介電層，具有一第一表面及相對之一第二表面，且該第二表面係與該金屬板之該第五表面相結合；一黏著層，係位於該半導體晶片之該作用面上並具有一第三表面，且該第三表面係外露於該第一介電層之該第一表面；複數具有開孔之導接環，係嵌埋並外露於該黏著層之一第三表面上且對應於各該電極墊；以及複數第一導電盲孔，係設於該黏著層中，各該第一導電盲孔之頂部係與各該導接環相對應並填滿開孔且延伸至導接環表面，其中部分該第一導電盲孔之頂部係做為電性連接墊，又各該第一導電盲孔之底部係電性連接至各該電極墊。
於本發明之第二實施態樣之封裝基板中，該半導體晶片之該非作用面可外露於該金屬板之該第六表面。或，該半導體晶片之厚度可小於該金屬板之厚度，該導熱材料更覆蓋該半導體晶片之該非作用面，且該導熱材料係外露於該金屬板之該第六表面。亦或，該導熱材料可更覆蓋該半導體晶片之該非作用面與該金屬板之該第六表面。
本發明之第一或第二實施態樣之封裝基板，其更包括一第一線路，係嵌埋並外露於該第一介電層之第一表面及該黏著層之第三表面，且該第一線路係電性連接至部分該導接環。
本發明之第一或第二實施態樣之封裝基板，可更包括一第一增層結構，係設於該第一線路及該第一介電層之該第一表面上，該第一增層結構係包括至少一第二介電層、至少一設於該第二介電層上之第三線路層、及複數設於該第二介電層中且電性連接該第三線路層之第二導電盲孔，其中部分該第二導電盲孔係電性連接至該第一線路，且另部分第二導電盲孔係電性連接至該電性連接墊，而最外層之第三線路層具有複數電性接觸墊。此外，上述之封裝基板可更包括一防焊層，係設於該第一增層結構之表面，且該防焊層具有複數防焊層開孔以露出各該電性接觸墊。
於本發明之第一實施態樣之封裝基板中，該第一介電層之該第二表面係設有一第二線路層。此外，上述之封裝基板可更包括一第二增層結構，係設於該第二線路層及該第一介電層之該第二表面上，該第二增層結構係包括至少一第二介電層、至少一設於該第二介電層上之第三線路層、及複數設於該第二介電層中且電性連接該第三線路層之第二導電盲孔，其中部分第二導電盲孔係電性連接至第二線路層，且最外層之第三線路層具有複數電性接觸墊。同時，上述之封裝基板可更包括一防焊層，係設於該第二增層結構之表面，且該防焊層具有複數防焊層開孔以露出各該電性接觸墊。
於上述之封裝基板中，該黏著層之材料可為樹脂。
本發明除提供上述之嵌埋半導體晶片之封裝基板外，更提供其製作方法。
因此，本發明係提供一種嵌埋半導體晶片之封裝基板之製法，係包括：(A)提供一承載板，並於該承載板上形成一第一線路層，其中該第一線路層具有複數具有開孔之導接環；(B)提供一半導體晶片，其具有相對之一作用面及一非作用面，其中該作用面具有複數電極墊，且一黏著層係形成於該作用面上；(C)藉由該黏著層貼合該承載板與該半導體晶片，其中該半導體晶片之該作用面係面向該承載板上之該第一線路層，各該電極墊係對應於各該導接環之開孔，以使該黏著層位於該第一線路層與該半導體晶片之該作用面間並填入該導接環之開孔內；(D)於該承載板、該第一線路層、及該半導體晶片之該非作用面上形成一第一介電層，使該半導體晶片埋於該第一介電層中，其中該第一介電層具有一第一表面及相對之一第二表面，且該第一線路層係嵌埋於該第一表面；(E)移除承載板，以外露該第一線路層；(F)移除對應該導接環之開孔之黏著層，並形成與開孔相連通之複數盲孔以外露該電極墊；以及(G)於該盲孔中形成複數第一導電盲孔，各該第一導電盲孔之頂部係與各該導接環相對應並填滿開孔且延伸至導接環表面，其中部分該第一導電盲孔之頂部係做為電性連接墊，又各該第一導電盲孔之底部係電性連接至各該電極墊。
其中，步驟(G)後，係在該第一介電層之該第二表面上形成一第二線路層。此外，於步驟(G)後，上述之製法可更包括一步驟(H)：於該第一線路層及該第一介電層之該第一表面上形成一第一增層結構。同時，於步驟(G)後，上述之製法可更包括一步驟(H’)：於該第二線路層及該第一介電層之該第二表面上形成一第二增層結構。其中，該第一增層結構及該第二增層結構係分別包括至少一第二介電層、至少一設於該第二介電層上之第三線路層、及複數設於該第二介電層中且電性連接該第三線路層之第二導電盲孔，其中，部分該第二導電盲孔係電性連接至該第一線路層，部分該第二導電盲孔係電性連接至該第二線路層，且另部分第二導電盲孔252係電性連接至該電性連接墊222，而最外層之第三線路層253具有複數電性接觸墊254。
同時，於上述製法中，於該第一及第二增層結構之表面上更分別形成一防焊層，且該防焊層具有複數防焊層開孔以露出各該電性接觸墊。
此外，本發明更提供另一種嵌埋半導體晶片之封裝基板之製法，係包括：一種嵌埋半導體晶片之封裝基板之製法，係包括：(A)提供一承載板，並於該承載板上形成一第一線路層，其中該第一線路層具有複數具有開孔之導接環；(B)提供一半導體晶片，其具有相對之一作用面及一非作用面，其中該作用面具有複數電極墊，且一黏著層係形成於該作用面上；(C)藉由該黏著層貼合該承載板與該半導體晶片，其中該半導體晶片之該作用面係面向該承載板上之該第一線路層，各該電極墊係對應於各該導接環之開孔，以使該黏著層位於該第一線路層與該半導體晶片之該作用面間並填入該導接環之開孔內；(D)於該承載板及該第一線路層上形成一第一介電層，使該黏著層埋於該第一介電層中，其中該第一介電層具有一第一表面及相對之一第二表面，且該第一線路層係嵌埋於該第一表面；(E)於該第一介電層之一第二表面上層疊一具有一開口之金屬板，使該半導體晶片置於該開口中，且一導熱材料係填充於該金屬板之該開口與該半導體晶片間之間隙中；(F)移除承載板，以外露該第一線路層；(G)移除對應該導接環之開孔之黏著層，並形成與開孔相連通之複數盲孔以外露該電極墊；以及(H)於該盲孔中形成複數第一導電盲孔，各該第一導電盲孔之頂部係與各該導接環相對應並填滿開孔且延伸至導接環表面，其中部分該第一導電盲孔之頂部係做為電性連接墊，又各該第一導電盲孔之底部係電性連接至各該電極墊。
於上述製法之步驟(E)中，該半導體晶片之該非作用面可外露於該金屬板之一第六表面。或，該半導體晶片之厚度可小於該金屬板之厚度，該導熱材料更覆蓋該半導體晶片之該非作用面，且該導熱材料係外露該金屬板之一第六表面。亦或，該導熱材料可更覆蓋該半導體晶片之該非作用面與該金屬板之一第六表面。
此外，於步驟(G)後，上述之製法可更包括一步驟(I)：於該第一線路層及該第一介電層之該第一表面上形成一第一增層結構，其中該第一增層結構係包括至少一第二介電層、至少一設於該第二介電層上之第三線路層、及複數設於該第二介電層中且電性連接該第三線路層之第二導電盲孔，其中部分該第二導電盲孔係電性連接至該第一線路，且另部分第二導電盲孔係電性連接至該電性連接墊，而最外層之第三線路層具有複數電性接觸墊。同時，於該第一增層結構之表面上可更形成一防焊層，且該防焊層具有複數防焊層開孔以露出該電性接觸墊。
於上述之兩種嵌埋半導體晶片之封裝基板之製法中，該承載板可更具有一第一導體層，且該第一線路層係形成於該第一導體層上。此外，該黏著層之材料係為樹脂。
由於本發明之嵌埋半導體晶片之封裝基板之製法，係在介電層壓合前即將半導體晶片與承載板結合，以提升後續製程精準度。相較於習知之製作方法，即先將半導體晶片置入已開口之基板，壓合介電層後，再進行雷射鑽孔，本發明可解決半導體晶片置入基板之開口時之對位偏差的問題。
此外，因微型化需求使得半導體晶片上之電極墊縮小，故以習知方法製作嵌埋半導體晶片之封裝基板時，可能會因雷射光束本身之對位偏差，而產生雷射光束破壞半導體晶片之情形。然而，利用本發明之嵌埋半導體晶片之封裝基板及其製法，其透過導接環以控制雷射光束僅會打在電極墊上而不會打在半導體晶片電極墊周緣外表面上。因此，即使電極墊縮小，仍可透過導接環控制雷射鑽孔區域，而避免雷射光束破壞半導體晶片表面，以提升產品之良率。
以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
實施例1
請參考圖3A至圖3H，此為本實施例之嵌埋半導體晶片之封裝結構之製作流程剖視圖。
如圖3A所示，首先，提供一承載板2，並於承載板2上形成一第一線路層22，其中第一線路層22具有複數具有開孔220之導接環22a。同時，第一線路層22更具有第一線路22b。
此外，如圖3A所示，承載板2更可具有一第一導體層2a，且第一線路層22係形成於該第一導體層2a上。其中，承載板2之材料係為一絕緣材料，而第一導體層2a係可為一金屬層，其材料係例如為一銅箔。因此，利用此第一導體層2a可以電鍍形成第一線路層22在承載板2上。
接著，如圖3A所示，提供一半導體晶片21，其具有相對之一作用面21a及一非作用面21b，其中作用面21a具有複數電極墊211，且一黏著層23係形成於作用面21a上。在此，係利用印刷或貼合等方式，將樹脂形成在半導體晶片2之作用面21a上，以形成黏著層23。
隨後，如圖3B所示，藉由黏著層23以貼合承載板2與半導體晶片21，其中半導體晶片21之作用面21a係面向承載板2上之第一線路層22，各電極墊211係對應於各導接環22a之開孔220，以使黏著層23位於第一線路層22與半導體晶片21之作用面21a間並填入導接環22a之開孔220內。如此，第一線路層22即與電極墊211之對位完成，且透過黏著層23即可將半導體晶片21與承載板2上之第一線路層22固定。。
接下來，如圖3C所示，於承載板2、第一線路層22、及半導體晶片21之非作用面21b上形成一第一介電層20，使半導體晶片21埋於第一介電層20中，其中第一介電層20具有一第一表面20a及相對之一第二表面20b，且第一線路層22係嵌埋於第一表面20a。此外，於第一介電層20之第二表面20b上，更可形成有一例如為銅箔之第二導體層201。
如圖3D所示，移除承載板2，以外露第一線路層22。接著，移除對應導接環22a之開孔220之黏著層23，並形成與開孔220相連通之複數盲孔231以外露電極墊211，如圖3E所示。在此，係利用雷射鑽孔移除黏著層23。
為更清楚了解本實施例之導接環構造，圖3E’係為圖3E之導接環示意圖。由圖3E’可明顯得知，本實施例之導接環22a確實為一環狀結構，並可選擇性的與第一線路22b電性連接。由於第一線路層22係為一金屬材質，因此利用雷射鑽孔移除黏著層時，雷射光束在本身對位偏差範圍都落於導接環22a之尺寸內且完全覆蓋開孔220，而能精準的移除導接環22a之開孔220中之黏著層。同時，由於導接環22a之開孔220係對應於半導體晶片21之電極墊211，且導接環22a之開孔220面積係小於電極墊211面積，因此，當利用雷射鑽孔方式移除開孔220內之黏著層以形成盲孔231時，可避免雷射光束打在半導體晶片21電極墊211周緣外之作用面21a上。
接下來，如圖3F所示，同時於盲孔231中形成複數第一導電盲孔221，各第一導電盲孔221之頂部222,222’係與各導接環22a相對應並填滿開孔220且延伸至導接環22a表面，其中部分第一導電盲孔221之頂部222係做為電性連接墊，且第一導電盲孔221係電性連接於電極墊211。因此，所形成之嵌埋半導體晶片之封裝基板，其包括：一第一介電層20，具有一第一表面20a及相對之一第二表面20b；一半導體晶片21，係設於第一介電層20中，半導體晶片21具有相對之一作用面21a與一非作用面21b，作用面21a具有複數電極墊211，且作用面21a係面向第一表面20a；一黏著層23，係位於半導體晶片21之作用面21a上並具有一第三表面23a，且第三表面23a係外露於第一介電層20之第一表面20a；複數具有開孔220之導接環22a，係嵌埋並外露於黏著層23之一第三表面23a上且對應於各電極墊211；以及複數第一導電盲孔221，係設於黏著層23中，各第一導電盲孔221之頂部222,222’係與各導接環22a相對應並填滿開孔220且延伸至導接環22a表面，其中部分第一導電盲孔221之頂部222係做為電性連接墊，又各該第一導電盲孔221之底部係電性連接至各該電極墊211。此外，上述之嵌埋半導體晶片之封裝基板更包括一第一線路22b，係嵌埋並外露於第一介電層20之第一表面20a及黏著層23之第三表面23a，且第一線路22b係電性連接至部分導接環22a。
接下來，如圖3F所示，於第一介電層20之第二表面20b上形成一第二線路層24。其中，本實施例之嵌埋半導體晶片之封裝基板可更包括導電通孔(圖中未示)，其貫穿第一介電層20以電性連接第一線路層22與第二線路層24。
而後，如圖3G所示，於第一線路層22及第一介電層20之第一表面20a上形成一第一增層結構25a，並於第二線路層24及第一介電層20之第二表面20b上形成一第二增層結構25b。其中，第一及第二增層結構25a,25b分別包括至少一第二介電層251、至少一設於第二介電層251上之第三線路層253、及複數設於第二介電層251中且電性連接第三線路層253之第二導電盲孔252，其中部分第二導電盲孔252係電性連接至第一線路層22，部分第二導電盲孔252係電性連接至第二線路層24，且另部分第二導電盲孔252係電性連接至做為電性連接墊的第一導電盲孔221之頂部222，而最外層之第三線路層253具有複數電性接觸墊254。
為更加清楚本實施例之電性連接墊與第一增層結構相對關係，圖3G’係為第二導電盲孔252與做為電性連接墊的第一導電盲孔221之頂部222電性連接之示意圖。如圖3G’所示，部份第一導電盲孔221之頂部222係做為電性連接墊，其直徑約等於導接環22a之外徑。另部份第一導電盲孔221之頂部222’，因無需與第二導電盲孔252電性連接，其直徑係可小於導接環22a之外徑。
此外，如圖3H所示，於第一及第二增層結構25a,25b之表面上更分別形成一防焊層26a,26b，且防焊層26a,26b具有複數防焊層開孔261以露出各電性接觸墊254。此外，第一及第二增層結構25a,25b更包括一金屬保護層255，係設於電性接觸墊254上。
為更加清楚了解本實施例之功效，圖4係為以雷射鑽孔形成盲孔之示意圖。如圖4之示例所示，若以光徑L為80μm之雷射光束進行鑽孔形成盲孔時，由於雷射光束之對位偏差D為±15μm，因此雷射光束之光徑範圍L’為110μm。當半導體晶片21之電極墊211尺寸W縮小至60μm時，本實施例之封裝基板及其製法，可先形成一外徑R為110μm之導接環22a，且導接環22a之開孔220之孔徑R’係為50μm。在此，導接環22a之外徑R係等於雷射光束之光徑範圍L’，因此雷射光束在本身對位偏差範圍都落於導接環22a之尺寸內且完全覆蓋開孔220。再者，導接環22a開孔220之孔徑R’係小於電極墊211之寬度W，且開孔220係對應於電極墊211，對於雷射光束之對位偏差±15μm之影響，導接環22a可遮蔽其開孔220範圍以外的雷射光束，以讓開孔220範圍以內的雷射光束通過，而能精準的移除開孔220中之黏著層23並形成一對應於電極墊211尺寸W範圍內之盲孔231(如圖3E及圖3E’所示)。因此，利用導接環22a及其開孔222，可精準的控制雷射鑽孔所形成之盲孔，使盲孔能準確的對應於電極墊211尺寸範圍W內。同時，因導接環22a開孔220之孔徑R’係小於電極墊211之寬度W，故不會因雷射鑽孔而破壞到半導體晶片21電極墊211周緣外之作用面21a。
因此，本實施例之封裝基板及其製法，可隨著半導體晶片電極墊之面積，調整雷射光束光徑、導接環外徑、及導接環之開孔，而提升雷射鑽孔之精準度，進而提昇產品之良率。
實施例2
請參考圖5A至圖5D，此為本實施例之嵌埋半導體晶片之封裝結構之製作流程剖視圖。
如圖5A所示，首先，提供一承載板2，並於承載板2上形成一第一線路層22，其中第一線路層22具有複數具有開孔220之導接環22a。此外，第一線路層22更具有第一線路22b，而承載板2更可具有一第一導體層2a，且第一線路層22係形成於該第一導體層2a上。
同時，如圖5A所示，提供一半導體晶片21，其具有相對之一作用面21a及一非作用面21b，其中作用面21a具有複數電極墊211，且一黏著層23係形成於作用面21a上。在此，係利用印刷或貼合之方式，將樹脂形成在半導體晶片2之作用面21a上，以形成黏著層23。
隨後，如圖5A所示，藉由黏著層23貼合承載板2與半導體晶片21，其中半導體晶片21之作用面21a係面向承載板2上之第一線路層22，各電極墊211係對應於各導接環22a之開孔220，以使黏著層23位於第一線路層22與半導體晶片21之作用面21a間並填入導接環22a之開孔220內。
接著，如圖5B所示，於承載板2及第一線路層22上形成一第一介電層20，使黏著層23埋於第一介電層20中，其中第一介電層20具有一第一表面20a及相對之一第二表面20b，且第一線路層22係嵌埋於第一表面20a。
然後，於第一介電層20之一第二表面20b上層疊一具有一開口271之金屬板27，使半導體晶片21置於該開口271中，且於金屬板27之開口271與半導體晶片21間之間隙中填充一導熱材料28，該導熱材料28可以電鍍方式形成，或者可以填入金屬膏方式形成。在此，導熱材料28並未覆蓋半導體晶片21之非作用面21b，以使金屬板27之第六表面27b外露出來。
接著，如圖5C所示，移除承載板2及，以外露該第一線路層22；而後，移除對應導接環22a之開孔220之黏著層23，並形成與開孔220相連通之複數盲孔231以外露該電極墊211。在此，係利用雷射鑽孔移除黏著層23。
如圖5D所示，於盲孔231中形成複數第一導電盲孔221，各該第一導電盲孔221之頂部222,222’係與各該導接環22a相對應並填滿開孔220且延伸至導接環22a表面，其中部分該第一導電盲孔221之頂部係做為電性連接墊，又各該第一導電盲孔221之底部係電性連接至各該電極墊211。
因此，本實施例所形成之嵌埋半導體晶片之封裝基板，其包括：一金屬板27，具有一第五表面27a及一第六表面27b，其中金屬板27具有一開口271；一半導體晶片21，係設於開口271中，半導體晶片21具有相對之一作用面21a與一非作用面21b，且作用面21a與第五表面27a同側且具有複數電極墊211；一導熱材料28，係填充於金屬板27之開孔271與半導體晶片21間之間隙中；一第一介電層20，具有一第一表面20a及相對之一第二表面20b，且第二表面20b係與金屬板27之第五表面27a相結合；一黏著層23，係位於半導體晶片21之作用面21a上並具有一第三表面23a，且第三表面23a係外露於第一介電層20之第一表面20a；複數具有開孔220之導接環22a，係嵌埋並外露於黏著層23之一第三表面23a上且對應於各電極墊211；以及複數第一導電盲孔221，係設於黏著層23中，各第一導電盲孔221之頂部係與各該導接環22a相對應並填滿開孔220且延伸至導接環22a表面，其中部分第一導電盲孔221之頂部係做為電性連接墊222,222’，又各第一導電盲孔221之底部係電性連接至各電極墊211。
在此，本實施例所形成之嵌埋半導體晶片之封裝基板更包括一第一線路22b，係嵌埋並外露於第一介電層20之第一表面20a及黏著層23之第三表面23a，且第一線路22b係電性連接至部分導接環22a。同時，半導體晶片21之非作用面21b係外露於金屬板27之第六表面27b。
接下來，如圖5D所示，更可於第一線路層22及第一介電層20之第一表面20a上形成一第一增層結構25c。其中，第一增層結構25c係包括至少一第二介電層251、至少一設於第二介電層251上之第三線路層253、及複數設於第二介電層251中且電性連接第三線路層253之第二導電盲孔252，其中部分第二導電盲孔252係電性連接至第一線路22b，且另部分第二導電盲孔252係電性連接至電性連接墊222，而最外層之第三線路層253具有複數電性接觸墊254。
此外，如圖5D所示，於該第一增層結構25c之表面上更可形成一防焊層26，且防焊層26具有複數防焊層開孔261以露出該電性接觸墊254。同時，第一增層結構25c可更包括一設於電性接觸墊254上之金屬保護層255。
實施例3
本實施例之嵌埋半導體晶片之封裝基板及其製法，係與實施例2相同，除了半導體晶片21之厚度係小於金屬板27之厚度，而導熱材料28更覆蓋半導體晶片21之非作用面21b，且導熱材料28係外露於金屬板27之第六表面27b，如圖6A所示。
實施例4
本實施例之嵌埋半導體晶片之封裝基板及其製法，係與實施例2相同，除了導熱材料28更覆蓋半導體晶片21之非作用面21b與金屬板27之第六表面27b，如圖6B所示。
實施例5
本實施例之嵌埋半導體晶片之封裝基板及其製法，係與實施例2相同，除了半導體晶片21之厚度係小於金屬板27之厚度，且導熱材料28更覆蓋半導體晶片21之非作用面21b與金屬板27之第六表面27b，如圖6C所示。
綜上所述，本發明之嵌埋半導體晶片之封裝基板及其製法，先利用黏著層將半導體晶片與承載板上之線路層對準並固定，不需經過將半導體晶片先精準置入並固定於一承載板之貫穿開口的步驟，故免除半導體晶片放置在承載板開口中定位之偏差，可增加後續製程之精準度。同時，本發明之嵌埋半導體晶片之封裝基板及其製法，係利用導接環以限制雷射光束鑽孔之區域，可防止雷射光束打在半導體晶片電極墊周緣外之作用面上所造成之半導體晶片損壞。尤其當半導體晶片電極墊縮小時，因雷射光束之對位偏差，更容易造成產品良率降低。因此，相較於習知嵌埋半導體晶片之封裝基板之製法，本發明可提升半導體晶片與扇出(fan out)線路之對位精準度。同時，藉由形成一導接環以限制雷射鑽孔之區域，而可增加雷射鑽孔之精準度，進而提升產品良率。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
1．．．第一承載板
10．．．第二承載板
101．．．貫穿開口
11．．．半導體晶片
111．．．電極墊
12．．．第一介電層
121．．．盲孔
13．．．第一線路
131．．．導電盲孔
2．．．承載板
2a．．．第一導體層
20．．．第一介電層
20a．．．第一表面
20b．．．第二表面
201．．．第二導體層
21．．．半導體晶片
21a．．．作用面
21b．．．非作用面
211．．．電極墊
22．．．第一線路層
22a．．．導接環
22b．．．第一線路
220．．．開孔
221．．．第一導電盲孔
222,222’．．．導電盲孔頂部
23．．．黏著層
23a．．．第三表面
231．．．盲孔
24．．．第二線路層
25a,25c．．．第一增層結構
25b．．．第二增層結構
251．．．第二介電層
252．．．第二導電盲孔
253．．．第三線路層
254．．．電性接觸墊
255．．．金屬保護層
26a,26b．．．防焊層
261．．．防焊層開孔
27．．．金屬板
27a．．．第五表面
27b．．．第六表面
271．．．開口
28．．．導熱材料
D．．．對位偏差
L．．．光徑
L’．．．光徑範圍
R．．．外徑
R’．．．孔徑
W．．．寬度
圖1A至圖1D係習知之嵌埋半導體晶片之封裝結構之製作流程剖視圖。
圖2A及圖2B係習知以雷射形成盲孔之示意圖。
圖3A至圖3H係本發明實施例1之嵌埋半導體晶片之封裝結構之製作流程剖視圖。
圖4係本發明實施例1之以雷射形成盲孔之示意圖。
圖5A至圖5D係本發明實施例2之嵌埋半導體晶片之封裝結構之製作流程剖視圖。
圖6A係本發明實施例3之嵌埋半導體晶片之封裝結構之剖視圖。
圖6B係本發明實施例4之嵌埋半導體晶片之封裝結構之剖視圖。
圖6C係本發明實施例3之嵌埋半導體晶片之封裝結構之剖視圖。
20．．．第一介電層
20a．．．第一表面
20b．．．第二表面
201．．．第二導體層
21．．．半導體晶片
21a．．．作用面
21b．．．非作用面
211．．．電極墊
22．．．第一線路層
22a．．．導接環
22b．．．第一線路
220．．．開孔
221．．．第一導電盲孔
222,222’．．．電性連接墊
23．．．黏著層
23a．．．第三表面

Claims (28)

  1. 一種嵌埋半導體晶片之封裝基板，包括：一第一介電層，具有一第一表面及相對之一第二表面；一半導體晶片，係設於該第一介電層中，該半導體晶片具有相對之一作用面與一非作用面，該作用面具有複數電極墊，且該作用面係面向該第一表面；一黏著層，係位於該半導體晶片之該作用面上並具有一第三表面，且該第三表面係外露於該第一介電層之該第一表面；複數具有開孔之導接環，係嵌埋並外露於該黏著層之一第三表面上且對應於各該電極墊；以及複數第一導電盲孔，係設於該黏著層中，各該第一導電盲孔之頂部係與各該導接環相對應並填滿開孔且延伸至導接環表面，其中部分該第一導電盲孔之頂部係做為電性連接墊，又各該第一導電盲孔之底部係電性連接至各該電極墊。
  2. 如申請專利範圍第1項所述之封裝基板，其更包括一第一線路，係嵌埋並外露於該第一介電層之第一表面及該黏著層之第三表面，且該第一線路係電性連接至部分該導接環。
  3. 如申請專利範圍第1項所述之封裝基板，其中該第一介電層之該第二表面係設有一第二線路層。
  4. 如申請專利範圍第3項所述之封裝基板，其更包括一第一增層結構，係設於該第一線路及該第一介電層之該第一表面上，該第一增層結構係包括至少一第二介電層、至少一設於該第二介電層上之第三線路層、及複數設於該第二介電層中且電性連接該第三線路層之第二導電盲孔，其中部分該第二導電盲孔係電性連接至該第一線路，且另部分第二導電盲孔係電性連接至該電性連接墊，而最外層之第三線路層具有複數電性接觸墊。
  5. 如申請專利範圍第4項所述之封裝基板，其更包括一第二增層結構，係設於該第二線路層及該第一介電層之該第二表面上，該第二增層結構係包括至少一第二介電層、至少一設於該第二介電層上之第三線路層、及複數設於該第二介電層中且電性連接該第三線路層之第二導電盲孔，其中部分該第二導電盲孔係電性連接至該第二線路層，且最外層之第三線路層具有複數電性接觸墊。
  6. 如申請專利範圍第5項所述之封裝基板，更包括一防焊層，係設於該第一及第二增層結構之表面，且該防焊層具有複數防焊層開孔以露出各該電性接觸墊。
  7. 如申請專利範圍第1項所述之封裝基板，其中該黏著層之材料係為樹脂。
  8. 一種嵌埋半導體晶片之封裝基板，包括：一金屬板，具有一第五表面及一第六表面，其中該金屬板具有一開口；一半導體晶片，係設於該開口中，該半導體晶片具有相對之一作用面與一非作用面，且該作用面與該第五表面同側且具有複數電極墊；一導熱材料，係填充於該金屬板之該開口與該半導體晶片間之間隙中；一第一介電層，具有一第一表面及相對之一第二表面，且該第二表面係與該金屬板之該第五表面相結合；一黏著層，係位於該半導體晶片之該作用面上並具有一第三表面，且該第三表面係外露於該第一介電層之該第一表面；複數具有開孔之導接環，係嵌埋並外露於該黏著層之一第三表面上且對應於各該電極墊；以及複數第一導電盲孔，係設於該黏著層中，各該第一導電盲孔之頂部係與各該導接環相對應並填滿開孔且延伸至導接環表面，其中部分該第一導電盲孔之頂部係做為電性連接墊，又各該第一導電盲孔之底部係電性連接至各該電極墊。
  9. 如申請專利範圍第8項所述之封裝基板，其更包括一第一線路，係嵌埋並外露於該第一介電層之第一表面及該黏著層之第三表面，且該第一線路係電性連接至部分該導接環22a。
  10. 如申請專利範圍第8項所述之封裝基板，其中該半導體晶片之該非作用面係外露於該金屬板之該第六表面。
  11. 如申請專利範圍第8項所述之封裝基板，其中該半導體晶片之厚度係小於該金屬板之厚度，該導熱材料更覆蓋該半導體晶片之該非作用面，且該導熱材料28係外露於該金屬板之該第六表面。
  12. 如申請專利範圍第8項所述之封裝基板，其中該導熱材料更覆蓋該半導體晶片之該非作用面與該金屬板之該第六表面。
  13. 如申請專利範圍第9項所述之封裝基板，其更包括一第一增層結構，係設於該第一線路及該第一介電層之該第一表面上，該第一增層結構係包括至少一第二介電層、至少一設於該第二介電層上之第三線路層、及複數設於該第二介電層中且電性連接該第三線路層之第二導電盲孔，其中部分該第二導電盲孔係電性連接至該第一線路，且另部分第二導電盲孔係電性連接至該電性連接墊，而最外層之第三線路層具有複數電性接觸墊。
  14. 如申請專利範圍第13項所述之封裝基板，更包括一防焊層，係設於該第一增層結構之表面，且該防焊層具有複數防焊層開孔以露出該電性接觸墊。
  15. 一種嵌埋半導體晶片之封裝基板之製法，係包括：(A)提供一承載板，並於該承載板上形成一第一線路層，其中該第一線路層具有複數具有開孔之導接環；(B)提供一半導體晶片，其具有相對之一作用面及一非作用面，其中該作用面具有複數電極墊，且一黏著層係形成於該作用面上；(C)藉由該黏著層貼合該承載板與該半導體晶片，其中該半導體晶片之該作用面係面向該承載板上之該第一線路層，各該電極墊係對應於各該導接環之開孔，以使該黏著層位於該第一線路層與該半導體晶片之該作用面間並填入該導接環之開孔內；(D)於該承載板、該第一線路層、及該半導體晶片之該非作用面上形成一第一介電層，使該半導體晶片埋於該第一介電層中，其中該第一介電層具有一第一表面及相對之一第二表面，且該第一線路層係嵌埋於該第一表面；(E)移除該承載板，以外露該第一線路層；(F)移除對應該導接環之開孔之黏著層，並形成與開孔相連通之複數盲孔以外露該電極墊；以及(G)於該盲孔中形成複數第一導電盲孔，各該第一導電盲孔之頂部係與各該導接環相對應並填滿開孔且延伸至導接環表面，其中部分該第一導電盲孔之頂部係做為電性連接墊，又各該第一導電盲孔之底部係電性連接至各該電極墊。
  16. 如申請專利範圍第15項所述之製法，其中該承載板更具有一第一導體層，且該第一線路層係形成於該第一導體層上。
  17. 如申請專利範圍第15項所述之製法，於步驟(G)後，係在該第一介電層之該第二表面上形成一第二線路層。
  18. 如申請專利範圍第17項所述之製法，於步驟(G)後，更包括一步驟(H)：於該第一線路層及該第一介電層之該第一表面上形成一第一增層結構，其中該第一增層結構包括至少一第二介電層、至少一設於該第二介電層上之第三線路層、及複數設於該第二介電層中且電性連接該第三線路層之第二導電盲孔，其中部分該第二導電盲孔係電性連接至該第一線路層，且另部分第二導電盲孔係電性連接至該電性連接墊，而最外層之第三線路層具有複數電性接觸墊。
  19. 如申請專利範圍第17項所述之製法，於步驟(G)後，更包括一步驟(H’)：於該第二線路層及該第一介電層之該第二表面上形成一第二增層結構，其中該第二增層結構係包括至少一第二介電層、至少一設於該第二介電層上之第三線路層、及複數設於該第二介電層中且電性連接該第三線路層之第二導電盲孔，其中部分該第二導電盲孔係電性連接至該第二線路層，且最外層之第三線路層具有複數電性接觸墊。
  20. 如申請專利範圍第19項所述之製法，其中於該第一及第二增層結構之表面上更分別形成一防焊層，且該防焊層具有複數防焊層開孔以露出各該電性接觸墊。
  21. 如申請專利範圍第15項所述之製法，其中該黏著層之材料係為樹脂。
  22. 一種嵌埋半導體晶片之封裝基板之製法，係包括：(A)提供一承載板，並於該承載板上形成一第一線路層，其中該第一線路層具有複數具有開孔之導接環；(B)提供一半導體晶片，其具有相對之一作用面及一非作用面，其中該作用面具有複數電極墊，且一黏著層係形成於該作用面上；(C)藉由該黏著層貼合該承載板與該半導體晶片，其中該半導體晶片之該作用面係面向該承載板上之該第一線路層，各該電極墊係對應於各該導接環之開孔，以使該黏著層位於該第一線路層與該半導體晶片之該作用面間並填入該導接環之開孔內；(D)於該承載板及該第一線路層上形成一第一介電層，使該黏著層埋於該第一介電層中，其中該第一介電層具有一第一表面及相對之一第二表面，且該第一線路層係嵌埋於該第一表面；(E)於該第一介電層之一第二表面上層疊一具有一開口之金屬板，使該半導體晶片置於該開口中，且一導熱材料係填充於該金屬板之該開口與該半導體晶片間之間隙中；(F)移除承載板，以外露該第一線路層；(G)移除對應該導接環之開孔之黏著層，並形成與開孔相連通之複數盲孔以外露該電極墊；以及(H)於該盲孔中形成複數第一導電盲孔，各該第一導電盲孔之頂部係與各該導接環相對應並填滿開孔且延伸至導接環表面，其中部分該第一導電盲孔之頂部係做為電性連接墊，又各該第一導電盲孔之底部係電性連接至各該電極墊。
  23. 如申請專利範圍第22項所述之製法，其中該承載板更具有一第一導體層，且該第一線路層係形成於該第一導體層上。
  24. 如申請專利範圍第22項所述之製法，於步驟(E)中，該半導體晶片之該非作用面係外露於該金屬板之一第六表面。
  25. 如申請專利範圍第22項所述之製法，於步驟(E)中，該半導體晶片之厚度係小於該金屬板之厚度，該導熱材料更覆蓋該半導體晶片之該非作用面，且該導熱材料係外露於該金屬板之一第六表面。
  26. 如申請專利範圍第22項所述之製法，於步驟(E)中，該導熱材料更覆蓋該半導體晶片之該非作用面與該金屬板之一第六表面。
  27. 如申請專利範圍第22項所述之製法，於步驟(G)後，更包括一步驟(I)：於該第一線路層及該第一介電層之該第一表面上形成一第一增層結構，其中該第一增層結構係包括至少一第二介電層、至少一設於該第二介電層上之第三線路層、及複數設於該第二介電層中且電性連接該第三線路層之第二導電盲孔，其中部分該第二導電盲孔係電性連接至該第一線路，且另部分第二導電盲孔係電性連接至該電性連接墊，而最外層之第三線路層具有複數電性接觸墊。
  28. 如申請專利範圍第27項所述之製法，其中於該第一增層結構之表面上更形成一防焊層，且該防焊層具有複數防焊層開孔以露出該電性接觸墊。
TW098101475A 2009-01-16 2009-01-16 嵌埋半導體晶片之封裝基板及其製法 TWI381500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098101475A TWI381500B (zh) 2009-01-16 2009-01-16 嵌埋半導體晶片之封裝基板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098101475A TWI381500B (zh) 2009-01-16 2009-01-16 嵌埋半導體晶片之封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201029125A TW201029125A (en) 2010-08-01
TWI381500B true TWI381500B (zh) 2013-01-01

Family

ID=44853927

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101475A TWI381500B (zh) 2009-01-16 2009-01-16 嵌埋半導體晶片之封裝基板及其製法

Country Status (1)

Country Link
TW (1) TWI381500B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556365B (zh) * 2014-04-23 2016-11-01 矽品精密工業股份有限公司 預製之封裝結構、對其進行鑽孔之方法及鑽孔裝置
TWI571187B (zh) * 2014-09-04 2017-02-11 Buried element double layer board and its making method
TWI578865B (zh) * 2014-11-05 2017-04-11 A circuit board manufacturing method that can embed high pin count components

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170098A1 (en) * 2005-02-01 2006-08-03 Shih-Ping Hsu Module structure having embedded chips
US20060186531A1 (en) * 2005-02-22 2006-08-24 Phoenix Precision Technology Corporation Package structure with chip embedded in substrate
TWI301663B (en) * 2006-08-02 2008-10-01 Phoenix Prec Technology Corp Circuit board structure with embedded semiconductor chip and fabrication method thereof
TWI301647B (en) * 2004-06-18 2008-10-01 Megica Corp Chip package and process for the same
TWI305378B (en) * 2006-01-12 2009-01-11 Taiwan Semiconductor Mfg Die seal structure for reducing stress induced during die saw process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI301647B (en) * 2004-06-18 2008-10-01 Megica Corp Chip package and process for the same
US20060170098A1 (en) * 2005-02-01 2006-08-03 Shih-Ping Hsu Module structure having embedded chips
US20060186531A1 (en) * 2005-02-22 2006-08-24 Phoenix Precision Technology Corporation Package structure with chip embedded in substrate
TWI305378B (en) * 2006-01-12 2009-01-11 Taiwan Semiconductor Mfg Die seal structure for reducing stress induced during die saw process
TWI301663B (en) * 2006-08-02 2008-10-01 Phoenix Prec Technology Corp Circuit board structure with embedded semiconductor chip and fabrication method thereof

Also Published As

Publication number Publication date
TW201029125A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
US9806050B2 (en) Method of fabricating package structure
TWI221664B (en) Structure of chip package and process thereof
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
TWI508244B (zh) 具有內嵌半導體以及內建定位件之連線基板及其製造方法
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
TWI694612B (zh) 半導體模組
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
JP4730426B2 (ja) 実装基板及び半導体モジュール
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
TW201351514A (zh) 具有內建加強層之凹穴基板之製造方法
US11476204B2 (en) Flip-chip packaging substrate and method for fabricating the same
US20180130727A1 (en) Fabrication method of electronic package
TW201620087A (zh) 封裝結構及其製法
JP2016063130A (ja) プリント配線板および半導体パッケージ
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
JP2005011883A (ja) 配線基板、半導体装置および配線基板の製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
TWI607530B (zh) 封裝裝置與其製作方法
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2019208045A (ja) 回路基板