TWI607530B - 封裝裝置與其製作方法 - Google Patents

封裝裝置與其製作方法 Download PDF

Info

Publication number
TWI607530B
TWI607530B TW104112323A TW104112323A TWI607530B TW I607530 B TWI607530 B TW I607530B TW 104112323 A TW104112323 A TW 104112323A TW 104112323 A TW104112323 A TW 104112323A TW I607530 B TWI607530 B TW I607530B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
heat dissipating
dissipating member
electrode
layer
Prior art date
Application number
TW104112323A
Other languages
English (en)
Other versions
TW201620090A (zh
Inventor
蔡欣昌
李嘉炎
李芃昕
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201620090A publication Critical patent/TW201620090A/zh
Application granted granted Critical
Publication of TWI607530B publication Critical patent/TWI607530B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Description

封裝裝置與其製作方法
本發明是有關於一種封裝裝置。
複雜電子系統之積體電路(IC)集成一般而言具有大量互相連接之積體電路晶片或晶粒。積體電路晶片之尺寸逐漸縮小且電路密度逐漸升高。當積體電路晶片越來越密集，就單位體積之電消耗功率而言，其產生的熱也會對應的增加。以現有技術的狀況的進展來看，充分消散熱量的能力常常侷限於封裝設計上的複雜性、更高的裝置操作速度和功耗。
本發明之一態樣提供一種封裝裝置，包含第一半導體裝置、散熱構件、封裝層、導電層與貫穿結構。第一半導體裝置包含基板、主動區與電極。主動區置於基板與電極之間。基板具有相對於主動區之第一表面，且電極具有相對於主動區之第二表面。散熱構件置於基板之第一表面。封裝層包覆電極之第二表面以及部分之散熱構件，使得另一部分之散熱構件被暴露於封裝層。導電層置於封裝層上。貫穿結構置於封裝層中。貫穿結構將導電層連接至電極。
在一或多個實施方式中，散熱構件之厚度大於導電層之厚度。
在一或多個實施方式中，穿過基板之第一表面的散熱值大於穿過電極之第二表面的散熱值。
在一或多個實施方式中，主動層與電極形成一氮化鎵電晶體。
在一或多個實施方式中，封裝裝置更包含焊材，置於第一半導體裝置與散熱構件之間。
在一或多個實施方式中，焊材之材質包含金屬。
在一或多個實施方式中，第一半導體裝置之電極與散熱構件係於空間中互相分離。
在一或多個實施方式中，散熱構件包含互相分離之第一部分與第二部分。第一部分置於第一半導體裝置上。封裝裝置更包含第二半導體裝置，且第二部分置於第二半導體裝置上。
在一或多個實施方式中，散熱構件之第一部分具有一空腔，以容納第一半導體裝置。
在一或多個實施方式中，第一半導體裝置之厚度不同於第二半導體裝置之厚度。
在一或多個實施方式中，第一半導體裝置之第二表面與第二半導體裝置相對散熱構件之表面係為同平面。
在一或多個實施方式中，封裝裝置更包含第三半導體裝置，電性連接散熱構件之第一部份與第二部分。
本發明之另一態樣提供一種封裝裝置之製作方法，包含提供散熱構件。固定第一半導體裝置之第一表面於散熱構件上。以封裝層覆蓋散熱構件與第一半導體裝置。封裝層包覆部分之散熱構件，使得另一部分之散熱構件被暴露於封裝層。形成貫穿孔於封裝層中，以暴露出一部分之第一半導體裝置之第二表面，其中第二表面相對第一表面。形成一貫穿結構於貫穿孔中與一導電層於貫穿結構上。
在一或多個實施方式中，貫穿孔係以曝光製程、雷射鑽孔製程或機械加工製程製作而成。
在一或多個實施方式中，貫穿結構與導電層皆以銅電鍍製程製作而成。
在一或多個實施方式中，製作方法更包含形成焊材於第一半導體裝置與封裝層之間。
在一或多個實施方式中，焊材之材質包含金屬。
在一或多個實施方式中，散熱構件包含互相分離之第一部分與第二部分，第一半導體裝置固定於第一部分上，且該方法更包含形成第二半導體裝置於第二部分上，且封裝層包覆第二半導體裝置與散熱構件之第二部分。
在一或多個實施方式中，固定第一半導體裝置於散熱構件上包含固定第一半導體裝置於散熱構件之空腔中。
在一或多個實施方式中，製作方法更包含形成第三半導體裝置以電性連接散熱構件之第一部分與第二部分。
在上述實施方式中，因散熱構件與主動區之間並沒有電性連接，也就是說，散熱構件與導電層係於空間中互相分離，因此封裝裝置可具有分別的電流路徑與散熱路徑，以改善其散熱。
以下將以圖式揭露本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖為本發明一實施方式之封裝裝置的示意圖，第2圖為沿第1圖之線段A-A之一實施方式的剖面圖。封裝裝置包含第一半導體裝置110、散熱構件120、封裝層130、貫穿結構140與導電層150。第一半導體裝置110，例如為覆晶(Flip-Chip)，包含基板112、主動區114與電極116。主動區114置於基板112與電極116之間。基板112具有相對於主動區114之第一表面112a，且電極116具有相對於主動區114之第二表面116b。具體而言，基板112具有相對的第一表面112a與第二表面112b，而電極116具有相對的第一表面116a與第二表面116b。基板112之第二表面112b面向主動區114，且電極116之第一表面116a面向主動區114。散熱構件120置於基板112之第一表面112a。封裝層130包覆電極116之第二表面116b以及部分之散熱構件120，使得另一部分之散熱構件120被暴露於封裝層130。導電層150置於封裝層130上。貫穿結構140置於封裝層130中。貫穿結構140將導電層150連接至電極116。在一些實施方式中，主動區114與電極116可形成氮化鎵(GaN)電晶體。
在本實施方式中，因散熱構件120與主動區114之間並沒有電性連接，也就是說，散熱構件120與導電層150係於空間中互相分離，因此封裝裝置可具有分別的電流路徑與散熱路徑，以改善其散熱。詳細而言，第一半導體裝置110可依序藉由貫穿結構140與導電層150而與外部裝置或電路(如電路板)電性連接。換句話說，第一半導體裝置110之電流可經由貫穿結構140與導電層150而流至外部裝置或電路。另一方面，在操作時，第一半導體裝置110(尤其是主動區114)會產生熱，其可主要經由散熱構件120散出。另外，因封裝層130暴露一部分之散熱構件120，因此可改善散熱效率。如此一來，第一半導體裝置110之電流與熱流便可主要分別流往第一半導體裝置110之相對兩側(即第一表面112a與第二表面116b)，因此在不干擾第一半導體裝置110之電訊號的情況下，第一半導體裝置110之散熱可獲得改善。另外，因封裝層130包覆一部分之散熱構件120(即除了散熱構件120相對第一半導體裝置110之表面外，封裝層130包圍散熱構件120的其他表面)，因此散熱構件120具有高結構強度，亦因封裝層130的關係，散熱構件120較難自第一半導體裝置110剝離。
在本實施方式中，散熱構件120之厚度T1大於導電層150之厚度T2。換句話說，若散熱構件120與導電層150的材質(如銅)皆相同，散熱構件120具有較導電層150為高的熱導。因此，穿過基板112之第一表面112a的散熱值H1大於穿過電極116之第二表面116b的散熱值H2。舉例而言，主動區114所產生之熱量中，有大於50%之熱量會從散熱構件120散出。另外，因散熱構件120與第一半導體裝置110之間的接觸面積大於貫穿結構140與第一半導體裝置110之間的接觸面積，使得熱量較能從散熱構件120(而非從貫穿結構140與導電層150)散出。
在本實施方式中，封裝裝置更包含焊材160，置於第一半導體裝置110與散熱構件120之間。焊材160用以將第一半導體裝置110固定於散熱構件120上。焊材160之材質可包含金屬，例如為錫(Tin)、銀(Silver)或合金(alloys)。
在一或多個實施方式中，電極116、貫穿結構140與導電層150的數量可皆為複數個。複數個導電層150可藉由不同的貫穿結構140而電性連接至第一半導體裝置110之不同電極116(如源極、汲極與閘極)。更進一步地，因第一半導體裝置110之熱非主要流經貫穿結構140，因此貫穿結構140之間的距離可延長，以形成耐高電壓之封裝裝置。
第3圖為沿著第1圖之線段A-A的另一實施方式之剖面圖。在本實施方式中，封裝裝置包含複數個半導體裝置。詳細而言，散熱構件120包含互相分離之第一部分122與第二部分124。第一部分122置於第一半導體裝置110上。封裝裝置更包含第二半導體裝置170，且第二部分124置於其上。在本實施方式中，第二半導體裝置170之電流可藉由部分之貫穿結構140與導電層150流至外部裝置或電路。
在本實施方式中，第一半導體裝置110與第二半導體裝置170皆有分別的電流路徑與散熱路徑。電流主要從第一半導體裝置110與第二半導體裝置170之第二表面116b與176b流出，而熱量主要由第一半導體裝置110與第二半導體裝置170的第一表面112a與172a流出。因此，第一半導體裝置110與第二半導體裝置170的散熱效率皆能獲得改善。
在本實施方式中，封裝裝置能夠將不同高度之半導體裝置一同封裝。也就是說，第一半導體裝置110之厚度T3可不同於第二半導體裝置170之厚度。舉例而言，如第3圖所示，第一半導體裝置110之厚度T3可大於第二半導體裝置170之厚度T4。因此，散熱構件120之第一部分122可具有一空腔123以容納第一半導體裝置110。舉例而言，空腔123之深度可為第一半導體裝置110與第二半導體裝置170之高度差(也就是T3-T4)。如此一來，第一半導體裝置110之第二表面116b與第二半導體裝置170相對散熱構件120之表面(即第二表面176b)係為同平面。如此的設置有助於貫穿結構140的製作。
在本實施方式中，焊材160置於第一半導體裝置110與散熱構件120之第一部分122之間。焊材160用以將第一半導體裝置110固定至第一部分122。更進一步的，封裝裝置可更包含焊材165，置於第二半導體裝置170與散熱構件120之第二部分124之間。焊材165用以將第二半導體裝置170固定至第二部分124。焊材160與165之材質皆可包含金屬，例如錫、銀或合金。
在本實施方式中，封裝裝置可更包含絕緣層180、複數個間柱190與圖案化金屬層195。絕緣層180置於導電層150與圖案化金屬層195之間。間柱190置於絕緣層180內且連接導電層150與圖案化金屬層195。依照第一半導體裝置110與第二半導體裝置170之間的電性連接關係，導電層150、間柱190與圖案化金屬層195可形成不同的電路。在一些實施方式中，間柱190與圖案化金屬層195之材質可為銅，然而本發明不以此為限。至於第3圖其他的細節因與第2圖的實施方式相同，因此便不再贅述。
第4A圖至第4D圖為第2圖之封裝裝置的製程示意圖。請先參照第4A圖。提供一散熱構件120。在本實施方式中，散熱構件120可為預先成型之金屬板，例如為銅板。預先成型之金屬板表示在後續之製程中，散熱構件120不會被切割或塑形。接著，一第一半導體裝置110之第一表面112a(如第2圖所繪示)固定於散熱構件120上，其中第一表面112a為不具有電路佈線之表面，亦即第一半導體裝置110之電流並不通過第一表面112a。第一半導體裝置110可藉由焊材160或晶片連接材料而接觸散熱構件120。也就是說，焊材160形成於第一半導體裝置110與散熱構件120之間。在一些實施方式中，焊材160之材質可包含金屬，例如錫、銀或合金。
在本實施方式中，第一半導體裝置110包含基板112、主動層114與電極116。主動層114置於基板112與電極116之間。第一半導體裝置110可為覆晶，而主動層114與電極116可形成氮化鎵電晶體。電極116可為源極、汲極或閘極。然而電極116的種類並不以此為限。
請一併參照第4B圖與第2圖。之後，一封裝層130覆蓋散熱構件120與第一半導體裝置110。如第2圖所示，封裝層130包覆部分之散熱構件120，另一部分之散熱構件120則被暴露於封裝層130。也就是說，除了暴露出之部分散熱構件120外，封裝層130覆蓋第一半導體裝置110與其他部分之散熱構件120。在一些實施方式中，封裝層130之材質可為環氧樹脂(Epoxy)、樹脂(Resin)或絕緣材，且封裝層130之材質可為聚合物材料。
請參照第4C圖。為了清楚起見，第4C-4D圖中被埋住之貫穿孔皆以細線繪示。形成複數個貫穿孔132於封裝層130中，以暴露出一部分之第一半導體裝置110之第二表面116b(如第2圖所繪示)。也就是說，貫穿孔132可分別暴露部分之第一半導體裝置110之電極116。在一些實施方式中，貫穿孔132可以曝光製程、雷射鑽孔製程或機械加工製程製作而成。
請參照第4D圖。形成一貫穿結構140於貫穿孔132中。在本實施方式中，係以銅電鍍製程形成貫穿結構140。換句話說，貫穿結構140之材質為銅。一銅電解液可填滿於貫穿孔132內以形成貫穿結構140。之後，形成複數個導電層150於貫穿結構140與封裝層130上。舉例而言，一銅層可先以銅電鍍或貼合製程形成於貫穿結構140與封裝層130上。之後，銅層則被圖案化為導電層150，其圖案並不限於第4D圖所繪示的圖案。每一導電層150可電性連接至第一半導體裝置110之不同電極116(如第4C圖所示)。如此一來，封裝裝置之製程便完成了。
第5A圖至第5F圖為第3圖之封裝裝置的製程示意圖。在以下段落中，先前提過之製程細節皆已省略，僅針對第3圖之封裝結構的製程不同處詳細描述。請先參照第5A圖。提供一散熱構件120，其包含一第一部分122與一第二部分124。第一部分122與第二部分124皆為預先成型之金屬板。接著，一第一半導體裝置110之第一表面112a(如第3圖所繪示)固定於散熱構件120之第一部分122上，而一第二半導體裝置170之第一表面172a(如第3圖所繪示)則固定於散熱構件120之第二部分124上。
第一表面112a與172a為不具有電路佈線之表面。第一半導體裝置110可藉由焊材160或晶片連接材料而接觸第一部分122，而第二半導體裝置170可藉由焊材165或晶片連接材料而接觸第二部分124。也就是說，焊材160形成於第一半導體裝置110與第一部分122之間，而焊材165形成於第二半導體裝置170與第二部分124之間。在一些實施方式中，焊材160與165之材質可包含金屬，例如錫、銀或合金。
在本實施方式中，第二半導體裝置170包含基板172、主動層174與電極176。主動層174置於基板172與電極176之間。另外，請一併參照第5A圖與第3圖。第二半導體裝置170之厚度T4不同於第一半導體裝置110之厚度T3。舉例而言，厚度T3大於厚度T4。因此，一空腔123可形成於散熱構件120之第一部分122。空腔123之深度可實質等於厚度T3與T4之差。因此，第二表面116b與176b係為同平面，如第3圖所示。
請參照第5A圖。在本實施方式中，一第三半導體裝置210可固定於散熱構件120之第一部分122與第二部分124上。因此，第三半導體裝置210可電性連接散熱構件120之第一部分122與第二部分124。第三半導體裝置210可利用焊材220以接觸第一部分122，且利用焊材225以接觸第二部分124。在一些實施方式中，焊材220與225之材質可包含金屬，例如錫、銀或合金。另外，若第三半導體裝置210厚於第二半導體裝置170，一空腔125可形成於第一部分122且另一空腔126可形成於第二部分124以一併容納第三半導體裝置210。
請一併參照第5B圖與第3圖。接著，一封裝層130覆蓋散熱構件120、第一半導體裝置110、第二半導體裝置170與第三半導體裝置210。封裝層130包覆散熱構件120之第二部分124與一部分之第一部分122，而另一部分之第一部分122則被封裝層130所暴露，如第3圖所示。換句話說，除了部分之第一部分122外，散熱構件120與第一半導體裝置110皆被封裝層130所覆蓋。
接著請參照第5C圖。為了清楚起見，第5C-5F圖中被埋住之貫穿孔皆以細線繪示。形成複數個貫穿孔132於封裝層130中，以暴露出一部分之第一半導體裝置110之第二表面116b(如第3圖所繪示)以及一部分之第二半導體裝置170之第二表面176b(如第3圖所繪示)。也就是說，貫穿孔132可分別暴露第一半導體裝置110之部分電極116與第二半導體裝置170之部分電極176。另外，在一些實施方式中，複數個貫穿孔134可形成於封裝層130中，以暴露出一部分之散熱構件120的第二部分124。
請參照第5D圖。形成複數個貫穿結構140於貫穿孔132中，以及形成複數個貫穿結構145於貫穿孔134中。在一些實施方式中，係以銅電鍍製程形成貫穿結構140與145。換句話說，貫穿結構140與145之材質為銅。一銅電解液可填滿於貫穿孔132與134內以形成貫穿結構140與145。之後，形成複數個導電層150於貫穿結構140、145與封裝層130上。舉例而言，一銅層可先以銅電鍍或貼合製程形成於貫穿結構140、145與封裝層130上。之後，銅層則被圖案化為導電層150，其圖案並不限於第5D圖所繪示的圖案。每一導電層150可電性連接至第一半導體裝置110之不同電極116(如第5C圖所示)、第二半導體裝置170之不同電極176(如第5C圖所示)或散熱構件120之第二部分124。另外，因貫穿結構145係連接部分之導電層150與散熱構件120之第二部分124，因此第三半導體裝置210(如第5B圖所繪示)可電性連接至第一部分122與第二部分124，第一部分122與第二部分124可成為封裝裝置之部分電路。然而，若第二部分124與導電層150無需作電性連接，則可省略貫穿結構145。如此一來，封裝裝置之製程便完成了。
請參照第5E圖。在一些實施方式中，在完成第5D圖之步驟後，可形成一絕緣層180於導電層150上並覆蓋導電層150。之後，形成複數個貫穿孔182於絕緣層180中，以暴露出部分之導電層150。在本實施方式中，絕緣層180之材質可為環氧樹脂(Epoxy)、樹脂(Resin)或絕緣材，絕緣層180可以模具成型方法形成，貫穿孔182可以曝光製程、雷射鑽孔製程或機械加工製程製作而成。
請參照第5F圖。形成複數個間柱190於貫穿孔182中，並形成一圖案化金屬層195於間柱190與絕緣層180上。因間柱190與圖案化金屬層195之製程與第5D圖之貫穿結構140以及導電層150相同，因此便不再贅述。依照第5A圖之第一半導體裝置110與第二半導體裝置170的不同電性連接方式，導電層150(如第5E圖所示)、間柱190與圖案化金屬層195可形成不同的電路。因此，封裝裝置之製程即完成。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧第一半導體裝置
112、172‧‧‧基板
112a、116a、172a‧‧‧第一表面
112b、116b、176b‧‧‧第二表面
114、174‧‧‧主動區
116、176‧‧‧電極
120‧‧‧散熱構件
122‧‧‧第一部分
123、125、126‧‧‧空腔
124‧‧‧第二部分
130‧‧‧封裝層
132、134、182‧‧‧貫穿孔
140、145‧‧‧貫穿結構
150‧‧‧導電層
160、165、220、225‧‧‧焊材
170‧‧‧第二半導體裝置
180‧‧‧絕緣層
190‧‧‧間柱
195‧‧‧圖案化金屬層
A-A‧‧‧線段
H1、H2‧‧‧散熱值
T1、T2、T3、T4‧‧‧厚度
第1圖為本發明一實施方式之封裝裝置的示意圖。 第2圖為沿第1圖之線段A-A之一實施方式的剖面圖。 第3圖為沿著第1圖之線段A-A的另一實施方式之剖面圖。 第4A圖至第4D圖為第2圖之封裝裝置的製程示意圖。 第5A圖至第5F圖為第3圖之封裝裝置的製程示意圖。
110‧‧‧第一半導體裝置
112‧‧‧基板
112a、116a‧‧‧第一表面
112b、116b‧‧‧第二表面
114‧‧‧主動區
116‧‧‧電極
120‧‧‧散熱構件
130‧‧‧封裝層
140‧‧‧貫穿結構
150‧‧‧導電層
160‧‧‧焊材
H1、H2‧‧‧散熱值
T1、T2‧‧‧厚度

Claims (16)

  1. 一種封裝裝置，包含：一第一半導體裝置，包含一基板、一主動區與一電極，該主動區置於該基板與該電極之間，該基板具有相對於該主動區之一第一表面，且該電極具有相對於該主動區之一第二表面；一第二半導體裝置；一散熱構件，包含互相分離之一第一部分與一第二部分，該第一部分置於該第一半導體裝置上，而該第二部分置於該第二半導體裝置上，其中該第一半導體裝置之厚度不同於該第二半導體裝置之厚度，且該第一半導體裝置之該第二表面與該第二半導體裝置相對該散熱構件之一表面係為同平面；一封裝層，包覆該電極之該第二表面以及部分之該散熱構件，使得另一部分之該散熱構件被暴露於該封裝層；一導電層，置於該封裝層上，其中該散熱構件之厚度大於該導電層之厚度；以及一貫穿結構，置於該封裝層中，其中該貫穿結構將該導電層連接至該電極。
  2. 如請求項1所述之封裝裝置，其中穿過該基板之該第一表面的散熱值大於穿過該電極之該第二表面的散熱值。
  3. 如請求項1所述之封裝裝置，其中該主動層與該電極形成一氮化鎵電晶體。
  4. 如請求項1所述之封裝裝置，更包含：一焊材，置於該第一半導體裝置與該散熱構件之間。
  5. 如請求項4所述之封裝裝置，其中該焊材之材質包含金屬。
  6. 如請求項1所述之封裝裝置，其中該第一半導體裝置之該電極與該散熱構件係於空間中互相分離。
  7. 如請求項1所述之封裝裝置，其中該散熱構件之該第一部分具有一空腔，以容納該第一半導體裝置。
  8. 如請求項1所述之封裝裝置，更包含：一第三半導體裝置，電性連接該散熱構件之該第一部份與該第二部分。
  9. 一種封裝裝置之製作方法，包含：提供一散熱構件；固定一第一半導體裝置之一第一表面於該散熱構件上； 以一封裝層覆蓋該散熱構件與該第一半導體裝置，其中該封裝層包覆部分之該散熱構件，使得另一部分之該散熱構件被暴露於該封裝層；形成一貫穿孔於該封裝層中，以暴露出一部分之該第一半導體裝置之一第二表面，其中該第二表面相對該第一表面；以及形成一貫穿結構於該貫穿孔中與一導電層於該貫穿結構上。
  10. 如請求項9之製作方法，其中該貫穿孔係以曝光製程、雷射鑽孔製程或機械加工製程製作而成。
  11. 如請求項9之製作方法，其中該貫穿結構與該導電層皆以銅電鍍製程製作而成。
  12. 如請求項9之製作方法，更包含：形成一焊材於該第一半導體裝置與該封裝層之間。
  13. 如請求項12之製作方法，其中該焊材之材質包含金屬。
  14. 如請求項9之製作方法，其中該散熱構件包含互相分離之一第一部分與一第二部分，該第一半導體裝置固定於該第一部分上，且該方法更包含： 形成一第二半導體裝置於該第二部分上，且該封裝層包覆該第二半導體裝置與該散熱構件之該第二部分。
  15. 如請求項14之製作方法，其中固定該第一半導體裝置於該散熱構件上包含：固定該第一半導體裝置於該散熱構件之一空腔中。
  16. 如請求項14之製作方法，更包含：形成一第三半導體裝置以電性連接該散熱構件之該第一部分與該第二部分。
TW104112323A 2014-11-21 2015-04-17 封裝裝置與其製作方法 TWI607530B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/549,996 US10685904B2 (en) 2014-11-21 2014-11-21 Packaging device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201620090A TW201620090A (zh) 2016-06-01
TWI607530B true TWI607530B (zh) 2017-12-01

Family

ID=56010946

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112323A TWI607530B (zh) 2014-11-21 2015-04-17 封裝裝置與其製作方法

Country Status (3)

Country Link
US (2) US10685904B2 (zh)
CN (1) CN106158787B (zh)
TW (1) TWI607530B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151433B (zh) * 2019-06-27 2024-02-09 何崇文 基板结构、封装结构及其制作方法
US11769710B2 (en) * 2020-03-27 2023-09-26 Xilinx, Inc. Heterogeneous integration module comprising thermal management apparatus

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590282B1 (en) * 2002-04-12 2003-07-08 Industrial Technology Research Institute Stacked semiconductor package formed on a substrate and method for fabrication
US20040099944A1 (en) * 2002-11-21 2004-05-27 Nec Electronics Corporation Semiconductor device
TWI260060B (en) * 2005-01-21 2006-08-11 Phoenix Prec Technology Corp Chip electrical connection structure and fabrication method thereof
US20070126115A1 (en) * 2005-12-01 2007-06-07 Manabu Yanagihara Package substrate
US20100142155A1 (en) * 2008-12-04 2010-06-10 Lsi Corporation Preferentially Cooled Electronic Device
US20100308453A1 (en) * 2009-06-03 2010-12-09 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
TW201044530A (en) * 2009-04-08 2010-12-16 Efficient Power Conversion Corp Bumped, self isolated GaN transistor chip with electrically isolated back surface
US20110084379A1 (en) * 2007-03-02 2011-04-14 Renesas Electronics Corporation Semiconductor device having improved heat sink
US20130280826A1 (en) * 2010-02-16 2013-10-24 Deca Technologies Inc. Adaptive patterning for panelized packaging
TWM468012U (zh) * 2013-07-29 2013-12-11 Upi Semiconductor Corp 電源晶片模組的封裝結構

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432749B1 (en) 1999-08-24 2002-08-13 Texas Instruments Incorporated Method of fabricating flip chip IC packages with heat spreaders in strip format
US6577504B1 (en) * 2000-08-30 2003-06-10 Intel Corporation Integrated heat sink for different size components with EMI suppression features
US6590292B1 (en) * 2001-06-01 2003-07-08 Lsi Logic Corporation Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
US7031162B2 (en) * 2003-09-26 2006-04-18 International Business Machines Corporation Method and structure for cooling a dual chip module with one high power chip
TWI283553B (en) * 2005-04-21 2007-07-01 Ind Tech Res Inst Thermal enhanced low profile package structure and method for fabricating the same
CN101179066B (zh) * 2006-11-10 2010-05-12 全懋精密科技股份有限公司 芯片嵌埋式封装结构
CN101308827A (zh) 2007-05-18 2008-11-19 矽品精密工业股份有限公司 散热型半导体封装件
US20090127700A1 (en) * 2007-11-20 2009-05-21 Matthew Romig Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US8358017B2 (en) 2008-05-15 2013-01-22 Gem Services, Inc. Semiconductor package featuring flip-chip die sandwiched between metal layers
US8415809B2 (en) * 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
US8187920B2 (en) * 2009-02-20 2012-05-29 Texas Instruments Incorporated Integrated circuit micro-module
TWI405307B (zh) 2009-09-18 2013-08-11 Novatek Microelectronics Corp 晶片封裝及其製程
JP5448226B2 (ja) 2010-04-29 2014-03-19 トムソン ライセンシング 複数の無線ネットワークの共存
US9269691B2 (en) * 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
TWI431728B (zh) 2010-10-12 2014-03-21 Powertech Technology Inc 具強化式基座之半導體封裝構造
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
US8816495B2 (en) * 2012-02-16 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structures and formation methods of packages with heat sinks
US9406579B2 (en) * 2012-05-14 2016-08-02 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage in semiconductor package
US8648456B1 (en) 2012-07-18 2014-02-11 Infineon Technologies Ag Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US9129944B2 (en) * 2013-01-18 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US20150091154A1 (en) * 2013-09-30 2015-04-02 Macrotech Technology Inc. Substrateless packages with scribe disposed on heat spreader
US9453859B2 (en) * 2013-11-07 2016-09-27 Infineon Technologies Americas Corp. Voltage converter with VCC-Less RDSon current sensing circuit
US9735082B2 (en) * 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9209048B2 (en) * 2013-12-30 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Two step molding grinding for packaging applications
US9437516B2 (en) * 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection
US20150214127A1 (en) * 2014-01-24 2015-07-30 Qualcomm Incorporated Integrated device comprising a substrate with aligning trench and/or cooling cavity
US9355997B2 (en) * 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
KR20150108669A (ko) * 2014-03-18 2015-09-30 삼성전자주식회사 반도체 패키지
US9418877B2 (en) * 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
US9177957B1 (en) * 2014-10-16 2015-11-03 Delta Electronics, Inc. Embedded packaging device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590282B1 (en) * 2002-04-12 2003-07-08 Industrial Technology Research Institute Stacked semiconductor package formed on a substrate and method for fabrication
US20040099944A1 (en) * 2002-11-21 2004-05-27 Nec Electronics Corporation Semiconductor device
TWI260060B (en) * 2005-01-21 2006-08-11 Phoenix Prec Technology Corp Chip electrical connection structure and fabrication method thereof
US20070126115A1 (en) * 2005-12-01 2007-06-07 Manabu Yanagihara Package substrate
US20110084379A1 (en) * 2007-03-02 2011-04-14 Renesas Electronics Corporation Semiconductor device having improved heat sink
US20100142155A1 (en) * 2008-12-04 2010-06-10 Lsi Corporation Preferentially Cooled Electronic Device
TW201044530A (en) * 2009-04-08 2010-12-16 Efficient Power Conversion Corp Bumped, self isolated GaN transistor chip with electrically isolated back surface
US20100308453A1 (en) * 2009-06-03 2010-12-09 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
US20130280826A1 (en) * 2010-02-16 2013-10-24 Deca Technologies Inc. Adaptive patterning for panelized packaging
TWM468012U (zh) * 2013-07-29 2013-12-11 Upi Semiconductor Corp 電源晶片模組的封裝結構

Also Published As

Publication number Publication date
CN106158787B (zh) 2019-11-12
CN106158787A (zh) 2016-11-23
US11049796B2 (en) 2021-06-29
US10685904B2 (en) 2020-06-16
US20200251405A1 (en) 2020-08-06
TW201620090A (zh) 2016-06-01
US20160148855A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
JP5215605B2 (ja) 半導体装置の製造方法
US9466784B2 (en) Semiconductor device having multiple magnetic shield members
TWI435393B (zh) 封裝載板及其製作方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
TWI402954B (zh) Assembly board and semiconductor module
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
TWI446495B (zh) 封裝載板及其製作方法
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
US8420951B2 (en) Package structure
JP2014072487A (ja) 半導体装置およびその製造方法
JP2009152503A (ja) 半導体装置及びその製造方法
JP2016012650A (ja) 半導体装置
TWI736859B (zh) 電子封裝件及其製法
US11049796B2 (en) Manufacturing method of packaging device
JP7406973B2 (ja) 半導体装置
WO2014136735A1 (ja) 半導体装置
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP4084737B2 (ja) 半導体装置
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
CN110729204A (zh) 半导体衬底、半导体封装及其形成方法
JP2007096083A (ja) 混成集積回路装置
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
TWI576976B (zh) 無核心層封裝結構
JP2016219535A (ja) 電子回路装置