TWI431728B - 具強化式基座之半導體封裝構造 - Google Patents

具強化式基座之半導體封裝構造 Download PDF

Info

Publication number
TWI431728B
TWI431728B TW099134806A TW99134806A TWI431728B TW I431728 B TWI431728 B TW I431728B TW 099134806 A TW099134806 A TW 099134806A TW 99134806 A TW99134806 A TW 99134806A TW I431728 B TWI431728 B TW I431728B
Authority
TW
Taiwan
Prior art keywords
wafer
base
semiconductor package
package structure
reinforced
Prior art date
Application number
TW099134806A
Other languages
English (en)
Other versions
TW201216416A (en
Inventor
Hui Chang Chen
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW099134806A priority Critical patent/TWI431728B/zh
Publication of TW201216416A publication Critical patent/TW201216416A/zh
Application granted granted Critical
Publication of TWI431728B publication Critical patent/TWI431728B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

具強化式基座之半導體封裝構造
本發明係有關於半導體裝置，特別係有關於一種具強化式基座之半導體封裝構造。
現今半導體產業中，在晶圓之積體電路製作完成之後，由晶圓切割而成的若干晶片係可結合至一晶片承載器(carrier)上，其可為一導線架或一印刷電路板，並且利用打線(wire bonding)或覆晶接合(flip chip bonding)之方式電性連接晶片與晶片承載器，再進行封膠步驟以構成一半導體封裝構造。其中，以導線架作為晶片承載器之半導體封裝構造之型態與種類繁多，例如：QFP封裝(quad flat package)、QFN封裝(quad flat non-leaded package)、SOP封裝(small outline package)或DIP封裝(dual in-line package)等。
如第1圖所示，一種習知為QFN型態之半導體封裝構造100係於一導線架110之中央位置設有一金屬材質且面積大於晶片之晶片基座111，以作為該導線架110用以承載一晶片120之部位。在設置該晶片120至該導線架110時，通常係採用傳統的黏晶(die bonding)製程預先塗佈一黏著膠170於該晶片基座111上，再將該晶片120之背面121貼附至該晶片基座111上，之後再以烘烤固化該黏著膠170之方式結合該晶片120與該導線架110之該晶片基座111。一般而言，該黏著膠170係選用熱固性的環氧樹脂(epoxy)，在晶片剛放置之時，該黏著膠170尚未完全固化而呈現膠稠態。應在該晶片基座111之周邊須先設置一擋膠環槽115，其係為環狀凹槽型態且環繞設置於該晶片基座111上之該晶片120與該黏著膠170，當該黏著膠170受到該晶片120擠壓後朝向四周溢流而出時，藉由該擋膠環槽115阻絕溢出的黏著膠繼續向外擴散而汙染至該導線架110，甚至影響後續打線製程之進行。此外，該半導體封裝構造100係以打線方式形成複數個銲線140，以電性連接該晶片120與該導線架110之引腳112。之後，形成一封膠體130並與該導線架110結合，以密封該晶片120、該些銲線140與部分之該些引腳112。
由上可知，傳統的半導體封裝構造在黏晶製程時須使用黏著膠170，以期能將該晶片120黏著固定至該導線架110之該晶片基座111，其中除了難以避免上述溢膠之情況發生外，亦必須考量到使用該黏著膠170之材料成本問題。並且，由於該晶片120本身已具有一定厚度，加上該黏著膠170之厚度，故整體的封裝高度有一最低要求，同時該些銲線140必須要有一克服晶片高度差之打線距離，導致金線用量增加。此外，該封膠體130係完全包覆該晶片120，並且該黏著膠170會造成在該晶片120與該晶片基座111之間的熱阻，降低了熱量由該晶片120傳遞至該晶片基座111之傳導速度，故當該晶片120運作時於該封膠體130內部所產生之熱量無法有效地發散至外界，因而無法提供良好的散熱特性。
有鑒於此，本發明之主要目的係在於提供一種具強化式基座之半導體封裝構造，晶片與導線架之間有較強的結合力，以省略黏晶製程之黏著膠塗施與烘烤固化等作業。
本發明之次一目的係在於提供一種具強化式基座之半導體封裝構造，其晶片背面呈現被支撐之裸空狀態，以具有較佳的散熱特性與結合力。
本發明之再一目的係在於提供一種具強化式基座之半導體封裝構造，可省略黏著膠，進而降低整體的封裝高度與封膠體用量，更可縮短打線距離，以減少金線用量。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種具強化式基座之半導體封裝構造，主要包含一導線架、一晶片與一封膠體。該導線架係具有一晶片基座與複數個引腳，該晶片基座係形成有一晶片嵌合槽以及一形成於該晶片嵌合槽底部之定位格柵。該晶片係設於該晶片基座上，該晶片之一背面係形成有複數個與該定位格柵形狀互補之凹凸溝槽，以使該晶片之至少一部位以無黏著膠方式卡合固定於該晶片基座之該晶片嵌合槽內。該封膠體係包覆該晶片與部分之該些引腳並結合該晶片基座為一體。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之具強化式基座之半導體封裝構造中，該定位格柵係可包含複數個呈平行排列且貫穿至該晶片基座之一下表面之槽孔。
在前述之具強化式基座之半導體封裝構造中，該些槽孔係可為雷射切割孔。
在前述之具強化式基座之半導體封裝構造中，該晶片基座之該下表面與該晶片之該凹凸溝槽之凸起表面係可外露於該封膠體之外。
在前述之具強化式基座之半導體封裝構造中，該凹凸溝槽係可為在晶圓階段以切割方式形成之立體圖案。
在前述之具強化式基座之半導體封裝構造中，其係為無外引腳式封裝，其中該些引腳之下表面亦外露於該封膠體之外。
在前述之具強化式基座之半導體封裝構造中，可另包含複數個第一銲線，係電性連接該晶片在其主動面之複數個銲墊至該導線架之該些引腳。
在前述之具強化式基座之半導體封裝構造中，可另包含至少一第二銲線，係電性連接該晶片在其主動面之一銲墊至該導線架之該晶片基座。
在前述之具強化式基座之半導體封裝構造中，可另包含一金屬接合層，係至少形成於該晶片嵌合槽內之該定位格柵之表面。
在前述之具強化式基座之半導體封裝構造中，該金屬接合層係可更延伸至該晶片基座在該晶片嵌合槽之外之周邊表面，以供該第二銲線之接合。
由以上技術方案可以看出，本發明之具強化式基座之半導體封裝構造，具有以下優點與功效：
一、可藉由晶片至少局部嵌埋於導線架之晶片基座以及晶片基座之定位格柵與晶片背面之凹凸溝槽兩者形狀互補之特定組合關係作為其中之一技術手段，由於晶片嵌埋於晶片基座時同時凹凸溝槽亦卡入晶片基座之定位格柵，故使晶片能以無黏著膠方式卡固於晶片基座之晶片嵌合槽內。因此，晶片與導線架之間有較強的結合力，以省略黏晶製程之黏著膠塗施與烘烤固化等作業。
二、可藉由晶片基座之定位格柵與晶片背面之凹凸溝槽兩者形狀互補以及定位格柵由多個貫穿晶片基座之槽孔所組成之特定組合關係作為其中之一技術手段，由於晶片背面之凹凸溝槽係可嵌入至晶片基座之定位格柵之槽孔內，而使晶片之凹凸溝槽之凸起表面能夠外露於封膠體之外，故使得晶片背面呈現被支撐之裸空狀態，以具有較佳的散熱特性與結合力。
三、可藉由晶片至少局部嵌埋於導線架之晶片基座以及晶片基座之定位格柵與晶片背面之凹凸溝槽兩者形狀互補之之特定組合關係作為其中之一技術手段，晶片係以無黏著膠方式嵌入固定至晶片基座之晶片嵌合槽內，可省略以往黏著膠之厚度並降低晶片突出於晶片基座之高度。因此，可降低整體的封裝高度與封膠體用量，更縮短打線距離，以減少金線用量。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種具強化式基座之半導體封裝構造舉例說明於第2圖之截面示意圖。該具強化式基座之半導體封裝構造200係包含一導線架210、一晶片220以及一封膠體230。
請參閱第2圖所示，並配合參酌第3A與3B圖，該導線架210係具有一晶片基座211與複數個引腳212。詳細而言，該導線架210係作為傳輸積體電路(integrated circuit,IC)內之電子元件功能至外部之金屬載板，通常是利用化學蝕刻或機械沖壓方式由一金屬片製出該晶片基座211與該些引腳212。其中，該晶片基座211係形成有一晶片嵌合槽213以及一形成於該晶片嵌合槽213底部之定位格柵214。該晶片嵌合槽213係由半蝕刻方法製作。該定位格柵214係為一體成型於該晶片嵌合槽213之結構，作為在該晶片嵌合槽213內用以支撐晶片之底部。也就是說，在該晶片220放入至該晶片嵌合槽213之後，位於該晶片嵌合槽213底部之該定位格柵214除了用以定位該晶片220之外，更可用以支撐該晶片220於該晶片嵌合槽213內。此外，該晶片嵌合槽213之開口係不小於該晶片220之尺寸，以確保該晶片220能夠順利容置於該晶片嵌合槽213內。在一較佳實施例中，該定位格柵214係包含複數個呈平行排列且貫穿至該晶片基座211之一下表面211A之槽孔214A，故使得該晶片基座211之底部係為局部鏤空型態。其中，該些槽孔214A係可為雷射切割孔，以雷射切割方式使該些槽孔214A之形狀呈現為長方形，或者亦可切割為其它形狀，例如：正方形等等。在本實施例中，該具強化式基座之半導體封裝構造200係可為無外引腳式封裝，例如四方扁平無外引腳(quad flat Non-leaded,QFN)封裝，其中該些引腳212之下表面係外露於該封膠體230之外，以作為對外電性連接之銲點。而該些引腳212之下表面可單排或多排排列在該封膠體230之底面周邊，而分佈在該封膠體230底面之四側邊或兩側邊。因此，在該具強化式基座之半導體封裝構造200中，該導線架210之該些引腳212係可不需要具有從該封膠體230兩側延伸而出且呈現彎折狀態之外腳部。
請參閱第2圖所示，該晶片220係設於該晶片基座211上，該晶片220之一背面221係形成有一與該定位格柵214形狀互補之凹凸溝槽222，以使該晶片220之至少一部位以無黏著膠方式卡合固定於該晶片基座211之該晶片嵌合槽213內。具體而言，該晶片220係為以半導體為基層之積體電路元件，例如：記憶體、邏輯元件、特殊應用積體電路(ASIC)等。更具體地，該晶片220之一主動面223上係設有複數個銲墊224，以作為連接積體電路之對外端點，並且該些銲墊224係可位於該主動面223之周邊，通常該些銲墊224之材質係可選用鋁、銅等。此外，所稱之「形狀互補」係指該凹凸溝槽222之凸起部位係恰可嵌入至該定位格柵214之槽孔214A，並且該凹凸溝槽222之凹陷部位係可平貼於該定位格柵214之表面，使得該凹凸溝槽222與該定位格柵214之間形成猶如拼圖積木般的嵌合關係，故毋須使用黏著膠即可將該晶片220固定於該晶片基座211之該晶片嵌合槽213之內。在本實施例中，可利用晶圓圖案化薄化技術，使該凹凸溝槽222係為在晶圓階段以切割方式形成之立體圖案，其位於該晶片220之該背面221且不貫穿至該主動面223。並且，可藉由打線方式形成複數個第一銲線240，以電性連接該晶片220之該些銲墊224至該導線架210之該些引腳212。此外，該具強化式基座之半導體封裝構造200係可另包含至少一第二銲線250，係電性連接該晶片220之其中至少一銲墊224至該導線架210之該晶片基座211之周邊，達到接地連接之作用。在一較佳型態中，該晶片220可完全嵌入至該晶片嵌合槽213內，即該晶片220之該主動面223與該晶片基座211之上表面係可位於同一水平高度，以縮短了該些第一銲線240與該第二銲線250之打線距離與弧高，除了可以減少金線用量之外，更降低了整體的封裝高度與減少封膠體用量，更可完全消除對晶片之模流沖擊力道，使模封時該晶片220不會由該晶片基座211脫出。
請參閱第2圖所示，該封膠體230係包覆該晶片220與部分之該些引腳212並結合該晶片基座211為一體。詳細而言，該封膠體230係可選用具有熱固性之環氧樹脂(epoxy molding compound,EMC)，在該封膠體230固化之後，可保護位於內部之該晶片220、該些第一銲線240與該第二銲線250不受外界環境的干擾。在本實施例中，該封膠體230係未完全包覆該導線架210，其中該晶片基座211之該下表面211A與該晶片220之該凹凸溝槽222之凸起表面係可外露於該封膠體230之外，故使得該晶片220之該背面221呈現被支撐之裸空狀態，以具有較佳的散熱特性與結合力。
綜上可知，本發明該晶片220至少局部嵌埋於該導線架210之該晶片基座211以及該晶片基座211之該定位格柵213與該晶片220之該背面221之該凹凸溝槽222兩者形狀互補之特定組合關係作為其中一技術手段，由於該晶片220能夠直接嵌入固定於該晶片基座211之該晶片嵌合槽213與該定位格柵214，並且該晶片220之該凹凸溝槽222與該定位格柵214之間形成為一嵌合關係，使得該晶片220與該導線架210之結合能在毋須使用黏著膠之情況下完成。因此，本發明係利用該晶片基座211之該晶片嵌合槽213與該定位格柵214共同機械式固定住該晶片220而不易鬆脫，使該晶片220與該導線架210之間具有較強的結合力，並且毋須使用黏著膠以節省材料成本，也省略了以往的黏晶(die bonding)製程。此外，亦可降低整體的封裝高度與封膠體用量，並縮短打線距離，以減少金線用量。
請參閱第4A至4C圖所示，其揭示該晶片220在晶圓階段形成該凹凸溝槽222於該背面221時之元件截面示意圖。如第4A圖所示，提供一晶圓10，該晶圓10在未分割之前係包含有若干個晶片220。接著，藉由一第一刀輪21對該晶圓10之背面進行第一次切割動作，以形成該凹凸溝槽222於該晶圓10之背面，而所指之「晶圓之背面」係為在晶圓切割之後該晶片220之背面221。之後，如第4B圖所示，再藉由一第二刀輪22沿著該晶圓10之切割道(如虛線所示)進行第二次切割動作，以將該晶圓10切離成若干晶片220。最後，如第4C圖所示，在切離該晶圓10後，即可得到已切出該凹凸溝槽222於背面221之該晶片220。細部來說，上述第一次切割動作中，該第一刀輪21係未切穿該晶圓10，僅是用以在該晶圓10之背面切出對應每一晶片之該凹凸溝槽222，而上述第二次切割動作中，該第二刀輪22則是直接切穿該晶圓10，用以分離該晶圓10成若干晶片220。在一較佳實施例中，該第一刀輪21之切割深度係不大於該晶圓10厚度之二分之一，以確保該晶圓10分離成若干晶片220後的結構強度。
依據本發明之第二具體實施例，另一種具強化式基座之半導體封裝構造舉例說明於第5圖之截面示意圖，其主要元件與第一實施例相同，故以相同符號標示並不再詳予贅述。該具強化式基座之半導體封裝構造300係包含該導線架210、該晶片220與該封膠體230。其中，該晶片220之該凹凸溝槽222之形狀與該導線架210之該晶片基座211之該定位格柵214互補，使得該晶片220至少一部位能夠以無黏著膠方式卡合固定於該晶片基座211之該晶片嵌合槽213內。
在本實施例中，該具強化式基座之半導體封裝構造300係可另包含一金屬接合層360，係至少形成於該晶片嵌合槽213內之該定位格柵214之表面。更進一步地，該金屬接合層360係可以電鍍方式形成於該導線架210之表面，通常該金屬接合層360之材質係可選自於金、鎳金、銀或其它適當材質之其中之一。在該晶片220嵌入至該晶片嵌合槽213內之後，除了該晶片220之該凹凸溝槽222卡固至該定位格柵214，利用該金屬接合層360能夠使該晶片220與該定位格柵214進行共晶熔合反應以產生接合關係，更緊密地結合該晶片220至該晶片基座211，以避免該晶片220由該晶片嵌合槽213脫出於該晶片基座211之外，並且該晶片220至少局部嵌陷於該晶片嵌合槽213內，可減少對晶片之模流沖擊力道，故不需要習知黏著膠之設置。此外，該金屬接合層360亦可更延伸至該晶片基座211在該晶片嵌合槽213之外之周邊表面，有利於該第二銲線250之接合。在本實施例中，該具強化式基座之半導體封裝構造300可具體為四方扁平無外引腳式(quad flat Non-leaded,QFN)封裝，該導線架210在切割製程之後，該些引腳212會顯露出未被該金屬接合層360所包覆之部分於該封膠體230之側面。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
10．．．晶圓
21．．．第一刀輪
22．．．第二刀輪
100．．．四方扁平無外引腳式半導體封裝構造
110．．．導線架
111．．．晶片基座
112．．．引腳
115．．．擋膠環槽
120．．．晶片
121．．．背面
130．．．封膠體
140．．．銲線
170．．．黏著膠
200．．．具強化式基座之半導體封裝構造
210．．．導線架
211．．．晶片基座
211A．．．下表面
212．．．引腳
213．．．晶片嵌合槽
214．．．定位格柵
214A．．．槽孔
220．．．晶片
221．．．背面
222．．．凹凸溝槽
223．．．主動面
224．．．銲墊
230．．．封膠體
240．．．第一銲線
250．．．第二銲線
300．．．具強化式基座之半導體封裝構造
360．．．金屬接合層
第1圖：一種習知四方扁平無外引腳式半導體封裝構造之截面示意圖。
第2圖：依據本發明之第一具體實施例的一種具強化式基座之半導體封裝構造之截面示意圖。
第3A與3B圖：依據本發明之第一具體實施例的具強化式基座之半導體封裝構造繪示其導線架之立體示意圖。
第4A至4C圖：依據本發明之一具體實施例的具強化式基座之半導體封裝構造繪示在晶圓階段形成凹凸溝槽於晶片背面時之元件截面示意圖。
第5圖：依據本發明之第二具體實施例的一種具強化式基座之半導體封裝構造之截面示意圖。
200．．．具強化式基座之半導體封裝構造
210導線架
211．．．晶片基座
211A．．．下表面
212．．．引腳
213．．．晶片嵌合槽
214．．．定位格柵
214A．．．槽孔
220．．．晶片
221．．．背面
222．．．凹凸溝槽
223．．．主動面
224．．．銲墊
230．．．封膠體
240．．．第一銲線
250．．．第二銲線

Claims (10)

  1. 一種具強化式基座之半導體封裝構造，包含：一導線架，係具有一晶片基座與複數個引腳，該晶片基座係形成有一晶片嵌合槽以及一形成於該晶片嵌合槽底部之定位格柵；一晶片，係設於該晶片基座上，該晶片之一背面係形成有一與該定位格柵形狀互補之凹凸溝槽，以使該晶片之至少一部位以無黏著膠方式卡合固定於該晶片基座之該晶片嵌合槽內；以及一封膠體，係包覆該晶片與部分之該些引腳並結合該晶片基座為一體。
  2. 根據申請專利範圍第1項之具強化式基座之半導體封裝構造，其中該定位格柵係包含複數個呈平行排列且貫穿至該晶片基座之一下表面之槽孔。
  3. 根據申請專利範圍第2項之具強化式基座之半導體封裝構造，其中該些槽孔係為雷射切割孔。
  4. 根據申請專利範圍第2項之具強化式基座之半導體封裝構造，其中該晶片基座之該下表面與該晶片之該凹凸溝槽之凸起表面係外露於該封膠體之外。
  5. 根據申請專利範圍第4項之具強化式基座之半導體封裝構造，其係為無外引腳式封裝，其中該些引腳之下表面亦外露於該封膠體之外。
  6. 根據申請專利範圍第1、2、3、4或5項之具強化式基座之半導體封裝構造，其中該凹凸溝槽係為在晶圓階段以切割方式形成之立體圖案。
  7. 根據申請專利範圍第1、2、3、4或5項之具強化式基座之半導體封裝構造，另包含複數個第一銲線，係電性連接該晶片在其主動面之複數個銲墊至該導線架之該些引腳。
  8. 根據申請專利範圍第7項之具強化式基座之半導體封裝構造，另包含至少一第二銲線，係電性連接該晶片在其主動面之一銲墊至該導線架之該晶片基座。
  9. 根據申請專利範圍第8項之具強化式基座之半導體封裝構造，另包含一金屬接合層，係至少形成於該晶片嵌合槽內之該定位格柵之表面。
  10. 根據申請專利範圍第9項之具強化式基座之半導體封裝構造，其中該金屬接合層係更延伸至該晶片基座在該晶片嵌合槽之外之周邊表面，以供該第二銲線之接合。
TW099134806A 2010-10-12 2010-10-12 具強化式基座之半導體封裝構造 TWI431728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099134806A TWI431728B (zh) 2010-10-12 2010-10-12 具強化式基座之半導體封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099134806A TWI431728B (zh) 2010-10-12 2010-10-12 具強化式基座之半導體封裝構造

Publications (2)

Publication Number Publication Date
TW201216416A TW201216416A (en) 2012-04-16
TWI431728B true TWI431728B (zh) 2014-03-21

Family

ID=46787196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099134806A TWI431728B (zh) 2010-10-12 2010-10-12 具強化式基座之半導體封裝構造

Country Status (1)

Country Link
TW (1) TWI431728B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685904B2 (en) 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI480995B (zh) * 2013-06-21 2015-04-11 矽品精密工業股份有限公司 四方扁平無接腳封裝件及其製法
TWI509759B (zh) * 2013-08-19 2015-11-21 Powertech Technology Inc 切割道在散熱片之無基板封裝構造及其製造方法
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
TWI627714B (zh) * 2017-03-21 2018-06-21 力成科技股份有限公司 導線架及晶片封裝結構
CN114420648A (zh) * 2021-11-30 2022-04-29 广州金升阳科技有限公司 模块电源的引脚结构和模块电源

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685904B2 (en) 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
US11049796B2 (en) 2014-11-21 2021-06-29 Delta Electronics, Inc. Manufacturing method of packaging device

Also Published As

Publication number Publication date
TW201216416A (en) 2012-04-16

Similar Documents

Publication Publication Date Title
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
TWI421998B (zh) Semiconductor device, lead frame and semiconductor device manufacturing method
JP2010062365A (ja) 半導体装置およびその製造方法
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
TWI431728B (zh) 具強化式基座之半導體封裝構造
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
JP2008160148A (ja) 電子パッケージの形成方法
JPWO2011142006A1 (ja) 半導体装置およびその製造方法
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
US20160148876A1 (en) Flat no-leads package with improved contact pins
JP2010524260A (ja) 光カプラ・パッケージ
TW200411854A (en) Semiconductor chip package and method for the same
JP2004179253A (ja) 半導体装置およびその製造方法
TWI573235B (zh) 半導體裝置及其製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5767294B2 (ja) 半導体装置
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP2010165777A (ja) 半導体装置及びその製造方法
US10930604B2 (en) Ultra-thin multichip power devices
TWI447879B (zh) 預製導線架與半導體封裝件及預製導線架的製法
US8643170B2 (en) Method of assembling semiconductor device including insulating substrate and heat sink
JP5420737B2 (ja) 半導体装置の製造方法
TW200522298A (en) Chip assembly package
TWI230449B (en) High heat dissipation micro package of semiconductor chip
TW200950015A (en) Leadless semiconductor package

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees