TWI627714B - 導線架及晶片封裝結構 - Google Patents

Abstract

一種導線架，其包括晶片座以及引腳部。晶片座具有晶片設置部、延伸部以及多個通孔，其中延伸部連接晶片設置部，且這些通孔貫穿延伸部。引腳部圍繞晶片設置部，且延伸部位於晶片設置部與引腳部之間。另提出一種晶片封裝結構。

Description

導線架及晶片封裝結構

本發明是有關於一種導線架及晶片封裝結構，且特別是有關於一種導線架及具有此導線架的晶片封裝結構。

近年來，隨著電子技術的日新月異，高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢設計。就半導體封裝技術而言，四方扁平封裝系列的四方扁平式封裝結構(Quad Flat Package, QFP)或四方扁平無引腳封裝結構(Quad Flat Non-leaded package, QFN)具有較短的訊號傳遞路徑及相對較快的訊號傳遞速度，因此為封裝型態的主流之一。

就製程上而言，通常是先以打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式使晶片與導線架進行電性接合。接著，進行模封步驟以使封裝膠體包覆導線架以及晶片，以形成封裝層。由於導線架的熱膨脹係數與封裝層的熱膨脹係數的差異，因此在進行預處理測試(Pre-condition Test)或可靠度測試(Reliability test)時，作用於晶片封裝結構上的應力可能使導線架與封裝層分離(delamination)。因此，如何進一步提升晶片封裝結構的製造良率與可靠度，實已成目前亟欲解決的課題。

本發明提供一種導線架及晶片封裝結構，其具有良好的製造良率與可靠度。

本發明提出一種導線架，其包括晶片座以及引腳部。晶片座具有晶片設置部、延伸部以及多個通孔，其中延伸部連接晶片設置部，且這些通孔貫穿延伸部。引腳部圍繞晶片設置部，且延伸部位於晶片設置部與引腳部之間。

本發明提出一種晶片封裝結構，其包括導線架、至少一晶片、多條第一導線、多條第二導線以及封裝層。晶片配置於晶片座的晶片設置部上。這些第一導線配置用以電性連接晶片與晶片座的引腳部。這些第二導線配置用以電性連接晶片與晶片座的延伸部。封裝層包覆導線架、晶片、這些第一導線及這些第二導線，且封裝層填滿通孔。

基於上述，本發明的晶片封裝結構的導線架設有多個通孔，且包覆導線架與晶片的封裝層填滿這些通孔。因此，封裝層與導線架的結合面積與結合強度得被提高以降低導線架與封裝層分離的機率，進而提升晶片封裝結構的製造良率與可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A是本發明第一實施例的晶片封裝結構的俯視示意圖。圖1B是圖1A的晶片封裝結構沿剖線A-A’的剖面示意圖。圖1C是圖1B中區域11的放大圖。為求清楚表示與便於說明，圖1A省略繪示封裝層16。請參照圖1A至圖1C，在本實施例中，晶片封裝結構10包括導線架100、至少一個晶片12、多條第一導線14a、多條第二導線14b以及封裝層16，其中晶片12的數量以兩個舉例說明，但本發明不限於此。

導線架100包括晶片座110以及引腳部116，其中晶片座110具有晶片設置部112、延伸部114以及多個通孔120，延伸部114連接晶片設置部112，且這些通孔120貫穿延伸部114。在本實施例中，這些通孔120可以透過蝕刻、沖壓、雷射切割或其他適當的製作方式形成於延伸部114上。另一方面，引腳部116圍繞晶片設置部112，且延伸部114位於晶片設置部112與引腳部116之間，延伸部114位於晶片設置部112的邊緣，且延伸部114自晶片設置部112的邊緣朝向引腳部116向外延伸。但延伸部114與引腳部116分離開來而未有接觸。

晶片座可以具有多個繫條118(tie bar/support bar)，且各個繫條118分別從晶片座之邊緣向外延伸，以使晶片座110以及導線架100周圍的切割區(未繪示)藉由這些繫條118而彼此連接。如此一來，可使晶片座110於導線架100或晶片封裝結構10的製造過程中，可藉由這些繫條118而得以支撐或固定。在本實施例中，繫條118的數量以四個為例，但本發明不限於此。

這些晶片12配置於晶片座110的晶片設置部112上，其中這些晶片12透過這些第一導線14a電性連接於引腳部116，且透過這些第二導線14b電性連接於延伸部114。另一方面，晶片封裝結構10更包括多條第三導線14c，配置用以使多個晶片12之間彼此電性連接。

請參照圖1A，在本實施例中，這些通孔120可包括至少一個第一通孔122及至少一個第二通孔124，且第一通孔122的形狀與第二通孔124的形狀不同。舉例來說，以圖1A的俯視角度觀之，第一通孔122的開口形狀不同於第二通孔124的開口形狀，其中第一通孔122的形狀或第二通孔124的形狀可包括圓形、橢圓形、四邊形或其他適當的形狀，本發明對此不加以限制。另一方面，第一通孔122的數量與第二通孔124的數量可分別為多個，且第一通孔122的數量與第二通孔124的數量可相同或不同。

為防止這些第一導線14a與導線架100之間的電性接點、這些第一導線14a與晶片12之間的電性接點、這些第二導線14b與導線架100之間的電性接點、這些第二導線14b與晶片12之間的電性接點及/或這些第三導線14c與晶片12之間的電性接點受潮或受外力作用而遭破壞，故透過封裝層16包覆導線架100、這些晶片12、這些第一導線14a、這些第二導線14b及/或這些第三導線14c，並使封裝層16填滿通孔120。

通常而言，導線架100上可電鍍一層金屬鍍層，其中金屬鍍層的材質可為銀或是其他適合的金屬材質，以提高導線架100的可焊性或焊線(即第一導線14a以及第二導線14b)與導線架100之間的接合強度，又或者是防止導線架100腐蝕性或氧化。在本實施例中，導線架100的延伸部114與引腳部116上分別具有用以與焊線(即第一導線14a以及第二導線14b)接合的打線區，且前述打線區內可設有連接墊15，以提升焊線(即第一導線14a以及第二導線14b)與導線架100之間的接合強度。

請參照圖1B，在本實施例中，這些晶片12與晶片座110的晶片設置部112之間可設有晶片黏著膜13(die attach film)，以使這些晶片12可以黏固於導線架100的晶片設置部112上。請參照圖1C，在本實施例中，晶片設置部112具有第一厚度T1，延伸部114具有第二厚度T2，且第一厚度T1大於第二厚度T2。進一步而言，晶片設置部112具有相對的第一頂面112a與第一底面112b，延伸部114具有相對的一第二頂面114a與一第二底面114b，其中晶片設置部112的第一頂面112a與延伸部114的第二頂面114a齊平，且晶片設置部112的第一底面112b與延伸部114的第二底面114b之間具有一段差L。如此一來，便能提高封裝層16與晶片座110之間的結合面積與結合強度，以防止封裝層16與晶片座110分離。

在本實施例中，引腳部116可包括多個並列設置的引腳，其中引腳部116圍繞晶片設置部112，且引腳部116與延伸部114具有一間距d。另一方面，引腳部116靠近延伸部114的部分(即內引腳)具有相對的第三頂面116a與第三底面116b，且延伸部114的第二頂面114a與引腳部116的第三頂面116a齊平。在延伸部114的第二頂面114a與引腳部116的第三頂面116a的垂直高度一致的情況下，有助於提高利用瓷嘴(capillary)使這些第二導線14b自這些晶片12的主動表面接合至延伸部114的第二頂面114a以及這些第一導線14a自這些晶片12的主動表面接合至引腳部116的第三頂面116a的效率與良率。

另一方面，引腳部116靠近延伸部114的部分(即內引腳)具有第三厚度T3，且第三厚度T3等於第二厚度T2。進一步而言，延伸部114的第二頂面114a與引腳部116的第三頂面116a齊平，且延伸部114的第二底面114b與引腳部116的第三底面116b齊平。再者，引腳部116遠離延伸部114的另一部分(即外引腳)具有大於第三厚度T3的第四厚度T4。如此一來，便能提高封裝層16與引腳部116之間的結合面積與結合強度，以防止封裝層16與引腳部116分離，並且固定引腳部116與晶片座110之間的相對位置。

在本實施例中，這些通孔120貫穿延伸部114，且各個通孔120緊鄰於晶片設置部112。如圖1C所示，晶片設置部112的第一側壁112c與通孔120的第二側壁120c相切齊。如此一來，在進行後續的模封步驟時，呈熔融狀態的封裝膠體可順利地填滿通孔120。另一方面，由於封裝層16進一步填滿通孔120，因此封裝層16與晶片座110之間的結合面積與結合強度得被提高，以防止封裝層16與晶片座110分離。

請參考圖1C，各個通孔120具有上開口120a及下開口120b，且各個上開口120a的開口面積與對應的下開口120b的開口面積相等。在本實施例中，各個通孔120的上開口120a的孔徑或開口形狀與下開口120b的孔徑或開口形狀一致。舉例來說，即各個通孔120可為等徑貫孔(equal diameter through hole)。如此一來，在進行後續的模封步驟時，呈熔融狀態的封裝膠體可於流過通孔120時不會產生紊流(turbulence)，以提升進行模封步驟時的效率。在圖1C的晶片封裝結構10剖面示意局部放大圖中，通孔120是以第一通孔122為例，而在晶片封裝結構10的其他剖面上，第二通孔124可以具有類似於第一通孔122的孔徑或開口形狀。

在本實施例中，各個通孔120的寬度w可以視需要而進行調整，於本發明中並不加以限制。在一些實施例中，晶片座110的各個通孔120不會位於各個繫條118的各自延伸方向上。如此一來，可使晶片座110於導線架100或晶片封裝結構10的製造過程中可以藉由這些繫條118而有良好的支撐，以避免晶片座110的彎折或翹曲。

以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2是本發明第二實施例的晶片封裝結構的剖面示意圖。請參考圖2，晶片封裝結構20與第一實施例的晶片封裝結構10相似，兩者的差異在於：晶片設置部212具有凹陷212a，配置用以容納這些晶片12。如此一來，便得以減少晶片封裝結構20的整體厚度。

圖3是本發明第三實施例的晶片封裝結構的剖面示意圖。請參考圖3，晶片封裝結構30與第一實施例的晶片封裝結構10相似，兩者的差異在於：晶片封裝結構30的晶片12的數量為一個。

圖4是本發明第四實施例的晶片封裝結構的剖面示意圖。請參考圖4，晶片封裝結構40與第三實施例的晶片封裝結構30相似，兩者的差異在於：晶片設置部212具有凹陷212a，配置用以容納晶片12。如此一來，便得以減少晶片封裝結構40的整體厚度。

綜上所述，本發明的晶片封裝結構的導線架設有多個通孔，且包覆導線架與晶片的封裝層填滿這些通孔。因此，封裝層與導線架的結合面積與結合強度得被提高以降低導線架與封裝層分離的機率，進而提升晶片封裝結構的製造良率與可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30、40‧‧‧晶片封裝結構

11‧‧‧區域

12‧‧‧晶片

13‧‧‧晶片黏著膜

14a‧‧‧第一導線

14b‧‧‧第二導線

14c‧‧‧第三導線

15‧‧‧連接墊

16‧‧‧封裝層

100、200‧‧‧導線架

110、210‧‧‧晶片座

112、212‧‧‧晶片設置部

212a‧‧‧凹陷

112a‧‧‧第一頂面

112b‧‧‧第一底面

112c‧‧‧第一側壁

114‧‧‧延伸部

114a‧‧‧第二頂面

114b‧‧‧第二底面

116‧‧‧引腳部

116a‧‧‧第三頂面

116b‧‧‧第三底面

118‧‧‧繫條

120‧‧‧通孔

120a‧‧‧上開口

120b‧‧‧下開口

120c‧‧‧第二側壁

122‧‧‧第一通孔

124‧‧‧第二通孔

T1‧‧‧第一厚度

T2‧‧‧第二厚度

T3‧‧‧第三厚度

T4‧‧‧第四厚度

w‧‧‧寬度

d‧‧‧間距

L‧‧‧段差

圖1A是本發明第一實施例的晶片封裝結構的俯視示意圖。 圖1B是圖1A的晶片封裝結構沿剖線A-A’的剖面示意圖。 圖1C是圖1B中區域11的放大圖。 圖2是本發明第二實施例的晶片封裝結構的剖面示意圖。 圖3是本發明第三實施例的晶片封裝結構的剖面示意圖。 圖4是本發明第四實施例的晶片封裝結構的剖面示意圖。

Claims (9)

1. 一種導線架，包括：一晶片座，具有一晶片設置部、一延伸部及多個通孔，其中該延伸部連接該晶片設置部，且該些通孔貫穿該延伸部；多個繫條，且該些繫條分別從該晶片座之邊緣向外延伸，且該些通孔不位於各個該些繫條的各自延伸方向上；以及一引腳部，圍繞該晶片設置部，且該延伸部位於該晶片設置部與該引腳部之間。
2. 如申請專利範圍第1項所述的導線架，其中各該通孔具有一上開口及一下開口，且各該上開口的開口面積與對應的該下開口的開口面積相等。
3. 如申請專利範圍第1項所述的導線架，其中該些通孔包括至少一第一通孔及至少一第二通孔，且該第一通孔的形狀與該第二通孔的形狀不同。
4. 如申請專利範圍第1項所述的導線架，其中該晶片設置部具有一凹陷，配置用以容納至少一晶片。
5. 如申請專利範圍第1項所述的導線架，其中該晶片設置部具有相對的一第一頂面與一第一底面，該延伸部具有相對的一第二頂面與一第二底面，該第一頂面與該第二頂面齊平，且該第一底面與該第二底面之間具有一段差。
6. 如申請專利範圍第1項所述的導線架，其中該晶片設置部具有一第一厚度，該延伸部具有一第二厚度，且該第一厚度大於該第二厚度。
7. 如申請專利範圍第6項所述的導線架，其中各該引腳靠近該延伸部的部分具有一第三厚度，且該第三厚度等於該第二厚度。
8. 一種晶片封裝結構，包括：一如申請專利範圍第1項所述的導線架；至少一晶片，配置於該晶片座的該晶片設置部上；多條第一導線，配置用以電性連接該至少一晶片與該晶片座的該引腳部；多條第二導線，配置用以電性連接該至少一晶片與該晶片座的該延伸部；以及一封裝層，包覆該導線架、該至少一晶片、該些第一導線及該些第二導線，且該封裝層填滿該些通孔。
9. 如申請專利範圍第8項所述的晶片封裝結構，其中該至少一晶片的數量為多個，且該晶片封裝結構更包括多條第三導線，配置用以電性連接該些晶片，且該封裝層包覆該些第三導線。