JP2010165992A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010165992A
JP2010165992A JP2009009071A JP2009009071A JP2010165992A JP 2010165992 A JP2010165992 A JP 2010165992A JP 2009009071 A JP2009009071 A JP 2009009071A JP 2009009071 A JP2009009071 A JP 2009009071A JP 2010165992 A JP2010165992 A JP 2010165992A
Authority
JP
Japan
Prior art keywords
bonding
lead frame
semiconductor device
die pad
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009009071A
Other languages
English (en)
Inventor
Hisanori Yamashita
尚徳 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009009071A priority Critical patent/JP2010165992A/ja
Priority to US12/654,928 priority patent/US20100181658A1/en
Publication of JP2010165992A publication Critical patent/JP2010165992A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置の電気的な不具合が生じる可能性を低減しつつ、半導体装置のパッケージの放熱性を高める。
【解決手段】半導体装置５０は、裏面がパッケージの裏側に露出しているダイパッド４と複数のランド端子３１とを含むリードフレーム３と、これらダイパッド４及びランド端子３１の各々の間隔に充填されてこれらを相互に固定した樹脂６と、を備える。また、ダイパッド４の表側に搭載された半導体チップ１を備える。また、ボンディングステッチ７を表側に有し、リードフレーム３の表側の面に配設され、半導体チップ１の何れかのパッドと何れかのランド端子３１との電気的接続を中継するインターポーザ５を備える。また、ボンディングステッチ７と半導体チップ１のパッドとに対してボンディングされているボンディングワイヤ２を備える。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
図７は特許文献１に開示されている半導体装置のパッケージ構造の一部分を示す図であり、このうち図７（ａ）はパッケージ構造に含まれるリードフレーム１００の平面図、図７（ｂ）は図７（ａ）のＸ−Ｘ線に沿った断面図、図７（ｃ）は図７（ａ）のＹ−Ｙ線に沿った断面図である。
図７に示すように、リードフレーム１００は、外部端子１０１、チップ接続端子１０２、リード１０３、ダイパッド１０４、枠部１０５、テープ１０６及び連結部１０７を備える。
図８は図７のリードフレーム１００の製造方法を説明するための一連の工程図である。
先ず、リードフレーム基材１３１の表裏両面にフォトレジスト１３２を形成する（図８（ａ））。次に、表裏のフォトレジスト１３２をそれぞれ所定のパターン形状のフォトレジストパターン１３４Ｓ、１３４Ｒに加工する（図８（ｂ））。
次に、リードフレーム基材１３１の裏面側に保護シート１３５を貼り付けた状態で、リードフレーム基材１３１のチップ実装面に対してハーフエッチングを行い、このチップ実装面に凹部１３６を形成する（図８（ｃ））。
次に、フォトレジストパターン１３４Ｓを除去した後、凹部１３６内に樹脂１３７を充填する（図８（ｄ））。次に、保護シート１３５を剥がした後で、リードフレーム基材１３１の裏面側をハーフエッチングすることにより、凹部１３８を形成する（図８（ｅ））。
次に、リードフレーム基材１３１の裏面側にテープ１３９を貼り付ける（図８（ｆ））。次に、樹脂１３７を除去することにより、図７に示すリードフレーム１００が得られる（図８（ｇ）参照）。
図９は特許文献２に開示されている半導体装置のパッケージ構造を示す図である。このうち図９（ａ）は断面図、図９（ｂ）はパッケージ構造に含まれるリードフレームの平面図である。なお、図９（ａ）は図９（ｂ）のＺ−Ｚ線に沿った断面を示す。
図９に示すように、特許文献２の半導体装置のパッケージ構造は、リードフレーム２０１と、半導体チップ２０２と、樹脂２０３と、ボンディングワイヤ２０４と、インターポーザの配線（中継用導電体）２０５と、この配線２０５を固定するための絶縁体としてのテープ２０６と、第１ボンディングステッチ２０７と、第２ボンディングステッチ２０８と、を備えて構成されている。
このうちテープ２０６と配線２０５とによりインターポーザが構成されている。リードフレーム２０１は、ダイパッド２１０と、外枠２１１と、を備えて構成されている。なお、インターポーザの配線２０５は、例えば、リードフレーム基材の一部により構成されている。第２ボンディングステッチ２０８は、インターポーザ上に配設され、第１ボンディングステッチ２０７は、その一部がパッケージの外部に突出している。
特許文献２の技術によれば、半導体チップ２０２のパッド配列とアウターリードのピン配置とが交差する場合にインターポーザを介してボンディングすることによって、１種類の半導体チップ２０２で信号配線の異なる複数種類の半導体装置を提供できる。
特開２００８−１８６８６９号公報 特開２０００−７７５９５号公報
特許文献１の技術では、半導体装置のパッケージ構造がインターポーザを有していない。このため、ダイパッド１０４の大きさに比べて小さい半導体チップ（図示略）をマウントボンディングする必要がある場合、ボンディングステッチ（図示略）の設計に自由度がなく、ワイヤ長（ボンディングワイヤ（図示略）の長さ）が長くなってしまい、電気的な不具合が生じる可能性がある。
特許文献２の技術では、中継用導電体である配線２０５を固定する絶縁性のテープ２０６が、ボンディングする面の反対側のリードフレーム２０１の裏面に配置されることになる。すなわち、ダイパッド２１０の裏面側に絶縁性のテープ２０６が配置されるため、ダイパッド２１０がパッケージの裏面側に直接露出する構造にはできない。よって、ダイパッド２１０を内蔵したタイプのパッケージ、或いは、絶縁性のテープ２０６が露出したタイプのパッケージとなり、パッケージの裏面側からの放熱性が良くないという課題がある。
このように、電気的な不具合が生じる可能性を低減しつつ、パッケージの放熱性を高めることは困難だった。
本発明は、裏面がパッケージの裏側に露出しているダイパッドと、複数のランド端子と、を含むリードフレームと、前記ダイパッド及び前記複数のランド端子の各々の間隔に充填されて、これらダイパッド及びランド端子の各々を相互に固定している樹脂と、複数のパッドを有し、前記ダイパッドの表側に搭載されている半導体チップと、ボンディングステッチを表側に有し、前記リードフレームの表側の面に配設され、前記複数のパッドのうちの少なくとも何れか１つと前記複数のランド端子のうちの少なくとも何れか１つとの電気的接続を中継するインターポーザと、前記インターポーザの前記ボンディングステッチと前記半導体チップの前記パッドとに対してボンディングされている第１ボンディングワイヤと、を備えることを特徴とする半導体装置を提供する。
この半導体装置によれば、設計の自由度のあるインターポーザを備えているため、ダイパッドに比して半導体チップが小さい場合でも、インターポーザを適宜に設計することにより、最適なボンディングステッチの設計が可能である。よって、ワイヤ長（第１ボンディングワイヤの長さ）も適切な長さに設計することが可能であるため、特許文献１の技術のような電気的な不具合が生じる可能性を低減できる。
また、リードフレームの表側の面にインターポーザが配設されているとともに、ダイパッド及びランド端子の各々はそれらの間隔に充填された樹脂により相互に固定されている。このため、リードフレームを構造的に安定なものとすることができるので、例えばダイパッド及びランド端子の各々の裏面側にテープ等を貼り付けることによってこれらを相互に固定する必要がない。よって、ダイパッドの裏面がパッケージの裏側に露出した構造とすることができるため、パッケージの放熱性を高めることができる。
つまり、電気的な不具合が生じる可能性を低減しつつ、パッケージの放熱性を高めることができる。
また、本発明は、裏面がパッケージの裏側に露出しているダイパッドと、複数のランド端子と、を含むリードフレームの、前記ダイパッド及び前記複数のランド端子の各々の間隔に樹脂を充填し、この樹脂によってこれらダイパッド及びランド端子の各々を相互に固定する第１工程と、ボンディングステッチを表側に有し、半導体チップが備える複数のパッドのうちの少なくとも何れか１つと前記複数のランド端子のうちの少なくとも何れか１つとの電気的接続を中継するインターポーザを、前記リードフレームの表側の面に配設する第２工程と、前記ダイパッドの表側に前記半導体チップを搭載する第３工程と、前記インターポーザの前記ボンディングステッチと前記半導体チップの前記パッドとに対してボンディングワイヤをボンディングする第４工程と、を備えることを特徴とする半導体装置の製造方法を提供する。
本発明によれば、電気的な不具合が生じる可能性を低減しつつ、パッケージの放熱性を高めることができる。
第１の実施形態に係る半導体装置のパッケージ構造を示す図である。 第１の実施形態に係る半導体装置のパッケージ構造の一部分を示す平面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程図である。 第２の実施形態に係る半導体装置のパッケージ構造を示す図である。 第３の実施形態に係る半導体装置のパッケージ構造を示す図である。 第４の実施形態に係る半導体装置のパッケージ構造を説明するための平面図である。 特許文献１の半導体装置のパッケージ構造の一部分を示す図である。 特許文献１のリードフレームの製造方法を説明するための一連の工程図である。 特許文献２の半導体装置のパッケージ構造を示す図である。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置５０のパッケージ構造を示す図であり、このうち図１（ａ）は断面図、図１（ｂ）は半導体装置５０のパッケージ構造に含まれるリードフレーム部分３２の平面図である。なお、図１（ａ）は図１（ｂ）のＡ−Ａ線に沿った断面図である。また、図２は第１の実施形態に係る半導体装置５０のパッケージ構造の一部分を示す平面図であり、このうち図２（ａ）は樹脂６１を省略した平面図、図２（ｂ）はインターポーザ５の平面図である。
本実施形態に係る半導体装置５０は、裏面がパッケージの裏側に露出しているダイパッド４と、複数のランド端子３１と、を含むリードフレーム３と、ダイパッド４及び複数のランド端子３１の各々の間隔に充填されて、これらダイパッド４及びランド端子３１の各々を相互に固定している樹脂６と、複数のパッドを有し、ダイパッド４の表側に搭載されている半導体チップ１と、ボンディングステッチ７を表側に有し、リードフレーム３の表側の面に配設され、半導体チップ１の複数のパッドのうちの少なくとも何れか１つと複数のランド端子３１のうちの少なくとも何れか１つとの電気的接続を中継するインターポーザ５と、インターポーザ５のボンディングステッチ７と半導体チップ１のパッドとに対してボンディングされているボンディングワイヤ（第１ボンディングワイヤ）２と、を備える。また、本実施形態に係る半導体装置の製造方法は、裏面がパッケージの裏側に露出しているダイパッド４と、複数のランド端子３１と、を含むリードフレーム３の、ダイパッド４及び複数のランド端子３１の各々の間隔に樹脂６を充填し、この樹脂６によってこれらダイパッド４及びランド端子３１の各々を相互に固定する第１工程と、ボンディングステッチ７を表側に有し、半導体チップ１が備える複数のパッドのうちの少なくとも何れか１つと複数のランド端子３１のうちの少なくとも何れか１つとの電気的接続を中継するインターポーザ５を、リードフレーム３の表側の面に配設する第２工程と、ダイパッド４の表側に半導体チップ１を搭載する第３工程と、インターポーザ５のボンディングステッチ７と半導体チップ１のパッドとに対してボンディングワイヤ２をボンディングする第４工程と、を備える。以下、詳細に説明する。
先ず、構造を説明する。
図１に示すように、本実施形態に係る半導体装置５０は、例えば、半導体チップ１と、ボンディングワイヤ２と、リードフレーム３と、インターポーザ５と、樹脂６、６１と、ボール１０と、を備えて構成されている。
このうちリードフレーム３は、ダイパッド４と、複数のランド端子３１と、からなる。なお、リードフレーム３は、その全体が、導電性の材質（例えば、金属）からなる。これらダイパッド４及びランド端子３１の各々の間隔には樹脂６が充填され、この樹脂６によりこれらダイパッド４及びランド端子３１の各々が相互に固定されている。
樹脂６、ダイパッド４及びランド端子３１の表側（図１（ａ）の上側）の面は、例えば、互いに面一に設定されている。樹脂６、ダイパッド４及びランド端子３１の裏側（図１（ａ）の下側）の面も、例えば、互いに面一に設定されている。
なお、以下では、樹脂６、ダイパッド４及びランド端子３１からなる部分を、リードフレーム部分３２と称する。
ダイパッド４の表側の面には、複数のパッド（図示略）を有する半導体チップ１が直に搭載されている。
更に、樹脂６、ダイパッド４及びランド端子３１の表側の面、すなわち、リードフレーム部分３２の表側の面には、インターポーザ５が配設されている。
インターポーザ５は、半導体チップ１が備える複数のパッドのうちの少なくとも何れか１つと複数のランド端子３１のうちの少なくとも何れか１つとの電気的接続を中継する中継用導電体として機能するものである。このインターポーザ５は、例えば、図１（ａ）及び図２（ｂ）に示すように、ボンディングステッチ７と、配線８と、該インターポーザ５に形成されたビアホール３６内に埋め込まれているビア（ｖｉａ）９と、を有している。ボンディングステッチ７は、インターポーザ５の表側の面に、配線８は、インターポーザ５の裏側の面に、それぞれ配置されている。ビア９は、配線８とボンディングステッチ７とを相互に電気的に接続している。
このようなインターポーザ５は、例えば、表裏にそれぞれ所望の配線パターンの配線が形成されたプリント基板により構成することができる。すなわち、このプリント基板の表側の配線がボンディングステッチ７を構成し、裏側の配線が配線８を構成するようにできる。或いは、インターポーザ５は、表裏にそれぞれ所望の配線パターン（例えば、Ｃｕからなる）が形成されたテープにより構成することもできる。なお、本実施形態の場合、インターポーザ５は、例えば、プリント基板により構成されている。
例えば、インターポーザ５のボンディングステッチ７のうちの一部は、ビア９を介して配線８へ接続され、残りのボンディングステッチ７は、ビア９を介してランド端子３１へ接続されている。なお、詳細には、インターポーザ５は、例えば、ビア９の表裏に、それぞれランド端子５１、５２を備えている。従って、ボンディングステッチ７は、例えば、ランド端子５１を介してビア９へ接続され、ビア９はランド端子５２を介して配線８又はリードフレーム３のランド端子３１へ接続されている。また、配線８はランド端子３１へ接続されている。
インターポーザ５の中央部には、内側に半導体チップ１を配設するための開口５ａが形成されている。この開口５ａの寸法は、半導体チップ１の寸法に応じて適宜に設定される。また、インターポーザ５のボンディングステッチ７の配列は、半導体チップ１のパッド配列に応じた配列とされている。
図１（ａ）及び図２（ａ）に示すように、ボンディングワイヤ２は、インターポーザ５のボンディングステッチ７と半導体チップ１のパッド（図示略）とに対してボンディングされ、ボンディングステッチ７と半導体チップ１とを相互に電気的に接続している。
半導体チップ１、ダイパッド４、インターポーザ５及びボンディングステッチ７の各々の表側は、樹脂６１により覆われている。なお、ボンディングワイヤ２はこの樹脂６１内に埋設されている。
ダイパッド４の裏側の面は、半導体装置５０のパッケージの裏側に露出している。すなわち、ダイパッド４の裏側は、樹脂６により覆われておらず、また、テープ等によっても覆われていない。換言すれば、ダイパッド４は、リードフレーム部分３２の裏側に露出している。ここで、リードフレーム部分３２の裏側とは、リードフレーム３（ダイパッド４）において半導体チップ１が搭載される側に対する反対側である。
本実施形態では、このようにダイパッド４の裏側の面がパッケージの裏側に露出しているので、パッケージの放熱性を高めることができる。
なお、後述するように、ダイパッド４の裏面側には、外装めっき１４及びボール１０（図３（ｋ）参照）を設けても良い。しかし、これら外装めっき１４及びボール１０は金属製であるため、樹脂（テープを含む）よりも熱導電性が高く、これら外装めっき１４及びボール１０によりダイパッド４が覆われていても、ダイパッド４の裏面が直に半導体装置５０の裏面側に露出している場合と同程度の放熱性が得られる。
次に、本実施形態に係る半導体装置の製造方法を説明する。図３は本実施形態に係る半導体装置の製造方法を説明するための一連の工程図である。
先ず、リードフレーム基材１１を準備し（図３（ａ））、このリードフレーム基材１１の表裏両面にフォトレジスト１２ａ、１２ｂを形成し、このうち裏側のフォトレジスト１２ｂを所定のパターン形状に形成する。なお、このパターン形状は、リードフレーム基材１１においてダイパッド４となる部分、並びに、ランド端子３１となる部分の裏側の面のみをフォトレジスト１２ｂが覆うような形状である（図３（ｂ））。
次に、リードフレーム基材１１を裏面（片面）側からハーフエッチング（第１ハーフエッチング）する（図３（ｃ））。次に、このハーフエッチングにより形成した裏面側の凹部の各々に樹脂（第１樹脂）６ａ（樹脂６ａは樹脂６の一部分を構成する）を充填する。なお、例えば、リードフレーム基材１１の裏面と樹脂６ａの裏面とが互いに面一となるようにする（図３（ｄ））。
次に、表側のフォトレジスト１２ａを所定のパターン形状に形成する。なお、このパターン形状は、リードフレーム基材１１においてダイパッド４となる部分、並びに、ランド端子３１となる部分の表側の面のみをフォトレジスト１２ａが覆うような形状である。 次に、リードフレーム基材１１を表面（片面に対する反対面）側からハーフエッチング（第２ハーフエッチング）することにより、ダイパッド４及び各ランド端子３１を相互に分離させて形成した後、これらの間隔の各々に樹脂６ｂを充填する。なお、樹脂６ｂは、樹脂６の残りの部分を構成する。すなわち、樹脂６ａと樹脂６ｂとにより樹脂６が構成されている。ここで、ダイパッド４及び各ランド端子３１の相互の間隔においては、表側の樹脂６ｂと裏側の樹脂６ａとが相互に接合する。この段階で、ダイパッド４及びランド端子３１の各々は、互いに電気的に絶縁された状態となる（図３（ｅ））。
次に、フォトレジスト１２ａ、１２ｂを除去する。これにより、リードフレーム部分３２が得られる（図３（ｆ））。
次に、予め作成されたインターポーザ５（図３（ｇ））を、リードフレーム部分３２の表側の面に搭載（配設）する（図３（ｈ））。この際、例えば、異方性導電接着剤１３によりインターポーザ５をリードフレーム部分３２に貼り付けることによって、リードフレーム部分３２とインターポーザ５とを相互に電気的に接続させる。
次に、ダイパッド４上に半導体チップ１を搭載し、この半導体チップ１とボンディングステッチ７とをボンディングワイヤ２により相互に電気的に接続する（図３（ｉ））。
次に、樹脂６１によりパッケージングする。すなわち、半導体チップ１、ダイパッド４、樹脂６及びインターポーザ５の各々の表側を、樹脂６１により覆い、且つ、ボンディングワイヤ２をこの樹脂６１内に埋設する。なお、例えば、複数のパッケージを樹脂６１により一括してパッケージングする。更に、ダイパッド４及びランド端子３１の裏側の面に外装めっき１４（本実施形態の場合、例えば、無電解めっき）を施す。更に、この外装めっき１４を介して、ダイパッド４及びランド端子３１の裏側の面にボール１０を設ける（図３（ｊ））。
次に、個々のパッケージの境界を切断し、個々のパッケージに分離させる（図３（ｋ））。これにより、本実施形態に係る半導体装置５０が得られる。
なお、ここでは、複数のパッケージを樹脂６１により一括してパッケージングする例を説明したが、個々のパッケージ毎に樹脂６１によりパッケージしても良い（個片型のパッケージでも良い）。
また、図３（ｋ）では、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置５０を例示したが、半導体装置５０は、図１（ａ）に示すようなＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｅｄ Ｐａｃｋａｇｅ）タイプとしても良いし、或いは、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）タイプとしても良い。
以上のように、第１の実施形態に係る半導体装置５０は、パッケージの裏側に露出しているダイパッド４と複数のランド端子３１とを含むリードフレーム３と、ダイパッド４及び複数のランド端子３１の各々の間隔に充填されて、これらダイパッド４及びランド端子３１の各々を相互に固定している樹脂６と、複数のパッドを有し、ダイパッド４の表側に搭載されている半導体チップ１と、ボンディングステッチ７を表側に有し、リードフレーム３の表側の面に配設され、半導体チップ１の複数のパッドのうちの少なくとも何れか１つと複数のランド端子３１のうちの少なくとも何れか１つとの電気的接続を中継するインターポーザ５と、ボンディングステッチ７と半導体チップ１のパッドとに対してボンディングされているボンディングワイヤ２と、を備える。すなわち、設計の自由度のあるインターポーザ５を備えているため、ダイパッド４に比して半導体チップ１が小さい場合でも、インターポーザ５を適宜に設計することにより、最適なボンディングステッチ７の設計が可能である。よって、ワイヤ長（ボンディングワイヤ２の長さ）も適切な長さに設計することが可能であるため、特許文献１の技術のような電気的な不具合を起こす可能性を低減できる。
より具体的には、インターポーザ５は、裏側に配線８を、表側にボンディングステッチ７を、それぞれ備え、ボンディングステッチ７はビア９を介して配線８へ電気的に接続されているので、ボンディングワイヤ２の配線の自由度を高めることができ、半導体チップ１のパッドの配列と外部端子の配列とが交差した構造であっても、所望の配線接続を行うことができる。また、インターポーザ５を適宜に設計することにより、ダイパッド４の大きさとそれに搭載される半導体チップ１の大きさによらず、ボンディングワイヤ２の長さ及び引き回し経路を最適化できるようなボンディングステッチ７の設計が可能である。
また、リードフレーム３の表側の面にインターポーザ５が配設されているとともに、ダイパッド４及びランド端子３１の各々はそれらの間隔に充填された樹脂６により相互に固定されている。このため、リードフレーム部分３２を構造的に安定なものとすることができるので、例えばダイパッド４及びランド端子３１の各々の裏面側にテープ等を貼り付けることによって、これらを相互に固定する必要がない。よって、ダイパッド４の裏面がパッケージの裏側に露出した構造とすることができるため、パッケージの放熱性を高めることができる。よって、半導体装置５０にパワー系（高電流、高発熱）の半導体チップ１も搭載することができる。
〔第２の実施形態〕
図４は第２の実施形態に係る半導体装置６０のパッケージ構造を示す図であり、このうち図４（ａ）は断面図、図４（ｂ）は半導体装置６０のパッケージ構造に含まれるリードフレーム部分３２の平面図である。なお、図４（ａ）は図４（ｂ）のＢ−Ｂ線に沿った断面図である。
上述の第１の実施形態では、ボンディングステッチ７は全てインターポーザ５上に配置した構造を説明した。しかし、インターポーザ５として用いられるプリント基板またはテープは柔らかい（剛性が小さい）。よって、Ａｌ等の太線のボンディングワイヤ２１（図４（ａ）参照）をインターポーザ５に超音波ボンディングする作業は、超音波や荷重の影響でボンディングステッチ７が沈み込んでしまうために困難となる場合がある。なお、特許文献１の技術では、リードフレーム１００の変形を防ぐため、リードフレーム１００の裏面にはテープ１３９が貼り付けられており、ボンディングステッチ部は浮いた状態となっているため、ボンディングの際に押さえが十分にできず、Ａｌ線等の太線の超音波ボンディングがなおさら困難である。
そこで、第２の実施形態では、ボンディングワイヤ（第２ボンディングワイヤ）２１（図４（ａ））をリードフレーム３上に直にボンディングする構造とすることにより、Ａｌ等の太線のボンディングワイヤ２１であっても、容易にボンディングすることができるようにする。なお、ボンディングワイヤ２１はボンディングワイヤ２よりも太い。
図４に示すように、本実施形態の場合、少なくとも１つのランド端子３１の寸法を、該ランド端子３１の表側の面に太線のボンディングワイヤ２１をボンディングできるような寸法に設定する。更に、上記少なくとも１つのランド端子３１の表面の一部分は、インターポーザ５によって覆われることがないように、インターポーザ５の開口５ａの寸法及び形状を設定する。そして、上記少なくとも１つのランド端子３１の表面において、インターポーザ５により覆われていない上記一部分に対して、太線のボンディングワイヤ２１が直にボンディングされている。また、このボンディングワイヤ２１の他端は、半導体チップ１が備える複数のパッドのうち、ボンディングワイヤ２がボンディングされているのとは別のパッドに対してボンディングされている。これにより、上記少なくとも１つのランド端子３１と半導体チップ１とが相互に電気的に接続されている。
なお、例えば、上記一部のランド端子３１の表側の面には、ボンディングステッチ４１（図４（ｂ））を設け、このボンディングステッチ４１に対してボンディングワイヤ２１をボンディングすることが好ましい。ボンディングステッチ４１を設けている方が、ボンディングを容易且つ確実に行うことができるためである。ただし、ボンディングステッチ４１を形成せず、ボンディングワイヤ２１をランド端子３１に対して直にボンディングしても良い。
第２の実施形態によれば、上記の第１の実施形態により得られる効果に加えて、以下の効果が得られる。
すなわち、インターポーザ５及びリードフレーム３を適宜に設計することにより、ボンディングワイヤ２、２１の少なくとも１つ（ボンディングワイヤ２１）は、リードフレーム３のランド端子３１に対して直にボンディングされた構造とすることができる。
また、特に、ボンディングワイヤ２よりも径が太いボンディングワイヤ２１を、リードフレーム３のランド端子３１に対してボンディングすることにより、このボンディングを好適に行うことができる。なぜなら、ランド端子３１は樹脂６により固定されているため、超音波や荷重の影響によっても沈み込みにくいためである。しかも、この太線のボンディングワイヤ２１を介して大電流（比較的細いボンディングワイヤ２よりも大電流）を流すことができる。すなわち、本実施形態では、半導体装置６０のパッケージの放熱性を高めるだけでなく、大電流に対応したパッケージを提供することができる。
また、複数のランド端子３１のうちの少なくとも何れか１つの表側の面には、ボンディングステッチ４１が設けられ、該ボンディングステッチ４１に対してボンディングワイヤ２１がボンディングされているので、このボンディングを容易且つ確実に行うことができる。
〔第３の実施形態〕
図５は第３の実施形態に係る半導体装置７０のパッケージ構造を示す図であり、このうち図５（ａ）は断面図、図５（ｂ）は半導体装置７０のパッケージ構造に含まれるリードフレーム部分３２の平面図である。なお、図５（ａ）は図５（ｂ）のＣ−Ｃ線に沿った断面図である。
本実施形態の場合、半導体装置７０は、複数のダイパッド４を備え、複数のダイパッド４の各々に半導体チップ１が搭載されている。その他の点については、半導体装置７０は、上記の第２の実施形態の半導体装置６０と同様である。なお、ダイパッド４は、それぞれ搭載される半導体チップ１の寸法に合わせた寸法に形成する。
以上のような第３の実施形態によれば、複数の半導体チップ１を備える（マルチチップの）半導体装置７０において、電気的な不具合を起こす可能性を低減しつつ、半導体装置７０のパッケージの放熱性を高めることができる。
〔第４の実施形態〕
図６は第４の実施形態に係る半導体装置のパッケージ構造を説明するための平面図であり、このうち図６（ａ）は第４の実施形態に係る半導体装置のリードフレーム部分３２の平面図である。図６（ｂ）には、図６（ａ）の比較対称として、上記の第２の実施形態に係る半導体装置６０のリードフレーム部分３２の平面図を示している。
本実施形態の場合、図６（ａ）に示すように、１つ又は複数のランド端子３１のうちの少なくとも１つのランド端子３１の表側の面には、ボンディングステッチ４３が設けられている。そして、リードフレーム３は、ランド端子３１に設けられたボンディングステッチ４３から半導体装置のパッケージの外周へ至る電解めっき形成用引出配線（金属配線）４２を有する。
この電解めっき形成用引出配線４２は、例えば、図３（ｅ）に相当するハーフエッチングを、この電解めっき形成用引出配線４２が残るような態様で行うことによって、リードフレーム３の表層側に形成されている。
本実施形態の場合、リードフレーム部分３２のリードフレーム３の間隔が樹脂６によって埋められた構造である。このため、電解めっき形成用引出配線４２を細線（例えば線幅が５０μｍ程度で、且つ、線間スペースも５０μｍ程度）として形成しても、リードフレーム部分３２の搬送時に電解めっき形成用引出配線４２が曲がりにくいようにできる。
本実施形態の場合、リードフレーム３はこのような電解めっき形成用引出配線４２を有するため、例えば、ボンディングステッチ４３上、並びに、ランド端子３１において外部端子４４（図６（ａ））となる裏側の面に、電解めっきを施すことができる。すなわち、一般的なリードフレームの製造工程でボンディングステッチ上或いはダイパッド上に施すＡｇめっきや、一般的なモールドパッケージの製造工程で行われる半田やすず等の外装めっきを、（無電解めっきではなく）電解めっきとして行うことができる。無電解めっきでは、めっきの膜厚を厚くすることが困難であるが、電解めっきを行うことにより、無電解めっきを行う場合よりも容易に膜厚を厚くすることができる。このため、ボンディングワイヤ２１のボンディング、或いは半田付けによるボール１０の取り付けを容易且つ確実に行うことができ、構造的に安定したパッケージとすることができる。
なお、本実施形態の比較として図６（ｂ）に示すように、リードフレーム３が電解めっき形成用引出配線４２を有していない場合、ボンディングステッチ４１上、並びに、ランド端子３１において外部端子４５となる裏側の面には、無電解めっきしか行うことができない。よって、めっきの膜厚を厚くすることが困難である。
以上のような第４の実施形態によれば、１つ又は複数のランド端子３１のうちの少なくとも１つのランド端子３１の表側の面には、ボンディングステッチ４３が設けられ、リードフレーム３は、ランド端子３１に設けられたボンディングステッチ４３から半導体装置のパッケージの外周へ至る電解めっき形成用引出配線４２を有するので、例えば、ボンディングステッチ４３上、並びに、ランド端子３１において外部端子４４となる裏側の面に、電解めっきを施すことができる。
上記の各実施形態では、インターポーザ５の配線層が２層（表側のボンディングステッチ７及び裏側の配線８の２層）である例を説明したが、インターポーザ５の配線層を３層以上としても良い。インターポーザ５の配線層の数を増やすほど、インターポーザ５内でより複雑に配線を引き回すことができるので、半導体チップ１のパッドと外部端子の配列とがより複雑に交差している場合であっても、所望の配線接続を行うことが可能となる。
１ 半導体チップ
２ ボンディングワイヤ（第１ボンディングワイヤ）
３ リードフレーム
４ ダイパッド
５ インターポーザ
５ａ 開口
６ 樹脂
６ａ 樹脂（第１樹脂）
６ｂ 樹脂（第２樹脂）
７ ボンディングステッチ
８ 配線
９ ビア
１０ ボール
１１ リードフレーム基材
１２ａ フォトレジスト
１２ｂ フォトレジスト
１３ 異方性導電接着剤
１４ 外装めっき
２１ ボンディングワイヤ（第２ボンディングワイヤ）
３１ ランド端子
３２ リードフレーム部分
３６ ビアホール
４１ ボンディングステッチ
４２ 電解めっき形成用引出配線（金属配線）
４３ ボンディングステッチ
４４ 外部端子
４５ 外部端子
５０ 半導体装置
５１ ランド端子
５２ ランド端子
６０ 半導体装置
６１ 樹脂
７０ 半導体装置

Claims (9)

  1. 裏面がパッケージの裏側に露出しているダイパッドと、複数のランド端子と、を含むリードフレームと、
    前記ダイパッド及び前記複数のランド端子の各々の間隔に充填されて、これらダイパッド及びランド端子の各々を相互に固定している樹脂と、
    複数のパッドを有し、前記ダイパッドの表側に搭載されている半導体チップと、
    ボンディングステッチを表側に有し、前記リードフレームの表側の面に配設され、前記複数のパッドのうちの少なくとも何れか１つと前記複数のランド端子のうちの少なくとも何れか１つとの電気的接続を中継するインターポーザと、
    前記インターポーザの前記ボンディングステッチと前記半導体チップの前記パッドとに対してボンディングされている第１ボンディングワイヤと、
    を備えることを特徴とする半導体装置。
  2. 前記ダイパッドを複数備え、
    前記複数のダイパッドの各々に前記半導体チップが搭載されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１ボンディングワイヤがボンディングされているのとは別の前記パッドと、前記リードフレームと、に対してボンディングされている第２ボンディングワイヤを備えることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第２ボンディングワイヤは前記第１ボンディングワイヤよりも径が太いことを特徴とする請求項３に記載の半導体装置。
  5. 前記複数のランド端子のうちの少なくとも何れか１つの表側の面には、ボンディングステッチが設けられ、該ボンディングステッチに対して前記第２ボンディングワイヤがボンディングされていることを特徴とする請求項３又は４に記載の半導体装置。
  6. 前記リードフレームは、前記ランド端子に設けられた前記ボンディングステッチから当該半導体装置のパッケージの外周へ至る金属配線を有することを特徴とする請求項５に記載の半導体装置。
  7. 前記インターポーザは、
    当該インターポーザの裏側に位置し、前記ランド端子へ電気的に接続されている配線と、
    当該配線と、当該インターポーザが表側に有する前記ボンディングステッチと、を電気的に接続するビアと、
    を備えることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 裏面がパッケージの裏側に露出しているダイパッドと、複数のランド端子と、を含むリードフレームの、前記ダイパッド及び前記複数のランド端子の各々の間隔に樹脂を充填し、この樹脂によってこれらダイパッド及びランド端子の各々を相互に固定する第１工程と、
    ボンディングステッチを表側に有し、半導体チップが備える複数のパッドのうちの少なくとも何れか１つと前記複数のランド端子のうちの少なくとも何れか１つとの電気的接続を中継するインターポーザを、前記リードフレームの表側の面に配設する第２工程と、
    前記ダイパッドの表側に前記半導体チップを搭載する第３工程と、
    前記インターポーザの前記ボンディングステッチと前記半導体チップの前記パッドとに対してボンディングワイヤをボンディングする第４工程と、
    を備えることを特徴とする半導体装置の製造方法。
  9. 前記第１工程では、
    リードフレーム基材に対し、その片面の側から第１ハーフエッチングを行う工程と、
    前記第１ハーフエッチングにより前記リードフレーム基材に形成された凹部に前記樹脂の一部分を構成する第１樹脂を充填する工程と、
    前記リードフレーム基材に対し、前記片面に対する反対面側から第２ハーフエッチングを行う工程と、
    前記第２ハーフエッチングにより前記リードフレーム基材に形成された凹部に前記樹脂の残りの部分を構成する第２樹脂を充填する工程と、
    をこの順に行うことを特徴とする請求項８に記載の半導体装置の製造方法。
JP2009009071A 2009-01-19 2009-01-19 半導体装置及びその製造方法 Pending JP2010165992A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009009071A JP2010165992A (ja) 2009-01-19 2009-01-19 半導体装置及びその製造方法
US12/654,928 US20100181658A1 (en) 2009-01-19 2010-01-08 Semiconductor device which exposes die pad without covered by interposer and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009009071A JP2010165992A (ja) 2009-01-19 2009-01-19 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010165992A true JP2010165992A (ja) 2010-07-29

Family

ID=42336260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009009071A Pending JP2010165992A (ja) 2009-01-19 2009-01-19 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20100181658A1 (ja)
JP (1) JP2010165992A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093534A (ja) * 2011-10-26 2013-05-16 Jjtech Co Ltd 半導体装置及びその製造方法、並びにシステム
CN111864050A (zh) * 2020-04-16 2020-10-30 诺思(天津)微系统有限责任公司 半导体器件、半导体组件及电子设备

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142426B2 (en) * 2011-06-20 2015-09-22 Cyntec Co., Ltd. Stack frame for electrical connections and the method to fabricate thereof
US10636735B2 (en) * 2011-10-14 2020-04-28 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8623711B2 (en) 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9219029B2 (en) * 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US9915869B1 (en) * 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
CN107978576B (zh) * 2016-10-21 2023-07-28 恩智浦美国有限公司 封装半导体器件的衬底互连结构
US20200135632A1 (en) * 2018-10-24 2020-04-30 Texas Instruments Incorporated Die isolation on a substrate
CN111341748A (zh) * 2018-12-19 2020-06-26 恩智浦美国有限公司 选择性图案镀层的引线框
US11189555B2 (en) 2019-01-30 2021-11-30 Delta Electronics, Inc. Chip packaging with multilayer conductive circuit
US20200243430A1 (en) * 2019-01-30 2020-07-30 Delta Electronics, Inc. Package structure and forming method of the same
CN113097076A (zh) * 2020-01-09 2021-07-09 珠海格力电器股份有限公司 Qfn框架结构、qfn封装结构及制作方法
JP2023044582A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093534A (ja) * 2011-10-26 2013-05-16 Jjtech Co Ltd 半導体装置及びその製造方法、並びにシステム
CN111864050A (zh) * 2020-04-16 2020-10-30 诺思(天津)微系统有限责任公司 半导体器件、半导体组件及电子设备

Also Published As

Publication number Publication date
US20100181658A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
JP2010165992A (ja) 半導体装置及びその製造方法
JP2005317998A (ja) 半導体装置
JP2008172267A (ja) 集積回路パッケージの製造方法および集積回路パッケージ
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP2006190771A (ja) 半導体装置
JP3437477B2 (ja) 配線基板および半導体装置
JP5178541B2 (ja) 半導体装置
TWI596731B (zh) 使用無電鍍之ｚ型連接
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
JP2006147918A (ja) 半導体装置
US10756005B2 (en) Semiconductor device, corresponding circuit and method
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
KR20140067561A (ko) 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법
KR20130059580A (ko) 반도체 패키지 및 그의 제조방법
JP2001358250A (ja) 半導体装置
JP4994883B2 (ja) 樹脂封止型半導体装置
TWI596678B (zh) 半導體封裝結構及其製作方法
JP2009170454A (ja) モールドパッケージおよびその実装構造
KR101168412B1 (ko) 리드 프레임 및 그 제조 방법
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
TWI575619B (zh) 半導體封裝結構及其製作方法
KR20100025218A (ko) 반도체 디바이스 및 그 제조 방법
TWI495068B (zh) 結合有導腳及基板之半導體封裝件及其製法
JP2008159786A (ja) 半導体装置及び接着配線部材の製造方法