JP2013093534A - 半導体装置及びその製造方法、並びにシステム - Google Patents
半導体装置及びその製造方法、並びにシステム Download PDFInfo
- Publication number
- JP2013093534A JP2013093534A JP2011248042A JP2011248042A JP2013093534A JP 2013093534 A JP2013093534 A JP 2013093534A JP 2011248042 A JP2011248042 A JP 2011248042A JP 2011248042 A JP2011248042 A JP 2011248042A JP 2013093534 A JP2013093534 A JP 2013093534A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal plate
- manufacturing
- external terminal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置の一例は、機能素子及びその機能素子に関連する内部電極901を含むチップ900Aと、内部電極に電気的に接続する接続体903と、同一材料から成る第1乃至第3の部位が一体化した外部端子電極905と、チップの少なくとも一部、接続体及び外部端子電極の第1の部位を封止する封止材904と、を備え、外部端子電極は、第1の部位905Aが接続体に接続し、第2及び第3の部位905B,905Cが封止材の裏面に露出し、少なくとも第2の部位は、直方体であり、封止材に接し、第3の部位は、第2の部位よりも小さな立体である。
【選択図】図63
Description
スタンドオフ高さ(H)=板厚(t)×1/2
外部端子ピッチ(P) > 最少線幅(Min.W)+最少穴径(Min.D)
最少線幅(Min.W)+最少穴径(Min.D)=0.5t+1.1t=1.6tとなる。
スタンドオフ高さ(H)と外部端子ピッチ(P)の関係は、P>3.2Hとなり、図72で示すグラグに示す関係になる。つまり、外部端子ピッチと「最大スタンドオフ高さ」とは比例関係があり、例えば、外部端子ピッチ0.3mmの場合、最大スタンドオフ高さは約90μm、外部端子ピッチ0.5mmの場合、最大スタンドオフ高さは 約160μmとなり、外部端子ピッチが小さいほど、最大スタンドオフ高さは小さくなる。この仮定で考えると、外部端子ピッチ0.3mmでスタンドオフ高さが100μm以上のパッケージは特許文献3乃至5のエッチング製法では、困難であり、スタンドオフ高さを100μm以上設けたければ、外部端子ピッチを大きくする必要がある。一方、半導体パッケージの実装基板との接続信頼性は、一般的にスタンドオフが大きいほど高いという関係がある。半導体パッケージと実装基板の熱膨張係数の違いによるストレスをスタンドオフ部分によって吸収させる効果があり、スタンドオフ高さが高い程、ストレスを吸収する効果は高い為である。
図1〜図6は、半導体装置の製造方法の第1の実施形態を示す模式図である。
図7は、本発明による半導体装置の第1実施形態を示す半導体装置1100Aの模式図である。(a)は、断面図、(b)は下面図である。図73は、後述する第3の実施形態が示す半導体装置の斜視図であるが、第1の実施形態が示す図7の斜視図も、図73と同等である。
図8〜図13は、半導体装置の製造方法の第2の実施形態を示す模式図である。尚、第1実施形態で開示した製造方法及び構造と同じ特徴の説明は省略し、第2の実施形態が固有に持つ製造方法及び構造の説明を中心に行う。
図14は、本発明による半導体装置の第2実施形態を示す半導体装置1200Aの模式図である。(a)は、断面図、(b)は下面図である。
図15〜図20は、半導体装置の製造方法の第3の実施形態を示す模式図である。尚、第1実施形態で開示した製造方法及び構造と同じ特徴の説明は省略し、第3の実施形態が固有に持つ製造方法及び構造の説明を中心に行う。
この金属板350の外形は四角形である。外形は円形、四角形以外の多角形等でもよい。上面350Aは、複数の凸部350Eのある形状をしている。凸部350Eは、エッチング等の化学的加工、ブレードやエミンドル等の機械加工又はレーザ等の熱加工によって立方体に形成される。凸部350Eの形状は、例えば後述する実施例5の505C(外部端子電極の第3の部位)の様に円柱体であってもよい。下面350Bは平面形状をしている。
図21は、本発明による半導体装置の第3実施形態を示す半導体装置1300Aの模式図である。(a)は、上面図、(b)は断面図、(c)は下面図である。図73は、図21に示す半導体装置の斜視図である。第1の実施形態が示す図7も、図73の斜視図と同等である。
図22〜図27は、半導体装置の製造方法の第4の実施形態を示す模式図である。尚、第2及び第3実施形態でそれぞれ開示した製造方法及び構造と同じ特徴の説明は省略し、第4の実施形態が固有に持つ製造方法及び構造の説明を中心に行う。
図28は、本発明による半導体装置の第4実施形態を示す半導体装置1400Aの模式図である。(a)は、上面図、(b)は断面図、(c)は下面図である。第2及び第3実施形態でそれぞれ開示した構造の特徴が有する両方の効果を有する。即ち、金属板450は、その形状の特徴から非常に高い放熱特性を有すると共に、外部から絶対値が大きな電流をチップ400Aへ供給できる。更に、スタンドオフの高さを、より高い値に到達させながらも、第1の部位405A及び樹脂404の接合面積が大きく確保されている。よって、外部端子電極405の信頼性が高い。
図29〜図34は、半導体装置の製造方法の第5の実施形態を示す模式図である。尚、第1実施形態で開示した製造方法及び構造と同じ特徴の説明は省略し、第5の実施形態が固有に持つ製造方法及び構造の説明を中心に行う。
図35は、本発明による半導体装置の第5実施形態を示す半導体装置1500Aの模式図である。(a)は、上面図、(b)は断面図、(c)は下面図である。図74は、後述する第9の実施形態が示す半導体装置の斜視図であるが、第5の実施形態が示す図35の斜視図も、図74と同等である。
図36〜図41は、半導体装置の製造方法の第6の実施形態を示す模式図である。尚、第2及び第5実施形態でそれぞれ開示した製造方法及び構造と同じ特徴の説明は省略し、第4の実施形態が固有に持つ製造方法及び構造の説明を中心に行う。
図42は、本発明による半導体装置の第6実施形態を示す半導体装置1600Aの模式図である。(a)は、上面図、(b)は断面図、(c)は下面図である。第2及び第5実施形態でそれぞれ開示した構造の特徴が有する両方の効果を有する。即ち、金属板650は、その形状の特徴から非常に高い放熱特性を有すると共に、外部から絶対値が大きな電流をチップ600Aへ供給できる。更に、スタンドオフの高さを、より高い値に到達させながらも、複数の第3の部位505Cの形状が、夫々対応する複数の第2の部位505Bよりも小さな第1の立体である。よって、絶縁基板等への接続に関連する半田等の金属の接続物による隣接の電気的なショートの抑止が、可能である。更に、半田との接触面積(接合面積)増大し、電気的な接合不良が抑止できる。更に、半田の絶縁基板からの高さを、第2の部位605Bに均一化でき、接合不良が抑止できる。更に、第3の部位605Cの形状を、第2の部位605Bの形状と異ならせることにより、半田への加熱時に流動性を持った半田の流れが第3の部位605Cの形状に沿って生ずる。よって、電気的な接合不良が抑止できる。これは、第3の部位605Cの形状を円柱とすることで更にその効果が増大する。また、第3の部位605Cの形状が、第2の部位605Bの形状よりも小さくすることによって、更にその効果が増大する。よって、外部端子電極605の信頼性が高い。
機能素子及びその機能素子に関連する内部電極(601)を含むチップ(600A)と、前記内部電極(601)に電気的に接続する接続体(603)と、同一材料から成る第1乃至第3の部位(605A、605B、605B)が一体化した外部端子電極(605)と、前記チップ(600A)の少なくとも一部、前記接続体(603)及び前記外部端子電極(605)の第1の部位(605A)を封止する封止材(604)と、を備え、前記外部端子電極(605)は、前記第1の部位(605A)が前記接続体(603)に接続し、第2及び第3の部位(605B、605C)が前記封止材(604)の裏面に露出している。少なくとも前記第2の部位(605B)は、直方体であり、前記封止材(604)の裏面に露出している。前記第3の部位(605C)は、前記第2の部位(605B)よりも小さな第1の立体である。これらの特徴を有する半導体装置1600Aが完成する。第2の部位の厚さが0.2mm、第3の部位の厚さが0.1mmの金属板650を使って製造方法の第6の実施形態を実施すれば、スタンドオフが0.3mm以上の図42に示す半導体装置1600Aが完成する。
図43〜図48は、半導体装置の製造方法の第7の実施形態を示す模式図である。尚、第1実施形態で開示した製造方法及び構造と同じ特徴の説明は省略し、第7の実施形態が固有に持つ製造方法及び構造の説明を中心に行う、
図49は、本発明による半導体装置の第7実施形態を示す半導体装置1700Aの模式図である。(a)は、上面図、(b)は断面図、(c)は下面図である。図75(c)は、半導体装置が絶縁基板11に実装される模式図である。
図50〜図55は、半導体装置の製造方法の第8の実施形態を示す模式図である。尚、第2及び第7実施形態でそれぞれ開示した製造方法及び構造と同じ特徴の説明は省略し、第8の実施形態が固有に持つ製造方法及び構造の説明を中心に行う。
図56は、本発明による半導体装置の第8実施形態を示す半導体装置1800Aの模式図である。(a)は、上面図、(b)は断面図、(c)は下面図である。第2及び第7実施形態でそれぞれ開示した構造の特徴が有する両方の効果を有する。即ち、金属板850Dは、その形状の特徴から非常に高い放熱特性を有すると共に、外部から絶対値が大きな電流をチップ800Aへ供給できる。更に、スタンドオフの高さを、より高い値に到達させながらも、複数の外部端子が有する窪み(凹部)の形状が、の電気的な接合に関する信頼性を高めることが出来る。
図57〜図62は、半導体装置の製造方法の第9の実施形態を示す模式図である。尚、第3及び第5実施形態でそれぞれ開示した製造方法及び構造と同じ特徴の説明は省略し、第8の実施形態が固有に持つ製造方法及び構造の説明を中心に行う。
図63は、本発明による半導体装置の第9実施形態を示す半導体装置1900Aの模式図である。(a)は、上面図、(b)は断面図、(c)は下面図である。図74は、図63に示す半導体装置の斜視図である。図75(b)は、半導体装置が絶縁基板11に実装される模式図である。第3及び第5実施形態でそれぞれ開示した構造の特徴が有する両方の効果を有する。即ち、スタンドオフの高さを、より高い値に到達させながらも、第1の部位905A及び樹脂904の接合面積が大きく確保されている。よって、外部端子電極905の信頼性が高い。更に、複数の第3の部位905Cの形状が、夫々対応する複数の第2の部位905Bよりも小さな第1の立体であることによって、絶縁基板等への接続に関連する半田等の金属の接続物による隣接の電気的なショートの抑止が、可能である。更に、半田との接触面積(接合面積)増大し、電気的な接合不良が抑止できる。更に、半田の絶縁基板からの高さを、第2の部位905Bに均一化でき、接合不良が抑止できる。更に、第3の部位905Cの形状を、第2の部位905Bの形状と異ならせることにより、半田への加熱時に流動性を持った半田の流れが第3の部位905Cの形状に沿って生ずる。よって、電気的な接合不良が抑止できる。これは、第3の部位905Cの形状を円柱とすることで更にその効果が増大する。また、第3の部位905Cの形状が、第2の部位905Bの形状よりも小さくすることによって、更にその効果が増大する。
図64〜図69は、半導体装置の製造方法の第10の実施形態を示す模式図である。尚、第2及び第9実施形態でそれぞれ開示した製造方法及び構造と同じ特徴の説明は省略し、第4の実施形態が固有に持つ製造方法及び構造の説明を中心に行う。
図70は、本発明による半導体装置の第10実施形態を示す半導体装置11000Aの模式図である。(a)は、断面図、(b)は下面図である。
(フリップチップパッケージ)
図71は、本発明による半導体装置の第11実施形態を示す半導体装置の模式図である。(a)は、半導体装置12000の断面図、(b)は半導体装置13000の断面図、(c)は半導体装置14000の断面図である。尚、第1及び第10実施形態でそれぞれ開示した構造と同じ特徴の説明は省略し、第11実施形態が固有に持つ構造の説明を中心に行う。図71は、接続体に導電性接着材や半田を使用した半導体装置の例である。
図75は、本発明による半導体装置が、絶縁基板11に電気的に接続されたシステムの例を示す。
100A〜100F、200A〜200F、300A〜300F、400A〜400F、500A〜500F、600A〜600F、700A〜700F、800A〜800F、900A〜900F、1000A〜1000F、200A〜200F、2000A、3000A、3001A、4000A、4001A ・・・ 半導体チップ
101、201、301、401、501、601、701、801、901、1001、2001、3001、4001 ・・・ 内部電極
102、202、302、402、502、602、702、802、902、1002 ・・・ 接着材
103、203、303、403、503、603、703、803、903、1003、2003、3003、4003 ・・・ 接続体
104、204、304、404、504、604、704、804、904、1004、2004、3004、4004 ・・・ 封止材
105、205、305、405、505、605、705、805、905、1005、2005、3005、4005 ・・・ 外部端子電極
105A、205A、305A、405A、505A、605A、705A、805A、905A、1005A、2005A、3005A、4005A ・・・ 外部端子電極の第1の部位
105B、205B、305B、405B、505B、605B、705B、805B、905B、1005B、2005B、3005B、4005 ・・・ 外部端子電極の第2の部位
105C、205C、305C、405C、505C、605C、705C、805C、905C、1005C、2005C、3005C、4005C ・・・ 外部端子電極の第3の部位
150、250、350、450、550、650、750、850、950、1050・・・ 金属板
150A、250A、350A、450A、550A、650A、750A、850A、950A、1050A・・・ 金属板の上面
150B、250B、350B、450B、550B、650B、750B、850B、950B、1050B・・・ 金属板の下面
150B、250B、350B、450B、550B、650B、750B、850B、950B、1050B・・・ 金属板の下面
250D、450D、650D、850D、1050D・・・ チップ下の金属板の一部
350E、450E、950E、1050E・・・ 金属板上面の凸部
550F、650F、950F、1050F・・・ 金属板下面の凸部
750G・・・ 金属板下面の凹部
170、370、570、770、970・・・ 砥石
171、271、371、471、571、671、771、871、971、1071 ・・・ 砥石
280、480、680、880、1080・・・ レーザ
11 ・・・絶縁基板
12 ・・・導体
13 ・・・半田
14 ・・・チップパッド
15 ・・・バンプ電極
16 ・・・再配線
17 ・・・第1の絶縁材
18 ・・・第2の絶縁材
19 ・・・再配線層
Claims (29)
- 機能素子及びその機能素子に関連する内部電極を含むチップと、
前記内部電極に電気的に接続する接続体と、
同一材料から成る第1乃至第3の部位が一体化した外部端子電極と、
前記チップの少なくとも一部、前記接続体及び前記外部端子電極の第1の部位を封止する封止材と、を備え、
前記外部端子電極は、
前記第1の部位が前記接続体に接続し、
第2及び第3の部位が前記封止材の裏面に露出し、
少なくとも前記第2の部位は直方体であり且つ前記封止材に接し、
前記第3の部位は前記第2の部位よりも小さな第1の立体である、半導体装置。 - 前記第1の立体は、直方体または円柱体である、請求項1に記載の半導体装置。
- 前記第1の立体は、その一部の面に窪みを有する、請求項1又は2に記載の半導体装置。
- 前記第1の部位は、前記第2の部位よりも小さな第2の立体である、請求項1乃至3のいずれか一項に記載の半導体装置。
- 前記第2の立体は、直方体または円柱体である、請求項4に記載の半導体装置。
- 前記第2の立体は、その一部の面に窪みを有する、請求項5に記載の半導体装置。
- 前記窪みの形状は、直方または円柱である、請求項3又は6に記載の半導体装置。
- 前記接続体は、ボンディングワイヤを含む、請求項1乃至7のいずれか一項に記載の半導体装置。
- 前記接続体は、絶縁層に挟まれた金属の配線層を含み、
前記内部電極は、前記ボンディングワイヤ及び前記金属の配線層を介して、前記外部端子電極に接続する、請求項8に記載の半導体装置。 - 前記接続体は、絶縁層に挟まれた金属の配線層を有し、
前記内部電極は、前記金属の配線層を介して前記外部端子電極に接続する、請求項1乃至7のいずれか一項に記載の半導体装置。 - 前記半導体装置と、
導体を有する絶縁基板と、を備え、
金属の接続物によって前記第3の部位と前記導体を接続する、請求項1乃至10のいずれか一項に記載のシステム。 - 前記半導体装置と、
導体を有する絶縁基板と、を備え、
金属の接続物によって前記第1の立体と前記導体を接続する、請求項1又は2に記載のシステム。 - 前記半導体装置と、
導体を有する絶縁基板と、を備え、
前記窪みに注入された金属の接続体によって前記第1の立体と前記導体とを接続する、請求項3に記載のシステム。 - 第1の厚さを有する金属板の表面における複数の接続点、及びチップの表面の複数の内部電極を、それぞれ接続し、
前記金属板の表面及び前記チップの少なくとも一部を封止材で封止し、
前記複数の接続点にそれぞれ対応する領域を残存させる様に、前記金属板を裏面から機械的または熱的に切断し、よって前記複数の内部電極にそれぞれ対応し、互いに電気的に独立した複数の外部端子電極を形成する、半導体装置の製造方法。 - 前記チップの第1の方向及び前記第1の方向と直交する第2の方向に、前記金属板を切断し、前記複数の外部端子電極を直方体に形成する、請求項14に記載の半導体装置の製造方法。
- 前記チップの配置領域に対応する前記金属板の裏面の領域を含めて、前記金属板を切断する、請求項15に記載の半導体装置の製造方法。
- 前記チップの配置領域に対応する前記金属板の裏面の領域を除いて、前記金属板を切断する、請求項15に記載の半導体装置の製造方法。
- 複数のブレードまたは複数のレーザで、前記金属板を同時に切断し、前記複数の外部端子電極を形成する、請求項15乃至17のいずれか一項に記載の半導体装置の製造方法。
- 前記金属板の切断は、前記金属板に接する側の前記封止材の一部を前記金属板と共に同時に切断する、請求項15乃至18のいずれか一項に記載の半導体装置の製造方法。
- 前記金属板の表面を前記複数の接続点に対応する金属板の一部分を残存させる様に機械的、熱的、又は化学的に加工処理して、前記金属板の表面に連続した複数の凹凸を形成し、
前記表面の複数の凸部に前記複数の内部電極をそれぞれ接続する、請求項15乃至19のいずれか一項に記載の半導体装置の製造方法。 - 前記複数の接続点に対応する前記基板の裏面の複数の領域を除き前記基板の裏面を機械的、熱的、又は化学的に加工処理して、前記金属板の裏面に連続した複数の凹凸を形成し、
前記裏面の複数の凸部に対応する前記金属板の一部分を残存させる様に前記金属板を機械的に切断する、請求項15乃至20のいずれか一項に記載の半導体装置の製造方法。 - 前記表面及び裏面の少なくともいずれか一方の面における前記複数の凸部を直方体または円柱体とするように前記加工処理する、請求項20または21に記載の半導体装置の製造方法。
- 前記凸部の前記直方体または円柱体は、前記切断によって形成された直方体よりも小さい、請求項22に記載の半導体装置の製造方法。
- 前記複数の接続点に対応する前記基板の裏面の複数の領域を機械的、熱的、又は化学的に加工処理して、前記金属板の裏面に連続した複数の凹凸を形成し、
前記複数の凹部に対応する前記金属板の一部分を残存させる様に前記金属板を機械的に切断する、請求項15乃至23のいずれか一項に記載の半導体装置の製造方法。 - 前記凹部を直方または円柱とするように前記加工処理する、請求項20または21に記載の半導体装置の製造方法。
- 前記接続を、ワイヤボンディングで行う、請求項20または21に記載の半導体装置の製造方法。
- 前記接続を、ワイヤボンディング及び再配線基板に含まれる金属層で行う、請求項20または21に記載の半導体装置の製造方法。
- 前記接続を、再配線基板に含まれる金属層で行う、請求項20または21に記載の半導体装置の製造方法。
[請求27のいずれか一項に記載の半導体装置の製造方法。 - 前記金属板の表面と前記チップの表面が互いに向き合うように前記チップを配置する、請求項15乃至25、28のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011248042A JP2013093534A (ja) | 2011-10-26 | 2011-10-26 | 半導体装置及びその製造方法、並びにシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011248042A JP2013093534A (ja) | 2011-10-26 | 2011-10-26 | 半導体装置及びその製造方法、並びにシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013093534A true JP2013093534A (ja) | 2013-05-16 |
Family
ID=48616423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011248042A Pending JP2013093534A (ja) | 2011-10-26 | 2011-10-26 | 半導体装置及びその製造方法、並びにシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013093534A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6327427B1 (ja) * | 2017-06-22 | 2018-05-23 | 大口マテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031730A (ja) * | 2001-05-11 | 2003-01-31 | Hitachi Ltd | 半導体装置の製造方法 |
JP2005116687A (ja) * | 2003-10-06 | 2005-04-28 | Renesas Technology Corp | リードフレーム、半導体装置及び半導体装置の製造方法 |
JP2010165992A (ja) * | 2009-01-19 | 2010-07-29 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
-
2011
- 2011-10-26 JP JP2011248042A patent/JP2013093534A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031730A (ja) * | 2001-05-11 | 2003-01-31 | Hitachi Ltd | 半導体装置の製造方法 |
JP2005116687A (ja) * | 2003-10-06 | 2005-04-28 | Renesas Technology Corp | リードフレーム、半導体装置及び半導体装置の製造方法 |
JP2010165992A (ja) * | 2009-01-19 | 2010-07-29 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6327427B1 (ja) * | 2017-06-22 | 2018-05-23 | 大口マテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法 |
JP2019009238A (ja) * | 2017-06-22 | 2019-01-17 | 大口マテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4551255B2 (ja) | 半導体装置 | |
US7868440B2 (en) | Packaged microdevices and methods for manufacturing packaged microdevices | |
US8237273B2 (en) | Metal post chip connecting device and method free to use soldering material | |
TWI502667B (zh) | 半導體元件的接合結構及半導體元件的製造方法 | |
JP5497392B2 (ja) | 半導体装置 | |
TWI518808B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US7420814B2 (en) | Package stack and manufacturing method thereof | |
CN103311202B (zh) | 集成电路的引线接合结构 | |
US9105533B2 (en) | Bump structure having a single side recess | |
JP5663607B2 (ja) | 半導体装置 | |
KR101266642B1 (ko) | 집적 회로 및 본드 패드 형성 방법 | |
US8598715B2 (en) | Bump-on-trace structures in packaging | |
KR20210013429A (ko) | 반도체 패키지 및 그의 제조 방법 | |
JP2006202969A (ja) | 半導体装置およびその実装体 | |
US7960845B2 (en) | Flexible contactless wire bonding structure and methodology for semiconductor device | |
JP2013093534A (ja) | 半導体装置及びその製造方法、並びにシステム | |
US9576888B2 (en) | Package on-package joint structure with molding open bumps | |
JP5972539B2 (ja) | 半導体装置 | |
TWI524487B (zh) | 結合基板通孔與金屬凸塊之半導體晶片之製程方法 | |
TW201411793A (zh) | 半導體裝置及其製造方法 | |
JP2006196765A (ja) | 半導体装置 | |
JP2013211475A (ja) | 基板および半導体装置 | |
JP4606783B2 (ja) | 半導体装置 | |
JP2021027117A (ja) | 半導体装置 | |
TWI424545B (zh) | 封裝基板之製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130419 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150929 |