JP5497392B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5497392B2
JP5497392B2 JP2009221116A JP2009221116A JP5497392B2 JP 5497392 B2 JP5497392 B2 JP 5497392B2 JP 2009221116 A JP2009221116 A JP 2009221116A JP 2009221116 A JP2009221116 A JP 2009221116A JP 5497392 B2 JP5497392 B2 JP 5497392B2
Authority
JP
Japan
Prior art keywords
wire
bump
pad
semiconductor chip
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009221116A
Other languages
English (en)
Other versions
JP2011071317A (ja
Inventor
雅敏 安永
弘倫 松嶋
兼也 広永
壮司 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009221116A priority Critical patent/JP5497392B2/ja
Priority to US12/889,023 priority patent/US8772952B2/en
Publication of JP2011071317A publication Critical patent/JP2011071317A/ja
Application granted granted Critical
Publication of JP5497392B2 publication Critical patent/JP5497392B2/ja
Priority to US14/294,029 priority patent/US9024454B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H01L2224/03921—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step by repairing the bonding area damaged by the probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48482—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体装置の技術に関し、特に半導体チップの主面上に形成された電極パッドにＣｕ（銅）からなるワイヤをボンディングする半導体装置に適用して有効な技術に関する。
半導体装置の製造技術に、半導体チップの主面上に形成された電極パッドと配線基板やリードフレームに形成された端子を、金属ワイヤを介して電気的に接続する、ワイヤボンディング技術がある。例えば、特開平１１−１３５７１４号公報（特許文献１）には、電極パッド上に金製のバンプをめっき形成し、該バンプ上に金線ワイヤをボンディングする構成が記載されている。
特開平１１−１３５７１４号公報
半導体チップの電極パッドと配線基板やリードフレームに形成された端子を電気的に接続する金属ワイヤには、電気抵抗が低い材料を用いることが好ましい。このため一般に金製ワイヤが用いられる。しかし、近年、半導体装置の高機能化が進み、金属ワイヤのインピーダンスをさらに低減する技術が要求されている。
そこで、本願発明者は、金属ワイヤとして、金（Ａｕ）よりもさらに電気抵抗が低い銅（Ｃｕ）からなるワイヤを用いる技術について検討を行い、以下の課題を見出した。
銅は金と比較しても電気抵抗がさらに低いため、半導体装置内の導電経路のインピーダンスを低減する材料として好適である。ところが、銅は金と比較して硬い（硬度が高い）金属であるため、ワイヤボンディング時にＣｕからなるワイヤを電極パッドに圧着しようとすると、圧着時の応力が半導体チップの主面側に形成された層間絶縁膜に伝わって、層間絶縁膜などが破損してしまうという課題が生じる。
また、銅は金と比較して細線化が難しく、インピーダンス低減の観点からもワイヤ径はある程度の太さを有していることが好ましい。しかし、高機能化にともなって狭い配置ピッチで多数の電極パッドを配置する半導体装置に適用する場合、隣り合うワイヤ同士が短絡してしまう場合がある。
このように、半導体チップの層間絶縁膜が破損する、あるいは隣り合うワイヤ同士が短絡した場合、半導体装置が正常に動作せず、信頼性が低下することとなる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、銅製のワイヤを用いたワイヤボンディングを行う半導体装置の信頼性を向上させる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明の一つの実施の形態における半導体装置は、
第１主面、前記第１主面の反対側に位置する第１裏面、前記第１主面上に形成される複数の電極パッドを有する半導体チップと、
前記半導体チップの周囲に配置される複数の第１端子と、
前記複数の電極パッドと前記複数の第１端子をそれぞれ電気的に接続する複数のワイヤと、を有し、
前記複数のワイヤは、線径部、および前記線径部の一方の端部に形成され、前記線径部よりも広い幅で形成された幅広部を有する銅製ワイヤであり、
前記複数のワイヤの前記幅広部は、銅よりも硬度が低い金属材料からなるバンプを介して前記複数の電極パッドに接合し、
前記バンプの幅は、それぞれ、前記複数のワイヤの前記幅広部の幅よりも狭くなっているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、銅製のワイヤを用いたワイヤボンディングを行う半導体装置の信頼性を向上することができる。
本発明の実施の形態１の半導体装置の内部構造の概要を示す平面図である。 図２は図１に示す半導体装置の断面図である。 図１に示す半導体装置の下面側を示す平面図である。 図２に示す半導体チップの構造の概要を示す要部拡大断面図である。 図２に示すパッド周辺を拡大して示す要部拡大断面図である。 図１に示す半導体チップのパッド周辺を、ワイヤを取り除いた状態で示す要部拡大平面図である。 図６に示すバンプにワイヤを接合した状態を示す要部拡大平面図である。 本発明の実施の形態１のウエハ準備工程で準備する半導体ウエハの主面側の平面を示す平面図である。 図８に示すウエハのデバイス領域の一つに形成されたパッド周辺を示す拡大平面図である。 図９に示すパッドの表面にプローブを押し当てた状態を示す要部拡大断面図である。 図１０に示すプローブを引き離した後のパッドの表面状態を示す要部拡大平面図である。 図１０に示すパッドの表面にバンプを接合した状態を示す要部拡大断面図である。 配線基板に、半導体チップを搭載した状態を示す断面図である。 図１３に示す半導体チップの複数のパッドと配線基板の端子とをワイヤを介して電気的に接続した状態を示す断面図である。 図１４に示す配線基板の上面側を樹脂封止した状態を示す断面図である。 本発明の実施の形態２の半導体装置が有する半導体チップのパッド周辺を示す要部拡大平面図である。 図１６に示す複数のパッドのうち、一つのパッド周辺を示す要部拡大断面図である。 図１６に示す複数のパッドのうち、図１７に示すパッドの隣に配置されるパッド周辺を示す要部拡大断面図である。 本発明の実施の形態３の半導体装置が有する半導体チップのパッド周辺を示す要部拡大平面図である。 図１９に示す複数のパッドのうち、一つのパッド周辺を示す要部拡大断面図である。 図１９に示す複数のパッドのうち、図２０に示すパッドの隣に配置されるパッド周辺を示す要部拡大断面図である。 本発明の実施の形態４の半導体装置が有する半導体チップのパッド周辺を示す要部拡大平面図である。 図２２に示す複数のパッドのうち、一つのパッド周辺を示す要部拡大断面図である。 図２２に示す複数のパッドのうち、図２３に示すパッドの隣に配置されるパッド周辺を示す要部拡大断面図である。 複数の半導体チップを有する半導体装置の概要を示す断面図である。 本発明の実施の形態１に対する比較例である半導体装置の半導体チップのパッド周辺を拡大して示す要部拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
＜半導体装置の構造＞
図１は、本実施の形態１の半導体装置の上面側の内部構造の概要を示す平面図、図２は図１に示す半導体装置の断面図、図３は、図１に示す半導体装置の下面側を示す平面図である。なお、図１では、半導体装置内部の平面的配置を示すため、封止樹脂を透過した状態で示している。
本実施の形態では、配線基板上に半導体チップをフェイスアップ実装し、半導体チップの主面上に形成された複数の電極パッドと、配線基板上において半導体チップの周囲に形成された複数のボンディングリードを、それぞれワイヤを介して電気的に接続する、ＣＳＰ（Chip Scale Package）１を一例として取り上げて説明する。
図１〜図３において、本実施の形態のＣＳＰ１は、主面１０ａ、主面１０ａの反対側に位置する裏面１０ｂ、主面１０ａ上に形成される複数のパッド（電極パッド）１１、および主面１０ａ上を覆うように形成され、複数のパッド１１がそれぞれ露出する複数の開口部１２ａが形成された絶縁膜１２、を有する半導体チップ１０を有している。なお、図１では、絶縁膜１２の図示を省略している。半導体チップ１０の主面１０ａは、例えば四角形の外形を有し、主面１０ａ上に形成される複数のパッド１１は、主面１０ａの外形を構成する各辺に沿ってそれぞれ配置されている。
また、ＣＳＰ１は、上面２０ａ、上面２０ａの反対側に位置する下面２０ｂ、上面２０ａに配置されるチップ搭載領域、および上面２０ａにおいて、チップ搭載領域の周囲（すなわち半導体チップ１０の周囲）に配置される複数の端子（ボンディングリード）２１を有する配線基板（基板）２０を有している。
配線基板２０の上面２０ａに配置されるチップ搭載領域は、例えば、上面２０ａの中央に配置され、半導体チップ１０は、裏面１０ｂと配線基板２０の上面２０ａを対向させた状態で図示しない接着材を介して上面２０ａ上に固定する、所謂フェイスアップ実装方式により搭載されている。複数の端子２１は、四角形の外形を有する配線基板２０の上面２０ａの外形を構成する各辺に沿ってそれぞれ配置（形成）されている。また、配線基板２０の下面２０ｂには、ＣＳＰ１の外部端子となる複数のランド２２が形成され、複数の端子２１とランド２２とは、配線基板２０の上面２０ａ、下面２０ｂ、および配線基板２０内に形成された配線やビアなどの導電経路を介して電気的に接続されている。また、本実施の形態のＣＳＰ１は、ランド２２の表面に、図示しない実装基板の端子と接合するための半田ボール（導電性部材、外部端子）２３を接合する、所謂ＢＧＡ（Ball Grid Array）型の半導体装置である。このように半導体装置の外部端子を配線基板２０の下面２０ｂに配置することは、半導体装置の平面寸法を小型化する観点、あるいは半導体装置の実装面積を低減する観点から好適である。また、配線基板２０の下面２０ｂの外部端子形成エリア内に、外部端子を複数列で整列させて配置する、ＢＧＡやＬＧＡ（Land Grid Array）などのエリアアレイ型半導体装置は、半導体装置の高機能化に伴い、外部端子数が増大した場合であっても、下面２０ｂを外部端子配置スペースとして有効に活用することができるので、外部端子数の多い半導体装置に適用すると、小型化、実装面積低減の観点から特に有効である。
また、半導体チップ１０の周囲に配置される複数の端子２１と、半導体チップ１０の主面１０ａ上に形成される複数のパッド１１は、複数のワイヤ３０を介してそれぞれ電気的に接続されている。また、配線基板２０の上面２０ａ側は、封止樹脂（封止体）２により覆われ、半導体チップ１０および複数のワイヤ３０は封止樹脂２に封止されている。
次に、半導体チップ１０のパッド１１周辺の詳細構造について説明する。図４は図２に示す半導体チップの構造の概要を示す要部拡大断面図、図５は図２に示すパッド周辺を拡大して示す要部拡大断面図である。また、図６は図１に示す半導体チップのパッド周辺を、ワイヤを取り除いた状態で示す要部拡大平面図、図７は図６に示すバンプにワイヤを接合した状態を示す要部拡大平面図である。なお、図４は、図７に示すＡ−Ａ線に沿った断面、図５は図７に示すＢ−Ｂ線に沿った断面をそれぞれ示している。
半導体チップ１０は、例えばシリコン（Ｓｉ）からなる基材である半導体基板１３を有し、半導体基板１３の主面１０ａには、半導体素子層１３ａが配置され、半導体素子層１３ａに、例えばトランジスタやダイオードなど、複数の半導体素子が形成されている。
半導体素子層１３ａに形成される複数の半導体素子は主面１０ａに形成される複数の配線（チップ内配線）１４および主面１０ａ上に形成される表面配線１５を介して複数のパッド１１にそれぞれ電気的に接続されている。
配線１４は、例えば、銅（Ｃｕ）からなる埋め込み配線であり、主面１０ａ側に形成される絶縁層１６に溝あるいは孔を形成し、この溝あるいは孔に銅などの導電性金属材料を埋め込んだ後、表面を研磨して配線を形成する、所謂、ダマシン技術により形成されている。配線１４は、複数の配線層に積層形成され、層間導電路となるビアを介して、各配線層の配線１４が電気的に接続されている。また、配線１４は、複数の半導体素子を電気的に接続し、あるいは複数の半導体素子を各パッド１１に電気的に接続して回路を形成するが、この配線経路の引き回しスペースを確保するため、複数の絶縁層１６を介して複数層に積層されている。
各配線層の配線１４の間に配置される層間絶縁膜である絶縁層１６は、例えば、酸化シリコン（ＳｉＯ２）などの半導体化合物からなる絶縁層である。基材である半導体基板１３との密着性を向上させる観点から、半導体化合物を用いることが好ましい。
また、ＳｉＯ２の他、所謂、Ｌｏｗ−ｋ材と呼ばれる、低誘電率材料を用いることもできる。近年、半導体チップ（半導体装置）に形成される集積回路の集積度の向上に伴い、半導体チップに形成した回路内に発生するノイズを防止する重要性が増している。このノイズは、例えば、複数層に積層された配線１４間、あるいは、配線１４と半導体素子の間に寄生容量が発生することにより生じる。したがって、寄生容量を低減する観点からは、各配線層の配線１４の間に配置される層間絶縁膜として、ＳｉＯ２よりも比誘電率が低い低誘電率材料からなる絶縁層１６とすることが好ましい。このような低誘電率材料としては、例えば、ＳｉＯＣ、ＳｉＯＦ、ＳｉＣＮ、メチル基を含有するＳｉＯ２、ＭＳＱ（Methyl Silses Quioxane）等が含まれる。これらの低誘電率材料からなる絶縁層は、いずれもＳｉＯ２からなる絶縁層（比誘電率３．９〜４程度）よりも比誘電率が低い。これにより、各配線層に配置される配線１４の間に寄生容量が発生することを防止ないしは抑制することができる。つまり、ノイズの発生を防止ないしは抑制することができる。
なお、半導体チップ１０の主面１０ａとは、複数の半導体素子の形成面からパッド１１を形成する面、すなわち、複数層で積層される絶縁層１６のうち、最上段に積層される絶縁層１６の上面までを指す。したがって、複数の半導体素子が形成される半導体素子層１３ａ、および半導体素子層１３ａ上に複数の絶縁層１６を介して積層され、複数の半導体素子と電気的に接続される配線１４が形成される面は、主面１０ａに含まれる。
主面１０ａ上には、パッド１１、パッド１１と一体に形成され、配線１４を介して複数のパッド１１と半導体素子とをそれぞれ電気的に接続する表面配線１５が形成されている。パッド１１および表面配線１５は、例えばアルミニウム（Ａｌ）、（詳しくは、アルミニウム（Ａｌ）に銅（Ｃｕ）やシリコン（Ｓｉ）などの不純物を含んでいる場合もある）からなり、主面１０ａを保護するパッシベーション膜となる絶縁膜（表面絶縁膜）１２に覆われている。この絶縁膜１２は、半導体チップ１０の主面１０ａを保護する保護膜となるので、絶縁層１６と剥離し難く、衝撃などにより破壊し難い材料を用いることが好ましい。したがって、例えばＳｉＯ２などの半導体酸化物やＳｉＮなどの半導体窒化物、あるいはこれらの積層膜からなる。図５では、ＳｉＯ２膜１２ｂ上にＳｉＮ膜１２ｃを積層した構造例を示している。また、アルミニウムからなるパッド１１および表面配線１５と絶縁層１６あるいは絶縁膜１２との密着性を向上させる観点から、パッド１１、表面配線１５と絶縁層１６の間、およびパッド１１、表面配線１５と絶縁膜１２の間には、例えば、図５に示すように窒化チタン（ＴｉＮ）からなる導電膜１８が形成されている。
半導体チップ１０の主面１０ａ上において、パッド１１の表面（主面１０ａとの対向面の反対側に位置する面）には、絶縁膜１２に開口部１２ａが形成され、パッド１１は、該開口部１２ａにおいて、絶縁膜１２およびパッド１１上に形成された導電膜１８から露出している。なお、開口部１２ａは、例えばフォトエッチングにより形成するが、この時、アルミニウムからなるパッド１１を窒化チタンで覆うことにより、光の反射を抑制することができるので、精度良く開口部１２ａを形成することができる。パッド１１は、この開口部１２ａ上に接合されるワイヤ３０と電気的に接続され、これにより半導体チップ１０の外部との導通を確保している。
ワイヤ３０は、パッド１１と、図２に示す端子２１を電気的に接続する金属細線であるので、インピーダンスを低減する観点から電気抵抗が低い材料を用いることが好ましい。このため一般に、金属細線としては金製ワイヤが用いられる。しかし、近年、半導体装置の高機能化が進み、金属ワイヤのインピーダンスをさらに低減する技術が要求されている。
そこで、本実施の形態では、ワイヤ３０として、金（Ａｕ）よりもさらに電気抵抗が低い銅を用いている。銅は金と比較しても電気抵抗がさらに低いため、図２に示すパッド１１から端子２１までの導電経路のインピーダンスを低減することができる。
ところが、銅は金と比較して硬い（硬度が高い）金属であるため、ワイヤボンディング時に銅からなるワイヤ３０をパッド１１に圧着しようとすると、圧着時の応力が半導体チップ１０の主面１０ａ側に形成された層間絶縁膜である絶縁層１６に伝わって、絶縁層１６が破損してしまう場合がある。特に、絶縁層１６として、前記した低誘電率材料を用いる場合、低誘電率材料はＳｉＯ２からなる絶縁層と比較して脆いため、ワイヤボンディング時に破損し易くなる。また、近年、半導体チップ１０の主面１０ａ側のスペースを有効活用して高機能の半導体チップを小型化する観点から、パッド１１と厚さ方向に重なる位置に半導体素子を形成する、所謂、ＰＡＡ（Pad on Active Area）技術を適用する場合もある。パッド１１と厚さ方向に重なる位置に半導体素子が形成されている場合、該半導体素子あるいはこれに接続される配線１４などが絶縁層１６の破損にともなって半導体チップ１０が破損して信頼性が低下してしまう場合がある。
そこで、本実施の形態では、ワイヤ３０とパッド１１との間に、銅よりも柔らかい（硬度が低い）金属材料からなるバンプ３１を形成し、バンプ３１を介してワイヤ３０とパッド１１を接合している。バンプ３１を構成する金属材料としては、例えば金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、鉛（Ｐｂ）−錫（Ｓｎ）合金、錫（Ｓｎ）などを例示することができるが、本実施の形態では、加工の容易が容易であり、現在までに蓄積された金製のワイヤボンディング技術を適用可能である点から金からなるバンプ３１を用いている。
このように、パッド１１上に銅よりも硬度が低い金からなるバンプ３１を形成し、銅からなるワイヤ３０をバンプ３１と接合することにより、ワイヤボンディング時に半導体チップ１０に印加される応力をバンプ３１により緩和することができる。このため、銅製のワイヤ３０を用いた場合であっても、絶縁層１６の破損を防止ないしは抑制することができるので、ＣＳＰ１の信頼性を向上することができる。
ワイヤ３０をバンプ３１と電気的に接続するワイヤボンディング工程では、銅製のワイヤの一方の端部を球状に溶融させて、これをバンプ３１に押しつけて圧着する。このため、接合されたワイヤ３０は、図４および図５に示すように線径部３０ａ、および線径部３０ａの一方の端部に形成され、線径部３０ａよりも広い幅で形成された幅広部３０ｂを有し、幅広部３０ｂとバンプ３１とが接合している。
また、本実施の形態では、ワイヤ３０のインピーダンスを低減する観点から銅製のワイヤを用いている。インピーダンスはワイヤ３０の線径に比例して低減するので、ワイヤ３０の線径は太い方が好ましい。また、銅は金と比較して細線化が難しく、極端に線径を細くし過ぎると、断線などが発生し、製造効率や信頼性が低下する原因となる。このため、製造効率や信頼性を向上させる観点からもワイヤ３０の線径は太くすることが好ましい。本実施の形態では、例えば、２５μｍ以上、５０μｍ以内程度の線径のワイヤを用いている。また、ワイヤ３０の幅広部３０ｂの幅Ｗａは、線径部３０ａの線径（線径部３０ａの幅Ｗａ）により概略規定され、例えば線径部３０ａの線径が２５μｍの場合には幅Ｗｂは約４０μｍ程度、線径部３０ａの線径（線径部３０ａの幅Ｗａ）が５０μｍの場合には幅Ｗｂは約８０μｍ程度となる。
ここで、線径の太い銅製のワイヤ３０をボンディングする場合、図５や図７に示すように、ワイヤ３０の幅広部３０ｂの幅Ｗｂが、開口部１２ａの幅（開口幅）Ｗｄよりも広くなる場合がある。このように開口部１２ａの幅Ｗｄよりも幅広の幅広部３０ｂを有するワイヤ３０を直接、パッド１１に接合する場合、幅広部３０ｂの端部が開口部１２ａ周辺の絶縁膜１２と干渉して、接合強度が低下する虞がある。また、ワイヤ３０とパッド１１を強固に接合するためには、非常に強い外力を印加してワイヤ３０の幅広部３０ｂをパッド１１に押しつける必要があり、半導体チップ１０が破損する危険性が増大する。一方、絶縁膜１２は半導体チップ１０の主面１０ａを保護する保護膜であり、信頼性向上の観点から開口部１２ａの開口面積は極力小さくすることが好ましい。
そこで、本実施の形態では、バンプ３１の幅Ｗｃがワイヤ３０の幅広部３０ｂよりも狭くなるように形成している。また、本実施の形態ではバンプ３１の幅Ｗｃは、開口部１２ａの幅Ｗｄよりも狭い。また、図５に示すように、バンプ３１の高さＨａは、パッド１１上の絶縁膜１２の高さ、すなわち、開口部１２ａの高さＨｂよりも高い。このため、開口部１２ａの開口面積を小さくした場合であっても、バンプ３１とパッド１１、バンプ３１とワイヤ３０をそれぞれ強固に接合することができる。換言すれば、接合強度の低下を抑制しつつ、かつ、開口面積を小さくすることができる。なお、バンプ３１の高さＨａについては、開口部１２ａの高さ１２ａより多少低い場合であっても、パッド１１の表面と、パッド１１を覆う絶縁膜１２の高低差を低減することができるので、接合性を向上させることができる。ただし、確実に接合する観点からは、高さＨａを高さＨｂよりも高くすることがより好ましい。
ところで、本実施の形態のバンプ３１は、被接合物であるパッド１１の表面にバンプ３１を構成する金属部材を圧着して形成する、所謂、スタッドバンプである。例えば、本実施の形態のバンプ３１は、ワイヤボンディング技術を応用して、例えば金からなるワイヤの端部を球状に溶融させて、パッド１１の表面に圧着した後、不要なワイヤを切断することにより形成している。パッド１１上に形成するバンプの種類として、本実施の形態のようにスタッドバンプを用いる他、電解めっき法により金属膜を形成する、所謂めっきバンプを用いることも考えられる。しかし、以下の観点からバンプ３１はスタッドバンプとすることが好ましい。図２６は本実施の形態に対する比較例である半導体装置の半導体チップのパッド周辺を拡大して示す要部拡大断面図である。
図２６に示す比較例の半導体装置と図５に示す本実施の形態の半導体装置との相違点は、半導体チップ１００が有するバンプが電解めっき法により形成されためっきバンプである点である。図２６に示すように、電解めっきを行うためには、電位を供給するためのシード膜として金属薄膜１０１を形成する必要がある。金属薄膜１０１は、例えば金との接合性が良好な銅からなる銅膜１０１ａと、銅膜１０１ａの下層に形成され、銅やアルミニウムとの接合性が良好なチタンからなるチタン膜１０１ｂとで構成される。めっきバンプ１０２は、この金属薄膜１０１上に形成される。すなわち、めっきバンプ１０２は、パッド１１上に金属薄膜１０１上を介して接合される。
ここで、図５および図２６において、パッド１１の表面は、一部が窪んでいる。すなわち、パッド１１は表面（開口部１２ａ内）に窪み部１１ａを有している。この窪み部１１ａは、半導体チップの製造段階で行う検査工程において、検査用の接触端子（以下プローブと呼ぶ）が押しつけられて形成された痕（以下プローブ痕と呼ぶ）である。半導体装置の製造工程において製造効率を向上させる観点から、製造不良が発生した中間製品を出来る限り早い段階で検出、識別し、修復不可能な不良製品に加工を施すロスを低減することが好ましい。
このため、半導体チップ１０の製造工程では、例えば半導体チップ１０を個片化する前のウエハプロセスの段階で、主面１０ａに半導体素子や配線などが正しく形成され、所定の電気特性が得られることを確認する電気的試験を行う。この電気的試験では、検査用のプローブをパッド１１の表面に押し当てて電気的に接続する。この時、正しく試験を行うためには、プローブとパッド１１を確実に接触させる必要があるので、比較的強い押圧力でプローブを押しつけることとなる。この結果、この電気的試験が終了した後のパッド１１の表面には、図５や図２６に示すように、局所的に深く窪んだ窪み部１１ａが形成される。
ところが、パッド１１の表面に窪み部１１ａのように局所的な窪みが形成されると、金属薄膜１０１およびめっきバンプ１０２を安定的に形成することが困難になる。特に金属薄膜１０１は、めっき工程において電位を供給するシード膜として形成するので、めっきバンプ１０２の応力緩和機能を発揮させる観点から極力薄く形成することが好ましいが、パッド１１の表面の一部が窪んでいることにより、均一な厚さで形成することが困難になる。また、めっきバンプ１０２、金属薄膜１０１、パッド１１の各接合界面が窪み部１１ａの存在に起因して部分的に接合強度が低下する懸念がある。
一方、図５に示す本実施の形態のバンプ３１は、前記の通りスタッドバンプなので、バンプ３１を直接パッド１１に熱圧着することにより接合している。このため、図５に示すように、窪み部１１ａが存在する場合であっても、窪み部１１ａにバンプ３１が埋め込まれ、あるいは、埋め込まれない場合であっても窪み部１１ａの周囲の領域に強固に接合することができる。つまり、本実施の形態では、バンプ３１をスタッドバンプとすることにより、パッド１１の表面にプローブ痕などの窪み部１１ａが存在する場合であっても、バンプ３１とパッド１１とを強固に接合することができるので、電気的接続信頼性を向上させることができる。
＜半導体装置の製造方法＞
次に、図１〜図３に示すＣＳＰ１の製造方法について説明する。
本実施の形態の半導体装置の製造方法は、半導体チップを準備する半導体チップ準備工程と半導体チップを配線基板上に搭載するダイボンディング工程と、半導体チップの主面上に形成された複数のパッドと配線基板の半導体チップ搭載面において、半導体チップの周囲に形成された複数の端子を複数のワイヤを介して電気的に接続するワイヤボンディング工程と、半導体チップおよびワイヤを樹脂封止する封止工程と、配線基板を分割して複数の半導体装置を取得する個片化工程と、を有している。
半導体チップ準備工程には、複数のデバイス領域を有する半導体ウエハを準備する半導体ウエハ準備工程、デバイス領域に形成された複数のパッドにプローブを押し当てて、デバイス領域に形成された半導体素子の電気的特性を確認する電気的試験工程（以下、プローブ検査工程と呼ぶ）、複数のパッドの露出面上に複数のバンプをそれぞれ接合するバンプ形成工程、および半導体ウエハをスクライブ領域に沿って切断し、複数の半導体チップを取得するダイシング工程が含まれる。以下順に説明する。
まず、ウエハ準備工程では、図８に示すウエハ（半導体ウエハ）４０を準備する。図８は、本実施の形態のウエハ準備工程で準備する半導体ウエハの主面側の平面を示す平面図、図９は図８に示すウエハのデバイス領域の一つに形成されたパッド周辺を示す拡大平面図である。
本実施の形態で準備するウエハ４０は、略円形の平面形状を有する主面１０ａおよび主面１０ａの反対側に位置する図示しない裏面を有している。なお、ウエハ４０の主面１０ａは、図４を用いて説明した半導体チップ１０の主面１０ａに対応している。
また、ウエハ４０は、複数のデバイス領域４０ａを有し、ウエハ４０の主面１０ａにおいて、マトリクス状に配置されている。各デバイス領域４０ａは、それぞれ図４〜図７に示す半導体チップ１０に相当する。複数のデバイス領域４０ａには、それぞれ半導体チップ１０が有する半導体素子、配線１４、絶縁層１６、パッド１１、表面配線１５、絶縁膜１２が形成されている。なお、プローブ検査工程の前段階では、パッド１１の表面は、図９に示すように略平坦である。
また、複数のデバイス領域４０ａのうちの隣り合うデバイス領域４０ａの間には、スクライブ領域４０ｂが形成されている。スクライブ領域４０ｂは格子状に形成され、ウエハ４０の主面１０ａ上を複数のデバイス領域４０ａに区画している。なお、スクライブ領域４０ｂには、ＴＥＧ（Test Element Group）と呼ばれる複数のテストパターン（図示は省略）が形成されている。このＴＥＧは、デバイス領域４０ａ内に形成される半導体素子や配線などが正しく形成されているか否かを確認するためのテストに用いるパターンであって、後述するダイシング工程で、スクライブ領域４０ｂを切断する際にデバイス領域４０ａから切り離される。
次に、プローブ検査工程として、デバイス領域４０ａの主面１０ａに形成された半導体素子を含む集積回路の電気的特性を確認する。図１０は、図９に示すパッドの表面にプローブを押し当てた状態を示す要部拡大断面図、図１１は、図１０に示すプローブを引き離した後のパッドの表面状態を示す要部拡大平面図である。本工程では、図１０に示すように、試験装置（図示は省略）に電気的に接続される検査用のプローブ（接触端子）４１をパッド１１の表面に押し当てて電気的に接続する。このため、電気的特性を測定している間は、プローブ４１とパッド１１とが確実に接触している必要がある。また、本工程では、複数のプローブ４１を複数のパッド１１のそれぞれに同時に接触させて、電気的特性を検査する（図１０では、複数のプローブ４１および複数のパッド１１のうち、１個を拡大して示している）。したがって、正確に試験を行うには、プローブ４１とパッド１１の各接触部の接触抵抗を揃えることが好ましい。したがって、本工程では、プローブ４１の先端がパッド１１に食い込む程度の押圧力で、プローブ４１をパッド１１に押し当てて測定を行う。この結果、プローブ４１を引き離した後のパッド１１の表面には、図１１に示すように、プローブ４１（図１０参照）の先端形状に倣って局所的に窪んだ窪み部１１ａが形成される。また、開口部１２ａ内にプローブ４１を確実に当接させる観点からは、プローブ４１の先端が、開口部１２ａの略中央に当接するような位置関係で接触させることが好ましい。加工精度や位置合わせ精度の関係で、プローブ４１の先端の位置が多少ずれてもパッド１１と接触させることができるからである。
次に、バンプ形成工程として、パッド１１の表面に図５に示すバンプ３１を接合する。図１２は、図１０に示すパッドの表面にバンプを接合した状態を示す要部拡大断面図である。本工程では、前記したプローブ検査工程で、良品と判定されたデバイス領域４０ａに形成された複数のパッド１１上に複数のバンプ３１を圧着し、それぞれ接合する（図１２では、複数のバンプ３１および複数のパッド１１のうち、１個を拡大して示している）。本工程では、ワイヤボンディング技術を応用して、例えば金からなるワイヤの端部を球状に溶融させて、パッド１１の表面に圧着した後、不要なワイヤを切断することによりバンプ３１を形成する。金のように銅よりも加工性の良好な材料を用いてバンプ３１を形成することにより、バンプ３１の幅Ｗｂを狭くすることができるので、開口部１２ａの幅Ｗｄを狭くしても開口部１２ａ内に形成することができる。したがって、バンプ３１とパッド１１の接合界面をしっかりと接合することができる。バンプ３１の幅Ｗｂを開口部１２ａの幅Ｗｄよりも狭くすると、図１２に示すようにパッド１１の表面は、開口部１２ａ内において一部（詳しくはバンプ３１と接合した領域の周囲）がバンプ３１から露出した状態となる。
本実施の形態では、バンプ形成工程を、ウエハを個片化する（ダイシング工程）前に行う、つまり、ウエハプロセスでバンプ３１を形成する実施態様について説明している。このようにウエハプロセスでバンプ３１を形成すると、ウエハを安定した作業ステージ上に固定した状態でバンプ３１を形成することができるので、半導体チップを配線基板に搭載した後で形成する場合と比較して、加工精度、あるいは作業効率の観点から好ましい。ただし、バンプ３１を形成するタイミングは、後述するワイヤボンディング工程の前であれば良く、例えば、後述するダイシング工程の後やダイボンディング工程の後で行うこともできる。
次に、ダイシング工程として、図８に示す略円形のウエハ４０をスクライブ領域４０ｂに沿って切断し、複数の半導体チップ１０を取得する。本工程では、スクライブ領域４０ｂに沿って例えばダイシングブレードと呼ばれる切断治具（図示は省略）を走査して切断する。
次に、前記半導体チップ準備工程で準備した半導体チップを配線基板上に搭載する（ダイボンディング工程）。図１３は、配線基板に、半導体チップを搭載した状態を示す断面図である。図１３において、配線基板３５は、複数個分の配線基板２０（図２参照）が、例えばマトリクス状に複数個並べられた状態で一体に形成された、所謂多数個取り配線基板である。配線基板３５の上面２０ａには、図２に示す配線基板２０に相当する製品形成領域３５ａが複数形成され、それぞれに図１および図２に示す複数の端子２１が形成されている。
本工程では、配線基板３５の上面２０ａと半導体チップ１０の裏面１０ｂを対向させた状態で半導体チップ１０を配線基板３５上に搭載する、いわゆるフェイスアップ実装により搭載する。半導体チップ１０は、各製品形成領域３５ａがそれぞれ有するチップ搭載領域に、図示しない接着材を介してしっかりと固定する。
次に、半導体チップ１０の周囲に配置された複数の端子２１を複数のワイヤ３０を介して電気的に接続する（ワイヤボンディング工程）。図１４は、図１３に示す半導体チップの複数のパッドと配線基板の端子とをワイヤを介して電気的に接続した状態を示す断面図である。なお、図１４に示すパッド１１上の詳細な構造は図４および図５と同様であるので、図４、図５および図１４を用いて説明する。本工程では、まず、銅製のワイヤを準備して、一方の端部を球状に溶融させてバンプ３１（図５参照）上に圧着する。つまり、第１ボンディングをバンプ３１（図５参照）に対して行う。圧着方法は、例えば、ワイヤ３０およびバンプ３１を加熱した状態で、ワイヤ３０の先端をバンプ３１の方向に押しつけて圧着する。また、この時、熱に加えて超音波を印加することもできる。
ここで、銅製のワイヤ３０は、金製のワイヤと比較して硬度が高いので、圧着する際に強い応力がパッド１１の方向に印加される。しかし、本実施の形態によれば、ワイヤ３０を銅よりも硬度が低い金からなるバンプ３１（図５参照）を介して接合することにより、バンプ３１が、応力を緩和して、パッド１１の下層（図４に示す絶縁層１６や配線１４、あるいは半導体素子層１３ａに形成された半導体素子）に伝達されることを防止ないしは抑制することができる。この結果、ワイヤボンディング工程における半導体チップ１０の破損を防止することができるので、信頼性を向上させることができる。
続いて、ワイヤを保持するキャピラリからワイヤを送り出しながら、例えば、図１４に示すような所定のワイヤループ形状を描くようにキャピラリを端子２１の方向に移動させて、ワイヤ３０の幅広部３０ｂ（図５参照）の反対側の端部を端子２１に擦りつけて圧着し、接合する（第２ボンディング）。その後、ワイヤ３０を切断すると、一方の端部がバンプ３１と接合し、他方が端子２１と接合したワイヤ３０が得られる。なお、この第２ボンディングでは、ワイヤ３０の幅広部３０ｂと反対側の端部を端子２１と接合するが、不要なワイヤを切断するマージンが必要となるため、「端部」とは、必ずしも先端を意味するものではなく、先端付近を含んでいる。
次に、配線基板３５の上面２０ａ側に配置された半導体チップ１０、および複数のワイヤ３０を樹脂封止して、これらを保護する（封止工程）。図１５は、図１４に示す配線基板の上面側を樹脂封止した状態を示す断面図である。本工程は、例えば、図１５に示すように、上型３６ａおよび下型３６ｂよりなる成型金型３６のキャビティ３６ｃ内に図１０に示す配線基板３５を配置した後、キャビティ３６ｃ内に封止樹脂２を注入することにより行う。
次に、ボールマウント工程として、配線基板３５の下面２０ｂ側に、図２に示す複数の半田ボール２３を形成する。その後、製品形成領域３５ａ（図１５参照）毎に配線基板３５（図１５参照）を封止樹脂２（図１５参照）とともに切断し、個片化して複数のＣＳＰ１を取得する（個片化工程）。
以上説明したように、本実施の形態によれば、銅よりも硬度が低い金属材料である金からなるバンプ３１を介してワイヤ３０とパッド１１を接合することにより、ワイヤボンディング時に半導体チップ１０に印加される応力を低減することができるので、銅からなるワイヤを用いたワイヤボンディングを行う半導体装置の信頼性を向上することができる。
また、バンプ３１の幅Ｗｃをワイヤ３０の幅広部３０ｂの幅Ｗｂよりも狭くすることにより、開口部１２ａを小さくした場合であっても、ワイヤ３０とパッド１１をしっかりと接合することができるので、電気的接続信頼性を向上させることができる。
また、バンプ３１をスタッドバンプとすることにより、パッド１１の表面に窪み部１１ａが形成されていた場合であっても、バンプ３１とパッド１１をしっかりと接合することができるので、ワイヤ３０とパッド１１の電気的接続信頼性を向上させることができる。
（実施の形態２）
前記実施の形態１では、バンプ３１をパッド１１の露出面の略中央に配置する実施態様について説明した。本実施の形態２では、前記実施の形態１の変形例として、バンプの配置をパッドの露出面の中央からずらして、千鳥状に接合する実施態様について説明する。図１６は、本実施の形態２の半導体装置が有する半導体チップのパッド周辺を示す要部拡大平面図、図１７および図１８は、図１６に示す複数のパッドのうち、隣り合って配置されるパッド周辺をそれぞれ示す要部拡大断面図である。なお、図１７は図１６に示すＣ−Ｃ線に沿った断面、図１８はＤ−Ｄ線に沿った断面をそれぞれ示している。
図５および図７に示す前記実施の形態１の半導体チップ１０と、図１６〜図１８に示す本実施の形態２の半導体チップ５０との相違点は、パッド１１の配置ピッチ、パッド１１の開口部１２ａに対するバンプ３１およびワイヤ３０の配置である。
図１６〜図１８に示す半導体チップ５０は、複数のパッド１１の配置ピッチ（パッド１１の配列方向に対する隣り合うパッド１１の中心間距離）Ｗｅが前記実施の形態１で説明した半導体チップ１０と比較して狭い。半導体チップの高機能化に伴い、端子数、すなわちパッド１１の数が増加すると、主面１０ａ上のスペースを有効に活用するため、パッド１１の配置間隔、すなわち配置ピッチＷｅを狭くする必要がある（狭ピッチ化、あるいは狭ピッチ多ピン化と呼ばれる）。
前記実施の形態１で説明したように、銅製のワイヤ３０は幅広部３０ｂの幅Ｗｂが開口部１２ａの幅Ｗｄよりも広い。このため、パッド１１の配置ピッチＷｅを狭くすると、隣り合うワイヤ３０同士が短絡してしまう懸念が生じる。
そこで、本実施の形態２では、複数のパッド１１（詳しくは開口部１２ａから露出している領域）の中心を結ぶパッド配列ラインＬａに対するワイヤ３０の配置を交互にずらし、所謂千鳥配置としている。詳しくは、複数のパッド１１は、パッド配列ラインＬａに沿って中心を揃えて配置されている。また複数のワイヤ３０の配置は、パッド配列ラインＬａよりも内側（半導体チップ５０の内側）に幅広部３０ｂの中心が配置されるように接合するワイヤ（第１のワイヤ）３０の隣に、パッド配列ラインＬａよりも外側（半導体チップ５０の外側）に幅広部３０ｂの中心が配置されるように接合するワイヤ（第２のワイヤ）３０を配置する。このように隣り合うワイヤ３０をパッド配列ラインＬａに対して交互にずらして千鳥状に配置することにより、ワイヤ３０の幅広部３０ｂ間の距離を引き離すことができるので、隣り合うワイヤ３０同士の短絡を防止することができる。
また、本実施の形態２では、開口部１２ａのパッド配列ラインＬａと交差する方向の長さＷｆを、パッド配列ラインＬａに沿った方向の幅Ｗｄよりも長くしている。幅Ｗｄは、パッド１１の配置ピッチＷｅにより規定されるため、狭ピッチ化を実現するためには極端に広くすることはできない。そこで、本実施の形態２では、長さＷｆを広くすることにより、隣り合うワイヤ３０の幅広部３０ｂ間の距離を十分に引き離し、隣り合うワイヤ３０同士の短絡を防止している。例えば、幅広部３０ｂの幅Ｗｂがパッド１１の配置ピッチＷｅと同等あるいはそれ以上となる場合であっても、長さＷｆを広くすることにより、短絡を防止することができる。
また、本実施の形態２では、前記したワイヤ３０の配置に倣ってバンプ３１の配置もパッド配列ラインＬａに対して交互にずらし、千鳥配置としている。詳しくは、パッド１１の露出面（開口部１２ａ内）において、パッド配列ラインＬａよりも内側（半導体チップ５０の内側）に中心を有し、ワイヤ（第１のワイヤ）３０と接合するバンプ（第１のバンプ）３１の隣に、パッド配列ラインＬａよりも外側（半導体チップ５０の外側）に中心を有し、ワイヤ（第２のワイヤ）３０と接合するバンプ（第２のバンプ）３１を配置する。これにより、バンプ３１とワイヤ３０の幅広部３０ｂの中心を揃えて接合する、すなわち、バンプ３１の略中央にワイヤ３０を接合することとなり、バンプ３１とワイヤ３０の接合面積を広くとることができるので、接合強度を向上する観点から好ましい。また、バンプ３１とワイヤ３０の幅広部３０ｂの中心を揃えると、ワイヤボンディング工程において印加される応力を、バンプ３１に略均等に分散させることができる。したがって、ワイヤボンディング時の応力を緩和して半導体チップの破損を防止する観点からも好ましい。
また、長さＷｆを広くして、バンプ３１の配置をパッド配列ラインＬａに対してずらすと、図１７および図１８に示すように、窪み部１１ａが形成されていない領域にバンプ３１を接合することができる。すなわち、窪み部１１ａを避けてバンプ３１を形成することができる。この結果、バンプ３１は略平坦な面に接合されることとなる。ここで、バンプ３１の一部が窪み部１１ａと重なって形成されている場合であっても、図１７や図１８に示すようにバンプ３１が窪み部１１ａを避けて形成されている場合と比較して、接合強度の観点からは大きな違いはない。しかし、前記実施の形態１で説明したように、バンプ３１はワイヤ３０をボンディングする際に応力を緩和する機能を果たす。この応力緩和機能の観点からは、バンプ３１が平坦な面に接合することで、応力を略均等に分散させることができるので、より好ましい。
なお、本実施の形態２では、各パッド１１に形成された窪み部１１ａは、前記実施の形態１と同様に開口部１２ａの略中央に形成されている。すなわち、複数の窪み部１１ａは。パッド配列ラインに沿って中心を揃えて配置されている。
（実施の形態３）
前記実施の形態２では、バンプ３１をワイヤ３０の配置に倣って、パッド配列ラインＬａに対して交互にずらして配置する実施態様について説明した。本実施の形態３では、前記実施の形態２の変形例として、ワイヤの配置をバンプが形成された位置からずらして接合する実施態様について説明する。図１９は、本実施の形態３の半導体装置が有する半導体チップのパッド周辺を示す要部拡大平面図、図２０および図２１は、図１９に示す複数のパッドのうち、隣り合って配置されるパッド周辺をそれぞれ示す要部拡大断面図である。なお、図２０は図１９に示すＣ−Ｃ線に沿った断面、図２１はＤ−Ｄ線に沿った断面をそれぞれ示している。
前記実施の形態２で説明した半導体装置と本実施の形態３の半導体装置の相違点は、バンプ３１とワイヤ３０の位置関係、および開口部１２ａの開口面積である。本実施の形態３では、ワイヤ３０の中心（詳しくは幅広部３０ｂの中心）をバンプ３１の中心とずらして千鳥配置して接合している。
さらに詳しく説明すると、本実施の形態３では、半導体チップ５１の複数のパッド１１は、パッド配列ラインＬａに沿って中心を揃えて配置され、複数のバンプ３１は、それぞれパッド配列ラインＬａに沿って中心を揃えて配置している。一方、ワイヤ３０は、パッド配列ラインＬａよりも内側（半導体チップ５０の内側）に幅広部３０ｂの中心が配置されるように接合するワイヤ（第１のワイヤ）３０の隣に、パッド配列ラインＬａよりも外側（半導体チップ５０の外側）に幅広部３０ｂの中心が配置されるように接合するワイヤ（第２のワイヤ）３０を配置する。
このように、本実施の形態３ではバンプ３１をパッド配列ラインＬａからずらさずに配置するため、開口部１２ａのパッド配列ラインＬａと交差（直交）する方向の長さＷｆを前記実施の形態２と比較して狭くすることができる。また、隣り合うワイヤ３０は、パッド配列ラインＬａに対して交互にずらして配置するので、前記実施の形態２で説明したように、ワイヤ３０の幅広部３０ｂ間の距離を引き離すことが可能となり、隣り合うワイヤ３０同士の短絡を防止することができる。
ただし、ワイヤ３０の中心とバンプ３１の中心をずらして接合する場合、バンプ３１とワイヤ３０の接合面積が前記実施の形態２と比較して小さくなる場合がある。また、ワイヤボンディング工程において印加される応力が特定の方向に集中する場合がある。したがって、バンプ３１とワイヤ３０の接合強度の観点、およびワイヤボンディング工程における応力を緩和する観点からは、前記実施の形態２で説明した半導体装置の構造の方がより好ましい。
（実施の形態４）
前記実施の形態１〜前記実施の形態３では、プローブ検査工程で形成されるプローブ痕である窪み部１１ａが開口部１２ａの略中央に形成されている例について説明した。本実施の形態４では、窪み部１１ａの位置を開口部１２ａの中心からずらして、千鳥状に形成する実施態様について説明する。
図２２は、本実施の形態３の半導体装置が有する半導体チップのパッド周辺を示す要部拡大平面図、図２３および図２４は、図２２に示す複数のパッドのうち、隣り合って配置されるパッド周辺をそれぞれ示す要部拡大断面図である。なお、図２３は図２２に示すＣ−Ｃ線に沿った断面、図２４はＤ−Ｄ線に沿った断面をそれぞれ示している。
前記実施の形態２で説明した半導体チップ５０と図２２〜図２４に示す本実施の形態４の半導体チップ５２の相違点は、開口部１２ａの開口面積、および開口部１２ａに対する窪み部１１ａの位置である。
前記実施の形態２の半導体チップ５０では、窪み部１１ａが開口部１２ａの略中央に形成されていた。しかし、本実施の形態４の半導体チップ５２では、複数のパッド１１の中心を結ぶパッド配列ラインＬａに対する窪み部１１ａの位置が交互にずらしてある。
さらに詳しく説明すると、本実施の形態４では、複数のパッド１１は、パッド配列ラインＬａに沿って中心を揃えて並べて配置され、窪み部１１ａは、パッド配列ラインＬａよりも内側（半導体チップ５２の内側）に中心を有する窪み部（第１の窪み部）１１ａの隣に、パッド配列ラインＬａよりも外側（半導体チップ５２の外側）に中心を有する窪み部（第２の窪み部）１１ａを配置する。一方、複数のバンプ３１は開口部１２ａ内において、各窪み部１１ａと重ならない位置に配置（接合）され、ワイヤ３０はバンプ３１と中心を揃えてバンプ３１上に接合されている。詳しくはワイヤ３０の幅広部３０とバンプ３１の中心が揃っている。
このように、窪み部１１ａの位置を開口部１２ａの中心からずらし、千鳥状に配置することにより、前記実施の形態２と比較して、より確実に窪み部１１ａが形成されていない領域にバンプ３１を接合することができる。すなわち、バンプ３１は確実に窪み部１１ａを避けて形成することができる。これにより、バンプ３１を平坦な面に接合することができるので、ワイヤボンディング工程で印加される応力を略均等に分散させ、半導体チップ５２の破損等を防止できることは前記実施の形態２で説明した通りである。
また、本実施の形態４によれば、前記実施の形態２と比較して、開口部１２ａの長さＷｆを短くすることができるので、開口面積を低減することができる。
また、本実施の形態４では、ワイヤ３０とバンプ３１の中心を揃えて接合するので、ワイヤボンディング工程において、印加される応力を均等に分散させることができる点で前記実施の形態３と比較して好ましい。また、ワイヤ３０とバンプ３１の中心を揃えて接合することにより、ワイヤ３０とバンプ３１の接合面積を広く確保できるので、接合強度の観点からも前記実施の形態３と比較して好ましい。
本実施の形態４では、窪み部１１ａをパッド配列ラインＬａから交互に内側と外側に中心をずらして配置しているが、このような構造とするためには、前記実施の形態１で説明したプローブ検査工程において、プローブの配置を千鳥配置とすることにより実現することができる。
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、実施の形態１〜４では、各構造の特徴的な部分について説明したが、これらを組み合わせて適用することもできる。
また例えば、実施の形態１〜４では、銅製のワイヤ３０を用いた半導体装置の例として、配線基板上に半導体チップを搭載するタイプの半導体装置を例示して説明したが、半導体チップを搭載する対象は、配線基板には限定されず、例えば、リードフレーム（基板）に搭載することもできる。
また例えば、１つの半導体装置内に搭載する半導体チップの数も実施の形態１〜４で説明した１個には限定されず、複数の半導体チップを有する半導体装置に適用することもできる。図２５は、複数の半導体チップを有する半導体装置の概要を示す断面図である。例えば、図２５に示す半導体装置５５は、２個の半導体チップ１０がそれぞれフェイスアップ実装により配線基板２０上に搭載されている。
ここで、上段側の半導体チップ５６のパッド１１は、下段側に配置される半導体チップ１０のパッド（端子）１１と銅製のワイヤ５７を介して電気的に接続され、下段側の半導体チップ１０は、銅製のワイヤ３０を介して端子２１と接続されている。つまり、半導体チップ１０のパッド１１には、ワイヤ５７の第２ボンド側が接合されている。ワイヤボンディング工程において、第２ボンド側を接合する際には、ワイヤを接合対象物に擦りつけて接合するため、第１ボンド側よりもさらに強い荷重が加わる。しかし、図２５に示すように、半導体チップ１０のパッド１１とワイヤ５７を、銅よりも硬度が低い金属材料である金からなるバンプ３１を介して接合することにより、応力を緩和することができるので、銅製のワイヤ５７の第２ボンド側をパッド１１に接合する場合であっても、半導体チップ１０の損傷を防止ないしは抑制することができる。
なお、実施の形態１で説明したように、第２ボンディングでは、ワイヤ３０の幅広部３０ｂと反対側の端部を端子２１と接合するが、不要なワイヤを切断するマージンが必要となるため、「端部」とは、必ずしも先端を意味するものではなく、先端付近を含んでいる。
本発明は、半導体チップの主面上に形成された電極パッドにＣｕ（銅）からなるワイヤをボンディングする半導体装置に利用可能である。
１ ＣＳＰ（半導体装置）
２ 封止樹脂（封止体）
１０、５０、５１、５２、１００ 半導体チップ
１０ａ 主面
１０ｂ 裏面
１１ パッド（電極パッド）
１１ａ 窪み部（第１の窪み部、第２の窪み部）
１２ 絶縁膜
１２ａ 開口部
１２ｂ ＳｉＯ２膜
１２ｃ ＳｉＮ膜
１３ 半導体基板
１３ａ 半導体素子層
１４ 配線
１５ 表面配線
１６ 絶縁層
１８ 導電膜
２０ 配線基板
２０ａ 上面
２０ｂ 下面
２１ 端子
２２ ランド
２３ 半田ボール
３０ ワイヤ（第１のワイヤ、第２のワイヤ）
３０ａ 線径部
３０ｂ 幅広部
３１ バンプ（第１のバンプ、第２のバンプ）
３５ 配線基板
３５ａ 製品形成領域
３６ 成型金型
３６ａ 上型
３６ｂ 下型
３６ｃ キャビティ
４０ ウエハ
４０ａ デバイス領域
４０ｂ スクライブ領域
４１ プローブ
５５ 半導体装置
５７ ワイヤ
１０１ 金属薄膜
１０１ａ 銅膜
１０１ｂ チタン膜
１０２ めっきバンプ
Ｈａ 高さ
Ｌａ パッド配列ライン
Ｗａ、Ｗｂ、Ｗｃ、Ｗｄ 幅
Ｗｅ 配置ピッチ
Ｗｆ 長さ

Claims (13)

  1. 第１主面、前記第１主面の反対側に位置する第１裏面、前記第１主面上に形成される複数の電極パッド、および前記第１主面上を覆うように形成され、前記複数の電極パッドがそれぞれ露出する複数の開口部が形成された第１絶縁膜、を有する半導体チップと、
    前記半導体チップの周囲に配置される複数の第１端子と、
    前記複数の電極パッドと前記複数の第１端子をそれぞれ電気的に接続する複数のワイヤと、を有し、
    前記複数のワイヤは、それぞれ線径部、および前記線径部の一方の端部に形成され、前記線径部よりも広い幅で形成された幅広部を有する銅製ワイヤであり、
    前記複数のワイヤの前記幅広部は、銅よりも硬度が低い金属材料からなるバンプを介して前記複数の電極パッドに接合し、
    前記バンプの幅は、それぞれ、前記複数のワイヤの前記幅広部の幅よりも狭いことを特徴とする半導体装置。
  2. 請求項１において、
    前記バンプは、前記開口部において、前記電極パッドの一部が前記バンプから露出していることを特徴とする半導体装置。
  3. 請求項２において、
    前記複数の電極パッドの表面は、それぞれ前記開口部内に窪み部を有していることを特徴とする半導体装置。
  4. 請求項３において、
    前記複数の電極パッドは、前記複数の電極パッドの中心を結ぶパッド配列ラインに沿って中心を揃えて配置され、
    前記複数のワイヤは、
    前記パッド配列ラインよりも内側に前記幅広部の中心が配置されるように接合される第１のワイヤと、
    前記第１のワイヤの隣に配置され、前記パッド配列ラインよりも外側に前記幅広部の中心が配置されるように接合される第２のワイヤと、からなることを特徴とする半導体装置。
  5. 請求項４において、
    前記バンプは、
    前記パッド配列ラインよりも内側に中心を有し、前記第１のワイヤと接合する第１のバンプと、
    前記第１のバンプが接合された第１の電極パッドの隣に配置される第２の電極パッドに接合され、前記パッド配列ラインよりも外側に中心を有し、前記第２のワイヤと接合する第２のバンプと、からなることを特徴とする半導体装置。
  6. 請求項５において、
    前記第１のワイヤの前記幅広部と前記第１のバンプ、および前記第２のワイヤの前記幅広部と前記第２のバンプは、それぞれ中心を揃えて接合されていることを特徴とする半導体装置。
  7. 請求項５において、
    前記バンプは、前記窪み部を避けて形成されていることを特徴とする半導体装置。
  8. 請求項７において、
    前記窪み部は、
    前記パッド配列ラインよりも外側に中心を有し、前記第１のバンプが接合される前記第１の電極パッドに形成される第１の窪み部と、
    前記パッド配列ラインよりも内側に中心を有し、前記第２のバンプが接合される前記第２の電極パッドに形成される第２の窪み部と、からなることを特徴とする半導体装置。
  9. 請求項５において、
    前記開口部の前記パッド配列ラインと交差する方向の長さは、前記開口部の前記パッド配列ラインに沿った方向の幅よりも長いことを特徴とする半導体装置。
  10. 請求項１において、
    前記半導体装置は、前記半導体チップの前記第１裏面側に配置され、第２主面、前記第２主面の反対側に位置する第２裏面、前記第２主面上に形成される前記複数の第１端子、および前記第２主面上を覆うように形成され、前記複数の電極パッドがそれぞれ露出する複数の開口部が形成された第２絶縁膜、を有する第２の半導体チップを有し、
    前記複数のワイヤは、前記幅広部と反対側に位置する接合部が、銅よりも硬度が低い金属材料からなる第２バンプを介して前記複数の第１端子に接合していることを特徴とする半導体装置。
  11. 請求項３において、
    前記バンプは、前記開口部内において、前記窪み部と重なる位置に配置されていることを特徴とする半導体装置。
  12. 第１主面、前記第１主面の反対側に位置する第１裏面、前記第１主面上に形成される複数の電極パッド、および前記第１主面上を覆うように形成され、前記複数の電極パッドがそれぞれ露出する複数の開口部が形成された第１絶縁膜、を有する半導体チップと、
    前記半導体チップの周囲に配置される複数の第１端子と、
    前記複数の電極パッドと前記複数の第１端子をそれぞれ電気的に接続する複数のワイヤと、を有し、
    前記複数のワイヤは、それぞれ線径部、および前記線径部の一方の端部に形成され、前記線径部よりも広い幅で形成された幅広部を有する銅製ワイヤであり、
    前記複数のワイヤの前記幅広部は、銅よりも硬度が低い金属材料からなるバンプを介して前記複数の電極パッドに接合し、
    前記バンプの幅は、それぞれ、前記複数のワイヤの前記幅広部の幅よりも狭く、
    前記複数の電極パッドの表面は、それぞれ前記開口部内に窪み部を有していることを特徴とする半導体装置。
  13. 請求項１２において、
    前記バンプは、前記開口部内において、前記窪み部と重なる位置に配置されていることを特徴とする半導体装置。
JP2009221116A 2009-09-25 2009-09-25 半導体装置 Expired - Fee Related JP5497392B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009221116A JP5497392B2 (ja) 2009-09-25 2009-09-25 半導体装置
US12/889,023 US8772952B2 (en) 2009-09-25 2010-09-23 Semiconductor device with copper wire having different width portions
US14/294,029 US9024454B2 (en) 2009-09-25 2014-06-02 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009221116A JP5497392B2 (ja) 2009-09-25 2009-09-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2011071317A JP2011071317A (ja) 2011-04-07
JP5497392B2 true JP5497392B2 (ja) 2014-05-21

Family

ID=43779384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009221116A Expired - Fee Related JP5497392B2 (ja) 2009-09-25 2009-09-25 半導体装置

Country Status (2)

Country Link
US (2) US8772952B2 (ja)
JP (1) JP5497392B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5497392B2 (ja) * 2009-09-25 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5972539B2 (ja) 2011-08-10 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US20130175677A1 (en) * 2012-01-06 2013-07-11 Texas Instruments Incorporated Integrated Circuit Device With Wire Bond Connections
JP5978649B2 (ja) * 2012-02-24 2016-08-24 セイコーエプソン株式会社 超音波トランスデューサー素子チップおよびプローブヘッドおよびプローブ並びに電子機器および超音波診断装置
TW201401456A (zh) * 2012-06-19 2014-01-01 矽品精密工業股份有限公司 基板結構與封裝結構
KR20140067723A (ko) * 2012-11-27 2014-06-05 삼성전기주식회사 절연층 도통방법
JP5856581B2 (ja) * 2013-03-22 2016-02-10 株式会社東芝 半導体装置の製造方法
TWI569396B (zh) 2014-12-08 2017-02-01 財團法人工業技術研究院 具有焊線的晶片結構
JP6513465B2 (ja) * 2015-04-24 2019-05-15 日本航空電子工業株式会社 リード接合構造
US10777507B2 (en) * 2016-02-23 2020-09-15 Renesas Electronics Corporation Semiconductor device including a pad and a wiring line arranged for bringing a probe into contact with the pad and method of manufacturing the same
US10438916B2 (en) 2016-04-01 2019-10-08 Intel Corporation Wire bond connection with intermediate contact structure
KR102073295B1 (ko) * 2018-06-22 2020-02-04 삼성전자주식회사 반도체 패키지
US10879138B1 (en) * 2019-06-14 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure including interconnection to probe pad with probe mark and method of manufacturing the same
JP7353121B2 (ja) * 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
JP7484663B2 (ja) * 2020-10-29 2024-05-16 株式会社デンソー 接合構造体、電子装置、接合構造体の製造方法
KR20230088502A (ko) 2020-11-25 2023-06-19 가부시키가이샤 신가와 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919634B1 (ja) * 1969-12-29 1974-05-18
US4907734A (en) * 1988-10-28 1990-03-13 International Business Machines Corporation Method of bonding gold or gold alloy wire to lead tin solder
JPH02146439U (ja) * 1989-05-15 1990-12-12
JPH06163622A (ja) * 1992-11-18 1994-06-10 Mitsubishi Electric Corp 半導体装置およびそのワイヤボンディング装置
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
JP3111312B2 (ja) 1997-10-29 2000-11-20 ローム株式会社 半導体装置
US6413797B2 (en) * 1997-10-09 2002-07-02 Rohm Co., Ltd. Semiconductor device and method for making the same
US6164523A (en) * 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
JP3279294B2 (ja) * 1998-08-31 2002-04-30 三菱電機株式会社 半導体装置のテスト方法、半導体装置のテスト用プローブ針とその製造方法およびそのプローブ針を備えたプローブカード
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
US6534863B2 (en) * 2001-02-09 2003-03-18 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
US20040080056A1 (en) * 2001-03-30 2004-04-29 Lim David Chong Sook Packaging system for die-up connection of a die-down oriented integrated circuit
SG117395A1 (en) * 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
JP3865055B2 (ja) * 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
JP3727272B2 (ja) * 2002-01-15 2005-12-14 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
JP3935370B2 (ja) * 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
KR100498488B1 (ko) * 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
JP2004303861A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置およびその製造方法
US6927156B2 (en) * 2003-06-18 2005-08-09 Intel Corporation Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
SG148877A1 (en) * 2003-07-22 2009-01-29 Micron Technology Inc Semiconductor substrates including input/output redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
US7064433B2 (en) * 2004-03-01 2006-06-20 Asm Technology Singapore Pte Ltd Multiple-ball wire bonds
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
US7504728B2 (en) * 2005-12-09 2009-03-17 Agere Systems Inc. Integrated circuit having bond pad with improved thermal and mechanical properties
US8021931B2 (en) * 2006-12-11 2011-09-20 Stats Chippac, Inc. Direct via wire bonding and method of assembling the same
JP5111878B2 (ja) * 2007-01-31 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009043793A (ja) * 2007-08-07 2009-02-26 Panasonic Corp 半導体装置、およびその半導体装置の製造方法
US8030098B1 (en) * 2007-08-29 2011-10-04 Marvell International Ltd. Pre-formed conductive bumps on bonding pads
US8604624B2 (en) * 2008-03-19 2013-12-10 Stats Chippac Ltd. Flip chip interconnection system having solder position control mechanism
US7687921B2 (en) * 2008-05-05 2010-03-30 Super Talent Electronics, Inc. High density memory device manufacturing using isolated step pads
US7859123B2 (en) * 2008-09-19 2010-12-28 Great Team Backend Foundry Inc. Wire bonding structure and manufacturing method thereof
TW201039420A (en) * 2009-04-17 2010-11-01 Unimicron Technology Corp Chip package structure and manufacturing method thereof
CN101924046A (zh) * 2009-06-16 2010-12-22 飞思卡尔半导体公司 在半导体器件中形成引线键合的方法
JP5497392B2 (ja) * 2009-09-25 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US8772952B2 (en) 2014-07-08
US20140273353A1 (en) 2014-09-18
JP2011071317A (ja) 2011-04-07
US20110074019A1 (en) 2011-03-31
US9024454B2 (en) 2015-05-05

Similar Documents

Publication Publication Date Title
JP5497392B2 (ja) 半導体装置
US9607956B2 (en) Semiconductor device and method of manufacturing the same
US6163463A (en) Integrated circuit chip to substrate interconnection
US7391114B2 (en) Electrode pad section for external connection
USRE39603E1 (en) Process for manufacturing semiconductor device and semiconductor wafer
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
US20060192294A1 (en) Chip scale package having flip chip interconnect on die paddle
JP5789431B2 (ja) 半導体装置の製造方法
JP6279339B2 (ja) 半導体装置の製造方法
US8742584B2 (en) Semiconductor device
US6841884B2 (en) Semiconductor device
JP2011035302A (ja) 半導体装置の製造方法
US8970033B2 (en) Extending metal traces in bump-on-trace structures
JP2023021299A (ja) 半導体装置
KR20180013711A (ko) 반도체 장치 및 그 제조 방법
JP2011222738A (ja) 半導体装置の製造方法
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP3559554B2 (ja) 半導体装置およびその製造方法
US8319353B1 (en) Pre-formed conductive bumps on bonding pads
US10181450B2 (en) Method of manufacturing semiconductor device
JP2012033692A (ja) 半導体装置および半導体装置の製造方法
US20090091036A1 (en) Wafer structure with a buffer layer
JP2001135795A (ja) 半導体装置
JP2000012621A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140306

R150 Certificate of patent or registration of utility model

Ref document number: 5497392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees