JP5972539B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5972539B2
JP5972539B2 JP2011174576A JP2011174576A JP5972539B2 JP 5972539 B2 JP5972539 B2 JP 5972539B2 JP 2011174576 A JP2011174576 A JP 2011174576A JP 2011174576 A JP2011174576 A JP 2011174576A JP 5972539 B2 JP5972539 B2 JP 5972539B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
wire
electrode pads
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011174576A
Other languages
English (en)
Other versions
JP2013038296A (ja
Inventor
勝利 藤原
勝利 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2011174576A priority Critical patent/JP5972539B2/ja
Priority to EP12176963.2A priority patent/EP2557594B1/en
Priority to US13/561,793 priority patent/US8975760B2/en
Publication of JP2013038296A publication Critical patent/JP2013038296A/ja
Application granted granted Critical
Publication of JP5972539B2 publication Critical patent/JP5972539B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49426—Wedge bonds on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15798—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects
    • H01L2924/3862—Sweep

Description

本発明は、半導体装置に関し、特に、配線基板上に複数の半導体チップを搭載したマルチチップパッケージタイプの半導体装置に関する。
従来から種々のマルチチップパッケージタイプの半導体装置が知られている。
例えば、特開２００２−１１０８９８号公報(特許文献１)は、表面に配線パターンが形成された基板と、この基板上に搭載された、第１の電極パッドを備えた第１の半導体素子（第１の半導体チップ）と、この第１の半導体素子（第１の半導体チップ）上に搭載された、第２の電極パッドを備えた第２の半導体素子(第２の半導体チップ)と、第１の電極パッドの第１の領域と第２の電極パッドとを接続する第１のワイヤと、第１の電極パッドの第１の領域を除く第２の領域と配線パターンとを接続する第２のワイヤと、を含む半導体装置を開示している。すなわち、特許文献１に開示された半導体装置は、複数の半導体チップを組み込んだ、ＭＣＰ（Multi Chip Package）型半導体装置である。
また、特開２０１１−７１３１７号公報（特許文献２）は、電極パッド上にワイヤの幅広部より狭い幅のバンプを形成しておき、ワイヤの幅広部をバンプを介して接続することで、幅広部と電極パッド周辺の絶縁膜との干渉を防止する技術を開示している。
特開２００２−１１０８９８号公報 特開２０１１−７１３１７号公報
しかしながら、特許文献１に開示された半導体装置では、次に述べるような問題点がある。
近年は、携帯機器の小型化等によりチップサイズや電極パッドサイズが小型化した半導体チップが出てきている。その為、複数の半導体チップを組み合せたＭＣＰ型半導体装置においては、同一パッケージ内に電極パッドのサイズが異なる複数の半導体チップが混在する場合がある。
この場合、大きい電極パッドに合わせた径（大径）のワイヤを用いると、小さい電極パッドにワイヤボンディングを良好に行なえない恐れがある。また小さい電極パッドに合わせた径（小径）のワイヤを用いると、モールド時にワイヤが変形し易くなり、ワイヤショートやワイヤ流れを引き起こすリスクが高くなる。
一方、特許文献２に開示された半導体装置では、次に述べるような問題点がある。
特許文献２では、ワイヤの幅広部を千鳥状に配置する構成も記載されているものの、電極パッドのサイズが異なる複数の半導体チップを組み込んだＭＣＰ型半導体装置への考慮がされていない。そのため、パッドサイズが小さく、狭ピッチで配置された電極パッドへの幅広部の接続には限界があり、モールド時の樹脂の流動によるワイヤショートのリスクが残る。
本発明による半導体装置は、主面上に複数個の第１の接続パッドと複数個の第２の接続パッドとを有する配線基板と、この配線基板の主面上に搭載され、複数個の第１の電極パッドを有する第１の半導体チップと、配線基板の主面上に搭載され、複数個の第１の電極パッドより小さいサイズの複数個の第２の電極パッドを有する第２の半導体チップと、複数個の第１の電極パッドと複数個の第１の接続パッドとをそれぞれ接続する複数本の第１のワイヤと、複数個の第２の電極パッドと複数個の第２の接続パッドとをそれぞれ接続し、一端に幅広部を有する複数本の第２のワイヤと、を含む半導体装置であって、複数個の第１の電極パッドは複数本の第２のワイヤの幅広部より大きく、複数個の第２の電極パッドは複数本の第２のワイヤの幅広部より小さく構成され、複数本の第２のワイヤは、幅広部が複数個の第２の接続パッドに接続されると共に、他端が複数個の第２の電極パッド上に複数個の第２の電極パッドより小さい複数個のバンプ電極を介して接続される、ことを特徴とする。
本発明によると、パッドサイズの異なる半導体チップが混在したＭＣＰにおいても、小径のパッドはバンプ電極を介して、太いワイヤで接続することができ、ワイヤショートやワイヤ流れのリスクを低減し、良好にワイヤ接続することができる。その結果、半導体装置の信頼性を向上させることができる。
本発明の第１の実施例に係るＭＣＰ型半導体装置の概略構成を示す断面図である。 図１に示したＭＣＰ型半導体装置のワイヤ接続部分の概略構成を示す要部平面図である。 図１に示したＭＣＰ型半導体装置の組立フローを示す断面図である。 本発明の第１の実施例の第１の変形例のＭＣＰ型半導体装置の概略構成を示す要部断面図である。 本発明の第１の実施例の第２の変形例のＭＣＰ型半導体装置の概略構成を示す要部断面図である。 本発明の第２の実施例に係るＭＣＰ型半導体装置の概略構成を示す要部断面図である。 本発明の第３の実施例に係るＭＣＰ型半導体装置の概略構成を示す要部断面図である。 本発明の第４の実施例に係るＭＣＰ型半導体装置の概略構成を示す断面図である。
本発明の主な特徴は、以下の通りである。
すなわち、本発明の半導体装置は、主面上に第１及び第２の接続パッドを有する配線基板と、配線基板の主面上に搭載され、第１の電極パッドを有する第１の半導体チップと、配線基板の主面上に搭載され、第１の電極パッドより小さいサイズの第２の電極パッドを有する第２の半導体チップと、第１の電極パッドと第１の接続パッドとを接続する第１のワイヤと、第２の電極パッドと第２の接続パッドとを接続し、一端に幅広部を有する第２のワイヤと、からなる半導体装置であって、第１の電極パッドは第２のワイヤの幅広部より大きく、第２の電極パッドは第２のワイヤの幅広部より小さく構成され、第２のワイヤは幅広部が第２の接続パッドに接続されると共に、他端が第２の電極パッド上に第２の電極パッドより小さいバンプ電極を介して接続されることを特徴とする。
このような構成の半導体装置によれば、パッドサイズの異なる半導体チップが混在したＭＣＰにおいても、小径の電極パッドはバンプ電極を介して、太いワイヤで接続することができ、ワイヤショートやワイヤ流れのリスクを低減し、良好にワイヤ接続することができる。その結果、半導体装置の信頼性を向上させることができる。
また、第２のワイヤの一端の幅広部を第２の接続パッドに接続し、第２のワイヤの他端を小径のバンプ電極を介して第２の電極パッドに接続することで、第２のワイヤの幅広部より小さく、狭ピッチで配置された第２の電極パッドに、大径の第２のワイヤを狭ピッチでワイヤ接続できる。
さらに、第２のワイヤの幅広部を第２の接続パッドに接続することで、第２の接続パッドのワイヤ張設方向の長さを、第１の接続パッドと比べて短く構成できるため、配線基板の小型化を図ることができる。
第１の半導体チップと第２の半導体チップとは、それらを配線基板の主面上に積層した、チップ積層体としてもよい。
チップ積層体は、第２の半導体チップが配線基板の主面上に搭載され、第１の半導体チップが第２の半導体チップ上に積層されるものであってよい。この場合、第２のワイヤのワイヤ長を短く形成できるため、小径で狭ピッチで配置された第２のワイヤでのショートやワイヤ流れの発生をさらに低減できる。
また、チップ積層体は、第１の半導体チップが配線基板の主面上に搭載され、第２の半導体チップが第１の半導体チップ上に積層されるものであってよい。この場合、上段の第２の半導体チップのワイヤループ高さを低くできるため、封止樹脂を薄型化することができ、半導体装置を薄型化できる。
図１及び図２を参照して、本発明の第１の実施例に係るＭＣＰ型半導体装置１０について説明する。図１はＭＣＰ型半導体装置１０の概略構成を示す断面図であり、図２はＭＣＰ型半導体装置１０のワイヤ接続部分を示す要部平面図である。尚、図２の要部平面図では、封止樹脂層（図１の２６）が省略されている。
ここでは、図１及び図２に示されるように、直交座標系（Ｘ，Ｙ，Ｚ）を使用している。図１及び図２に図示した状態では、直交座標系（Ｘ，Ｙ，Ｚ）において、Ｘ軸方向は前後方向（奥行方向）であり、Ｙ軸方向は左右方向（幅方向）であり、Ｚ軸方向は上下方向（高さ方向）である。
図示の半導体装置１０は、１枚の配線基板１２と、第１の半導体チップ１４と、第２の半導体チップ１６と、第１の接着部材１８と、第２の接着部材２０と、複数本の第１のワイヤ２２と、複数本の第２のワイヤ２４と、封止樹脂層２６と、複数個の半田ボール２８とを有する。
配線基板１２は、例えば、略矩形板状のガラスエポキシ基板から成る。配線基板１２は、互いに対向する上面１２１ａ及び下面１２１ｂを持つ絶縁基材１２１と、この絶縁基材１２１の上面１２１ａ及び下面１２１ｂにそれぞれパターン形成された上側配線層（図示せず）及び下側配線層（図示せず）と、これら上側配線層及び下側配線層をそれぞれ覆うように形成された上側絶縁膜１２２及び下側絶縁膜１２３とを有している。
配線基板１２の上側配線層には複数個の第１の接続パッド１２４と複数個の第２の接続パッド１２５とが接続形成され、配線基板１２の下側配線層には複数個のランド部１２６が接続形成されている。複数個の第１の接続パッド１２４および複数個の第２の接続パッド１２５は、図２に示すように、配線基板１２の主面（上面）１２ａの周縁部近傍に配置されている。
図示の例では、複数個の第１の接続パッド１２４は、後述する第１の半導体チップ１４および第２の半導体チップ１６を間に挟んで、左右方向Ｙに互いに離間して両側に配置され、前後方向Ｘに延在している。また、複数個の第２の接続パッド１２５は、第２の半導体チップ１６の左側に、前後方向Ｘに延在している。但し、図２から明らかなように、複数個の第２の接続パッド１２５の幾つかは、複数個の第１の接続パッド１２４の間にも配置されている。
一方、複数個のランド部１２６は、配線基板１２の裏面（下面）１２ｂに格子状に配置されている。複数個の第１の接続パッド１２４および複数個の第２の接続パッド１２５と、複数個のランド部１２６とは、それらに連続する配線と絶縁基材１２１を貫くビア（図示せず）等により互いに接続されている。複数個の第１の接続パッド１２４にはそれぞれ複数本の第１のワイヤ２２が接続され、複数本の第２の接続パッド１２５にはそれぞれ複数本の第２のワイヤ２４が接続される。また、各ランド部１２６には各半田ボール２８が搭載される。
上側絶縁膜１２２は、例えばソルダーレジスト（ＳＲ）から構成される。上側絶縁膜１２２は、予め定められた所定の領域を除いて、絶縁基材１２１の上面１２１ａ全面に形成される。換言すると、上側絶縁膜１２２は、その一部が所定の領域に関して除去されており、複数の開口部１２２ａを有している。これら開口部１２２ａは、複数個の第１の接続パッド１２４および複数個の第２の接続パッド１２５が形成された領域及びその周辺領域を露出させる。
下側絶縁膜１２３も、例えばソルダーレジスト（ＳＲ）から構成される。
第２の半導体チップ１６は、略矩形の板状で、その主面（上面）１６ａ側に所定の回路及び複数個の第２の電極パッド１６１が形成されている。複数個の第２の電極パッド１６１は、第２の半導体チップ１６の一辺（図示の例では、左辺）に沿って配列形成されている。
第２の半導体チップ１６は、配線基板１２の主面１２ａ側の中央付近で、図１の左側に偏った位置に搭載されている。第２の半導体チップ１６は、第１の接着層１８を介して、配線基板１２の主面（上面）１２ａの上方に搭載されている。第１の接着層１８は、例えばＤＡＦ（Die Attached Film）から成る。
第１の半導体チップ１４は、第２の半導体チップ１６と同様に、略矩形の板状で、その主面（上面）１４ａ側に所定の回路及び複数個の第１の電極パッド１４１が形成されている。複数個の第１の電極パッド１４１は、第１の半導体チップ１４の左右方向Ｙに対向する２辺に沿って配列形成されている。
第１の半導体チップ１４は、第２の半導体チップ１６上に、対応する辺同士が互いに平行となるように積層配置されている。第１の半導体チップ１４は、第２の半導体チップ１６の複数個の第２の電極パッド１６１が形成された領域を覆うことがないように、図１の右側にずれて配置される。その結果、第１の半導体チップ１４の一部は、第２の半導体チップ１６に対して外側に突き出している。第１の半導体チップ１４は、第２の接着部材２０を介して、第２の半導体チップ１６の主面（上面）１６ａの上方に搭載されている。第２の接着部材２０は、例えばＤＡＦ（Die Attached Film）から成る。
図２から明らかなように、第２の半導体チップ１６の複数個の第２の電極パッド１６１の各々は、第１の半導体チップ１４の複数個の第１の電極パッド１４１の各々より小さい幅で構成されている。また、複数個の第２の電極パッド１６１は、複数個の第１の電極パッド１４１よりも狭ピッチで配置されている。
第２の半導体チップ１６は下段半導体チップとも呼ばれ、第１の半導体チップ１４は上段半導体チップとも呼ばれる。また、第１の実施例では、第１の半導体チップ１４と第２の半導体チップ１６とは積層されているので、これら半導体チップ１４、１６は、チップ積層体と総称される。
上述したように、配線基板１２の主面１２ａ上に、下段半導体チップ（第２の半導体チップ）１６が第１の接着部材１８を介して搭載され、この下段半導体チップ１６上に上段半導体チップ（第１の半導体チップ）１４が第２の接着部材２０を介して積層搭載されている。第１および第２の半導体チップ１４および１６は、それぞれ、複数個の第１の電極パッド１４１および複数個の第２の電極パッド１６１が形成されている。本第１の実施例では、下段半導体チップ１６の電極パッド（第２の電極パッド）１６１は、上段半導体チップ１４の電極パッド（第１の電極パッド）１４１より小さい幅で構成されている。また、下段半導体チップ１６は、例えば一側辺に沿って複数個の第２の電極パッド１６１が狭ピッチで配置されている。第１の半導体チップ１４は、複数個の第２の電極パッド１６１を露出させるようにずらして積層されている。
複数本の第１及び第２のワイヤ２２、２４の各々は、例えば、Ａｕ、Ｃｕ等の導電性金属からなる。複数本の第１のワイヤ２２は、複数個の第１の電極パッド１４１と複数個の第１の接続パッド１２４との間を電気的に接続する。複数本の第２のワイヤ２４は、複数個の第２の電極パッド１６１と複数個の第２の接続パッド１２５との間を電気的に接続する。
詳述すると、複数本の第１のワイヤ２２は、一端に幅広部２２１を有し、複数本の第２のワイヤ２４も、一端に幅広部２４１を有する。第１の電極パッド１４１は、第２のワイヤ２４の幅広部２４１より大きく、第２の電極パッド１６１は、第２のワイヤ２４の幅広部２４１より小さく構成されている。第２のワイヤ２４は、その幅広部２４１が第２の接続パッド１２５に接続されると共に、その他端が第２の電極パッド１６１上に第２の電極パッド１６１より小さいバンプ電極３０を介して接続されている。小さいバンプ電極３０は、例えばＡｕ、Ｃｕ等からなるワイヤバンプである。したがって、ワイヤ２４より細い径のワイヤによりワイヤバンプを形成することで、小さいバンプ電極３０を形成することができる。
封止樹脂層２６は、絶縁性樹脂からなり、配線基板１２の主面（上面）１２ａ側に形成されている。すなわち、封止樹脂層２６によって、第１及び第２の半導体チップ１４、１６のほぼ全面と複数本の第１及び第２のワイヤ２２、２４とが覆われる。
上述したように、本第１の実施例による半導体装置１０は、ワイヤボンディング工程の効率化の観点から２つの半導体チップ１４、１６をずらして積層した構造の半導体装置である。
換言すれば、本第１の実施例による半導体装置（１０）は、主面（１２ａ）上に複数個の第１の接続パッド（１２４）と複数個の第２の接続パッド（１２５）、とを有する配線基板（１２）と、この配線基板（１２）の主面（１２ａ）上に搭載され、複数個の第１の電極パッド（１４１）を有する第１の半導体チップ（１４）と、配線基板（１２）の主面（１２ａ）上に搭載され、複数個の第１の電極パッドより小さいサイズの複数個の第２の電極パッド（１６１）を有する第２の半導体チップ（１６）と、複数個の第１の電極パッド（１４１）と複数個の第１の接続パッド（１２４）とをそれぞれ接続する複数本の第１のワイヤ（２２）と、複数個の第２の電極パッド（１６１）と複数個の第２の接続パッド（１２５）とをそれぞれ接続し、一端に幅広部（２４１）を有する複数本の第２のワイヤ（２４）と、を含む半導体装置であって、複数個の第１の電極パッド（１４１）は複数本の第２のワイヤ（２４）の幅広部（２４１）より大きく、複数個の第２の電極パッド（１６１）は複数本の第２のワイヤ（２４）の幅広部（２４１）より小さく構成され、複数本の第２のワイヤ（２４）は、幅広部（２４１）が複数個の第２の接続パッド（１２５）に接続されると共に、他端が複数個の第２の電極パッド（１６１）上に複数個の第２の電極パッド（１６１）より小さい複数個のバンプ電極（３０）を介して接続される、ことを特徴とする。
そして、本第１の実施例による半導体装置（１０）では、第１の半導体チップ（１４）と第２の半導体チップ（１６）とが、配線基板（１２）の主面（１２ａ）上に積層されている。第２の半導体チップ（１６）が配線基板（１２）の主面（１２ａ）上に搭載され、第１の半導体チップ（１４）が第２の半導体チップ（１６）上に積層されている。第１の半導体チップ（１４）は、複数個の第２の電極パッド（１６１）を露出させるように、ずらして第２の半導体チップ（１６）上に積層されている。
次に、第１の実施例に係る半導体装置１０に係る効果について説明する。
第１に、半導体装置１０の信頼性を向上できることである。その理由は、パッドサイズの異なる半導体チップ１４、１６が混在したＭＣＰにおいても、小径の第２の電極パッド１６１はバンプ電極３０を介して、太い第２のワイヤ２４で接続することができ、ワイヤショートやワイヤ流れのリスクを低減し、良好にワイヤ接続することができるからである。
第２に、第２のワイヤ２４の幅広部２４１より小さく、狭ピッチで配置された第２の電極パッド１６１に、大径の第２のワイヤ２４を狭ピッチでワイヤ接続できることである。その理由は、一端の幅広部２４１を第２の接続パッド１２５に接続し、他端を小径のバンプ電極３０を介して第２の電極パッド１６１に接続しているからである。
第３に、配線基板１２の小型化を図ることができることである。その理由は、第２のワイヤ２４の幅広部２４１を第２の接続パッド１２５に接続することで、第２の接続パッド１２５のワイヤ張設方向の長さを、第１の接続パッド１２４と比べて短く構成できるからである。
第４に、小径で狭ピッチで配置された第２のワイヤ２４でのショートやワイヤ流れの発生をさらに低減できることである。その理由は、第２の半導体チップ１６が配線基板１２の主面１２ａ上に搭載され、第１の半導体チップ１４が第２の半導体チップ１６上に積層されることにより、第２のワイヤ２４のワイヤ長を短く形成できるからである。
図３は、半導体装置１０の組立フローを示す断面図である。
図３（ａ）を参照して、配線母基板３２は、位置決め穴（図示せず）が形成された枠部（図示せず）に囲まれた領域に、マトリックス状に配置された複数の製品形成部３４を有する。製品形成部３４の各々には、配線母基板３２の主面（上面）３２ａ上に複数個の第１の接続パッド１２４と複数個の第２の接続パッド１２５とが形成され、配線母基板３２の裏面（下面）３２ｂ上に複数個のランド部１２６が形成されている。これら製品形成部３４が後にダイシングライン３６に沿って個々に切断され、配線基板１２となる。
引き続いて、図３（ａ）に示されるように、配線母基板３２の主面（上面）３２ａ上の複数の製品形成部３４に、複数個の第２の半導体チップ１６と複数個の第１の半導体チップ１４とを順番に搭載する。各第２の半導体チップ１６は、その裏面（下面）に設けられた第１の接着部材１８により、配線母基板３２の主面３２ａ上に接着固定される。各第１の半導体チップ１４は、その裏面（下面）に設けられた第２の接着部材２０により、対応する第２の半導体チップ１６の主面上に接着固定される。このとき、第１の半導体チップ１４は、第２の半導体チップ１６の複数個の第２の電極パッド１６１を露出させるように、積層される。
引き続いて、図３（ａ）に示されるように、複数個の第２の電極パッド１６１上にそれぞれバンプ電極（ワイヤバンプ）３０を形成する。
次に、ワイヤバンプ３０の形成について説明する。ワイヤバンプ３０は、例えばＡｕ或いはＣｕ等からなり、図示しないワイヤボンディング装置により、溶融され先端にボールが形成されたワイヤを、第２の半導体チップ１６の第２のバンプ電極１６１上に超音波熱圧着することで接続し、その後、後端を引き切ることで形成される。本第１の実施例では、第１及び第２のワイヤ２２、２４の径よりも小さい径のワイヤを用いることで、小径のワイヤバンプ３０を形成することができる。
ここで、第１の電極パッド１４１、第２の電極パッド１６１のサイズ（幅）と、第１および第２のワイヤ２２、２４の径、幅広部２２１、２４１の径、バンプ電極（ワイヤバンプ）３０の径、およびワイヤバンプ３０を形成するために使用する小径ワイヤの径の具体的な大きさ例について説明する。第１の電極パッド１４１のサイズ（幅）は８０μｍである。第２の電極パッド１６１のサイズ（幅）は４０μｍである。第１および第２のワイヤ２２、２４の径は２７μｍである。幅広部２２１、２４１の径は６０μｍである。バンプ電極（ワイヤバンプ）３０の径は３５μｍである。小径ワイヤの径は１５μｍである。
次に、図３（ｂ）に示されるように、第２の半導体チップ１６の複数個の第２の電極パッド１６１と対応する複数個の第２の接続パッド１２５との間を、それぞれ、複数本の第２のワイヤ２４により接続する。このとき、第２のワイヤ２４の幅広部２４１が、第２の接続パッド１２５に接続されると共に、第２のワイヤ２４の他端が、ワイヤバンプ（バンプ電極）３０を介して第２の電極パッド１６１に接続される。引き続いて、図３（ｂ）に示されるように、第１の半導体チップ１４の複数個の第１の電極パッド１４１と対応する複数個の第１の接続パッド１２４との間を、それぞれ、複数本の第１のワイヤ２２により接続する。このとき、第１のワイヤ２２の幅広部２２１が、第１の電極パッド１４１に接続されると共に、第１のワイヤ２２の他端が、第１の接続パッド１２４に接続される。
次に、図３（ｃ）に示されるように、配線母基板３２の主面（上面）３２ａ側に、一括モールドによって封止樹脂層２６を形成する。
次に、図３（ｄ）に示されるように、配線母基板３２の上下を引っ繰り返して、配線母基板３２の裏面（下面）３２ｂ側の複数個のランド部１２６にそれぞれ複数個の半田ボール２８を搭載する。これらの半田ボール２８が、半導体装置１０の外部端子として利用される。
複数個の半田ボール２８の搭載は、例えば、複数個のランド部１２６に対応して配列形成された複数の吸着孔を備える吸着機構（図示せず）を用いて行なうことができる。この場合、吸着機構に複数個の半田ボール２８を吸着保持させ、保持された複数個の半田ボール２８にフラックスを転写形成して、配線母基板３２の複数個のランド部１２６に一括搭載する。その後、リフロー処理により、複数個の半田ボール２８と複数個のランド部１２６との間を接続固定する。
次に、図３（ｅ）に示されるように、封止樹脂層２６をダイシングテープ３８に接着し、封止樹脂層２６及び配線母基板３２をダイシングテープ３８に支持させる。それから図示しないダイシングブレードを用いて、配線母基板３２及び封止樹脂層２６をダイシングライン３６（図３（ａ）参照）に沿って縦横に切断する。これにより、配線母基板３２は、製品形成部３４毎に個片化される。その後、個片化された製品形成部３４及び封止樹脂層２６をダイシングテープ３８からピックアップすることで、図１に示すような半導体装置１０が得られる。
尚、上記半導体装置１０の製造方法では、ワイヤバンプ３０を、チップ積層後に形成した場合について説明したが、ウエハ状態でワイヤバンプ３０を形成し、チップ毎に切断し、ワイヤバンプ付きの半導体チップ１６を形成するように構成しても良い。
［変形例１］
図４を参照して、本発明の第１の実施例の第１の変形例に係るＭＣＰ型半導体装置１０Ａについて説明する。図４はＭＣＰ型半導体装置１０Ａを示す要部断面図である。図１及び図２に示したＭＣＰ型半導体装置１０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
図示の半導体装置１０Ａは、第１の半導体チップ１４と第２の半導体チップ１６との間に、シリコン基板からなるスペーサ４０および第３の接着部材４２が介装されている点を除いて、第１の実施例に係る半導体装置１０と同様の構成を有する。なお、第１の半導体チップ１４と第２の半導体チップ１６とは、互いの位置をずらすことなく、積層されている。
すなわち、図示の半導体装置１０Ａは、シリコン基板からなるスペーサ４０を介してパッドサイズの異なる複数の半導体チップ１４、１６が搭載された半導体装置である。
本第１の変形例の半導体装置１０Ａも、上記第１の実施例に係る半導体装置１０と同様の効果が得られる。
［変形例２］
図５を参照して、本発明の第１の実施例の第２の変形例に係るＭＣＰ型半導体装置１０Ｂについて説明する。図５はＭＣＰ型半導体装置１０Ｂを示す要部断面図である。図１及び図２に示したＭＣＰ型半導体装置１０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
図示の半導体装置１０Ｂは、第１の半導体チップ１４と第２の半導体チップ１６との間に、ワイヤを埋め込み接着可能な接着部材４４が介装されている点を除いて、第１の実施例に係る半導体装置１０と同様の構成を有する。このような接着部材４４としては、例えば、ＦＯＷ（Film On Wire）を用いることができる。なお、第１の半導体チップ１４と第２の半導体チップ１６とは、互いの位置をずらすことなく、積層されている。
すなわち、図示の半導体装置１０Ｂは、ワイヤを埋め込み接着可能な接着部材（例えば、ＦＯＷ（Film On Wire））４４を用いてパッドサイズの異なる複数の半導体チップ１４、１６が搭載された半導体装置である。
本第２の変形例の半導体装置１０Ｂも、上記第１の実施例に係る半導体装置１０と同様の効果が得られる。
次に、図６を参照して、本発明の第２の実施例に係るＭＣＰ型半導体装置１０Ｃについて説明する。図６はＭＣＰ型半導体装置１０Ｃの概略構成を示す要部断面図である。図１及び図２に示したＭＣＰ型半導体装置１０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
図示の半導体装置１０Ｃは、第１の実施例に係る半導体装置１０と同様に構成されており、第１半導体チップ１４と第２の半導体チップ１６とからなるチップ積層体の積層関係が異なっている。
詳述すると、第２の実施例に係る半導体装置１０Ｃでは、第１の半導体チップ１４は、配線基板１２の主面１２ａ側の中央付近で、図６の左側に偏った位置に搭載されている。第１の半導体チップ１４は、例えばＤＡＦ（Die Attached Film）から成る、第１の接着層１８を介して、配線基板１２の主面（上面）１２ａの上方に搭載されている。
第２の半導体チップ１６は、第１の半導体チップ１４上に、対応する辺同士が互いに平行となるように積層配置されている。第２の半導体チップ１６は、第１の半導体チップ１４の複数個の第１の電極パッド１４１が形成された領域を覆うことがないように、図６の右側にずれて配置される。その結果、第２の半導体チップ１６の一部は、第１の半導体チップ１４に対して外側に突き出している。第２の半導体チップ１６は、例えばＤＡＦ（Die Attached Film）から成る、第２の接着部材２０を介して、第１の半導体チップ１４の主面（上面）１４ａの上方に搭載されている。
換言すれば、本第２の実施例による半導体装置（１０Ｃ）は、主面（１２ａ）上に複数個の第１の接続パッド（１２４）と複数個の第２の接続パッド（１２５）とを有する配線基板（１２）と、この配線基板の主面上に搭載され、複数個の第１の電極パッド（１４１）を有する第１の半導体チップ（１４）と、配線基板の主面上に搭載され、複数個の第１の電極パッドより小さいサイズの複数個の第２の電極パッド（１６１）を有する第２の半導体チップ（１６）と、複数個の第１の電極パッド（１４１）と複数個の第１の接続パッド（１２４）とをそれぞれ接続する複数本の第１のワイヤ（２２）と、複数個の第２の電極パッド（１６１）と複数個の第２の接続パッド（１２５）とをそれぞれ接続し、一端に幅広部（２４１）を有する複数本の第２のワイヤ（２４）と、を含む半導体装置であって、複数個の第１の電極パッド（１４１）は複数本の第２のワイヤ（２４）の幅広部（２４１）より大きく、複数個の第２の電極パッド（１６１）は複数本の第２のワイヤ（２４）の幅広部（２４１）より小さく構成され、複数本の第２のワイヤ（２４）は、幅広部（２４１）が複数個の第２の接続パッド（１２５）に接続されると共に、他端が複数個の第２の電極パッド（１６１）上に複数個の第２の電極パッドより小さい複数個のバンプ電極（３０）を介して接続される、ことを特徴とする。
そして、本第２の実施例による半導体装置（１０Ｃ）では、第１の半導体チップ（１４）と第２の半導体チップ（１６）とが、配線基板（１２）の主面（１２ａ）上に積層されている。第１の半導体チップ（１４）が配線基板（１２）の主面（１２ａ）上に搭載され、第２の半導体チップ（１６）が第１の半導体チップ（１４）上に積層されている。第２の半導体チップ（１６）は、複数個の第１の電極パッド（１４１）を露出させるように、ずらして第１の半導体チップ（１４）上に積層されている。
次に、第２の実施例に係る半導体装置１０Ｃに係る効果について説明する。
第１に、半導体装置１０Ｃの信頼性を向上できることである。その理由は、パッドサイズの異なる半導体チップ１４、１６が混在したＭＣＰにおいても、小径の第２の電極パッド１６１はバンプ電極３０を介して、太い第２のワイヤ２４で接続することができ、ワイヤショートやワイヤ流れのリスクを低減し、良好にワイヤ接続することができるからである。
第２に、第２のワイヤ２４の幅広部２４１より小さく、狭ピッチで配置された電極パッド１６１に、大径の第２のワイヤ２４を狭ピッチでワイヤ接続できることである。その理由は、一端の幅広部２４１を第２の接続パッド１２５に接続し、他端を小径のバンプ電極３０を介して第２の電極パッド１６１に接続しているからである。
第３に、半導体装置１０Ｃを薄型化できることである。その理由は、第１の半導体チップ１４が配線基板１２の主面１２ａ上に搭載され、小さい第２の電極パッド１６１を持つ第２の半導体チップ１６が第１の半導体チップ１４上に積層されることで、上段の半導体チップ１６のワイヤループ高さを低くすることができ、配線基板１２上に形成される封止樹脂層２６の厚さを薄くすることができるからである。
次に、図７を参照して、本発明の第３の実施例に係るＭＣＰ型半導体装置１０Ｄについて説明する。図７はＭＣＰ型半導体装置１０Ｄの概略構成を示す要部断面図である。図１及び図２に示したＭＣＰ型半導体装置１０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
図示の半導体装置１０Ｄは、第１の実施例に係る半導体装置１０と同様に構成されており、第１の半導体チップ１４と第２の半導体チップ１６の同電位の電極パッド等の共通ピンを第２の電極パッド１６１上で接続する構造が異なっている。
詳述すると、第３の実施例に係る半導体装置１０Ｄにおいて、複数個の第１の電極パッド１４１の中の特定の第１の電極パッド１４１−１と、複数個の第２の電極パッド１６１の中の特定の第２の電極パッド１６１−１とが同電位であるとする。この場合、複数本の第１のワイヤ２２の中の特定の第１のワイヤ２２−１は、特定の第１の電極パッド１４１−１と特定の第２の電極パッド１６１−１とを接続する。
換言すれば、本第３の実施例による半導体装置（１０Ｄ）は、主面（１２ａ）上に複数個の第１の接続パッド（１２４）と複数個の第２の接続パッド（１２５）とを有する配線基板（１２）と、この配線基板の主面上に搭載され、複数個の第１の電極パッド（１４１）を有する第１の半導体チップ（１４）と、配線基板の主面上に搭載され、複数個の第１の電極パッドより小さいサイズの複数個の第２の電極パッド（１６１）を有する第２の半導体チップ（１６）と、複数個の第１の電極パッド（１４１）と複数個の第１の接続パッド（１２４）とをそれぞれ接続する複数本の第１のワイヤ（２２）と、複数個の第２の電極パッド（１６１）と複数個の第２の接続パッド（１２５）とをそれぞれ接続し、一端に幅広部（２４１）を有する複数本の第２のワイヤ（２４）と、を含む半導体装置であって、複数個の第１の電極パッド（１４１）は複数本の第２のワイヤ（２４）の幅広部（２４１）より大きく、複数個の第２の電極パッド（１６１）は複数本の第２のワイヤ（２４）の幅広部（２４１）より小さく構成され、複数本の第２のワイヤ（２４）は、幅広部（２４１）が複数個の第２の接続パッド（１２５）に接続されると共に、他端が複数個の第２の電極パッド（１６１）上に複数個の第２の電極パッドより小さい複数個のバンプ電極（３０）を介して接続される、ことを特徴とする。
そして、本第３の実施例による半導体装置（１０Ｄ）では、第１の半導体チップ（１４）と第２の半導体チップ（１６）とが、配線基板（１２）の主面（１２ａ）上に積層されている。第２の半導体チップ（１６）が配線基板（１２）の主面（１２ａ）上に搭載され、第１の半導体チップ（１４）が第２の半導体チップ（１６）上に積層されている。第１の半導体チップ（１４）は、複数個の第２の電極パッド（１６１）を露出させるように、ずらして第２の半導体チップ（１６）上に積層されている。複数個の第１の電極パッド（１４１）の中の特定の第１の電極パッド（１４１−１）と、複数個の第２の電極パッド（１６１）の中の特定の第２の電極パッド（１６１−１）とが同電位である場合、複数本の第１のワイヤ（２２）の中の特定の第１のワイヤ（２２−１）は、特定の第１の電極パッド（１４１−１）と特定の第２の電極パッド（１６１−１）とを接続する。
本第３の実施例に係る半導体装置１０Ｄでも、上記第１の実施例に係る半導体装置１０と同様な効果が得られると共に、さらに第１の半導体チップ１４と第２の半導体チップ１６の共通ピンを接続することで、配線基板１２上の接続パッド１２４、１２５の配線を簡略化できる。また、配線基板１２上の接続パッド１２４、１２５のワイヤ張設方向の長さを短くできるため、配線基板１２の小型化を図ることができる。
次に、図８を参照して、本発明の第４の実施例に係るＭＣＰ型半導体装置１０Ｅについて説明する。図８はＭＣＰ型半導体装置１０Ｅの概略構成を示す断面図である。図１及び図２に示したＭＣＰ型半導体装置１０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
図示の半導体装置１０Ｅは、第１の半導体チップ１４と第２の半導体チップ１６とが、配線基板１２の主面１２ａ上に並置されている点を除いて、第１の実施例に係る半導体装置１０と同様の構成を有する。
すなわち、図示の半導体装置１０Ｅは、配線基板１２の主面１２ａ上に並置されたパッドサイズの異なる半導体チップ１４、１６を搭載した半導体装置である。
換言すれば、本第３の実施例による半導体装置（１０Ｅ）は、主面（１２ａ）上に複数個の第１の接続パッド（１２４）と複数個の第２の接続パッド（１２５）とを有する配線基板（１２）と、この配線基板の主面上に搭載され、複数個の第１の電極パッド（１４１）を有する第１の半導体チップ（１４）と、配線基板の主面上に搭載され、複数個の第１の電極パッドより小さいサイズの複数個の第２の電極パッド（１６１）を有する第２の半導体チップ（１６）と、複数個の第１の電極パッド（１４１）と複数個の第１の接続パッド（１２４）とをそれぞれ接続する複数本の第１のワイヤ（２２）と、複数個の第２の電極パッド（１６１）と複数個の第２の接続パッド（１２５）とをそれぞれ接続し、一端に幅広部（２４１）を有する複数本の第２のワイヤ（２４）と、を含む半導体装置であって、複数個の第１の電極パッド（１４１）は複数本の第２のワイヤ（２４）の幅広部（２４１）より大きく、複数個の第２の電極パッド（１６１）は複数本の第２のワイヤ（２４）の幅広部（２４１）より小さく構成され、複数本の第２のワイヤ（２４）は、幅広部（２４１）が複数個の第２の接続パッド（１２５）に接続されると共に、他端が複数個の第２の電極パッド（１６１）上に複数個の第２の電極パッドより小さい複数個のバンプ電極（３０）を介して接続される、ことを特徴とする。
そして、本第４の実施例による半導体装置（１０Ｅ）では、第１の半導体チップ（１４）と第２の半導体チップ（１６）とが、配線基板（１２）の主面（１２ａ）上に並置されている。
次に、第４の実施例に係る半導体装置１０Ｅに係る効果について説明する。
第１に、半導体装置１０Ｅの信頼性を向上できることである。その理由は、パッドサイズの異なる半導体チップ１４、１６が混在したＭＣＰにおいても、小径の第２の電極パッド１６１はバンプ電極３０を介して、太い第２のワイヤ２４で接続することができ、ワイヤショートやワイヤ流れのリスクを低減し、良好にワイヤ接続することができるからである。
第２に、第２のワイヤ２４の幅広部２４１より小さく、狭ピッチで配置された第２の電極パッド１６１に、大径の第２のワイヤ２４を狭ピッチでワイヤ接続できることである。その理由は、一端の幅広部２４１を第２の接続パッド１２５に接続し、他端を小径のバンプ電極３０を介して第２の電極パッド１６１に接続しているからである。
第３に、小径で狭ピッチで配置された第２のワイヤ２４でのショートやワイヤ流れの発生をさらに低減できることである。その理由は、第２の半導体チップ１６が配線基板１２の主面１２ａ上に搭載されることにより、第２のワイヤ２４のワイヤ長を短く形成できるからである。
第４に、半導体装置１０Ｅを薄型化できることである。その理由は、第１の半導体チップ１４および第２の半導体チップ１６が配線基板１２の主面１２ａ上に並置されることで、半導体チップ１４、１６のワイヤループ高さを低くすることができ、配線基板１２上に形成される封止樹脂層２６の厚さを薄くすることができるからである。
以上、本発明者によってなされた発明をいくつかの実施例に即して具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更・変形が可能であることは言うまでもない。
例えば、上記実施例では、パッドサイズの異なる２つの半導体チップを配線基板の主面上に搭載した半導体装置について説明したが、パッドサイズの異なる２つの半導体チップを含む３つ以上の半導体チップを配線基板の主面上に搭載した半導体装置に対しても、本発明を適用することができる。
さらに、上記実施例では、ガラスエポキシ基材からなる配線基板を備える半導体装置について説明したが、本発明は、ポリイミド基材からなるフレキシブル配線基板を備えた半導体装置に適用することもできる。
本発明は、様々な半導体装置に搭載することができる。即ち、半導体装置は、それぞれ情報記憶機能を備えたＣＰＵ（Central Processing Unit）、ＭＣＵ（Micro Control Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＡＳＳＰ（Application Specific Standard Circuit）等の半導体製品全般に、本願発明が適用できる。また本願を適用したデバイスは、ＭＣＰ（マルチチップパッケージ）以外に、ＳＯＣ（システムオンチップ）やＰＯＰ（パッケージオンパッケージ）等の半導体装置に適用できる。また、トランジスタは、電界効果トランジスタ（Filed Effect Transistor; FET）であればよく、ＭＯＳ（Metal Oxide Semiconductor）以外にもＭＩＳ（Metal-Insulator Semiconductor）、ＴＦＴ（Thin Film Transistor）等の様々なＦＥＴに適用できる。トランジスタは、ＦＥＴ以外のトランジスタであっても良い。また、Ｐチャンネル型のトランジスタまたはＰＭＯＳトランジスタは、第１導電型のトランジスタ、Ｎチャンネル型のトランジスタまたはＮＭＯＳトランジスタは、第２導電型のトランジスタの代表例である。更に、Ｐ型の半導体基板に限らず、Ｎ型の半導体基板であっても良いし、ＳＯＩ（Silicon on Insulator）構造の半導体基板であっても、それ以外の半導体基板であっても良い。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ 半導体装置
１２ 配線基板
１２ａ 配線基板の主面（上面）
１２ｂ 配線基板の裏面（下面）
１２１ 絶縁基材
１２２ 第１の絶縁膜（ＳＲ）
１２３ 第２の絶縁膜（ＳＲ）
１２４ 第１の接続パッド
１２５ 第２の接続パッド
１２６ ランド部
１４ 第１の半導体チップ
１４ａ 第１の半導体チップの主面（上面）
１４１ 第１の電極パッド
１６ 第２の半導体チップ
１６ａ 第２の半導体チップの主面（上面）
１６１ 第２の電極パッド
１８ 第１の接着部材（ＤＡＦ）
２０ 第２の接着部材（ＤＡＦ）
２２ 第１のワイヤ
２２１ 幅広部
２４ 第２のワイヤ
２４１ 幅広部
２６ 封止樹脂層
２８ 半田ボール
３０ バンプ電極（ワイヤバンプ）
４０ スペーサ
４２ 第３の接着部材（ＤＡＦ）
４４ 接着部材（ＦＯＷ）

Claims (10)

  1. 主面上に複数個の第１の接続パッドと複数個の第２の接続パッドとを有する配線基板と、
    該配線基板の主面上に搭載され、複数個の第１の電極パッドを有する第１の半導体チップと、
    前記配線基板の主面上に搭載され、前記複数個の第１の電極パッドより小さいサイズの複数個の第２の電極パッドを有する第２の半導体チップと、
    前記複数個の第１の電極パッドと前記複数個の第１の接続パッドとをそれぞれ接続する複数本の第１のワイヤと、
    前記複数個の第２の電極パッドと前記複数個の第２の接続パッドとをそれぞれ接続し、一端に幅広部を有する複数本の第２のワイヤと、
    を含む半導体装置であって、
    前記複数個の第１の電極パッドは前記複数本の第２のワイヤの幅広部より大きく、前記複数個の第２の電極パッドは前記複数本の第２のワイヤの幅広部より小さく構成され、
    前記複数本の第２のワイヤは、前記幅広部が前記複数個の第２の接続パッドに接続されると共に、他端が前記複数個の第２の電極パッド上に前記複数個の第２の電極パッドより小さい複数個のバンプ電極を介して接続される、
    ことを特徴とする半導体装置。
  2. 前記第１の半導体チップと前記第２の半導体チップとが、前記配線基板の主面上に積層されている、請求項１に記載の半導体装置。
  3. 前記第２の半導体チップが前記配線基板の主面上に搭載され、前記第１の半導体チップが前記第２の半導体チップ上に積層されている、ことを特徴とする請求項２に記載の半導体装置。
  4. 前記第１の半導体チップは、前記複数個の第２の電極パッドを露出させるように、ずらして前記第２の半導体チップ上に積層されている、請求項３に記載の半導体装置。
  5. 前記複数個の第１の電極パッドの中の特定の第１の電極パッドと、前記複数個の第２の電極パッドの中の特定の第２の電極パッドとが同電位である場合、前記複数本の第１のワイヤの中の特定の第１のワイヤは、前記特定の第１の電極パッドと前記特定の第２の電極パッドとを接続する、請求項４に記載の半導体装置。
  6. 前記第１の半導体チップは、スペーサを介して、前記第２の半導体チップ上に積層されている、請求項３に記載の半導体装置。
  7. 前記第１の半導体チップは、前記複数個の第２のワイヤを埋め込み可能な接着部材を介して、第２の半導体チップ上に積層されている、請求項３に記載の半導体装置。
  8. 前記第１の半導体チップが前記配線基板の主面上に搭載され、前記第２の半導体チップが前記第１の半導体チップ上に積層されている、ことを特徴とする請求項２に記載の半導体装置。
  9. 前記第２の半導体チップは、前記複数個の第１の電極パッドを露出させるように、ずらして前記第１の半導体チップ上に積層されている、請求項８に記載の半導体装置。
  10. 前記第１の半導体チップと前記第２の半導体チップとが、前記配線基板の主面上に並置されている、請求項１に記載の半導体装置。
JP2011174576A 2011-08-10 2011-08-10 半導体装置 Active JP5972539B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011174576A JP5972539B2 (ja) 2011-08-10 2011-08-10 半導体装置
EP12176963.2A EP2557594B1 (en) 2011-08-10 2012-07-18 Semiconductor device reducing risks of a wire short-circuit and a wire flow
US13/561,793 US8975760B2 (en) 2011-08-10 2012-07-30 Semiconductor device reducing risks of a wire short-circuit and a wire flow

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011174576A JP5972539B2 (ja) 2011-08-10 2011-08-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2013038296A JP2013038296A (ja) 2013-02-21
JP5972539B2 true JP5972539B2 (ja) 2016-08-17

Family

ID=46650368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011174576A Active JP5972539B2 (ja) 2011-08-10 2011-08-10 半導体装置

Country Status (3)

Country Link
US (1) US8975760B2 (ja)
EP (1) EP2557594B1 (ja)
JP (1) JP5972539B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002308A (ja) * 2013-06-18 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
KR20210040531A (ko) * 2019-10-04 2021-04-14 에스케이하이닉스 주식회사 와이어를 이용한 반도체 장치 및 스택형 반도체 패키지
CN112309875A (zh) * 2020-11-02 2021-02-02 南方电网科学研究院有限责任公司 一种芯片封装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP4449258B2 (ja) * 2001-06-15 2010-04-14 ソニー株式会社 電子回路装置およびその製造方法
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
JP4175138B2 (ja) * 2003-02-21 2008-11-05 日本電気株式会社 半導体装置
JP4103761B2 (ja) * 2003-10-10 2008-06-18 株式会社デンソー 半導体装置及びその製造方法
KR100604840B1 (ko) * 2004-03-11 2006-07-28 삼성전자주식회사 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
JP2007134486A (ja) * 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
KR100828956B1 (ko) * 2006-06-27 2008-05-13 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
JP5044299B2 (ja) * 2007-06-19 2012-10-10 積水化学工業株式会社 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ
JP5529371B2 (ja) * 2007-10-16 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR20100109243A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 반도체 패키지
JP5497392B2 (ja) 2009-09-25 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20130037941A1 (en) 2013-02-14
EP2557594A1 (en) 2013-02-13
JP2013038296A (ja) 2013-02-21
US8975760B2 (en) 2015-03-10
EP2557594B1 (en) 2023-01-11

Similar Documents

Publication Publication Date Title
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP6586036B2 (ja) 半導体装置の製造方法
US8890329B2 (en) Semiconductor device
JP2010278040A (ja) 半導体装置の製造方法および半導体装置
JP2009099697A (ja) 半導体装置及びその製造方法
JP2010147070A (ja) 半導体装置
WO2014088071A1 (ja) 半導体装置
US20150021791A1 (en) Semiconductor device
US10354978B1 (en) Stacked package including exterior conductive element and a manufacturing method of the same
JP5358089B2 (ja) 半導体装置
JP2011249582A (ja) 半導体装置
JP5972539B2 (ja) 半導体装置
WO2013057861A1 (ja) 半導体装置
JP5973470B2 (ja) 半導体装置
JP2012033613A (ja) 半導体装置および半導体装置の製造方法
TWI550731B (zh) 晶片封裝製程及晶片封裝
JP2008016810A (ja) スタックパッケージ
JP6142800B2 (ja) 半導体装置及びその製造方法
US20190214367A1 (en) Stacked package and a manufacturing method of the same
US9721928B1 (en) Integrated circuit package having two substrates
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
JP2006032871A (ja) 半導体装置
JP4536808B2 (ja) 半導体装置およびインターポーザチップ
JP2007180587A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140730

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160713

R150 Certificate of patent or registration of utility model

Ref document number: 5972539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250