JP2007180587A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007180587A
JP2007180587A JP2007089686A JP2007089686A JP2007180587A JP 2007180587 A JP2007180587 A JP 2007180587A JP 2007089686 A JP2007089686 A JP 2007089686A JP 2007089686 A JP2007089686 A JP 2007089686A JP 2007180587 A JP2007180587 A JP 2007180587A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
bonding
semiconductor
bonding pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007089686A
Other languages
English (en)
Inventor
Hisashige Nishida
久滋 西田
Yoshiki Soda
義樹 曽田
Hiroyuki Juso
博行 十楚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007089686A priority Critical patent/JP2007180587A/ja
Publication of JP2007180587A publication Critical patent/JP2007180587A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate

Abstract

【課題】複数の半導体チップが積層される構成において、半導体チップ内に形成された半導体素子の電気的特性の劣化と物理的破壊とを防止するとともに、ワイヤボンディング強度を低下させることなく、また、ワイヤボンディング用ワイヤを中継させるための配線の配線ピッチを微細に形成できる半導体装置を提供する。
【解決手段】半導体チップ１を基板４上に積層させた半導体装置において、配線７…を有するインターポーザチップ３を、半導体チップ１と並置させる。半導体チップ１のボンディングパッド１５…は、ワイヤボンディングによりインターポーザチップ３を介して、基板４に設けられているボンディング端子６…または別の半導体チップ２のボンディングパッド３５…と電気的に接続されている。
【選択図】図２

Description

本発明は半導体装置に関するものであり、特に複数の半導体チップが積層された半導体装置に関するものである。
電子機器の小型・軽量・薄型化を実現するキーテクノロジーの１つである、半導体チップの高密度実装を実現するために、半導体装置においてこれまで様々なパッケージング技術が開発されてきた。
マザーボードへの実装に必要とされる面積を低減させるための、半導体装置のパッケージ構造に関する技術として、ＤＩＰ（Dual Inline Package）などのピン挿入方式パッケージ、ＳＯＰ（Small Outline Package）などの外周のリードによる表面実装パッケージ、さらにＢＧＡ（Ball Grid Array）などのパッケージ下面に格子状に外部出力端子を配置したパッケージといった技術が開発されてきた。また、半導体チップに対するパッケージの面積比率を低減させることにより高密度実装を実現する技術として、基板配線の微細化による外部出力端子の狭ピッチ化およびパッケージサイズの縮小化が図られてきた。
さらに、複数の半導体チップをまとめて、単一のパッケージ内に実装するマルチチップパッケージ、マルチチップパッケージの中でも、さらに高密度実装を実現するために複数の半導体チップを積層実装したチップスタックドパッケージといった技術が開発されてきた。また、マルチチップパッケージの中でも、各々別機能をもつ複数の半導体チップを単一のパッケージに封止してシステム化を実現したものは、システムインパッケージと呼ばれ、開発が進められてきた。
一方で、電子機器の小型・軽量・薄型化を実現する方法として、半導体チップの高密度パッケージング・実装とは別の方法が注目されている。これは、従来、別の半導体チップであったメモリー、ロジック、アナログといった回路を混載し、単一のチップにシステム機能を集積させた、システムオンチップを用いた方法である。
しかし、メモリー、ロジックといった回路を１つのチップに集積させる場合には、メモリー回路は低電圧化が困難であること、ロジック回路で発生するノイズ対策が必要であることなどの問題がある。さらに、従来バイポーラで製造されてきたアナログ回路を混載させる場合、メモリー、ロジックと同じＣＭＯＳで作製することは困難になる。
そこで、システムオンチップに代わって、同等の機能を短期間、低コストで開発可能なシステムインパッケージが注目されている。
図９に、従来のシステムインパッケージの半導体装置として、複数の半導体チップを積層してワイヤボンドした、チップ積層型の半導体装置の構成例を示す。該半導体装置を積層上方から見た平面図が図９（ａ）であり、同図（ｂ）は同図（ａ）のＥ−Ｅ’矢視断面図である。図９に示すように、半導体装置は、ポリイミド基板あるいはプリント基板からなる基板４を積層基台として、半導体チップ２およびそれよりもサイズの小さい半導体チップ１がこの順に積層された構成である。基板４と半導体チップ２との間、および、半導体チップ１と半導体チップ２との間は、ダイボンド接着層９によって接着されている。
半導体チップ１・２にはそれぞれ、外部との導通をとるための、ワイヤボンディングが可能なボンディングパッド１５…・２５…が設けられている。ボンディングパッド１５…・２５…は、それぞれ基板４に設けられたボンディング端子６…に接続されている。この接続には、同図に示すように、金線などのワイヤ８…を用いたワイヤボンディング法が広く使用される。ワイヤボンディング法は積層基台がリードフレームである場合にも使用される。
なお、積層する半導体チップのいくつかのボンディングパッドを、基板上のボンディング端子と結線しないで、積層した他の半導体チップのボンディングパッドと結線する場合もある。
上記のように、半導体チップをスタック積層して、チップと基板間の電気的接続をワイヤボンドで実施する場合、チップサイズが大きい順に積層される。これは、上に積み重ねた半導体チップが、下の半導体チップのボンディングパッドに干渉しないようにするためである。基板上のボンディング端子は、最下段の半導体チップ外側に配置されているので、最上段と最下段のチップサイズに差があると、上段の半導体チップのボンディングパッドと基板のボンディング端子との間の距離が長くなり、必然的にワイヤ長も長なる。
上記のような、システムインパッケージの半導体装置において、メモリーＬＳＩの上にロジック・アナログＬＳＩをスタック積層し、ワイヤボンディングしたような場合では、以下のような問題点が存在する。
ロジック・アナログＬＳＩはチップサイズがメモリーＬＳＩと比較して、かなり小さくなるケースが多い。従って、メモリーＬＳＩの上にチップサイズに差があるロジック・アナログＬＳＩをスタック積層し、ワイヤボンディングさせた構造の半導体装置では、ワイヤ長を長くすることにより、ワイヤ強度の低下、封止時のワイヤ流れが発生する。さらに、自重によるワイヤの垂れなどによる、ワイヤ同士の接触、ワイヤと下段にある半導体チップエッジとの接触といった不具合が発生するという問題点があった。この問題の解決策として、以下のような方法が提案されてきた。
例えば、予め再配線層が回路面上に形成された半導体チップ上に、別の半導体チップを積層させ、上段にある半導体チップからのワイヤボンディング用ワイヤを、再配線層に中継させる構成が提案されている（例えば、特許文献１参照）。このような構成とすることによって、１ループあたりのワイヤ長を短くすることができる。
また、上段の半導体チップと下段の半導体チップとの間に、ワイヤボンディング用ワイヤを中継配線させるための配線層が形成されたポリイミドテープを設ける構成が提案されている（例えば、特許文献２参照）。このような構成とすることによって、同様に１ループあたりのワイヤ長を短くすることができる。
特開２００１−２５７３０７号公報（２００１年９月２１日公開） 特開２００２−７６２５０号公報（２００２年３月１５日公開）
しかし、上記のような再配線層を回路面上に形成する従来の半導体装置では、一旦完成した半導体チップ上にワイヤボンディング用のワイヤを中継配線するための再配線層を形成する工程が必要になる。よって、再配線層を形成する工程に含まれる、アルミニウム膜のスパッタリングや、露光、エッチングプロセス等のフォトリソグラフィの過程によるダメージで、再配線層が形成されている半導体チップ内の半導体素子の電気的特性が劣化するといった問題点がある。
さらに、再配線層の配線を形成する際に、一旦完成した半導体チップのボンディングパッド上に絶縁層を形成する工程で、エッチングレジストの形成や除去を行うと、ボンディングパッドの表面に不純物が残留する。そこで、この不純物により、ワイヤボンディングの接合強度を低下させるといった問題点も発生する。
さらに、ワイヤボンディング時に、再配線層が形成された半導体チップ上の再配線層のボンディングパッドにストレスがかかると、応力により再配線層のボンディングパッドの下に形成された半導体素子を破壊してしまうおそれもある。
また、ポリイミドテープに配線を形成した配線層を設けた半導体装置では、上記のような半導体チップに再配線層を形成する方法と比較すると、微細配線が困難であるといった問題がある。これは、材料およびフォトレジスト装置の違いにより、半導体チップに再配線層を形成する場合は、配線ピッチの最小値は１μｍ以下が可能であるのに対して、ポリイミドテープ上に配線を形成する方法では、現状の技術では配線ピッチの最小値は、５０〜６０μｍが限界だからである。
また、配線層を構成する材料であるポリイミドは、他の構成材料と比較して水分を吸収しやすい性質を持っている。そのため、半導体パッケージを加熱リフローにより基板に実装する時に、吸収されている水分が膨張して、配線層とその上下にある半導体チップとが剥離する現象、いわゆるリフロークラックを引き起こす可能性がある。よって、半導体装置の品位が下がるといった問題が発生する。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、積層基台上に積層された複数の半導体チップ内に形成された記憶素子、論理素子等の機能素子（回路素子、半導体素子）の電気的特性の劣化と物理的破壊とを防止できる、また、ワイヤボンディング強度を低下させない、さらに、ワイヤボンディング用ワイヤを中継させるための配線の配線ピッチを微細に形成できる半導体装置を提供することにある。
本発明に係る半導体装置は、上記の課題を解決するために、外部引出し電極が設けられた１つ以上の半導体チップを積層基台に積載した半導体装置において、接続配線が形成されたインターポーザチップを備え、上記半導体チップに設けられている外部引出し電極の少なくとも一つが、ワイヤボンディングにより、上記インターポーザチップに設けられた接続配線に接続されているとともに、上記接続配線に接続されている上記半導体チップの外部引出し電極が、該接続配線を介して、上記積層基台または別の半導体チップに設けられた電極と電気的に接続されており、上記インターポーザチップと上記半導体チップとが、上記積層基台または別の半導体チップ上に並置されていることを特徴としている。
上記構成によれば、例えば積層基台の積層上方側などに、少なくとも１つの接続配線が形成されたインターポーザチップが備えられる。また、半導体チップに設けられている外部引出し電極は、ワイヤボンディングにより、インターポーザチップの接続配線に接続され、該接続配線を中継して、積層基台または別の半導体チップの電極と電気的に接続される。このように、半導体チップに設けられている外部引出し電極と、積層基台または別の半導体チップの電極とを接続する際に、インターポーザチップを中継することができるので、ワイヤボンディングによるワイヤの長さを短くすることが可能となる。よって、ワイヤが長い場合に生じていた、ワイヤ強度の低下、自重によるワイヤの垂れなどによるワイヤ同士の接触、ワイヤと下段にある半導体チップエッジとの接触といった不具合を抑制することができる。
ここで、積層したいずれかの半導体チップに再配線層が設けられている従来の半導体装置と比較すると、上記本発明に係る構成では、接続配線を有するインターポーザチップを用いているため、配線が形成された半導体チップにスパッタリングやフォトリソグラフィ等の再配線層を形成するための工程を行う必要がない。よって、再配線層を形成するために起こる、半導体チップ内の半導体素子の電気的特性の劣化といった問題は発生しない。
また、半導体チップに再配線層を設ける従来の半導体装置では、半導体チップに電極としてのボンディングパッドを形成した後に、再配線層を形成するためにエッチングレジストの形成や除去を行うことになり、ボンディングパッドの表面に不純物が残留し、ワイヤボンディングの接合強度を低下させるといった問題もある。これに対しても、上記本発明に係る構成では、再配線層を形成しないために、ワイヤボンディングの接合強度を低下させることはない。また、上記従来の半導体装置では、ワイヤボンディング時に再配線層にストレスがかかると、直下の半導体チップにおける配線にダメージを与えるおそれがあったが、上記本発明に係る構成では、インターポーザチップの厚みや固さにより、ワイヤボンディング時におけるストレスによる影響を解消することができる。
従って、上記の構成によれば、積層基台上に積層された複数の半導体チップ内に形成された半導体素子の電気的特性の劣化や物理的破壊を防止することが可能であり、ワイヤボンディング強度を高くすることが可能となる。
さらに、上記構成によれば、半導体チップとインターポーザチップが並置されているので、半導体チップ上の外部引出し電極のうち、上記積層基台または別の半導体チップに設けられている電極から遠く離れている電極に対して、並置されたインターポーザチップを中継して電気的接続を行うことが可能となる。
ここで、上記積層基台または別の半導体チップ上にインターポーザチップを積層し、さらにその上層に半導体チップを設ける構成とすることも考えられるが、この場合には、半導体装置の厚みが厚くなるという問題がある。これに対して、上記の構成によれば、インターポーザチップは、半導体チップと並置されるので、半導体装置の厚みが増大することを抑制することができる。すなわち、インターポーザチップよりも積層下方の半導体チップの面積あるいは積層基台の面積を積層に有効に利用することが可能となる。
本発明に係る半導体装置は、上記構成に加え、上記半導体チップが上記別の半導体チップ上に積層されており、上記別の半導体チップのサイズが、上記半導体チップのサイズよりも大きい構成であってもよい。
本発明に係る半導体装置は、上記構成に加え、上記別の半導体チップのサイズが、上記インターポーザチップのサイズに、当該インターポーザチップに並置されている半導体チップのサイズを加えたものより、大きく設けられている構成であってもよい。
上記構成によると、別の半導体チップの面積を有効に利用して、半導体チップを配置させることができる。
本発明に係る半導体装置は、上記構成に加え、上記インターポーザチップには、上記接続配線が複数設けられており、上記接続配線には、上記積層基台または別の半導体チップに設けられた電極と電気的に接続される第１のボンディングパッドと、上記半導体チップに設けられた外部引出し電極と電気的に接続される第２のボンディングパッドと、が設けられており、互いに隣り合う上記第１のボンディングパッドの間隔は、互いに隣り合う上記第２のボンディングパッドの間隔よりも広い構成であってもよい。
上記構成によると、インターポーザチップと半導体チップとは、積層基台あるいは別の半導体チップ上に並置され、第１のボンディングパッドは積層基台または別の半導体チップに設けられた電極と、第２のボンディングパッドはインターポーザチップと並置されている半導体チップに設けられた外部引出し電極と、電気的に接続される。従って、インターポーザチップを積層しても半導体装置の積層の厚みを増大させることなく、半導体チップの外部引出し電極をインターポーザチップを介して、積層基台または別の半導体チップに設けられた電極と電気的に接続させることができる。
また、上記構成によると、半導体チップに設けられた外部引出し電極は、インターポーザチップの、第２のボンディングパッド、接続配線、第１のボンディングパッド、をこの順に介して、積層基台または別の半導体チップに設けられた電極と電気的に接続する。そして、互いに隣り合う上記第１のボンディングパッドの間隔は、互いに隣り合う上記第２のボンディングパッドの間隔よりも広くなっているので、よって電極の配線間隔を広げて接続させることができる。
以上のように、本発明に係る半導体装置は、接続配線が形成されたインターポーザチップを備え、上記半導体チップに設けられている外部引出し電極の少なくとも一つが、ワイヤボンディングにより、上記インターポーザチップに設けられた接続配線に接続されているとともに、上記接続配線に接続されている上記半導体チップの外部引出し電極が、該接続配線を介して、上記積層基台または別の半導体チップに設けられた電極と電気的に接続されており、上記インターポーザチップと上記半導体チップとが、上記積層基台または別の半導体チップ上に並置されている構成である。
上記構成によれば、ワイヤが長い場合に生じていた、ワイヤ強度の低下、自重によるワイヤの垂れなどによるワイヤ同士の接触、ワイヤと下段にある半導体チップエッジとの接触といった不具合を抑制することができる。
また、上記構成によれば、再配線層を形成しないために、半導体チップ内の半導体素子の電気的特性の劣化といった問題は発生しないし、ワイヤボンディングの接合強度を低下させることもない。
従って、上記の構成によれば、積層基台上に積層された複数の半導体チップ内に形成された半導体素子の電気的特性の劣化や物理的破壊を防止することが可能であり、ワイヤボンディング強度を高くすることが可能となるという効果を奏する。
さらに、上記構成によれば、インターポーザチップが半導体チップと並置されているので、半導体チップ上の外部引出し電極のうち、上記積層基台または別の半導体チップに設けられている電極から遠く離れている電極に対して、並置されたインターポーザチップを中継して電気的接続を行うことが可能となる。また、インターポーザチップが半導体チップと並置されるので、半導体装置の厚みが増大することを抑制することができる。すなわち、インターポーザチップよりも積層下方の半導体チップの面積あるいは積層基台の面積を積層に有効に利用することが可能となる。
〔実施の形態１〕
以下、本発明の半導体装置の実施の一形態について、図１（ａ）および図１（ｂ）に基づいて説明すれば以下の通りである。なお、本発明はこれに限定されるものではない。
図１（ａ）は、本実施形態の半導体装置を積層上方から見た平面図であり、同図（ｂ）は同図（ａ）のＡ−Ａ’矢視断面図である。
（半導体装置の構成）
図１（ａ）および図１（ｂ）に示すように、本実施形態の半導体装置は、基板４を積層基台として、半導体チップ２、インターポーザチップ３および半導体チップ１がこの順に積層された構成である。なお、基板４と半導体チップ２との間、半導体チップ２とインターポーザチップ３との間、およびインターポーザチップ３と半導体チップ１との間は、それぞれ、ダイボンド接着層９で接着されている。
基板４としては、無機物からなる薄板等の絶縁層に配線層を形成したものが用いられる。配線層には、半導体チップ１および２と接続を行うためのボンディング端子６…が形成されている。ボンディング端子６…は、外部と導通をとための外部引出し電極の電極パッドとして、かつ、ワイヤボンディングを行うためのボンディングパッドとして用いられる。なお、無機物からなる薄板には、樹脂フィルム、樹脂を含浸させたガラス布基材、セラミック等が好適に用いられる。さらに、半導体装置を量産型の大きさのものとするならば、基板４として、リードフレームを用いてもよく、絶縁性樹脂基板を用いると高密度実装型の半導体装置を供給することができる。
半導体チップ１・２には、それぞれ積層上方側に形成された配線（図示せず）と、ボンディングパッド１５…・２５…とが設けられている。ボンディングパッド１５…・２５…は、半導体チップ１・２と外部との導通をとるための外部引出し電極の電極パッドとして、かつ、ワイヤボンディングを行うためのボンディングパッドとして用いられる。半導体チップ１・２は、通常、シリコン基板上にトランジスタなどの機能素子（回路素子）が形成された構成である。半導体チップ１・２の配線層は、ボンディングパッド１５…・２５…を残して、表面保護膜としての、ＳｉＮやポリイミドなどからなるパッシベーション膜（表面保護膜）と呼ばれる絶縁膜で覆われていることが好ましい。
インターポーザチップ３は、ダミー半導体チップとして形成されており、機能素子が形成されていない擬似の半導体チップである。このインターポーザチップ３上には配線層が備えられている。この配線層は、外部との導通をとるための、ワイヤボンディングが可能な第１のボンディングパッド３５ａ…・第２のボンディングパッド３５ｂ…、および配線７…を有している。配線層において、第１のボンディングパッド３５ａ…は、半導体チップ２に近い側に配置され、第２のボンディングパッド３５ｂ…は、第１のボンディングパッド３５ａ…よりも半導体チップ１に近い側に配置される。配線７…は、第１のボンディングパッド３５ａ…と第２のボンディングパッド３５ｂ…とを１対１で接続している。本実施の形態では、配線７…、第１および第２のボンディングパッド３５ａ…・３５ｂから接続配線が形成されている。
なお、接続配線の構成は上記に限定されることはなく、例えば、配線７…に直接ワイヤボンディングできるような場合は接続配線にボンディングパッドを設ける必要はない。また、第１のボンディングパッド…のみを接続配線として用いるような場合があってもよい。
本実施形態においては、第１のボンディングパッド３５ａ…は、インターポーザチップ３の外周辺に沿って配置されている。また、第２のボンディングパッド３５ｂ…は、第１のボンディングパッド３５ａ…の内側で半導体チップ１の外周辺に沿って配置されている。また、全ての配線７…は、互いに交差しないように第２のボンディングパッド３５ｂ…から第１のボンディングパッド３５ａ…に向かって放射線状に配線されている。なお、上記配線層の表面は、第１のボンディングパッド３５ａ…と第２のボンディングパッド３５ｂ…とを残してパッシベーション膜で覆われているのが好ましい。
インターポーザチップ３は、基板４上に積層された半導体チップ１および／または２を形成する際に用いられるウェハと同じ材質および構造のウェハを用いて形成される。また、基板４上に積層された半導体チップ１および／または２に配線層を形成する際と同じプロセスと装置とで、インターポーザチップ３上に第１のボンディングパッド３５ａ…・第２のボンディングパッド３５ｂ…、および配線７…が形成される。よって、インターポーザチップ３の形成に半導体チップ１・２の形成と同様の材料や製造装置を用いることができるので、インターポーザチップ３の形成に要する製造コストおよび製造時間の上昇を低く抑えることができる。また、半導体チップ１および／または２を形成する際に用いられるウェハに配線層を形成する際は、配線ピッチの最小値は１μｍ以下が可能であるので、インターポーザチップ３の配線層の配線ピッチも１μｍ以下で微細に形成することができる。
本実施の形態では、このインターポーザチップ３を利用してワイヤボンディングが行われている。半導体チップ１上のボンディングパッド１５…と基板４上のボンディング端子６…は、ワイヤ８…とインターポーザチップ３を介して、電気的に接続される。なお、ワイヤ８…には特に金やアルミニウムの細線が好適に用いられる。
（半導体装置の製造工程）
以下に本実施形態の半導体装置の製造工程について工程の順序に従って説明する。
（１）基板４の上面に、半導体チップ２、インターポーザチップ３、半導体チップ１の順に積載して固定させる。それぞれのチップ間および半導体チップ２と基板４との間はダイボンド接着層９を用いて接着する。
（２）半導体チップ２上のボンディングパッド２５…と基板４上のボンディング端子６…とを、ワイヤ８…を介して電気的に接続する。
（３）半導体チップ１上のボンディングパッド１５…とインターポーザチップ３上の第２のボンディングパッド３５ｂ…とを、ワイヤ８…を介して電気的に接続する。
（４）インターポーザチップ３上の第１のボンディングパッド３５ａ…と、ボンディング端子６…のうち半導体チップ２上のボンディングパッド２５…と接続される以外のものとを、ワイヤ８…を介して電気的に接続する。
上記のように、第２のボンディングパッド３５ｂ…と第１のボンディングパッド３５ａ…とは、配線７…によってそれぞれ接続されている。よって、半導体チップ１上のボンディングパッド１５…は、第２のボンディングパッド３５ｂ…、配線７…、および第１のボンディングパッド３５ａ…を介して、ワイヤ８…によって、基板４のボンディング端子６…に電気的に接続されていることになる。
なお、図１（ａ）に示すように、ボンディング端子６…へ接続するワイヤ８…同士は左右方向において交差していないので、Ａ−Ａ’矢視断面図では、ボンディング端子６…と第１のボンディングパッドとを接続するワイヤ８…の下には、ボンディング端子６…と半導体チップ２のボンディングパッド２５とを接続するワイヤ８…は存在しない。しかし、図１（ｂ）では、ボンディング端子６…へ接続するワイヤ８…同士が上下方向においても交差していないことを示すために、便宜上、ワイヤボンディングの状態を図１（ａ）の状態とは変えて図示してある。
また、本実施の形態においては、図１（ａ）に示すように、ワイヤ８…のいずれも互いに交差することなくワイヤボンディングが行われている。これは、（１）インターポーザチップ３の第２のボンディングパッド３５ｂ…が、それぞれと対をなす半導体チップ１のボンディングパッド１５…の配列と同じ順番で半導体チップ１の周りに配置されていること、および、（２）インターポーザチップ３の第１のボンディングパッド３５ａ…が、半導体チップ２のボンディングパッド２５…と基板４のボンディング端子６…とを接続するワイヤ８…同士の間を通って、基板４のボンディング端子６…に対してワイヤボンディングされるように配置されていることによる。このような配置により、ワイヤ８…同士は接触交差しないので、短絡などの不具合が生じることを防止することができ、半導体チップ１の電極と基板４の電極との電気的接続をより確実なものとすることができる。
また、本実の施形態では、半導体チップ１のボンディングパッド１５…は、全てインターポーザチップ３の第２のボンディングパッド３５ｂ…と接続するものとするが、半導体チップ２のボンディングパッド２５…と接続するような場合があってもかまわない。つまり、別々の半導体チップ上のボンディングパッド同士がワイヤボンディングされてもよい。
〔実施の形態２〕
本発明の半導体装置に関する他の実施形態について、図２（ａ）および図２（ｂ）に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図２（ａ）は、本実施形態の半導体装置を積層上方から見た平面図であり、同図（ｂ）は同図（ａ）のＢ−Ｂ’矢視断面図である。図２（ａ）および図２（ｂ）に示すように、本実施形態の半導体装置は、基板４の上面に半導体チップ２が積層され、さらにその上に、半導体チップ１とインターポーザチップ３とが並べて積層された構成である。なお、基板４と半導体チップ２との間、半導体チップ２とインターポーザチップ３および半導体チップ１との間は、それぞれ、ダイボンド接着層９で接着されている。
半導体チップ１の外周辺のうちインターポーザチップ３に近い辺に配置されたボンディングパッド１５…が、インターポーザチップ３の第２のボンディングパッド３５ｂ…とワイヤ８…によって接続されている。第２のボンディングパッド３５ｂ…と第１のボンディングパッド３５ａ…とは配線７…によって接続されている。また、第１のボンディングパッド３５ａ…とボンディング端子６…とがワイヤ８…によって接続されている。また、半導体チップ１におけるボンディングパッド１５…のうち、第２のボンディングパッド３５ｂ…と接続されていないボンディングパッド１５…、および半導体チップ２のボンディングパッド２５…は、ボンディング端子６…のうち第１のボンディングパッド３５ａ…と接続されていないものと、ワイヤ８…によって接続されている。つまり、半導体チップ１の外周辺のうちインターポーザチップ３に近い辺に配置されたボンディングパッド１５…のみが、ワイヤ８…とインターポーザチップ３を介して、基板４上のボンディング端子６…と電気的に接続される。
本実施形態の半導体装置の製造工程として、初めに基板４の上面に、半導体チップ２、さらに半導体チップ２の上にインターポーザチップ３と半導体チップ１とを並べて積載して固定させる。基板４と半導体チップ２との間、半導体チップ２と半導体チップ１およびインターポーザチップ３との間はダイボンド接着層９を用いて接着する。次に、半導体チップ２上のボンディングパッド２５…と基板４上のボンディング端子６…とを、ワイヤ８…を介して電気的に接続する。
次に、半導体チップ１の外周辺のうちインターポーザチップ３に近い辺に配置されたボンディングパッド１５…とインターポーザチップ３上の第２のボンディングパッド３５ｂ…とを、ワイヤ８…を介して電気的に接続する。次にインターポーザチップ３上の第１のボンディングパッド３５ａとボンディング端子６…のうち半導体チップ２上のボンディングパッド２５…と接続される以外のものとを、ワイヤ８…を介して電気的に接続する。
さらに、半導体１上のボンディングパッド１５のうち、半導体１の外周辺のうちでインターポーザチップ３に近い辺に配置されたボンディングパッド１５…以外のものと、ボンディング端子６…のうち半導体チップ２上のボンディングパッド２５…およびインターポーザチップ３上のだい１のボンディングパッド３５ａと接続される以外のものとを、ワイヤ８…を介して電気的に接続する。
なお、図２（ｂ）では、図１（ｂ）と同様に、ボンディング端子６…へ接続するワイヤ８…同士が交差していないことを示すために、便宜上、ワイヤボンディングの状態を図２（ａ）の状態とは変えて図示してある。
本実施形態のように、半導体チップ２において、半導体チップ１およびインターポーザチップ３を並べて配置でき、ワイヤボンディングできる面積があれば、上記ような構成にすることにより、インターポーザチップを積層しても積層の厚みを増大させずに半導体装置を製造することができる。
〔実施の形態３〕
本発明の半導体装置に関する他の実施形態について、図３（ａ）および図３（ｂ）に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図３（ａ）は、本実施形態の半導体装置を積層上方から見た平面図であり、同図（ｂ）は同図（ａ）のＣ−Ｃ’矢視断面図である。図３（ａ）および図３（ｂ）に示すように、本実施形態の半導体装置は、基板４の上面に、インターポーザチップ３、半導体チップ１および２がこの順に積層して搭載された構成である。つまり、本実施形態では、基板４と半導体チップ２との間にインターポーザチップ３が形成されている。
半導体チップ１および２のボンディングパッド１５…および２５…は、それぞれ別のインターポーザチップ３の第２のボンディングパッド３５ｂ…とワイヤ８…によって接続されている。第２のボンディングパッド３５ｂ…と第１のボンディングパッド３５ａ…とは配線７…によって接続されている。また、第１のボンディングパッド３５ａ…と基板４のボンディング端子６…とがワイヤ８…によって接続されている。つまり、半導体チップ１および２のボンディングパッド１５…および２５…は、ワイヤ８…とインターポーザチップ３を介して、基板４上のボンディング端子６…に電気的に接続される。
本実施形態の半導体装置の製造工程として、初めに基板４の上面に、インターポーザチップ３、半導体チップ２、半導体チップ１の順に積載して固定させる。それぞれのチップ間およびインターポーザチップ３と基板４との間はダイボンド接着層９を用いて接着する。次に、インターポーザチップ２上の第１のボンディングパッド３５ａ…と基板４上のボンディング端子６…とを、ワイヤ８…を介して電気的に接続する。半導体チップ１上のボンディングパッド１５…とインターポーザチップ３上の第２のボンディングパッド３５ｂ…とを、ワイヤ８…を介して電気的に接続する。さらに、半導体チップ２上のボンディングパッド２５…とインターポーザチップ３上の第２のボンディングパッド３５ｂ…のうち半導体チップ１上のボンディングパッド１５…と接続される以外のものとを、ワイヤ８…を介して電気的に接続する。
なお、図３（ｂ）では、図１（ｂ）と同様に、ボンディング端子６…へ接続するワイヤ８…同士が交差していないことを示すために、便宜上、ワイヤボンディングの状態を図３（ａ）の状態とは変えて図示してある。
上記のような構成では、半導体チップ２のサイズが基板４に比べてかなり小さい場合にもインターポーザチップを用いて電気的接続を行うことができる。
〔実施の形態４〕
本発明の半導体装置に関する他の実施形態について、図４および図５に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図４は、第１のボンディングパッドと第２のボンディングパッドとを結ぶ配線が、実施の形態１ないし３のインターポーザチップの配線とは異なって形成されるインターポーザチップの平面図である。図４に示すように、本実施形態のインターポーザチップ３０において、実施の形態１で図１に示したインターポーザチップ３と同様に、第１のボンディングパッド３５ａ…は、インターポーザチップ３の外周辺に沿って配置されている。また、第２のボンディングパッド３５ｂ…は、第１のボンディングパッド３５ａ…の内側で、インターポーザチップ３の上に積層されるチップの外周辺に沿って配置されている。
また、第１のボンディングパッド３５ａ…と、第２のボンディングパッド３５ｂ…とは配線７…によって接続されている。配線７…は、第１のボンディングパッド３５ａ…の各々と第２のボンディングパッド３５ｂ…の各々とを１対１で接続している。
実施の形態１では、全ての配線７…は、互いに交差しないように第２のボンディングパッド３５ｂ…から第１のボンディングパッド３５ａ…に向かって放射線状に配線された構成となっていたが、本実施形態では、配線７…の配線状態がより複雑なものとなっている。以下にこのことについて説明する。
ここで、インターポーザチップ３の下側に積層されているチップあるいは基板を下層基板と称し、インターポーザチップ３の上側に積層されているチップを上層基板と称することにする。そして、下層基板における複数のボンディングパッドと、上層基板における複数のボンディングパッドとを、第１のボンディングパッド３５ａ…、配線７…、および第２のボンディングパッド３５ｂ…を介して１対１で接続するものとする。
この際に、下層基板における複数のボンディングパッドの配列の順番と、上層基板における複数のボンディングパッドの配列の順番とが異なっている場合には、実施の形態１のような配線７…の配線状態とすると、上層基板あるいは下層基板における複数のボンディングパッドと、第１のボンディングパッド３５ａ…あるいは第２のボンディングパッド３５ｂ…とを接続するワイヤ８…が互いに交差してしまうことになる。
そこで、本実施形態では、下層基板における複数のボンディングパッドと第１のボンディングパッド３５ａ…とを接続するワイヤ８…が互いに交差せず、かつ、上層基板における複数のボンディングパッドと第２のボンディングパッド３５ｂとを接続するワイヤ８…も互いに交差しないように、第１のボンディングパッド３５ａ…および第２のボンディングパッド３５ｂ…を配置している。そして、互いに対応する第１のボンディングパッド３５ａ…および第２のボンディングパッド３５ｂ…同士を接続するように、配線７…を引き回した構成となっている。この配線７…の引き回しは、配線７…同士が互いに交差しないように行われている。
例えば図４に示す例では、配線７…のうちの少なくとも一部は、インターポーザチップ３の一辺に沿う第１のボンディングパッド３５ａ…と、当該一辺に最短で対応する、より上層のチップの一辺とは別の一辺に沿う第２のボンディングパッド３５ｂ…とを接続している。また、全ての配線７…が交わらないように配線されている。なお、配線７…は、インターポーザチップ３の一辺に沿う第１のボンディングパッド３５ａ…と、当該一辺に最短で対応する、より上層のチップの一辺に沿う第２のボンディングパッド３５ｂ…とを接続していてもよい。
このように接続配線の全長は最短とならなくてもかまわない。つまり、配線７…が、第１のボンディングパッド３５ａと第２のボンディングパッド３５ｂとを１対１で接続し互いに交わらなければ、配線７…は、どのようにでも引き回すことができる。
図５（ａ）は、図４に示すインターポーザチップ３０を用いた本実施形態の半導体装置を積層上方から見た平面図であり、同図（ｂ）は同図（ａ）のＤ−Ｄ’矢視断面図である。図５に示すように、本実施形態の半導体装置は、基板４の上面に、半導体チップ２、インターポーザチップ３０および半導体チップ１がこの順に積層された構成である。なお、基板４と半導体チップ２との間、半導体チップ２とインターポーザチップ３０との間、およびインターポーザチップ３と半導体チップ１との間は、それぞれ、ダイボンド接着層９で接着されている。
ワイヤボンディングによる全てのワイヤ８…の接続は、図１と同様である。
図１と同様に、第２のボンディングパッド３５ｂ…と第１のボンディングパッド３５ａ…とは、配線７…によってそれぞれ接続されているため、ボンディングパッド１５…は、第２のボンディングパッド３５ｂ…、配線７…、および第１のボンディングパッド３５ａ…を介して、ワイヤ８…によって、基板４のボンディング端子６…に電気的に接続される。
以上のような配線７…の構成により、半導体チップ１におけるボンディングパッド１５…の配列順番と、基板４におけるボンディング端子６…の配列順番とが異なっていても、ワイヤ８…を互いに交差させることなく対応する端子同士を電気的に接続することが可能になる。これにより、基板４の配線設計を、積層するそれぞれの半導体チップに合わせる必要がなくなるので、基板４の設計及び製造が容易になるという利点が生じる。
〔実施の形態５〕
本発明の半導体装置に関する他の実施形態について、図６ないし図８に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図６は、第１のボンディングパッドと第２のボンディングパッドとの間に別のボンディングパッドとして第３のボンディングパッドが形成されているインターポーザチップの平面図である。図６に示すように、本実施形態のインターポーザチップ３１は、第１のボンディングパッド３５ａ…と第２のボンディングパッド３５ｂ…との間に第３のボンディングパッド３５ｃ…を備えた構成である。第１のボンディングパッド３５ａ…と第３のボンディングパッド３５ｃ…、および第３のボンディングパッド３５ｃ…と第２のボンディングパッド３５ｂ…は、それぞれ１対１で配線７…により接続されている。
本実施形態においては、第１のボンディングパッド３５ａ…は、インターポーザチップ３の外周辺に沿って配置されている。また、第３のボンディングパッド３５ｃ…は、第１のボンディングパッド３５ａ…の内側で第１のボンディングパッド３５ａ…の配列に沿って配置されている。また、第２のボンディングパッド３５ｂ…は、第３のボンディングパッド３５ｃ…の内側で第３のボンディングパッド３５ａ…の配列に沿って配置されている。つまり、第１のボンディングパッド３５ａ…の配列の内側に、第２のボンディングパッド３５ｂ…の配列が設けられ、さらにその内側に、第３のボンディングパッド３５ｃ…の配列が設けられている。
上記のようにインターポーザチップ３１が第３のボンディングパッド３５ｃ…を備えることにより、図７および図８に示すように、同種のインターポーザチップ３１を異なったサイズの半導体チップに対応させることができる。これを以下で説明する。
図７および図８は、図６に示すインターポーザチップ３１上にそれぞれ別のサイズの半導体チップ１を積層した本実施形態の半導体装置を積層上方から見た平面図である。
図７に示すように、図６のインターポーザチップ３１の上に、第２のボンディングパッド３５ｂ…の配列の内側に収まるサイズの半導体チップ１が搭載される。半導体チップ１のボンディングパッド１５…と、インターポーザチップ３１上の第２のボンディングパッド３５ｂ…とがワイヤボンディングされ、ワイヤ８…を介して電気的に接続される。
また、図８に示すように、図６のインターポーザチップ３１の上に、第２のボンディングパッド３５ｂ…の配列の内側には収まらないが、第３のボンディングパッド３５ｃ…の配列の内側には収まるサイズの半導体チップ１が搭載される。半導体チップ１のボンディングパッド１５…と、第３のボンディングパッド３５ｃ…とがワイヤボンディングされ、ワイヤ８…を介して電気的に接続される。
このように、図６に示すようなインターポーザチップ３１は、異なったサイズの半導体チップ１を搭載することができる。つまり、インターポーザチップ上のボンディングパッドとして、第１のボンディングパッドと第２のボンディングパッドのみが形成されている場合では、第２のボンディングパッドの配列の内側に収まるサイズの半導体チップしか搭載することができない。
ここで、第２のボンディングパッドの配列をより外側に設ければ、積載する半導体チップの大きさにフレキシビリティを与えることができる。しかしながら、第２のボンディングパッドの配列の大きさに比べて、サイズが小さすぎる半導体チップを積載してしまうと、第２のボンディングパッドと半導体チップ上のボンディングパッドとを接続するワイヤの長さが長くなるという問題が生じることになる。
これに対して、本実施形態の構成によれば、半導体チップのサイズに応じて、半導体チップ上のボンディングパッドとワイヤボンディング接続するインターポーザ上のボンディングパッドを切り替えることが可能となる。よって、積載する半導体チップのサイズが変わっても、第２のボンディングパッドと半導体チップ上のボンディングパッドとを接続するワイヤの長さを必要以上に長くすることなく、電気的接続を行うことが可能となる。
さら第４以降のボンディングパッドが、上記各ボンディングパッドの間に配置され、各ボンディング間が配線７…によって接続されていてもかまわない。このようにボンディングパッドと増やすことで、インターポーザチップ３１上に積層する半導体チップのサイズによる規制が少なくなる。
また、本実施の形態においても、実施の形態４のように、第１のボンディングパッド３５ａ…と第３のボンディングパッド３５ｃ…間、および／または第２のボンディングパッドｂ…と第３のボンディングパッド３５ｃ…間においても、各々が互いに交わらないように配線７…を引き回すことができる。半導体チップ１のサイズが違っていても、半導体チップ１のボンディングパッド１５…と、基板４上の最短ではない位置のボンディング端子６…とを電気的に接続することが可能になる。よって、異なった複数の種類の半導体チップを搭載することのできるインターポーザチップを製造することが可能になる。
以上の実施形態で述べたことは、半導体チップの積層数が増えても当然適用される。また、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
なお、本発明に係る半導体装置は、次のような構成であってもよい。すなわち、外部引出し電極が設けられた１つ以上の半導体チップを積層基台に積層した半導体装置において、複数の接続配線が形成されたインターポーザチップを備え、上記半導体チップに設けられた外部引出し電極が、ワイヤボンディングにより、上記インターポーザチップにおける上記接続配線に接続されているとともに、上記接続配線に接続されている上記半導体チップに設けられている外部引出し電極が、該接続配線を介して、上記積層基台または別の半導体チップに設けられた配線の電極と電気的に接続されており、上記複数の接続配線には、それぞれ、上記積層基台または別の半導体チップに設けられた配線の電極と電気的に接続される第１のボンディングパッドと、上記半導体チップに設けられた外部引出し電極と電気的に接続される第２のボンディングパッドと、が設けられており、上記第１のボンディングパッドの配列の順番と、当該第１のボンディングパッドと上記接続配線によって接続される上記第２のボンディングパッドの配列の順番とが異なっている構成であってもよい。
上記構成によれば、例えば積層された半導体チップと半導体チップとの間や、積層基台の積層上方側などに、少なくとも１つの接続配線が形成されたインターポーザチップが備えられる。また、半導体チップに設けられている外部引出し電極は、ワイヤボンディングにより、インターポーザチップの接続配線に接続され、該接続配線を中継して、積層基台または別の半導体チップの電極と電気的に接続される。このように、半導体チップに設けられている外部引出し電極と、積層基台または別の半導体チップの電極とを接続する際に、インターポーザチップを中継することができるので、ワイヤボンディングによるワイヤの長さを短くすることが可能となる。よって、ワイヤが長い場合に生じていた、ワイヤ強度の低下、自重によるワイヤの垂れなどによるワイヤ同士の接触、ワイヤと下段にある半導体チップエッジとの接触といった不具合を抑制することができる。
ここで、積層したいずれかの半導体チップに再配線層が設けられている従来の半導体装置と比較すると、上記本発明に係る構成では、接続配線を有するインターポーザチップを用いているため、配線が形成された半導体チップにスパッタリングやフォトリソグラフィ等の再配線層を形成するための工程を行う必要がない。よって、再配線層を形成するために起こる、半導体チップ内の半導体素子の電気的特性の劣化といった問題は発生しない。
また、半導体チップに再配線層を設ける従来の半導体装置では、半導体チップに電極としてのボンディングパッドを形成した後に、再配線層を形成するためにエッチングレジストの形成や除去を行うことになり、ボンディングパッドの表面に不純物が残留し、ワイヤボンディングの接合強度を低下させるといった問題もある。これに対しても、上記本発明に係る構成では、再配線層を形成しないために、ワイヤボンディングの接合強度を低下させることはない。また、上記従来の半導体装置では、ワイヤボンディング時に再配線層にストレスがかかると、直下の半導体チップにおける配線にダメージを与えるおそれがあったが、上記本発明に係る構成では、インターポーザチップの厚みや固さにより、ワイヤボンディング時におけるストレスによる影響を解消することができる。
従って、上記の構成によれば、積層基台上に積層された複数の半導体チップ内に形成された半導体素子の電気的特性の劣化や物理的破壊を防止することが可能であり、ワイヤボンディング強度を高くすることが可能となる。
さらに、第１のボンディングパッドとそれに対応する第２のボンディングパッドの配列順序が違うため、第１のボンディングパッドに接続する外部電極の配列順序が、第２のボンディングパッドと接続する外部電極の配列順序と異なっていてもよいことになる。従って、例えば、インターポーザチップより積層上方の半導体チップの電極は、当該インターポーザチップより積層下方の積層基台または別の半導体チップのどの位置の電極とも電気的に接続することが可能になる。よって、積層基台の配線設計をそれぞれの半導体チップに合わせる必要がなくなるので、積層基台の設計・製造を容易にすることができる。
また、本発明に係る半導体装置は、外部引出し電極が設けられた１つ以上の半導体チップを積層基台に積層した半導体装置において、少なくとも１つの接続配線が形成されたインターポーザチップを備え、少なくとも１つの上記半導体チップに設けられている外部引出し電極が、ワイヤボンディングにより、少なくとも１つの上記インターポーザチップにおける上記接続配線に接続されているとともに、上記接続配線に接続されている上記半導体チップに設けられている外部引出し電極が、該接続配線を中継して、上記積層基台または別の半導体チップに設けられている配線の電極と電気的に接続されている、構成であってもよい。
また、本発明に係る半導体装置は、外部引出し電極が設けられた１つ以上の半導体チップを積層基台に積層した半導体装置において、複数の接続配線が形成されたインターポーザチップを備え、上記半導体チップに設けられた外部引出し電極が、ワイヤボンディングにより、上記インターポーザチップにおける上記接続配線に接続されているとともに、上記接続配線に接続されている上記半導体チップに設けられている外部引出し電極が、該接続配線を介して、上記積層基台または別の半導体チップに設けられた配線の電極と電気的に接続されており、上記複数の接続配線には、それぞれ、上記積層基台または別の半導体チップに設けられた配線の電極と電気的に接続される第１のボンディングパッドと、上記半導体チップに設けられた外部引出し電極と電気的に接続される第２のボンディングパッドと、が設けられており、複数の上記第１のボンディングパッドは、上記インターポーザチップの外周辺に沿って配置され、複数の上記第２のボンディングパッドは、複数の上記第２のボンディングパッドの配置位置の内側の位置で上記インターポーザチップの外周辺に対応して配置されており、上記複数の接続配線は、上記第１のボンディングパッドと、当該第１のボンディングパッドが沿うインターポーザチップの外周辺とは異なる辺に対応して配置された第２のボンディングパッドとを接続する配線を含む、構成であってもよい。
本発明に係る半導体装置は、上記の構成において、上記インターポーザチップは、上記半導体チップを形成する際に用いられるウェハと同じ材質および構造のウェハを用いて形成される構成でもよい。
上記構成によれば、インターポーザチップが半導体チップを形成する際に用いられるウェハと同じ材質および構造のウェハを用いて形成されるため、ワイヤボンディング用ワイヤを中継させるための配線ピッチを微細に形成することができる。つまり、半導体チップにおいて、ウェハに配線層を形成する場合は、配線ピッチの最小値は１μｍ以下が可能であるので、インターポーザチップにおいても、同様に最小値は１μｍの微細な配線ピッチの接続配線を形成することが可能である。
また、インターポーザチップを、半導体チップに用いられるウェハと同じもので形成することができるので、インターポーザチップ用の基板を別に用意する必要がなくなる。よって、製造コストおよび装置コストの低減を図ることができる。
本発明に係る半導体装置は、上記の構成において、上記インターポーザチップは、上記半導体チップを形成する装置と同じ装置で形成される構成でもよい。
上記構成によれば、インターポーザチップは、半導体チップと同じ装置で形成されるため、インターポーザチップの接続配線を形成する工程では、半導体チップの形成時にウェハに配線層を形成する場合と同様に微細な配線ピッチの接続配線を形成することができる。また、インターポーザチップの形成のための装置は、半導体チップを形成するための装置と同様のものを用いることができるため、生産コストを削減することができる。
本発明に係る半導体装置は、上記の構成において、上記インターポーザチップよりも積層上方に少なくとも１つの半導体チップが積層される構成でもよい。
上記構成によれば、インターポーザチップを介してワイヤボンディングすることで、インターポーザチップよりも積層上方の半導体チップの電極とインターポーザチップよりも積層下方の電極とを電気的に接続させることができる。
本発明に係る半導体装置では、上記の構成において、上記第１のボンディングパッドは、上記インターポーザチップよりも積層下方に配置された上記積層基台または別の半導体チップの配線の電極と、上記第２のボンディングパッドは、上記インターポーザチップよりも積層上方に設けられた半導体チップに設けられた外部引出し電極と、電気的に接続される構成であってもよい。
本発明に係る半導体装置は、上記の構成において、上記インターポーザチップに設けられている接続配線には、上記インターポーザチップよりも積層下方に設けられる外部電極とワイヤボンディングによって電気的接続される第１のボンディングパッドと、上記インターポーザチップよりも積層上方に設けられる外部電極とワイヤボンディングによって電気的接続される第２のボンディングパッドとが設けられている構成でもよい。
上記構成によれば、インターポーザチップの接続配線にボンディングパッドが設けられているため、ボンディングパッドを外部接続のためのワイヤボンディングパッドおよび電極パッドとして用いることができる。よって、インターポーザチップと外部電極を電気的接続することができる。このインターポーザチップのボンディングパッドを中継してワイヤボンディングすると、上段の半導体チップから積層基台の配線に向けて直接ワイヤボンディングを行うよりもワイヤ１本あたりの長さは短くすることができる。
従って、半導体チップと積層基台とを１回のワイヤボンディングで接続するとワイヤの長さが非常に長くなってしまうような半導体チップに対しても、ワイヤの長さをより短くすることができる。
また、上記構成によれば、第１のボンディングパッドとインターポーザチップよりも積層下方に設けられる外部電極とを、第２のボンディングパッドと上記インターポーザチップよりも積層上方に設けられる外部電極とをワイヤボンディングによって接続することができる。また、第１のボンディングパッドと第２のボンディングパッドとは、接続配線により接続されている。
よって、インターポーザチップよりも積層上方に設けられる半導体チップの電極を、インターポーザチップの２つのボンディングパッドを介して積層基台または他の半導体チップの電極にワイヤボンディングにより電気的に接続させることができる。
本発明に係る半導体装置は、上記の構成において、上記インターポーザチップと上記半導体チップとが、上記積層基台または別の半導体チップ上に並列して配置されている構成でもよい。
上記構成によれば、半導体チップ上の外部引出し電極のうち、上記積層基台または別の半導体チップに設けられている電極から遠く離れている電極に対して、並列に配置されたインターポーザチップを中継して電気的接続を行うことが可能となる。
ここで、上記積層基台または別の半導体チップ上にインターポーザチップを積層し、さらにその上層に半導体チップを設ける構成とすることも考えられるが、この場合には、半導体装置の厚みが厚くなるという問題がある。これに対して、上記の構成によれば、インターポーザチップは、半導体チップと並列して配置されるので、半導体装置の厚みが増大することを抑制することができる。すなわち、インターポーザチップよりも積層下方の半導体チップの面積あるいは積層基台の面積を積層に有効に利用することが可能となる。
本発明に係る半導体装置では、上記の構成において、上記第１のボンディングパッドは、上記積層基台または別の半導体チップの配線の電極と、上記第２のボンディングパッドは、上記インターポーザチップと並列して配置された上記半導体チップに設けられた外部引出し電極と、電気的に接続される構成であってもよい。
本発明に係る半導体装置は、上記の構成において、上記インターポーザチップよりも積層下方に設けられる外部電極とワイヤボンディングによって電気的に接続される第１のボンディングパッドと、上記インターポーザチップと並列して配置される半導体チップの電極とワイヤボンディングによって電気的に接続される第２のボンディングパッドとが設けられている構成でもよい。
上記構成によると、インターポーザチップと半導体チップとは、並列して積層基台あるいは別の半導体チップ上に配置され、第１のボンディングパッドはインターポーザチップよりも積層下方に設けられる外部電極と、第２のボンディングパッドは並列して配置される半導体チップの電極とワイヤボンディングされる。
従って、インターポーザチップを積層しても半導体装置の積層の厚みを増大させることなく、インターポーザチップよりも積層上方に設けられる半導体チップの電極を、インターポーザチップの２つのボンディングパッドを介して積層基台または他の半導体チップの電極にワイヤボンディングにより電気的に接続させることができる。
本発明に係る半導体装置は、上記の構成において、上記インターポーザチップに複数の接続配線が設けられているとともに、上記複数の接続配線が、それぞれ互いに交差しないように配置されている構成でもよい。
上記構成によれば、インターポーザチップには接続配線が複数設けられているので、接続配線を介して、半導体チップにおける複数の電極と、積層基台あるいは別の半導体チップの複数の電極とを電気的接続させることができる。
また、それぞれの接続配線が互いに交差しないように配置されているので、短絡などの不具合の発生を防止し、上記電気的接続を確実に行うことができる。
本発明に係る半導体装置は、上記の構成において、上記第１のボンディングパッドの配列の順番と、該第１のボンディングパッドと上記接続配線によって接続される上記第２のボンディングパッドの配列の順番とが異なっている構成でもよい。
上記構成によれば、第１のボンディングパッドとそれに対応する第２のボンディングパッドの配列順序が違うため、第１のボンディングパッドに接続する外部電極の配列順序が、第２のボンディングパッドと接続する外部電極の配列順序と異なっていてもよいことになる。従って、インターポーザチップより積層上方の半導体チップの電極は、当該インターポーザチップより積層下方の積層基台または別の半導体チップのどの位置の電極とも電気的に接続することが可能になる。よって、積層基台の配線設計をそれぞれの半導体チップに合わせる必要がなくなるので、積層基台の設計・製造を容易にすることができる。
本発明に係る半導体装置は、上記の構成において、上記インターポーザチップの接続配線には、上記第１のボンディングパッドと上記第２のボンディングパッドとの間に、少なくとも１つの別のボンディングパッドが設けられているとともに、上記第１のボンディングパッド、上記第２のボンディングパッド、および上記別のボンディングパッドのうち、任意の２つのボンディングパッドを用いて外部電極とワイヤボンディングが行われる構成でもよい。
上記構成によれば、第１のボンディングパッドと別のボンディングパッドとの間、および、別のボンディングパッドと第２のボンディングパッドとの間が配線によって接続されている。また、第１、第２のおよび別のボンディングパッドのうち任意の２つを外部電極との接続に用いることができる。
従って、あるサイズの半導体チップを上記インターポーザチップ上に搭載する場合には、第２のボンディングパッドを半導体チップの電極とを接続し、第１のボンディングパッドと下段の電極とを接続することができ、さらに、別のサイズの半導体チップを上記インターポーザチップ上に搭載する場合には、別のボンディングパッドを半導体チップの電極とを接続し、第１のボンディングパッドと下段の電極とを接続することができる。つまり、第１、第２のおよび別のボンディングパッドを有する同一種類のインターポーザチップに、異なったサイズの半導体チップを搭載することが可能になる。
このように、半導体チップのサイズに起因するインターポーザチップの制約の影響が低減することによって、ワイヤボンディング工程の歩留が低下することなく、積層可能な半導体チップ組み合わせの自由度を大幅に向上させることができる。
本発明に係る半導体装置は、上記の構成において、上記第１、第２および、別のボンディングパッドを有するインターポーザチップに複数の接続配線が設けられているとともに、上記複数の接続配線が、それぞれ互いに交差しないように配置されている構成でもよい。
上記構成によれば、接続配線が複数設けられているので、上記第１、第２および、別のボンディングパッドを有するインターポーザチップでも接続配線を介して、半導体チップにおける複数の電極と、積層基台あるいは別の半導体チップの複数の電極とを電気的接続させることができる。
また、それぞれの接続配線が互いに交差しないように配置されているので、上記電気的接続を確実に行うことができる。
本発明に係る半導体装置では、上記の構成において、上記第１のボンディングパッドの配列の順番と、該第１のボンディングパッドと上記接続配線によって接続される上記別のボンディングパッドの配列の順番とが異なっている、または、上記第２のボンディングパッドの配列の順番と、該第２のボンディングパッドと上記接続配線によって接続される上記別のボンディングパッドの配列の順番とが異なっている、構成であってもよい。
本発明に係る半導体装置は、上記の構成において、上記第１のボンディングパッドの配列の順番、該第１のボンディングパッドと上記接続配線によって接続される上記第２のボンディングパッドの配列の順番、および該第２のボンディングパッドと上記接続配線によって接続される上記別のボンディングパッドの配列の順番のうち、少なくとも２つのボンディングパッドの配列の順番が異なっている構成でもよい。
上記構成によれば、上記インターポーザチップの上記第１のボンディングパッド、上記第２のボンディングパッド、および上記別のボンディングパッドのうち、少なくとも２つのボンディングパッド間の配列順序が違うため、第１のボンディングパッドに接続する外部電極の配列順序、第２のボンディングパッドに接続する外部電極の配列順序、および第３のボンディングパッドに接続する外部電極の配列順序のうちの少なくともいずれか２つが異なっていてもよいことになる。
従って、同一種類のインターポーザチップに、複数の異なった配列をもつ半導体チップを搭載した場合にも、インターポーザチップより積層上方の半導体チップの電極は、当該インターポーザチップより積層下方の積層基台または別の半導体チップのどの位置の電極とも電気的に接続することが可能になる。
なお、本願発明に係る半導体装置では、上記半導体チップは、外部引出し電極以外が、表面保護膜で覆われていてもよい。
また、本発明に係るインターポーザチップは、外部電極と電気的に接続される第１のボンディングパッドと、該第１のボンディングパッドが接続される外部電極とは別の外部電極と電気的に接続される第２のボンディングパッドと、がそれぞれ設けられた複数の接続配線が形成されたインターポーザチップであって、上記第１のボンディングパッドの配列の順番と、当該第１のボンディングパッドと上記接続配線によって接続される上記第２のボンディングパッドの配列の順番とが異なっている、構成であってもよい。
また、本発明に係るインターポーザチップは、外部電極と電気的に接続される第１のボンディングパッドと、該第１のボンディングパッドが接続される外部電極とは別の外部電極と電気的に接続される第２のボンディングパッドと、がそれぞれ設けられた複数の接続配線が形成されたインターポーザチップであって、複数の上記の第１のボンディングパッドは、インターポーザチップの外周辺に沿って配置され、複数の上記の第２のボンディングパッドは、複数の上記第１のボンディングパッドの配置位置の内側の位置でインターポーザチップの外周辺に対応して配置されており、上記複数の接続配線は、上記第１のボンディングパッドと、当該第１のボンディングパッドが沿うインターポーザチップの外周辺とは異なる辺に対応して配置された第２のボンディングパッドとを接続する配線を含む、構成であってもよい。
さらに、本願発明に係る半導体装置は、上記いずれかの本発明に係るインターポーザチップを有していてもよい。
本発明の半導体装置およびインターポーザチップは、半導体チップが積層された半導体装置に好適に利用することができる。
（ａ）は本発明の一実施の形態における半導体装置の構成を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ’矢視断面図である。 （ａ）は本発明の他の実施の形態における半導体装置の構成を示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ’矢視断面図である。 （ａ）は本発明の図１および２とは別の実施の形態における半導体装置の構成を示す平面図であり、（ｂ）は（ａ）のＣ−Ｃ’矢視断面図である。 図１ないし図３に示されるインターポーザチップの配線とは、別の配線を有するインターポーザチップの構成を示す平面図である。 （ａ）は図４に示すインターポーザチップに半導体チップを積層した半導体装置の平面図であり、（ｂ）は（ａ）のＤ−Ｄ’矢視断面図である。 図１ないし４に示されるインターポーザチップとは別のインターポーザチップの構成を示す平面図である。 図６に示すインターポーザチップに半導体チップを積層した半導体装置の平面図である。 図６のインターポーザチップに図７とは別の半導体チップを積層した半導体装置の平面図である。 （ａ）は従来の半導体装置の構成例を示す平面図であり、（ｂ）は（ａ）のＥ−Ｅ’矢視断面図である。
符号の説明
１・２ 半導体チップ
３ インターポーザチップ
４ 基板（積層基台）
６ ボンディング端子
７ 配線（接続配線）
８ ワイヤ
１５ 半導体チップ１のボンディングパッド（外部引出し電極）
２５ 半導体チップ２のボンディングパッド（外部引出し電極）
３０ インターポーザチップ
３１ インターポーザチップ
３５ａ インターポーザチップの第１のボンディングパッド
３５ｂ インターポーザチップの第２のボンディングパッド
３５ｃ インターポーザチップの第３のボンディングパッド

Claims (4)

  1. 外部引出し電極が設けられた１つ以上の半導体チップを積層基台に積載した半導体装置において、
    接続配線が形成されたインターポーザチップを備え、
    上記半導体チップに設けられている外部引出し電極の少なくとも一つが、ワイヤボンディングにより、上記インターポーザチップに設けられた接続配線に接続されているとともに、上記接続配線に接続されている上記半導体チップの外部引出し電極が、該接続配線を介して、上記積層基台または別の半導体チップに設けられた電極と電気的に接続されており、
    上記インターポーザチップと上記半導体チップとが、上記積層基台または別の半導体チップ上に並置されていることを特徴とする半導体装置。
  2. 上記半導体チップが上記別の半導体チップ上に積層されており、
    上記別の半導体チップのサイズが、上記半導体チップのサイズよりも大きいことを特徴とする請求項１項に記載の半導体装置。
  3. 上記別の半導体チップのサイズが、上記インターポーザチップのサイズに、当該インターポーザチップに並置されている半導体チップのサイズを加えたものより、大きいことを特徴とする請求項２に記載の半導体装置。
  4. 上記インターポーザチップには、上記接続配線が複数設けられており、
    上記接続配線には、上記積層基台または別の半導体チップに設けられた電極と電気的に接続される第１のボンディングパッドと、上記半導体チップに設けられた外部引出し電極と電気的に接続される第２のボンディングパッドと、が設けられており、
    互いに隣り合う上記第１のボンディングパッドの間隔は、互いに隣り合う上記第２のボンディングパッドの間隔よりも広いことを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
JP2007089686A 2007-03-29 2007-03-29 半導体装置 Pending JP2007180587A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007089686A JP2007180587A (ja) 2007-03-29 2007-03-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007089686A JP2007180587A (ja) 2007-03-29 2007-03-29 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003020971A Division JP4615189B2 (ja) 2003-01-29 2003-01-29 半導体装置およびインターポーザチップ

Publications (1)

Publication Number Publication Date
JP2007180587A true JP2007180587A (ja) 2007-07-12

Family

ID=38305372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007089686A Pending JP2007180587A (ja) 2007-03-29 2007-03-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2007180587A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177123A (ja) * 2008-01-28 2009-08-06 Orient Semiconductor Electronics Ltd スタック型チップパッケージ構造およびその製造方法
US8698301B2 (en) 2011-10-25 2014-04-15 Samsung Electronics Co., Ltd. Semiconductor packages including a plurality of upper semiconductor devices on a lower semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094755A (ja) * 1983-10-29 1985-05-27 Toshiba Corp 半導体装置
JPH0629458A (ja) * 1992-07-09 1994-02-04 Mitsubishi Materials Corp 電気回路の実装構造およびその製造方法
JP2001102515A (ja) * 1999-09-28 2001-04-13 Nec Ic Microcomput Syst Ltd 半導体装置
JP2002217354A (ja) * 2001-01-15 2002-08-02 Shinko Electric Ind Co Ltd 半導体装置
JP2003023135A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094755A (ja) * 1983-10-29 1985-05-27 Toshiba Corp 半導体装置
JPH0629458A (ja) * 1992-07-09 1994-02-04 Mitsubishi Materials Corp 電気回路の実装構造およびその製造方法
JP2001102515A (ja) * 1999-09-28 2001-04-13 Nec Ic Microcomput Syst Ltd 半導体装置
JP2002217354A (ja) * 2001-01-15 2002-08-02 Shinko Electric Ind Co Ltd 半導体装置
JP2003023135A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177123A (ja) * 2008-01-28 2009-08-06 Orient Semiconductor Electronics Ltd スタック型チップパッケージ構造およびその製造方法
US8698301B2 (en) 2011-10-25 2014-04-15 Samsung Electronics Co., Ltd. Semiconductor packages including a plurality of upper semiconductor devices on a lower semiconductor device
US8963308B2 (en) 2011-10-25 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages including a plurality of upper semiconductor devices on a lower semiconductor device

Similar Documents

Publication Publication Date Title
JP4615189B2 (ja) 半導体装置およびインターポーザチップ
KR101070913B1 (ko) 반도체 칩 적층 패키지
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
JP2001257307A (ja) 半導体装置
US10784244B2 (en) Semiconductor package including multiple semiconductor chips and method of manufacturing the semiconductor package
JP2004063761A (ja) 半導体装置
KR20200024499A (ko) 브리지 다이를 포함하는 스택 패키지
US7859118B2 (en) Multi-substrate region-based package and method for fabricating the same
JP2010147070A (ja) 半導体装置
JP2005260053A (ja) 半導体装置及び半導体装置の製造方法
US20070054439A1 (en) Multi-chip stack structure
KR20100088514A (ko) 반도체 패키지
US7595268B2 (en) Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same
WO2013073082A1 (ja) 拡張型半導体チップ及び半導体装置
TW202230711A (zh) 半導體封裝
JP2005286126A (ja) 半導体装置
JP2007180587A (ja) 半導体装置
JP4536808B2 (ja) 半導体装置およびインターポーザチップ
JP2007214582A (ja) 半導体装置およびインターポーザチップ
US7968993B2 (en) Stacked semiconductor device and semiconductor memory device
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
TWI841184B (zh) 半導體封裝及其製造方法
US20060231960A1 (en) Non-cavity semiconductor packages
JP2004296464A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601