JP4536808B2 - 半導体装置およびインターポーザチップ - Google Patents
半導体装置およびインターポーザチップ Download PDFInfo
- Publication number
- JP4536808B2 JP4536808B2 JP2008230003A JP2008230003A JP4536808B2 JP 4536808 B2 JP4536808 B2 JP 4536808B2 JP 2008230003 A JP2008230003 A JP 2008230003A JP 2008230003 A JP2008230003 A JP 2008230003A JP 4536808 B2 JP4536808 B2 JP 4536808B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- chip
- bonding pads
- interposer chip
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Description
以下、本発明の半導体装置の参考例としての実施の一形態について、図1(a)および図1(b)に基づいて説明すれば以下の通りである。なお、本発明はこれに限定されるものではない。
図1(a)および図1(b)に示すように、本実施形態の半導体装置は、基板4を積層基台として、半導体チップ2、インターポーザチップ3および半導体チップ1がこの順に積層された構成である。なお、基板4と半導体チップ2との間、半導体チップ2とインターポーザチップ3との間、およびインターポーザチップ3と半導体チップ1との間は、それぞれ、ダイボンド接着層9で接着されている。
以下に本実施形態の半導体装置の製造工程について工程の順序に従って説明する。
本発明の半導体装置に関する参考例としての他の実施形態について、図2(a)および図2(b)に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態1にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
本発明の半導体装置に関する参考例としての他の実施形態について、図3(a)および図3(b)に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態1にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
本発明の半導体装置に関する他の実施形態について、図4および図5に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態1にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
本発明の半導体装置に関する参考例としての他の実施形態について、図6ないし図8に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態1にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
3 インターポーザチップ
4 基板(積層基台)
6 ボンディング端子
7 配線(接続配線)
8 ワイヤ
15 半導体チップ1のボンディングパッド(外部引出し電極)
25 半導体チップ2のボンディングパッド(外部引出し電極)
30 インターポーザチップ
31 インターポーザチップ
35a インターポーザチップの第1のボンディングパッド
35b インターポーザチップの第2のボンディングパッド
35c インターポーザチップの第3のボンディングパッド
Claims (10)
- 外部引出し電極が設けられた1つ以上の半導体チップを積層基台に積層した半導体装置において、
複数の接続配線が形成されたインターポーザチップを備え、
上記インターポーザチップよりも積層上方に少なくとも1つの上記半導体チップが配置され、
上記半導体チップに設けられている外部引出し電極が、ワイヤボンディングにより、上記インターポーザチップにおける上記接続配線に接続されているとともに、
上記接続配線に接続されている上記半導体チップに設けられている外部引出し電極が、該接続配線を介して、上記積層基台または別の半導体チップに設けられた配線の電極と電気的に接続されており、
上記複数の接続配線には、それぞれ、上記積層基台または別の半導体チップに設けられた電極と電気的に接続される第1のボンディングパッドと、上記半導体チップに設けられた外部引出し電極と電気的に接続される第2のボンディングパッドと、が設けられており、
複数の上記第1のボンディングパッドは、上記インターポーザチップの外周辺に沿って直線状に配置され、複数の上記第2のボンディングパッドは、複数の上記第1のボンディングパッドの配置位置の内側の位置で上記インターポーザチップの外周辺に対応して直線状に配置されており、
上記複数の接続配線は、上記第1のボンディングパッドと、当該第1のボンディングパッドが沿うインターポーザチップの外周辺とは異なる辺に対応して配置された第2のボンディングパッドとを接続する配線を含み、
上記直線状に配置された複数の第2のボンディングパッドと電気的に接続されている上記複数の接続配線は、接続される第2のボンディングパッドの位置から上記インターポーザチップの外周方向に伸びる部分を備える接続配線と、接続される第2のボンディングパッドの位置から上記インターポーザチップの面における内側方向に伸びる部分を備える接続配線とを含み、
上記複数の接続配線のうち、接続される第2のボンディングパッドの位置から上記インターポーザチップの面における内側方向に伸びる部分を備える接続配線は、上記積層上方に配置される半導体チップの配置位置と重なる位置に形成された部分を含むことを特徴とする半導体装置。 - 上記第1のボンディングパッドの配列の順番と、当該第1のボンディングパッドと上記接続配線によって接続される上記第2のボンディングパッドの配列の順番とが異なっていることを特徴とする請求項1に記載の半導体装置。
- 上記第1のボンディングパッドは、上記インターポーザチップよりも積層下方に配置された上記積層基台または別の半導体チップの配線の電極と電気的に接続され、
上記第2のボンディングパッドは、上記インターポーザチップよりも積層上方に設けられた半導体チップに設けられた外部引出し電極と電気的に接続されることを特徴とする請求項1または2に記載の半導体装置。 - 上記インターポーザチップは、上記半導体チップを形成する際に用いられるウェハと同じ材質および構造のウェハを用いて形成されることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
- 上記複数の接続配線が、それぞれ互いに交差しないように配置されていることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
- 上記インターポーザチップの接続配線には、上記第1のボンディングパッドと上記第2のボンディングパッドとの間に、少なくとも1つの別のボンディングパッドが設けられているとともに、
上記第1のボンディングパッド、上記第2のボンディングパッド、および上記別のボンディングパッドのうち、任意の2つのボンディングパッドを用いて外部電極とワイヤボンディングが行われることを特徴とする請求項1から5のいずれか1項に記載の半導体装置。 - 上記第1のボンディングパッドの配列の順番と、当該第1のボンディングパッドと上記接続配線によって接続される上記別のボンディングパッドの配列の順番とが異なっている、または、上記第2のボンディングパッドの配列の順番と、当該第2のボンディングパッドと上記接続配線によって接続される上記別のボンディングパッドの配列の順番とが異なっている、ことを特徴とする請求項6に記載の半導体装置。
- 外部電極と電気的に接続される第1のボンディングパッドと、該第1のボンディングパッドが接続される外部電極とは別の外部電極と電気的に接続される第2のボンディングパッドと、がそれぞれ設けられた複数の接続配線が形成され、積層上方に少なくとも1つの半導体チップが配置されるインターポーザチップであって、
複数の上記第1のボンディングパッドは、上記インターポーザチップの外周辺に沿って直線状に配置され、複数の上記第2のボンディングパッドは、複数の上記第1のボンディングパッドの配置位置の内側の位置で上記インターポーザチップの外周辺に対応して直線状に配置されており、
上記複数の接続配線は、上記第1のボンディングパッドと、当該第1のボンディングパッドが沿うインターポーザチップの外周辺とは異なる辺に対応して配置された第2のボンディングパッドとを接続する配線を含み、
上記直線状に配置された複数の第2のボンディングパッドと電気的に接続される上記複数の接続配線は、接続される第2のボンディングパッドの位置から上記インターポーザチップの外周方向に伸びる部分を備える接続配線と、接続される第2のボンディングパッドの位置から上記インターポーザチップの面における内側方向に伸びる部分を備える接続配線とを含み、
上記複数の接続配線のうち、接続される第2のボンディングパッドの位置から上記インターポーザチップの面における内側方向に伸びる部分を備える接続配線は、上記積層上方に配置される半導体チップの配置位置と重なる位置に形成された部分を含むことを特徴とするインターポーザチップ。 - 上記第1のボンディングパッドの配列の順番と、当該第1のボンディングパッドと上記接続配線によって接続される上記第2のボンディングパッドの配列の順番とが異なっていることを特徴とする請求項8に記載のインターポーザチップ。
- 請求項8または9に記載のインターポーザチップを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230003A JP4536808B2 (ja) | 2008-09-08 | 2008-09-08 | 半導体装置およびインターポーザチップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230003A JP4536808B2 (ja) | 2008-09-08 | 2008-09-08 | 半導体装置およびインターポーザチップ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003020971A Division JP4615189B2 (ja) | 2003-01-29 | 2003-01-29 | 半導体装置およびインターポーザチップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008294483A JP2008294483A (ja) | 2008-12-04 |
JP4536808B2 true JP4536808B2 (ja) | 2010-09-01 |
Family
ID=40168810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008230003A Expired - Lifetime JP4536808B2 (ja) | 2008-09-08 | 2008-09-08 | 半導体装置およびインターポーザチップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4536808B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5099714B2 (ja) * | 2009-04-27 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | マルチチップモジュール |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127246A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
JP2001257307A (ja) * | 2000-03-09 | 2001-09-21 | Sharp Corp | 半導体装置 |
JP2002217354A (ja) * | 2001-01-15 | 2002-08-02 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP2003023135A (ja) * | 2001-07-06 | 2003-01-24 | Sharp Corp | 半導体集積回路装置 |
-
2008
- 2008-09-08 JP JP2008230003A patent/JP4536808B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127246A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
JP2001257307A (ja) * | 2000-03-09 | 2001-09-21 | Sharp Corp | 半導体装置 |
JP2002217354A (ja) * | 2001-01-15 | 2002-08-02 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP2003023135A (ja) * | 2001-07-06 | 2003-01-24 | Sharp Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008294483A (ja) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4615189B2 (ja) | 半導体装置およびインターポーザチップ | |
KR101070913B1 (ko) | 반도체 칩 적층 패키지 | |
US7598617B2 (en) | Stack package utilizing through vias and re-distribution lines | |
US8076770B2 (en) | Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion | |
KR102556517B1 (ko) | 브리지 다이를 포함하는 스택 패키지 | |
JP2001257307A (ja) | 半導体装置 | |
US10784244B2 (en) | Semiconductor package including multiple semiconductor chips and method of manufacturing the semiconductor package | |
JP2009038142A (ja) | 半導体積層パッケージ | |
US7859118B2 (en) | Multi-substrate region-based package and method for fabricating the same | |
TWI674647B (zh) | 晶片封裝陣列以及晶片封裝體 | |
JP2014072487A (ja) | 半導体装置およびその製造方法 | |
US20070054439A1 (en) | Multi-chip stack structure | |
TW202230711A (zh) | 半導體封裝 | |
WO2013073082A1 (ja) | 拡張型半導体チップ及び半導体装置 | |
JP2005286126A (ja) | 半導体装置 | |
JP4602223B2 (ja) | 半導体装置とそれを用いた半導体パッケージ | |
JP4536808B2 (ja) | 半導体装置およびインターポーザチップ | |
JP2007180587A (ja) | 半導体装置 | |
JP2007214582A (ja) | 半導体装置およびインターポーザチップ | |
JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
JP2014027145A (ja) | 半導体装置 | |
TWI841184B (zh) | 半導體封裝及其製造方法 | |
US20230413585A1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
JP2004296464A (ja) | 半導体装置 | |
JP2010027848A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4536808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |