JP2001257307A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001257307A
JP2001257307A JP2000065435A JP2000065435A JP2001257307A JP 2001257307 A JP2001257307 A JP 2001257307A JP 2000065435 A JP2000065435 A JP 2000065435A JP 2000065435 A JP2000065435 A JP 2000065435A JP 2001257307 A JP2001257307 A JP 2001257307A
Authority
JP
Japan
Prior art keywords
chip
electrode pad
external lead
package
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000065435A
Other languages
English (en)
Inventor
Yasunori Senkawa
保憲 千川
Hiroaki Kitazaki
宏明 北▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000065435A priority Critical patent/JP2001257307A/ja
Priority to TW090104918A priority patent/TWI223418B/zh
Priority to KR1020010010888A priority patent/KR20010088374A/ko
Priority to US09/799,877 priority patent/US6836002B2/en
Priority to CNB011173920A priority patent/CN1193424C/zh
Publication of JP2001257307A publication Critical patent/JP2001257307A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【課題】 複数個の半導体チップが積層される構成にお
いて、パッケージコストの上昇、パッケージ厚みの増
加、およびパッケージ製造能率の低下を抑制しながら、
積層する半導体チップのサイズの可能な組み合わせを増
加させることのできる半導体装置を提供する。 【解決手段】 ＩＣチップ３の回路形成面上に外部引出
し電極３ａ…を避けて再配線層６を設ける。再配線層６
はＩＣチップ３の回路の製造時に回路形成に続いて形成
したものであり、再配線層６の形成をＩＣチップ３の製
造の一環として行う。再配線層６には、チップ周縁側に
第１の電極パッド６ａ…、第１の電極パッド６ａ…より
もＩＣチップ４に近い側に第２の電極パッド６ｂ…、お
よび、第１の電極パッド６ａ…の各々と第２の電極パッ
ド６ｂ…の各々とを１対１で接続する配線６ｃ…を設け
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数個の半導体チ
ップが積層され１パッケージ化された半導体装置に関す
るものである。
【０００２】
【従来の技術】従来、複数個の半導体チップが積層され
１パッケージ化されたスタックドパッケージと呼ばれる
半導体装置が知られている。スタックドパッケージは積
層する半導体チップを保持する積層基台により、１）一
般の半導体パッケージに広く使用されるリードフレーム
に半導体チップを積層したパッケージ、２）配線パター
ンが形成されたポリイミド系樹脂フィルムを基板とし
て、その上に半導体チップを積層したパッケージ、３）
リジッドのプリント基板の上に半導体チップを積層した
パッケージ、の３種類に大きく分類される。２）の構
成、および３）の構成の一部には、パッケージサイズを
チップサイズ近くにまで小さくすることができる特徴が
あり、このようなパッケージはＣＳＰ（Chip Size Pack
age)と呼ばれている。
【０００３】スタックドパッケージ内で積層する複数の
半導体チップの組み合わせとしては、メモリＩＣ同士の
組み合わせ、メモリＩＣとロジックＩＣとの組み合わ
せ、ＣＭＯＳＩＣとバイポーラＩＣとの組み合わせなど
様々である。携帯電話用のスタックドパッケージとし
て、フラッシュメモリとＳＲＡＭとを積層したものが広
く使用されている。
【０００４】図４に従来のＣＳＰ型のスタックドパッケ
ージの構成例を示す。このスタックドパッケージ５１
は、ポリイミド基板あるいはプリント基板からなるＣＳ
Ｐ基板５２を積層基台として、ＩＣチップ５３およびそ
れよりもサイズの小さいＩＣチップ５４がこの順に積層
された構成である。ＣＳＰ基板５２とＩＣチップ５３と
は、またＩＣチップ５３とＩＣチップ５４とはダイボン
ド接着層５５により接着されている。ＩＣチップ５３・
５４にはそれぞれ外部引出し電極５３ａ…・５４ａ…が
設けられており、それぞれをＣＳＰ基板５２に設けられ
たパッケージ外部引出し電極５２ａ…と結線する必要が
ある。
【０００５】この結線には、同図に示すように金線など
のワイヤ５６…を用いたワイヤボンディング法が広く使
用されている。ワイヤボンディング法は積層基台がリー
ドフレームである場合にも使用される。上記パッケージ
外部引出し電極５２ａ…は、スルーホール５２ｂ…を介
してＣＳＰ基板５２の裏面側に設けられた半田ボール電
極５７…と接続されている。そして、ＣＳＰ基板５２の
表面側で、上述のようにＩＣチップ５３・５４の外部引
出し電極５３ａ…・５４ａ…がＣＳＰ基板５２の配線と
導通した状態で樹脂５８により封止されることにより、
全体がパッケージ化されている。
【０００６】なお、積層するＩＣチップのいくつかの外
部引出し電極を、パッケージ外部引出し電極と結線しな
いで、積層した他のＩＣチップの外部引出し電極と結線
する場合もある。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のスタックドパッケージの構成では、ワイヤボンディ
ング法で結線を行おうとすると以下に述べる問題が生じ
る。
【０００８】まず、ワイヤの材料特性からワイヤの長さ
Ｌは３ｍｍ程度が限界であり、さらにワイヤをボンディ
ング開始後にボンディング先に向けて曲げ始めるまで
に、ボンディング表面から垂直上方に確保するワイヤル
ープ高さがある程度必要になる。従って、図５に示すス
タックドパッケージ６１のように、上段のＩＣチップ６
２のサイズが下段のＩＣチップ５３よりもかなり小さ
く、ＩＣチップ６２の外部引出し電極６２ａ…とパッケ
ージ外部引出し電極５２ａ…とを、下段のＩＣチップ５
３を越えてワイヤ５６…で接続すると、ＩＣチップ５３
のサイズによってはワイヤ５６…の長さＬが上記限界を
越えることがある。この場合、ワイヤ５６…がボンディ
ング途中で垂れ下がってＩＣチップ５３からのワイヤ５
６…と接触したり、ワイヤ５６…が途中で切れたりする
虞がある。すなわち、このままでは積層可能なＩＣチッ
プのサイズの組み合わせがかなり限られてしまう。
【０００９】また、例えば図４および図５の半田ボール
電極５７…のようなパッケージの外部接続端子の配置は
用途に応じて定まっており、またＩＣチップの外部引出
し電極がチップのどの位置に配置されているかについて
はＩＣ設計により定まっている。従って、このような外
部接続端子および外部引出し電極の位置関係により、Ｉ
Ｃチップの外部引出し電極と積層基台のパッケージ外部
引出し電極とを接続するワイヤの長さが上記限界より小
さいにも関わらず、ワイヤ同士が接触交差してうまく結
線することができない場合がある。
【００１０】従来、この解決策として、１）ＩＣチップ
の積層基台を多層配線基板とし、ＩＣチップから積層基
台のワイヤボンディング可能な位置にワイヤ結線して、
ボンディング位置とパッケージの所定の外部接続端子と
を基板内部の配線で結線する方法、２）特開平１１−９
７５７１号公報に開示されているようなインターポーザ
と呼ばれる配線変換基板を形成し、ＩＣチップから、イ
ンターポーザのボンディングが容易な位置へのワイヤボ
ンディングを行い、またインターポーザの、パッケージ
外部引出し電極に近い位置から該パッケージ外部引出し
電極へのワイヤボンディングを行って、インターポーザ
上の上記２つのボンディング箇所をインターポーザの内
部配線で結線する方法、などが適用されてきた。
【００１１】しかし、これらの方法では、１）多層配線
基板やインターポーザが高価であり、パッケージコスト
の大幅な上昇につながる、２）上記公報で述べられてい
るシリコン基板を用いたインターポーザはＩＣチップと
同程度の高度な微細加工技術を要し、インターポーザを
作るための特別な製造工程場所が必要になる、３）多層
配線基板やシリコンインターポーザを用いるとパッケー
ジの厚みが増し、所定の厚み以下にすることができなく
なるだけでなく、パッケージ厚の変更に伴ってパッケー
ジ組み立て工程、設備、ジグ・工具類をも変更する必要
が生じて汎用設備の共有化ができなくなる、といった不
具合がある。なお、半導体チップの外部引出し電極とパ
ッケージ外部引出し電極とを直接ワイヤで接続するとワ
イヤの長さが上記限界を越えてしまう場合に、上記イン
ターポーザを半導体チップの積層途中に挿入してワイヤ
の各々の長さを短くしたとしても、上記１）〜３）の不
具合が発生することには変わりない。
【００１２】このように、従来は、積層する半導体チッ
プのサイズの可能な組み合わせを増加させようとする
と、あるいは、積層する全ての半導体チップの外部引出
し電極とパッケージの外部接続端子との導通をとるため
に行うワイヤボンディングでワイヤ同士が接触しないよ
うにすると、パッケージコストの大幅な上昇、パッケー
ジ厚みの大幅な増加、およびパッケージ製造能率の大幅
な低下を招来するという問題があった。この問題は積層
する半導体チップ数が増加するほど深刻になることは明
らかである。
【００１３】本発明は上記従来の問題点に鑑みなされた
ものであり、その目的は、スタックドパッケージのよう
に複数個の半導体チップが積層される構成において、パ
ッケージコストの上昇、パッケージ厚みの増加、および
パッケージ製造能率の低下を抑制しながら、積層する半
導体チップのサイズの可能な組み合わせを増加させるこ
とのできる半導体装置を提供することにある。
【００１４】また、本発明の他の目的は、スタックドパ
ッケージのように複数個の半導体チップが積層される構
成において、パッケージコストの上昇、パッケージ厚み
の増加、およびパッケージ製造能率の低下を抑制しなが
ら、積層する全ての半導体チップの外部引出し電極とパ
ッケージの外部接続端子との導通をとるために行うワイ
ヤボンディングでワイヤ同士が接触しないようにするこ
とのできる半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
上記課題を解決するために、外部引出し電極が設けられ
た複数個の半導体チップが積層され、上記外部引出し電
極が上記半導体チップの積層基台の配線と導通した状態
でパッケージ化される半導体装置において、最上段の半
導体チップ以外で回路形成面側が積層上方側とされる少
なくとも１つの半導体チップには、上記回路形成面上
に、チップ周縁側に配置される第１の電極パッドと、上
記第１の電極パッドよりも、１つ上段の半導体チップに
近い側に配置される第２の電極パッドと、上記第１の電
極パッドと上記第２の電極パッドとを接続する配線とを
有する再配線層が、上記回路の製造時に回路形成に続
き、上記外部引出し電極を避けて形成されることを特徴
としている。
【００１６】上記の発明によれば、積層される半導体チ
ップのうち、最上段以外で回路形成面側が積層上方側と
される少なくとも１つの半導体チップには、回路形成面
上に上記のような再配線層を形成する。この再配線層に
は２種類の電極パッドを設けており、チップ周縁側に第
１の電極パッドを配置し、第１の電極パッドよりも、１
つ上段の半導体チップに近い側に第２の電極パッドを配
置している。そして、第１の電極パッドと第２の電極パ
ッドとを配線によって接続している。再配線層の形成は
半導体チップの回路の製造時に回路形成に続いて行うも
のであり、半導体チップ製造の一環をなしている。ま
た、再配線層は回路形成面上に外部引出し電極を避けて
形成しているので、半導体チップの積層上方側の面に
は、第１の電極パッド、第２の電極パッド、および外部
引出し電極が全て露出した状態となる。
【００１７】第２の電極パッドは、より上段の半導体チ
ップとの間でワイヤボンディングを行うためのボンディ
ングパッドとして用いることができる他、１つ上段の半
導体チップのフリップチップボンディング用の電極とし
ても用いることができる。第２の電極パッドをボンディ
ングパッドとして用いる場合、この電気的接続は配線を
介して第１の電極パッドからのワイヤボンディングによ
ってさらに延長することができる。第１および第２の電
極パッドを上述のように配置したことで、より上段の半
導体チップから積層基台の配線に向けて直接ワイヤボン
ディングを行うよりも、再配線層を備えた半導体チップ
を介しワイヤボンディングを複数回に分けて行う方がワ
イヤ１本当たりの長さは小さくなる。従って、半導体チ
ップと積層基台とを１回のワイヤボンディングで接続す
るとワイヤの長さが限界を越えてしまうような半導体チ
ップのサイズの組み合わせに対しても、再配線層を備え
た半導体チップを積層に用いることにより、全てのワイ
ヤの長さを限界よりも小さくすることができる。
【００１８】しかも、再配線層の形成に半導体チップの
回路の形成と同様の工程を用いることが容易であるの
で、再配線層をコストをあまりかけずに高能率で形成す
ることができる。また、基本的には回路形成面上に金属
薄膜などの配線層と絶縁膜とを形成するだけでよいの
で、再配線層の厚みはインターポーザと比較して圧倒的
に小さくなる。
【００１９】また、再配線層の面積が１つ上段の半導体
チップよりも僅かに大きい程度で、ワイヤボンディング
用に第１の電極パッドおよび第２の電極パッドの両者を
設けることのできる充分な露出面積を確保することがで
きない場合は、第１の電極パッドのみを露出させておい
て第２の電極パッドを１つ上段の半導体チップのフリッ
プチップボンディング用の電極として用いることによ
り、積層が容易に可能となる。
【００２０】以上により、スタックドパッケージのよう
に複数個の半導体チップが積層される構成において、パ
ッケージコストの上昇、パッケージ厚みの増加、および
パッケージ製造能率の低下を抑制しながら、積層する半
導体チップのサイズの可能な組み合わせを増加させるこ
とのできる半導体装置を提供することができる。
【００２１】さらに本発明の半導体装置は、上記課題を
解決するために、最上段の半導体チップ以外の全ての半
導体チップに上記再配線層が設けられ、最上段および最
下段以外の半導体チップの上記第１の電極パッドおよび
上記外部引出し電極は１つ下段の半導体チップの上記第
２の電極パッドと、また最下段の半導体チップの上記第
１の電極パッドおよび上記外部引出し電極は上記積層基
台の配線と、また最上段の半導体チップの上記外部引出
し電極は１つ下段の半導体チップの上記第２の電極パッ
ドと、それぞれワイヤボンディングで接続されているこ
とを特徴としている。
【００２２】上記の発明によれば、最上段および最下段
以外の半導体チップの第１の電極パッドおよび外部引出
し電極の全てを、１つ下段の半導体チップの第２電極パ
ッドとワイヤボンディングで接続する。最下段の半導体
チップについては第１の電極パッドおよび外部引出し電
極を積層基台の配線と、また、最上段の半導体チップに
ついては外部引出し電極を１つ下段の半導体チップの第
２の電極パッドとワイヤボンディングで接続する。これ
により、半導体チップからのワイヤボンディングの全て
を１段ごとに経由して行うことになるので、全てのワイ
ヤの長さを非常に短くすることができる。
【００２３】さらに本発明の半導体装置は、上記課題を
解決するために、上記第１の電極パッドおよび上記第２
の電極パッドをワイヤボンディングに用いる場合、積層
上方側から見て、上記再配線層を有する半導体チップの
上記第１の電極パッドと上記第１の電極パッドのワイヤ
ボンディング先とを結ぶ線分、および同じ半導体チップ
の上記外部引出し電極と上記外部引出し電極のワイヤボ
ンディング先とを結ぶ線分の全てが互いに半導体チップ
の面内方向に隔たるように、かつ上記第２の電極パッド
と上記第２の電極パッドのより上段の半導体チップのワ
イヤボンディング元とを結ぶ線分の全てが互いに半導体
チップの面内方向に隔たるように、上記第１の電極パッ
ドおよび上記第２の電極パッドが配置されていることを
特徴としている。
【００２４】上記の発明によれば、第１の電極パッドお
よび第２の電極パッドをワイヤボンディングに用いる場
合に、再配線層における両電極パッドの配置を規定す
る。第１の電極パッドについては、積層上方側から見
て、第１の電極パッドとそのワイヤボンディング先とを
結ぶ線分、およびその半導体チップの外部引出し電極と
そのワイヤボンディング先とを結ぶ線分の全てが互いに
半導体チップの面内方向に隔たるように配置する。第２
の電極パッドについては、積層上方から見て、第２の電
極パッドとより上段の半導体チップのワイヤボンディン
グ元とを結ぶ線分の全てが互いに半導体チップの面内方
向に隔たるように配置する。
【００２５】このような両電極パッドの配置により、ワ
イヤボンディングを行う際にいずれのワイヤも積層上下
方向に隔てて交差させなくてもよく、ワイヤ同士の接触
を容易に避けることができる。再配線層で両電極パッド
を上記のように配置しても、対をなす第１の電極パッド
と第２の電極パッドとを、それらの間の配線を配置位置
に応じて引き回せば接続可能である。従って、半導体チ
ップの外部引出し電極と積層基台のパッケージ外部引出
し電極とが、１回のワイヤボンディングではワイヤ同士
が接触してしまうような位置に配置されていたとして
も、再配線層を用いて接触しないようにすることができ
る。再配線層は、インターポーザや多層配線基板と比較
してあまりコストがかからず、厚みも圧倒的に小さく、
また半導体チップの回路製造時に容易に形成することが
できる。
【００２６】以上により、スタックドパッケージのよう
に複数個の半導体チップが積層される構成において、パ
ッケージコストの上昇、パッケージ厚みの増加、および
パッケージ製造能率の低下を抑制しながら、積層する全
ての半導体チップの外部引出し電極とパッケージの外部
接続端子との導通をとるために行うワイヤボンディング
でワイヤ同士が接触しないようにすることのできる半導
体装置を提供することができる。
【００２７】さらに本発明の半導体装置は、上記課題を
解決するために、上記積層基台はリードフレームである
ことを特徴としている。
【００２８】上記の発明によれば、積層基台がリードフ
レームであるので、半導体装置を量産型の大きさのパッ
ケージとすることができる。
【００２９】さらに本発明の半導体装置は、上記積層基
台は配線が形成された絶縁性樹脂基板であることを特徴
としている。
【００３０】上記の発明によれば、積層基台は配線が形
成された絶縁性樹脂基板であるので、半導体装置をＣＳ
Ｐなど高密度実装型のパッケージとすることができる。
【００３１】
【発明の実施の形態】〔実施の形態１〕本発明の半導体
装置を具現する一実施の形態について図１および図２を
用いて説明すれば以下の通りである。
【００３２】図１（ａ）・（ｂ）に本実施の形態に係る
半導体装置としてのＣＳＰ型のスタックドパッケージ１
の構成を示す。同図（ａ）はスタックドパッケージ１を
積層上方側から見た平面透視図、同図（ｂ）は同図
（ａ）のＡ−Ａ断面図である。このスタックドパッケー
ジ１は、ポリイミド基板あるいはプリント基板などの絶
縁性樹脂基板からなるＣＳＰ基板２を積層基台として、
半導体チップとしてのＩＣチップ３およびそれよりもチ
ップサイズの小さいＩＣチップ４がこの順に積層された
構成である。なお、積層基台としては、パッケージを量
産型の大きさのものとするならばリードフレームでもよ
く、絶縁性樹脂基板を用いると高密度実装型のパッケー
ジを供給することができる。ＣＳＰ基板２とＩＣチップ
３とは、またＩＣチップ３とＩＣチップ４とはダイボン
ド接着層５により接着されている。
【００３３】ＩＣチップ３・４にはそれぞれ積層上方側
に形成された回路と外部との導通をとるための外部引出
し電極３ａ…・４ａ…が設けられている。また、ＩＣチ
ップ３の回路形成面上には外部引出し電極３ａ…を避け
て再配線層６が設けられている。再配線層６はＩＣチッ
プ３の回路の製造時に回路形成に続いて形成されたもの
である。すなわち、再配線層６の形成は、ＩＣチップ３
の製造の一環をなしている。
【００３４】ＩＣチップ３は通常、シリコン基板上にト
ランジスタなどの回路素子が形成された構成であり、外
部引出し電極の電極パッドを残してその他の回路部分は
表面がＳｉＮやＰＩＱなどのパッシベーション膜（表面
保護膜）と呼ばれる絶縁膜に覆われている。上記再配線
層６は、上記回路の製造工程を用いて、パッシベーショ
ン膜上にＩＣチップ３の回路と電気的に分離された状態
で、１層もしくは多層の金属薄膜などの配線層とその絶
縁膜とが形成されたものである。なお、必要があれば再
配線層６の中でＩＣチップ３の回路に直接接続されるよ
うな配線層を形成してもよい。
【００３５】上記配線層は、第１の電極パッド６ａ…、
第２の電極パッド６ｂ…、および配線６ｃ…を有してい
る。第１の電極パッド６ａ…はチップ周縁側に配置さ
れ、第２の電極パッド６ｂ…は第１の電極パッド６ａ…
よりも、１つ上段のＩＣチップ４に近い側に配置されて
いる。配線６ｃ…は、第１の電極パッド６ａ…の各々と
第２の電極パッド６ｂ…の各々とを１対１で接続する。
この配線６ｃ…は他の金属部分と接触しない限り露出し
ていてもよいが、パッシベーション膜に覆われているの
が好ましい。従って、ＩＣチップ３の積層上方側の面で
は第１の電極パッド６ａ…、第２の電極パッド６ｂ…、
および外部引出し電極３ａ…が全て露出した状態となっ
ている。
【００３６】本実施の形態では、この再配線層６を利用
してワイヤボンディングが行われている。ＩＣチップ４
の外部引出し電極４ａ…は、ＩＣチップ３の第２の電極
パッド６ｂ…と金線などのワイヤ７…によって接続され
ており、ＩＣチップ３の第１の電極パッド６ａ…は、Ｃ
ＳＰ基板２の配線としてのパッケージ外部引出し電極２
ａ…とワイヤ７…によって接続されている。また、ＩＣ
チップ３の外部引出し電極３ａ…は、パッケージ外部引
出し電極２ａ…のうちＩＣチップ３の第１の電極パッド
６ａ…と接続される以外のものとワイヤ７…によって接
続されている。なお、図１（ｂ）ではパッケージ外部引
出し電極２ａ…へ接続するワイヤ７…同士が交差してい
ないことを示すために、便宜上、ワイヤボンディングの
状態を同図（ａ）の状態とは変えて図示してある。
【００３７】パッケージ外部引出し電極２ａ…は、スル
ーホール２ｂ…を介してＣＳＰ基板２の裏面側に設けら
れた半田ボール電極８…と接続されている。そして、Ｃ
ＳＰ基板２の表面側で、上述のようにＩＣチップ３・４
の外部引出し電極３ａ…・４ａ…がＣＳＰ基板２のパッ
ケージ外部引出し電極２ａ…と導通した状態で樹脂９に
より封止されることにより、全体がパッケージ化されて
いる。
【００３８】上述のように、再配線層６の第２の電極パ
ッド６ｂ…は、上段のＩＣチップ４の外部引出し電極４
ａ…との間でワイヤボンディングを行うためのボンディ
ングパッドとして用いられており、この電気的接続は配
線６ｃ…を介して第１の電極パッド６ａ…からのワイヤ
ボンディングによってさらに延長される。第１の電極パ
ッド６ａ…および第２の電極パッド６ｂ…を上述のよう
に配置したことで、上段のＩＣチップ４の外部引出し電
極４ａ…からＣＳＰ基板２のパッケージ外部引出し電極
２ａ…に向けて直接ワイヤボンディングを行うよりも、
再配線層６を備えたＩＣチップ３を介しワイヤボンディ
ングを複数回に分けて行う方がワイヤ７…の１本当たり
の長さは小さくなる。従って、ＩＣチップ４の外部引出
し電極４ａ…とＣＳＰ基板２のパッケージ外部引出し電
極２ａ…とを１回のワイヤボンディングで接続するとワ
イヤ７…の長さが限界を越えてしまうようなＩＣチップ
３・４のサイズの組み合わせに対しても、ＩＣチップ３
に再配線層６を備えることにより、全てのワイヤ７…の
長さを限界よりも小さくすることができる。
【００３９】しかも、再配線層６の形成にＩＣチップ３
の回路の形成と同様の工程を用いることが容易であるの
で、再配線層６をコストをあまりかけずに高能率で形成
することができる。また、前述したように基本的には回
路形成面上に配線層と絶縁膜とを形成するだけでよいの
で、再配線層６の厚みはインターポーザと比較して圧倒
的に小さくなる。
【００４０】また、本実施の形態においては、図１
（ａ）に示すようにワイヤ７…のいずれも互いに交差す
ることなくワイヤボンディングが行われている。これ
は、ＩＣチップ３の第２の電極パッド６ｂ…が、それぞ
れと対をなすＩＣチップ４の外部引出し電極４ａ…の配
列と同じ順番でＩＣチップ４の周りに配置されているこ
とと、ＩＣチップ３の第１の電極パッド６ａ…が、ＩＣ
チップ３の外部引出し電極３ａ…とＣＳＰ基板２のパッ
ケージ外部引出し電極２ａ…とを接続するワイヤ７…の
間を通してパッケージ外部引出し電極２ａ…とのワイヤ
ボンディングが行われるように配置されていることによ
る。なお、同図において、第１の電極パッド６ａ…はＩ
Ｃチップ３の周縁に近い方がワイヤボンディングの距離
が短くなるので、ＩＣチップ３の外部引出し電極３ａ…
の間に余裕があれば、その領域に第１の電極パッド６ａ
…が配置されているのが好ましい。
【００４１】さらに、ＩＣチップ３の外部引出し電極３
ａ…、ＩＣチップ４の外部引出し電極４ａ…、およびＣ
ＳＰ基板２のパッケージ外部引出し電極２ａ…の配置設
計によっては、図２に示すスタックドパッケージ１１の
ようなワイヤ７…の交差のないワイヤボンディングも可
能である。同図では、外周辺１２〜１５を有するＩＣチ
ップ３において、外部引出し電極３ａ…がチップ周縁側
の特定の外周辺１２・１４側にのみ設けられている。ま
た、ＣＳＰ基板２のパッケージ外部引出し電極２ａ…の
うち外部引出し電極３ａ…と接続されるものが、外周辺
１２側にある外部引出し電極３ａ…と接続されるものに
ついては外周辺１２寄りに設けられ、外周辺１４側にあ
る外部引出し電極３ａ…と接続されるものについては外
周辺１４寄りに設けられている。さらに、ＣＳＰ基板２
のパッケージ外部引出し電極２ａ…のうちＩＣチップ３
の第１の電極パッド６ａ…と接続されるものが、チップ
周縁側の特定の外周辺１３・１５寄りにのみ設けられて
いる。
【００４２】ＩＣチップ４の外部引出し電極４ａ…は図
１（ａ）と同じ位置に設けられている。従って、この場
合にＩＣチップ３の第１の電極パッド６ａ…のうち、外
周辺１３寄りにあるパッケージ外部引出し電極２ａ…と
接続されるものについては外周辺１３側に配置され、外
周辺１５寄りにあるパッケージ外部引出し電極２ａ…と
接続されるものについては外周辺１５側に配置されるこ
とにより、ワイヤ７…の交差が良好に回避されている。
【００４３】このような交差のないワイヤボンディング
を達成するためには、一般に、再配線層６における第１
の電極パッド６ａ…および第２の電極パッド６ｂ…の配
置を次のように規定すればよい。第１の電極パッド６ａ
…については、半導体チップ（ここではＩＣチップ３・
４）の積層上方側から見て、第１の電極パッド６ａ…と
そのワイヤボンディング先（ここではＣＳＰ基板２のパ
ッケージ外部引出し電極２ａ…）とを結ぶ線分、および
その半導体チップ（ここではＩＣチップ３）の外部引出
し電極（ここでは外部引出し電極３ａ…）とそのワイヤ
ボンディング先（ここではＣＳＰ基板２のパッケージ外
部引出し電極２ａ…）とを結ぶ線分の全てが互いに半導
体チップ（ここではＩＣチップ３・４）の面内方向に隔
たるように配置する。第２の電極パッド６ｂ…について
は、積層上方から見て、第２の電極パッド６ｂ…とより
上段の半導体チップ（ここではＩＣチップ４）のワイヤ
ボンディング元（ここではＩＣチップ４の外部引出し電
極４ａ…）とを結ぶ線分の全てが互いに半導体チップ
（ここではＩＣチップ３・４）の面内方向に隔たるよう
に配置する。
【００４４】このような第１の電極パッド６ａ…および
第２の電極パッド６ｂ…の配置により、ワイヤボンディ
ングを行う際にいずれのワイヤ７も積層上下方向に隔て
て交差させなくてもよく、ワイヤ７…同士の接触を容易
に避けることができる。再配線層６で第１の電極パッド
６ａ…および第２の電極パッド６ｂ…を上記のように配
置しても、対をなす第１の電極パッド６ａと第２の電極
パッド６ｂとを、それらの間の配線６ｃを配置位置に応
じて引き回せば接続可能である。従って、半導体チップ
の外部引出し電極（ここではＩＣチップ３の外部引出し
電極３ａ…およびＩＣチップ４の外部引出し電極４ａ
…）と積層基台のパッケージ外部引出し電極（ここでは
ＣＳＰ基板２のパッケージ外部引出し電極２ａ…）と
が、１回のワイヤボンディングではワイヤ７…同士が接
触してしまうような位置に配置されていたとしても、再
配線層６を用いて接触しないようにすることができる。
再配線層６は、インターポーザや多層配線基板と比較し
てあまりコストがかからず、厚みも圧倒的に小さく、ま
た半導体チップの回路製造時に容易に形成することがで
きる。
【００４５】このように、本実施の形態によれば、スタ
ックドパッケージのように複数個の半導体チップが積層
される構成において、パッケージコストの上昇、パッケ
ージ厚みの増加、およびパッケージ製造能率の低下を抑
制しながら、積層する半導体チップのサイズの可能な組
み合わせを増加させることのできる半導体装置を提供す
ることができる。また、パッケージコストの上昇、パッ
ケージ厚みの増加、およびパッケージ製造能率の低下を
抑制しながら、積層する全ての半導体チップの外部引出
し電極とパッケージの外部接続端子との導通をとるため
に行うワイヤボンディングでワイヤ同士が接触しないよ
うにすることのできる半導体装置を提供することができ
る。
【００４６】〔実施の形態２〕本発明の半導体装置を具
現する他の実施の形態について図３を用いて説明すれば
以下の通りである。なお、実施の形態１で述べた構成要
素と同一の機能を有する構成要素については同一の符号
を付し、その説明を省略する。
【００４７】図３に、本実施の形態に係る半導体装置と
してのスタックドパッケージ２１の構成を示す。このス
タックドパッケージ２１は、半導体チップとしてのＩＣ
チップ２２、ＩＣチップ２３、およびＩＣチップ２４が
この順で積層された構成であり、ＩＣチップ２２および
ＩＣチップ２３に実施の形態１で述べた再配線層６と同
様の再配線層１６、再配線層２６が設けられている。Ｉ
Ｃチップ２２、ＩＣチップ２３、およびＩＣチップ２４
の順にサイズが大きく、それぞれ、外部引出し電極２２
ａ…、外部引出し電極２３ａ…、外部引出し電極２４ａ
…を有している。
【００４８】再配線層１６には、実施の形態１の第１の
電極パッド６ａ…と同様の第１の電極パッド１６ａ…、
第２の電極パッド６ｂ…と同様の第２の電極パッド１６
ｂ…が設けられている。また、図示しないが、第１の電
極パッド１６ａ…と第２の電極パッド１６ｂ…とは実施
の形態１の配線６ｃ…と同様の配線で接続されている。
再配線層２６には、実施の形態１の第１の電極パッド６
ａ…と同様の第１の電極パッド２６ａ…、第２の電極パ
ッド６ｂ…と同様の第２の電極パッド２６ｂ…が設けら
れている。また、図示しないが、第１の電極パッド２６
ａ…と第２の電極パッド２６ｂ…とは実施の形態１の配
線６ｃ…と同様の配線で接続されている。
【００４９】ＩＣチップ２４の外部引出し電極２４ａ…
はＩＣチップ２３の第２の電極パッド２６ｂ…と接続さ
れている。ＩＣチップ２３の第１の電極パッド２６ａ…
および外部引出し電極２３ａ…は、ＩＣチップ２２の第
２の電極パッド１６ｂ…と接続されている。ＩＣチップ
２２の第１の電極パッド１６ａ…および外部引出し電極
２２ａ…は、ＣＳＰ基板２のパッケージ引出し電極２ａ
…に接続されている。
【００５０】このように、３段の積層構成においても、
上段側のＩＣチップ２３・２４の外部引出し電極２３ａ
…・２４ａ…からＣＳＰ基板２のパッケージ外部引出し
電極２ａ…に向けて直接ワイヤボンディングを行うより
も、再配線層１６・２６を備えたＩＣチップ２２・２３
を介しワイヤボンディングを複数回に分けて行う方がワ
イヤ７…の１本当たりの長さは小さくなる。
【００５１】従って、ＩＣチップ２３・２４の外部引出
し電極２３ａ…・２４ａ…とＣＳＰ基板２のパッケージ
外部引出し電極２ａ…とを１回のワイヤボンディングで
接続するとワイヤ７…の長さが限界を越えてしまうよう
なＩＣチップ２２・２３・２４のサイズの組み合わせに
対しても、ＩＣチップ２２・２３に再配線層１６・２６
を備えることにより、全てのワイヤ７…の長さを限界よ
りも小さくすることができる。
【００５２】しかも、再配線層１６・２６の形成にＩＣ
チップ２２・２３の回路の形成と同様の工程を用いるこ
とが容易であるので、再配線層１６・２６をコストをあ
まりかけずに高能率で形成することができる。また、前
述したように基本的には回路形成面上に配線層と絶縁膜
とを形成するだけでよいので、再配線層１６・２６の厚
みはインターポーザと比較して圧倒的に小さくなる。
【００５３】以上に述べたことは、ＩＣチップの積層数
が４以上になっても当然適用される。
【００５４】なお、図３の例では、最上段のＩＣチップ
２４以外のＩＣチップ２２・２３のいずれにも再配線層
が設けられていたが、これに限ることはなく、４段以上
の積層も含めて、例えばＩＣチップのいずれか１つない
し複数個を飛び越えてワイヤボンディングが行われても
ワイヤ７…の長さが限界を越えないようなときには、Ｉ
Ｃチップのいくつかには再配線層が設けられていなくと
もよい。ただし、最上段と最下段以外のＩＣチップの第
１の電極パッドおよび外部引出し電極の全てを１つ下段
のＩＣチップの第２電極パッドと、また、最下段のＩＣ
チップについては第１の電極パッドおよび外部引出し電
極を積層基台の配線と、また、最上段のＩＣチップの外
部引出し電極を１つ下段のＩＣチップの第２の電極パッ
ドと、それぞれワイヤボンディングで接続するようにす
るのが好ましい。これは、ＩＣチップからのワイヤボン
ディングの全てを１段ごとに経由して行うことになっ
て、全てのワイヤの長さを非常に短くすることができる
からである。
【００５５】ＩＣチップの積層数が増加すると、ワイヤ
７…の長さだけでなく、ワイヤ７…の高低差、すなわち
ＩＣチップの外部引出し電極と積層基台のパッケージ外
部引出し電極との高低差の増加に伴うワイヤボンディン
グの困難さも問題となるが、上述のいずれの場合でも、
少なくとも１つのＩＣチップに最配線層が設けられるこ
とにより、ワイヤ７…の高低差は複数に分割されて、こ
の問題は解決される。
【００５６】また、ＩＣチップの第２の電極パッドは必
ずしもワイヤボンディング用のボンディングパッドとし
て用いられる必要はない。例えば、再配線層の面積が１
つ上段のＩＣチップよりも僅かに大きい程度で、ワイヤ
ボンディング用に第１の電極パッドおよび第２の電極パ
ッドの両者を設けることのできる充分な露出面積を確保
することができない場合がある。このような場合に、第
１の電極パッドのみを露出させておいて第２の電極パッ
ドを１つ上段のＩＣチップのフリップチップボンディン
グ用の電極として用いることにより、積層が容易に可能
となる。
【００５７】また、実施の形態１で述べたワイヤ７…の
交差のないワイヤボンディングを達成するための、第１
の電極パッドおよび第２の電極パッドの配置も、ＩＣチ
ップの積層数が３以上の場合に当てはめることができ
る。
【００５８】このように、本実施の形態によれば、スタ
ックドパッケージのように複数個の半導体チップが積層
される構成において、パッケージコストの上昇、パッケ
ージ厚みの増加、およびパッケージ製造能率の低下を抑
制しながら、積層する半導体チップのサイズの可能な組
み合わせを増加させることのできる半導体装置を提供す
ることができる。また、パッケージコストの上昇、パッ
ケージ厚みの増加、およびパッケージ製造能率の低下を
抑制しながら、積層する全ての半導体チップの外部引出
し電極とパッケージの外部接続端子との導通をとるため
に行うワイヤボンディングでワイヤ同士が接触しないよ
うにすることのできる半導体装置を提供することができ
る。
【００５９】
【発明の効果】本発明の半導体装置は、以上のように、
最上段の半導体チップ以外で回路形成面側が積層上方側
とされる少なくとも１つの半導体チップには、上記回路
形成面上に、チップ周縁側に配置される第１の電極パッ
ドと、上記第１の電極パッドよりも、１つ上段の半導体
チップに近い側に配置される第２の電極パッドと、上記
第１の電極パッドと上記第２の電極パッドとを接続する
配線とを有する再配線層が、上記回路の製造時に回路形
成に続き、外部引出し電極を避けて形成される構成であ
る。
【００６０】それゆえ、上段側の半導体チップから積層
基台の配線に向けて、再配線層を備えた半導体チップを
介しワイヤボンディングを複数回に分けて行うので、ワ
イヤ１本当たりの長さは小さくなる。従って、半導体チ
ップと積層基台とを１回のワイヤボンディングで接続す
るとワイヤの長さが限界を越えてしまうような半導体チ
ップのサイズの組み合わせに対しても、全てのワイヤの
長さを限界よりも小さくすることができる。しかも、再
配線層の形成に半導体チップの回路の形成と同様の工程
を用いることが容易であるので、再配線層をコストをあ
まりかけずに、かつ厚みを小さくして高能率で形成する
ことができる。また、第２の電極パッドを１つ上段の半
導体チップのフリップチップボンディング用の電極とし
て用いることによっても、積層可能な組み合わせが増加
する。
【００６１】以上により、スタックドパッケージのよう
に複数個の半導体チップが積層される構成において、パ
ッケージコストの上昇、パッケージ厚みの増加、および
パッケージ製造能率の低下を抑制しながら、積層する半
導体チップのサイズの可能な組み合わせを増加させるこ
とのできる半導体装置を提供することができるという効
果を奏する。
【００６２】さらに本発明の半導体装置は、以上のよう
に、最上段の半導体チップ以外の全ての半導体チップに
上記再配線層が設けられ、最上段および最下段以外の半
導体チップの上記第１の電極パッドおよび上記外部引出
し電極は１つ下段の半導体チップの上記第２の電極パッ
ドと、また最下段の半導体チップの上記第１の電極パッ
ドおよび上記外部引出し電極は上記積層基台の配線と、
また最上段の半導体チップの上記外部引出し電極は１つ
下段の半導体チップの上記第２の電極パッドと、それぞ
れワイヤボンディングで接続されている構成である。
【００６３】それゆえ、半導体チップからのワイヤボン
ディングの全てを１段ごとに経由して行うことになるの
で、全てのワイヤの長さを非常に短くすることができる
という効果を奏する。
【００６４】さらに本発明の半導体装置は、以上のよう
に、上記第１の電極パッドおよび上記第２の電極パッド
をワイヤボンディングに用いる場合、積層上方側から見
て、上記再配線層を有する半導体チップの上記第１の電
極パッドと上記第１の電極パッドのワイヤボンディング
先とを結ぶ線分、および同じ半導体チップの上記外部引
出し電極と上記外部引出し電極のワイヤボンディング先
とを結ぶ線分の全てが互いに半導体チップの面内方向に
隔たるように、かつ上記第２の電極パッドと上記第２の
電極パッドのより上段の半導体チップのワイヤボンディ
ング元とを結ぶ線分の全てが互いに半導体チップの面内
方向に隔たるように、上記第１の電極パッドおよび上記
第２の電極パッドが配置されている構成である。
【００６５】それゆえ、ワイヤボンディングを行う際に
いずれのワイヤも積層上下方向に隔てて交差させなくて
もよく、ワイヤ同士の接触を容易に避けることができ
る。従って、半導体チップの外部引出し電極と積層基台
のパッケージ引出し電極とが、１回のワイヤボンディン
グではワイヤ同士が接触してしまうような位置に配置さ
れていたとしても、再配線層を用いて接触しないように
することができる。
【００６６】以上により、スタックドパッケージのよう
に複数個の半導体チップが積層される構成において、パ
ッケージコストの上昇、パッケージ厚みの増加、および
パッケージ製造能率の低下を抑制しながら、積層する全
ての半導体チップの外部引出し電極とパッケージの外部
接続端子との導通をとるために行うワイヤボンディング
でワイヤ同士が接触しないようにすることのできる半導
体装置を提供することができるという効果を奏する。
【００６７】さらに本発明の半導体装置は、以上のよう
に、上記積層基台はリードフレームである構成である。
【００６８】それゆえ、半導体装置を量産型の大きさの
パッケージとすることができるという効果を奏する。
【００６９】さらに本発明の半導体装置は、上記積層基
台は配線が形成された絶縁性樹脂基板である構成であ
る。
【００７０】それゆえ、半導体装置をＣＳＰなど高密度
実装型のパッケージとすることができるという効果を奏
する。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施の形態における半導体
装置の構成を示す平面透視図、（ｂ）は（ａ）のＡ−Ａ
断面図である。
【図２】図１（ａ）・（ｂ）の半導体装置の変形例の構
成を示す平面透視図である。
【図３】本発明の他の実施の形態における半導体装置の
構成を示す断面図である。
【図４】従来の半導体装置の構成例を示す断面図であ
る。
【図５】従来の半導体装置の他の構成例を示す断面図で
ある。
【符号の説明】
１ スタックドパッケージ（半導体装置） ２ ＣＳＰ基板（積層基台） ２ａ パッケージ外部引出し電極（配線） ３ ＩＣチップ（半導体チップ） ３ａ 外部引出し電極 ４ ＩＣチップ（半導体チップ） ４ａ 外部引出し電極 ６ 再配線層 ６ａ 第１の電極パッド ６ｂ 第２の電極パッド ６ｃ 配線 ７ ワイヤ １１ スタックドパッケージ（半導体装置） １６ 再配線層 １６ａ 第１の電極パッド １６ｂ 第２の電極パッド ２１ スタックドパッケージ（半導体装置） ２２ ＩＣチップ（半導体チップ） ２２ａ 外部引出し電極 ２３ ＩＣチップ（半導体チップ） ２３ａ 外部引出し電極 ２４ ＩＣチップ（半導体チップ） ２４ａ 外部引出し電極 ２６ 再配線層 ２６ａ 第１の電極パッド ２６ｂ 第２の電極パッド

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】外部引出し電極が設けられた複数個の半導
    体チップが積層され、上記外部引出し電極が上記半導体
    チップの積層基台の配線と導通した状態でパッケージ化
    される半導体装置において、 最上段の半導体チップ以外で回路形成面側が積層上方側
    とされる少なくとも１つの半導体チップには、上記回路
    形成面上に、チップ周縁側に配置される第１の電極パッ
    ドと、上記第１の電極パッドよりも、１つ上段の半導体
    チップに近い側に配置される第２の電極パッドと、上記
    第１の電極パッドと上記第２の電極パッドとを接続する
    配線とを有する再配線層が、上記回路の製造時に回路形
    成に続き、上記外部引出し電極を避けて形成されること
    を特徴とする半導体装置。
  2. 【請求項２】最上段の半導体チップ以外の全ての半導体
    チップに上記再配線層が設けられ、最上段および最下段
    以外の半導体チップの上記第１の電極パッドおよび上記
    外部引出し電極は１つ下段の半導体チップの上記第２の
    電極パッドと、また最下段の半導体チップの上記第１の
    電極パッドおよび上記外部引出し電極は上記積層基台の
    配線と、また最上段の半導体チップの上記外部引出し電
    極は１つ下段の半導体チップの上記第２の電極パッド
    と、それぞれワイヤボンディングで接続されていること
    を特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】上記第１の電極パッドおよび上記第２の電
    極パッドをワイヤボンディングに用いる場合、積層上方
    側から見て、上記再配線層を有する半導体チップの上記
    第１の電極パッドと上記第１の電極パッドのワイヤボン
    ディング先とを結ぶ線分、および同じ半導体チップの上
    記外部引出し電極と上記外部引出し電極のワイヤボンデ
    ィング先とを結ぶ線分の全てが互いに半導体チップの面
    内方向に隔たるように、かつ上記第２の電極パッドと上
    記第２の電極パッドのより上段の半導体チップのワイヤ
    ボンディング元とを結ぶ線分の全てが互いに半導体チッ
    プの面内方向に隔たるように、上記第１の電極パッドお
    よび上記第２の電極パッドが配置されていることを特徴
    とする請求項１または２に記載の半導体装置。
  4. 【請求項４】上記積層基台はリードフレームであること
    を特徴とする請求項１ないし３のいずれかに記載の半導
    体装置。
  5. 【請求項５】上記積層基台は配線が形成された絶縁性樹
    脂基板であることを特徴とする請求項１ないし３のいず
    れかに記載の半導体装置。
JP2000065435A 2000-03-09 2000-03-09 半導体装置 Pending JP2001257307A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000065435A JP2001257307A (ja) 2000-03-09 2000-03-09 半導体装置
TW090104918A TWI223418B (en) 2000-03-09 2001-03-02 Semiconductor device
KR1020010010888A KR20010088374A (ko) 2000-03-09 2001-03-02 반도체장치
US09/799,877 US6836002B2 (en) 2000-03-09 2001-03-07 Semiconductor device
CNB011173920A CN1193424C (zh) 2000-03-09 2001-03-09 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000065435A JP2001257307A (ja) 2000-03-09 2000-03-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2001257307A true JP2001257307A (ja) 2001-09-21

Family

ID=18584964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000065435A Pending JP2001257307A (ja) 2000-03-09 2000-03-09 半導体装置

Country Status (5)

Country Link
US (1) US6836002B2 (ja)
JP (1) JP2001257307A (ja)
KR (1) KR20010088374A (ja)
CN (1) CN1193424C (ja)
TW (1) TWI223418B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151644A (ja) * 2000-09-04 2002-05-24 Fujitsu Ltd 積層型半導体装置及びその製造方法
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2004235352A (ja) * 2003-01-29 2004-08-19 Sharp Corp 半導体装置
JP2005039161A (ja) * 2003-07-18 2005-02-10 System Fabrication Technologies Inc 半導体集積回路チップの三次元高密度実装方式
KR100648040B1 (ko) 2005-11-25 2006-11-23 삼성전자주식회사 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지
JP2007214582A (ja) * 2007-03-29 2007-08-23 Sharp Corp 半導体装置およびインターポーザチップ
JP2008010759A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 半導体装置および半導体装置の製造方法
US7327038B2 (en) 2004-12-27 2008-02-05 Samsung Electronics Co., Ltd. Semiconductor device package
JP2008211237A (ja) * 2008-04-18 2008-09-11 Fujitsu Ltd 半導体装置に配設される中継部材及び半導体装置
JP2008294483A (ja) * 2008-09-08 2008-12-04 Sharp Corp 半導体装置およびインターポーザチップ
JP2009027179A (ja) * 2007-07-23 2009-02-05 Samsung Electronics Co Ltd ユニバーサル配線ラインを含む半導体チップ、半導体パッケージ、カード及びシステム
US7541680B2 (en) 2005-08-26 2009-06-02 Samsung Electronics Co., Ltd. Semiconductor device package
JP2009124097A (ja) * 2007-10-23 2009-06-04 Panasonic Corp 半導体装置
US7768138B2 (en) 2007-10-23 2010-08-03 Panasonic Corporation Semiconductor device
US8404980B2 (en) 2005-09-30 2013-03-26 Fujitsu Semiconductor Limited Relay board and semiconductor device having the relay board
JP2015527736A (ja) * 2012-07-23 2015-09-17 マーベル ワールド トレード リミテッド マルチメモリダイを含む半導体パッケージに関連する方法及び配置
JP2016139654A (ja) * 2015-01-26 2016-08-04 株式会社ジェイデバイス 半導体装置

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738675B2 (ja) * 2001-09-14 2011-08-03 ルネサスエレクトロニクス株式会社 半導体装置
KR100470387B1 (ko) * 2001-10-05 2005-02-07 주식회사 하이닉스반도체 적층 칩 패키지
US8089142B2 (en) * 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US7109588B2 (en) * 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US7095103B1 (en) * 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
JP3880572B2 (ja) * 2003-10-31 2007-02-14 沖電気工業株式会社 半導体チップ及び半導体装置
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
JP2005236176A (ja) * 2004-02-23 2005-09-02 Torex Semiconductor Ltd 電極パッケージ及び半導体装置
CN100511672C (zh) * 2004-03-25 2009-07-08 日本电气株式会社 芯片层叠型半导体装置
EP2063596B1 (en) 2005-03-21 2018-03-07 QUALCOMM Incorporated Joint packet detection in a wireless communication system with one or more receiver
US7646087B2 (en) * 2005-04-18 2010-01-12 Mediatek Inc. Multiple-dies semiconductor device with redistributed layer pads
US7915744B2 (en) * 2005-04-18 2011-03-29 Mediatek Inc. Bond pad structures and semiconductor devices using the same
JP4508947B2 (ja) * 2005-05-30 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の自動設計方法および自動設計装置
US20060289981A1 (en) * 2005-06-28 2006-12-28 Nickerson Robert M Packaging logic and memory integrated circuits
KR100780661B1 (ko) * 2005-06-29 2007-11-29 주식회사 하이닉스반도체 비휘발성 메모리 소자의 유전체막 및 그 형성방법
JP4703300B2 (ja) * 2005-07-20 2011-06-15 富士通セミコンダクター株式会社 中継基板及び当該中継基板を備えた半導体装置
JP4289335B2 (ja) * 2005-08-10 2009-07-01 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP4137929B2 (ja) * 2005-09-30 2008-08-20 シャープ株式会社 半導体装置
US7714450B2 (en) * 2006-03-27 2010-05-11 Marvell International Technology Ltd. On-die bond wires system and method for enhancing routability of a redistribution layer
US8138591B2 (en) * 2006-09-23 2012-03-20 Stats Chippac Ltd Integrated circuit package system with stacked die
US8922028B2 (en) * 2007-02-13 2014-12-30 Advanced Semiconductor Engineering, Inc. Semiconductor package
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US20090051019A1 (en) * 2007-08-20 2009-02-26 Chih-Feng Huang Multi-chip module package
JP2009158750A (ja) * 2007-12-27 2009-07-16 Fujifilm Corp ワイヤボンディング方法及び半導体装置
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US8656333B1 (en) * 2010-02-16 2014-02-18 Deca Technologies, Inc. Integrated circuit package auto-routing
JP2012212417A (ja) * 2011-03-24 2012-11-01 Toshiba Corp 半導体メモリカード
JP2012222326A (ja) * 2011-04-14 2012-11-12 Elpida Memory Inc 半導体装置
CN102779803A (zh) * 2011-05-10 2012-11-14 立锜科技股份有限公司 集成电路芯片封装及其制造方法
JP2014060185A (ja) 2012-09-14 2014-04-03 Toshiba Corp 半導体装置の製造方法および半導体装置
US9881962B2 (en) * 2013-12-10 2018-01-30 Sony Corporation Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof
JP1581768S (ja) * 2016-08-02 2017-07-24
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
USD872033S1 (en) * 2018-09-14 2020-01-07 Telit Communications S.P.A. Connection module
USD872032S1 (en) * 2018-09-14 2020-01-07 Telit Communications S.P.A. Connection module
JP1664282S (ja) * 2019-07-24 2020-07-27
USD934820S1 (en) * 2019-10-24 2021-11-02 Nuvoton Technology Corporation Japan Semiconductor device
USD938925S1 (en) * 2019-10-24 2021-12-21 Nuvoton Technology Corporation Japan Semiconductor device
USD951214S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
USD951212S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
USD951215S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
USD951213S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165350A (ja) * 1986-01-17 1987-07-21 Nec Corp 多層配線基板
JPH04284663A (ja) 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
JPH09504654A (ja) * 1993-08-13 1997-05-06 イルビン センサーズ コーポレーション 単一ｉｃチップに代わるｉｃチップ積層体
KR100231276B1 (ko) 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
JP3867875B2 (ja) 1997-09-17 2007-01-17 ソニー株式会社 半導体装置
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
US6221682B1 (en) * 1999-05-28 2001-04-24 Lockheed Martin Corporation Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151644A (ja) * 2000-09-04 2002-05-24 Fujitsu Ltd 積層型半導体装置及びその製造方法
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2004235352A (ja) * 2003-01-29 2004-08-19 Sharp Corp 半導体装置
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP2005039161A (ja) * 2003-07-18 2005-02-10 System Fabrication Technologies Inc 半導体集積回路チップの三次元高密度実装方式
US7327038B2 (en) 2004-12-27 2008-02-05 Samsung Electronics Co., Ltd. Semiconductor device package
US7541680B2 (en) 2005-08-26 2009-06-02 Samsung Electronics Co., Ltd. Semiconductor device package
US8404980B2 (en) 2005-09-30 2013-03-26 Fujitsu Semiconductor Limited Relay board and semiconductor device having the relay board
KR100648040B1 (ko) 2005-11-25 2006-11-23 삼성전자주식회사 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지
JP2008010759A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP2007214582A (ja) * 2007-03-29 2007-08-23 Sharp Corp 半導体装置およびインターポーザチップ
JP2009027179A (ja) * 2007-07-23 2009-02-05 Samsung Electronics Co Ltd ユニバーサル配線ラインを含む半導体チップ、半導体パッケージ、カード及びシステム
US8742593B2 (en) 2007-07-23 2014-06-03 Samsung Electronics Co., Ltd. Electrical connection for multichip modules
JP2009124097A (ja) * 2007-10-23 2009-06-04 Panasonic Corp 半導体装置
US7768138B2 (en) 2007-10-23 2010-08-03 Panasonic Corporation Semiconductor device
JP2008211237A (ja) * 2008-04-18 2008-09-11 Fujitsu Ltd 半導体装置に配設される中継部材及び半導体装置
JP4536808B2 (ja) * 2008-09-08 2010-09-01 シャープ株式会社 半導体装置およびインターポーザチップ
JP2008294483A (ja) * 2008-09-08 2008-12-04 Sharp Corp 半導体装置およびインターポーザチップ
JP2015527736A (ja) * 2012-07-23 2015-09-17 マーベル ワールド トレード リミテッド マルチメモリダイを含む半導体パッケージに関連する方法及び配置
JP2016139654A (ja) * 2015-01-26 2016-08-04 株式会社ジェイデバイス 半導体装置
TWI719006B (zh) * 2015-01-26 2021-02-21 日商安靠科技日本公司 半導體裝置

Also Published As

Publication number Publication date
US20010020735A1 (en) 2001-09-13
TWI223418B (en) 2004-11-01
KR20010088374A (ko) 2001-09-26
CN1193424C (zh) 2005-03-16
US6836002B2 (en) 2004-12-28
CN1314708A (zh) 2001-09-26

Similar Documents

Publication Publication Date Title
JP2001257307A (ja) 半導体装置
JP4615189B2 (ja) 半導体装置およびインターポーザチップ
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
KR101070913B1 (ko) 반도체 칩 적층 패키지
US8120186B2 (en) Integrated circuit and method
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
JP3916854B2 (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JP2002110898A (ja) 半導体装置
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
US8692386B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic device
JP3651346B2 (ja) 半導体装置およびその製造方法
US9917073B2 (en) Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
JP2001223326A (ja) 半導体装置
JP2001085609A (ja) 半導体装置およびその製造方法
JP2005260053A (ja) 半導体装置及び半導体装置の製造方法
JP2014072487A (ja) 半導体装置およびその製造方法
JP4538830B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP2001094033A (ja) 半導体チップモジュール及びその製造方法
US20080164620A1 (en) Multi-chip package and method of fabricating the same
JP2006202997A (ja) 半導体装置およびその製造方法
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP4536808B2 (ja) 半導体装置およびインターポーザチップ
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050307

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405