JP2008294483A - 半導体装置およびインターポーザチップ - Google Patents
半導体装置およびインターポーザチップ Download PDFInfo
- Publication number
- JP2008294483A JP2008294483A JP2008230003A JP2008230003A JP2008294483A JP 2008294483 A JP2008294483 A JP 2008294483A JP 2008230003 A JP2008230003 A JP 2008230003A JP 2008230003 A JP2008230003 A JP 2008230003A JP 2008294483 A JP2008294483 A JP 2008294483A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- semiconductor
- bonding pads
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】
半導体チップを基板4上に積層させた半導体装置において、配線7…を有するインターポーザチップ3を、半導体チップ1の下に設ける。半導体チップ1のボンディングパッド15…は、ワイヤボンディングによりインターポーザチップを中継して、基板4に設けられているボンディング端子6…と電気的に接続される。
【選択図】図1
Description
・25…は、それぞれ基板4に設けられたボンディング端子6…に接続されている。この接続には、同図に示すように、金線などのワイヤ8…を用いたワイヤボンディング法が広く使用される。ワイヤボンディング法は積層基台がリードフレームである場合にも使用される。
いは別の半導体チップ上に配置され、第1のボンディングパッドはインターポーザチップよりも積層下方に設けられる外部電極と、第2のボンディングパッドは並列して配置される半導体チップの電極とワイヤボンディングされる。
に、異なったサイズの半導体チップを搭載することが可能になる。
ワイヤ同士の接触、ワイヤと下段にある半導体チップエッジとの接触といった不具合を抑制することができるという効果を奏する。
パッドを中継してワイヤボンディングすると、上段の半導体チップから積層基台の配線に向けて直接ワイヤボンディングを行うよりもワイヤ1本あたりの長さは短くすることができる。
以下、本発明の半導体装置の実施の一形態について、図1(a)および図1(b)に基づいて説明すれば以下の通りである。なお、本発明はこれに限定されるものではない。
図1(a)および図1(b)に示すように、本実施形態の半導体装置は、基板4を積層基台として、半導体チップ2、インターポーザチップ3および半導体チップ1がこの順に積層された構成である。なお、基板4と半導体チップ2との間、半導体チップ2とインターポーザチップ3との間、およびインターポーザチップ3と半導体チップ1との間は、それぞれ、ダイボンド接着層9で接着されている。
以下に本実施形態の半導体装置の製造工程について工程の順序に従って説明する。
ンディングパッド35a…を介して、ワイヤ8…によって、基板4のボンディング端子6…に電気的に接続されていることになる。
本発明の半導体装置に関する他の実施形態について、図2(a)および図2(b)に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態1にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
外周辺のうちインターポーザチップ3に近い辺に配置されたボンディングパッド15…のみが、ワイヤ8…とインターポーザチップ3を介して、基板4上のボンディング端子6…と電気的に接続される。
本発明の半導体装置に関する他の実施形態について、図3(a)および図3(b)に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態1にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
プ3を介して、基板4上のボンディング端子6…に電気的に接続される。
本発明の半導体装置に関する他の実施形態について、図4および図5に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態1にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
ような配線7…の配線状態とすると、上層基板あるいは下層基板における複数のボンディングパッドと、第1のボンディングパッド35a…あるいは第2のボンディングパッド35b…とを接続するワイヤ8…が互いに交差してしまうことになる。
本発明の半導体装置に関する他の実施形態について、図6ないし図8に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態1にて説明した図面と
同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
ップ上のボンディングパッドとワイヤボンディング接続するインターポーザ上のボンディングパッドを切り替えることが可能となる。よって、積載する半導体チップのサイズが変わっても、第2のボンディングパッドと半導体チップ上のボンディングパッドとを接続するワイヤの長さを必要以上に長くすることなく、電気的接続を行うことが可能となる。
3 インターポーザチップ
4 基板(積層基台)
6 ボンディング端子
7 配線(接続配線)
8 ワイヤ
15 半導体チップ1のボンディングパッド(外部引出し電極)
25 半導体チップ2のボンディングパッド(外部引出し電極)
30 インターポーザチップ
31 インターポーザチップ
35a インターポーザチップの第1のボンディングパッド
35b インターポーザチップの第2のボンディングパッド
35c インターポーザチップの第3のボンディングパッド
Claims (12)
- 外部引出し電極が設けられた1つ以上の半導体チップを積層基台に積層した半導体装置において、
少なくとも1つの接続配線が形成されたインターポーザチップを備え、
少なくとも1つの上記半導体チップに設けられている外部引出し電極が、ワイヤボンディングにより、少なくとも1つの上記インターポーザチップにおける上記接続配線に接続されているとともに、
上記接続配線に接続されている上記半導体チップに設けられている外部引出し電極が、該接続配線を中継して、上記積層基台または別の半導体チップに設けられている配線の電極と電気的に接続されることを特徴とする半導体装置。 - 上記インターポーザチップは、上記半導体チップを形成する際に用いられるウェハと同じ材質および構造のウェハを用いて形成されることを特徴とする請求項1に記載の半導体装置。
- 上記インターポーザチップは、上記半導体チップを形成する装置と同じ装置で形成されることを特徴とする請求項1または2に記載の半導体装置。
- 上記インターポーザチップよりも積層上方に少なくとも1つの半導体チップが積層されることを特徴とする請求項1、2、または3に記載の半導体装置。
- 上記インターポーザチップに設けられている接続配線には、
上記インターポーザチップよりも積層下方に設けられる外部電極とワイヤボンディングによって電気的接続される第1のボンディングパッドと、
上記インターポーザチップよりも積層上方に設けられる外部電極とワイヤボンディングによって電気的接続される第2のボンディングパッドとが設けられていることを特徴とする請求項4記載の半導体装置。 - 上記インターポーザチップと上記半導体チップとが、上記積層基台または別の半導体チップ上に並列して配置されていることを特徴とする請求項1、2、または3に記載の半導体装置。
- 上記インターポーザチップに設けられている接続配線には、
上記インターポーザチップよりも積層下方に設けられる外部電極とワイヤボンディングによって電気的に接続される第1のボンディングパッドと、
上記インターポーザチップと並列して配置される半導体チップの電極とワイヤボンディングによって電気的に接続される第2のボンディングパッドとが設けられていることを特徴とする請求項6記載の半導体装置。 - 上記インターポーザチップに複数の接続配線が設けられているとともに、
上記複数の接続配線が、それぞれ互いに交差しないように配置されていることを特徴とする請求項1ないし7のいずれか1項に記載の半導体装置。 - 上記第1のボンディングパッドの配列の順番と、該第1のボンディングパッドと上記接続配線によって接続される上記第2のボンディングパッドの配列の順番とが異なっていることを特徴とする請求項8記載の半導体装置。
- 上記インターポーザチップの接続配線には、上記第1のボンディングパッドと上記第2のボンディングパッドとの間に、少なくとも1つの別のボンディングパッドが設けられて
いるとともに、
上記第1のボンディングパッド、上記第2のボンディングパッド、および上記別のボンディングパッドのうち、任意の2つのボンディングパッドを用いて外部電極とワイヤボンディングが行われることを特徴とする請求項5または7に記載の半導体装置。 - 上記インターポーザチップに複数の接続配線が設けられているとともに、
上記複数の接続配線が、それぞれ互いに交差しないように配置されていることを特徴とする請求項10に記載の半導体装置。 - 上記第1のボンディングパッドの配列の順番、該第1のボンディングパッドと上記接続配線によって接続される上記第2のボンディングパッドの配列の順番、および該第2のボンディングパッドと上記接続配線によって接続される上記別のボンディングパッドの配列の順番のうち、少なくとも2つのボンディングパッドの配列の順番が異なっていることを特徴とする請求項11に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230003A JP4536808B2 (ja) | 2008-09-08 | 2008-09-08 | 半導体装置およびインターポーザチップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230003A JP4536808B2 (ja) | 2008-09-08 | 2008-09-08 | 半導体装置およびインターポーザチップ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003020971A Division JP4615189B2 (ja) | 2003-01-29 | 2003-01-29 | 半導体装置およびインターポーザチップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008294483A true JP2008294483A (ja) | 2008-12-04 |
JP4536808B2 JP4536808B2 (ja) | 2010-09-01 |
Family
ID=40168810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008230003A Expired - Lifetime JP4536808B2 (ja) | 2008-09-08 | 2008-09-08 | 半導体装置およびインターポーザチップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4536808B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164653A (ja) * | 2009-04-27 | 2009-07-23 | Renesas Technology Corp | マルチチップモジュール |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127246A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
JP2001257307A (ja) * | 2000-03-09 | 2001-09-21 | Sharp Corp | 半導体装置 |
JP2002217354A (ja) * | 2001-01-15 | 2002-08-02 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP2003023135A (ja) * | 2001-07-06 | 2003-01-24 | Sharp Corp | 半導体集積回路装置 |
-
2008
- 2008-09-08 JP JP2008230003A patent/JP4536808B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127246A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
JP2001257307A (ja) * | 2000-03-09 | 2001-09-21 | Sharp Corp | 半導体装置 |
JP2002217354A (ja) * | 2001-01-15 | 2002-08-02 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP2003023135A (ja) * | 2001-07-06 | 2003-01-24 | Sharp Corp | 半導体集積回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164653A (ja) * | 2009-04-27 | 2009-07-23 | Renesas Technology Corp | マルチチップモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP4536808B2 (ja) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4615189B2 (ja) | 半導体装置およびインターポーザチップ | |
KR101070913B1 (ko) | 반도체 칩 적층 패키지 | |
US8076770B2 (en) | Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion | |
TWI524440B (zh) | 具有貫穿之半導體通孔之積體電路封裝系統及其製造方法 | |
JP2001257307A (ja) | 半導体装置 | |
US10784244B2 (en) | Semiconductor package including multiple semiconductor chips and method of manufacturing the semiconductor package | |
JP2004063761A (ja) | 半導体装置 | |
JP2009038142A (ja) | 半導体積層パッケージ | |
KR20200024499A (ko) | 브리지 다이를 포함하는 스택 패키지 | |
JP2010147070A (ja) | 半導体装置 | |
US7859118B2 (en) | Multi-substrate region-based package and method for fabricating the same | |
US20100123236A1 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
JP2005260053A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20070054439A1 (en) | Multi-chip stack structure | |
JP2014072487A (ja) | 半導体装置およびその製造方法 | |
WO2013073082A1 (ja) | 拡張型半導体チップ及び半導体装置 | |
TW202230711A (zh) | 半導體封裝 | |
JP4602223B2 (ja) | 半導体装置とそれを用いた半導体パッケージ | |
JP4536808B2 (ja) | 半導体装置およびインターポーザチップ | |
JP2007180587A (ja) | 半導体装置 | |
JP2007214582A (ja) | 半導体装置およびインターポーザチップ | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
US7968993B2 (en) | Stacked semiconductor device and semiconductor memory device | |
JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
JP2014027145A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4536808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |