JP2006202997A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 ベース配線基板上の配線を単純化し、複数の半導体チップを高密度に実装した半導体装置を提供する。
【解決手段】 本発明の半導体装置は、半導体チップ３Ａおよびスペーサ４が配線基板７Ａの同一面に形成されたユニットが、ベース配線基板１上に複数積層されている。配線基板７Ａ〜７Ｃ間、および、ベース配線基板１と配線基板７Ａとの間には、同一直線上に配置されたスペーサ４が設けられている。これら各ユニット間のスペーサ４によって、各半導体チップ３Ａ〜３Ｃとベース配線基板１とが電気的に接続される。
【選択図】 図１

Description

本発明は、単一のパッケージ内に複数個の半導体チップを積層して搭載する半導体装置およびその製造方法に関するものであり、より詳細には、ワイヤボンディング方式により接続された場合に発生する配線の複雑化を軽減し、複数の半導体チップを高密度に実装することができる半導体装置およびその製造方法に関するものである。

携帯電話をはじめとするモバイル機器には、記憶装置として、フラッシュメモリやＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのメモリＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）が、搭載されている。また、このメモリＬＳＩを複数個、単一のパッケージに搭載した、マルチチップ半導体装置の構造が、種々提案されている。

例えば、特許文献１には、複数の半導体チップがワイヤボンディング方式により１つの配線基板に接続された、半導体装置が開示されている。図２１は、この半導体装置の断面図である。この半導体装置は、配線基板（絶縁性基板）１０１上に、熱圧着シート１０２を介して搭載された半導体チップ１０３が、３段積層されている。各半導体チップ１０３は、それぞれ、配線基板１０１上のボンディングエリア（配線層）１０６に、ワイヤ１０４を用いて、ワイヤボンディング接続されている。そして、この半導体装置では、ワイヤ１０４が、封止樹脂（モールド樹脂）１０５によって、封止された構造となっている。
特開平１１−２０４７２０号公報（１９９９年７月３０日公開）

しかしながら、特許文献１に記載の半導体装置では、複数の半導体チップが、それぞれ、配線基板上のボンディングエリアに、ワイヤボンディング方式により接続されている。このため、ワイヤの配線数が多くなり、配線基板上の配線が複雑化するという問題が生じる。

具体的には、図２１に示すように、ワイヤボンディング方式を用いた半導体装置は、配線基板１０１のチップ実装領域に、ワイヤ１０４を接続するボンディングエリア（電極パッド）１０６を形成し、そこから半導体チップ１０３の任意のピンに配線を形成する必要が有る。そして、複数の半導体チップ１０３を、１つの配線基板１０１に搭載しようとすると、多数のワイヤ１０４の配線が、配線基板１０１上に集中する。また、配線基板１０１に積層する半導体チップが増加するにつれて、ワイヤ１０４の配線数も増加してしまう。このため、ワイヤ１０４と接続する配線基板１０１上のボンディングエリア（電極エリア）１０６の数を増加しなければならず、配線基板１０１上の配線の複雑化を招くという大きな問題が生じる。

その結果、配線基板１０１上に配線が集中すると、配線基板１０１に設けられた外部接続端子１０７へ、その配線を引き回すのも困難となる；配線基板１０１に積層できる半導体チップ１０３が制限される；配線基板１０１への半導体チップの搭載方法を工夫する必要がある、などの別の問題も生じる。

なお、従来の半導体装置には、配線基板１０１に最も近い最下層の半導体チップ１０３と配線基板１０１とがフリップチップ方式で接続され、他の半導体チップ１０３と配線基板１０１とがワイヤボンディング方式で接続されたものもある。しかし、この場合も、ワイヤボンディング方式による接続のため、同様の問題が生じる。

このように、従来の半導体装置は、１つの配線基板上に複数の半導体チップを搭載して、単一のパッケージとするには制約があった。

本発明は、上記従来の課題に鑑みてなされたものであり、その目的は、ベース配線基板上の配線を単純化し、複数の半導体チップを高密度に実装することができる半導体装置およびその製造方法を提供することにある。

本発明にかかる半導体装置は、上記の課題を解決するために、半導体チップおよびスペーサが配線基板上に形成された構成を１つのユニットとし、このユニットが、ベース配線基板上に複数積層されており、各ユニットの半導体チップは、配線基板を介してスペーサと電気的に接続されており、各ユニットの配線基板は、同一ユニットのスペーサに接続する第１の電極、上層のユニットのスペーサに接続する第２の電極、および第１の電極と第２の電極とを接続する第３の電極を備えており、各ユニットの半導体チップとベース配線基板とが、各ユニットのスペーサを介して、電気的に接続されていることを特徴としている。

上記半導体装置は、１つのパッケージ内に複数の半導体チップを搭載したマルチチップパッケージ（半導体パッケージ）である。

上記の構成によれば、各ユニットの半導体チップは、同一ユニットの配線基板を介して、同一ユニットのスペーサと、電気的に接続されている。また、各ユニットの配線基板に設けられた第１の電極、第２の電極、および第３の電極は、互いに電気的に接続されている。このため、配線基板とスペーサとによって、全ユニット間が、電気的に接続される。これにより、各ユニットの半導体チップが、積層された各ユニットのスペーサによって、ベース配線基板と電気的に接続される。

つまり、上記半導体装置では、半導体チップとベース配線基板との接続に、ワイヤボンディング方式が用いられていない。このため、各ユニットの半導体チップそれぞれから、ベース配線基板への配線が不要である。従って、ワイヤボンディング方式に比べ、ベース配線基板上の配線を単純化し、複数の半導体チップを高密度に実装する（１パッケージ化する）ことができる。また、各ユニットの半導体チップの組み合わせを自由に設定して、多彩な種類の半導体チップを組み合わせたユニットを、ベース配線基板上に積層できる。

さらに、ワイヤボンディング方式を用いないため、ベース配線基板には、ワイヤを接続するためのスペースを設ける必要がない。このため、ベース配線基板の省スペース化が可能となり、半導体装置を小型化できる可能性がある。また、ボンディングワイヤを樹脂で保護することも不要である。

しかも、上記半導体装置は、１つのベース配線基板上に、複数のユニットが繰り返して積層された簡単な構成である。このため、各ユニットを実装する工程を繰り返すことによって、上記半導体装置を容易に製造できる。

なお、「上層のユニットのスペーサ」とは、あるユニットから、さらに積層された（ベース配線基板から離れた）ユニットに設けられたスペーサを示している。

上記半導体装置は、各ユニットの半導体チップとスペーサとが、配線基板の同一面上に形成されていることが好ましい。この構成では、ユニットの厚さが薄くなり、ワイヤボンディング方式のように、ワイヤを覆うために必要なモールド樹脂(半導体チップ上部を覆う部分)が不要となるため、半導体装置の薄型化が可能となる。

上記半導体装置は、各ユニットにおける配線基板の半導体チップが形成された面と、ベース配線基板のユニット積層面とが、対向するように設けられていることが好ましい。この構成では、同一ユニットにおいて、半導体チップが、配線基板よりもベース配線基板に近く配置される。このため、配線基板によって、半導体チップを保護することができる。それゆえ、半導体チップの破損を防止できる。従って、製品の信頼性が向上する。

上記半導体装置は、各ユニットの半導体チップが、同一ユニットのスペーサの間またはスペーサの内側に設けられていることが好ましい。この構成では、同一ユニットにおいて、半導体チップの両側または周囲には、スペーサが配置される。すなわち、１つのユニットにおいて、半導体チップは、スペーサ間に挟まれるように設けられている。このため、配線基板とスペーサとによって、半導体チップを保護することができる。それゆえ、半導体チップの破損を防止できる。従って、製品の信頼性が向上する。なお、スペーサを半導体チップの周囲に設ける場合は、環状のスペーサの内部に、半導体チップを配置すればよい。

上記半導体装置は、各ユニットのスペーサは、同一直線上に形成されていることが好ましい。この構成では、積層されたユニットのスペーサが、同一直線上に配置されている。このため、配線基板を介した、ユニット間のスペーサ同士の距離を短くすることができる。これにより、伝送距離も短くなり、半導体チップとベース配線基板との応答速度を高めることができる。

上記半導体装置は、各ユニットのスペーサが、同じものであることが好ましい。これにより、同一部材を用いて、半導体装置を製造できる。

上記半導体装置は、各ユニットのサイズが同じであることが好ましく、各ユニットのサイズが、ベース配線基板のサイズと同じであることがより好ましい。これにより、同一のスペーサを用いて、半導体装置を製造できる。

なお、各ユニットのサイズとは、実質的には、半導体チップおよびスペーサが形成される配線基板のサイズである。また、「サイズが同じ」とは、各ユニット（またはベース配線基板）の積層面の面積が同じであるとも換言できる。

上記半導体装置は、各ユニットの半導体チップと配線基板とが、フリップチップ方式で接続されていることが好ましい。これにより、半導体装置の製造時に、半導体チップと配線基板とをワイヤボンディングを使用せずに接続することができる。また、半導体チップと配線基板とが直接接続されるため、半導体チップから配線基板への伝送速度を高めることもできる。

上記半導体装置は、上記ユニットの半導体チップと配線基板との間に、樹脂層を備えていることが好ましい。また、上記樹脂層が、半導体チップを覆うように形成されていることがより好ましい。これにより、半導体チップと配線基板との接合を補強することができる。また、半導体チップを保護することもできる。それゆえ、半導体チップの破損を防止できる。また、半導体チップの防湿性も確保できる。従って、製品の信頼性が向上する。

上記半導体装置は、上記ベース配線基板が、ユニット積層面と反対の面に、外部端子を備えていてもよい。これにより、半導体装置を別の装置に実装することができる。

本発明の半導体装置の製造方法は、上記の課題を解決するために、半導体チップおよびスペーサが配線基板上に形成された構成を１つのユニットとし、このユニットが、ベース配線基板上に複数積層された半導体装置の製造方法であって、各ユニットの半導体チップは、配線基板を介してスペーサと電気的に接続されており、各ユニットの配線基板は、同一ユニットのスペーサに接続する第１の電極、上層のユニットのスペーサに接続する第２の電極、および第１の電極と第２の電極とを接続する第３の電極を備えており、ベース配線基板上に上記ユニットを順次繰り返して実装する実装工程を有し、この実装工程では、各ユニットの半導体チップとベース配線基板とを、各ユニットに形成されたスペーサを介して、電気的に接続することを特徴としている。

上記の方法によれば、各ユニットを実装する工程を繰り返すことによって、上記半導体装置を容易に製造できる。

上記半導体装置の製造方法は、上記実装工程の後に、ハンダバンプを実装する工程を有することが好ましい。これにより、ハンダバンプの欠損や欠落を防止することができる。

本発明に係る半導体装置は、各ユニットの半導体チップが、積層された各ユニットのスペーサによって、ベース配線基板と電気的に接続される構成であるから、ベース配線基板上の配線を単純化し、複数の半導体チップを高密度に実装することが可能となる。

本発明の実施の形態について説明すれば、以下の通りである。なお、本発明は、これに限定されるものではない。

（１）半導体装置
本発明にかかる半導体装置は、ベース配線基板上に半導体チップと共に積層されたスペーサおよび配線基板により、半導体チップと、ベース配線基板とを電気的に接続することによって、ベース配線基板上の配線の複雑化を解消するものである。

図１は、本実施形態の半導体装置の断面図である。本実施形態の半導体装置は、ベース配線基板１上に、複数（図１では３つ）の半導体チップ３Ａ〜３Ｃを備えた、マルチチップ半導体装置である。以下では、ベース配線基板１側を下側、半導体チップ３Ａ〜３Ｃの積層側（半導体チップが積層される側）を上側として説明する。

本実施形態の半導体装置は、図１に示すように、半導体チップ３Ａおよびスペーサ４が配線基板上７Ａに形成された構成を１つのユニットとし、このユニットが、ベース配線基板１上に３段積層された構成である。

上記半導体装置は、１段目のユニットが、最下層となるベース配線基板１に積層されている。この１段目のユニットは、半導体チップ３Ａ、半導体チップ３Ａに対応した配線基板７Ａ、およびスペーサ４を有している。半導体チップ３Ａとスペーサ４とは、配線基板７Ａの同一面上に形成されている。半導体チップ３Ａは、同一ユニットのスペーサ４間に設けられている。そして、配線基板７Ａの半導体チップ３Ａが形成された面と、ベース配線基板１のユニット積層面とが、対向するようになっている。つまり、半導体チップ３Ａとスペーサ４とが形成された面を下側にして、１段目のユニットが、ベース配線基板１に積層されている。

これによって、図１の半導体装置は、最下層となるベース配線基板１上の両端部またはベース配線基板１の周辺部に、スペーサ４が積層された構成となっている。そして、これらスペーサ４の間に、接着層２を介して、半導体チップ３Ａが形成されている。半導体チップ３Ａの上面には、配線基板７Ａに接続するためのバンプ６が形成されている。バンプ６は、半導体チップ３Ａに対応した配線基板７Ａに形成された、下部電極１２と接続される。バンプ６は、半導体チップ３Ａの図示しないボンディングパッド上に形成されている。半導体チップ３Ａ上の２つのバンプ６間には、樹脂層５が形成されている。

なお、半導体チップ３Ｂを含む２段目のユニット、半導体チップ３Ｃを含む３段目のユニットも、半導体チップ３Ａの構成と同様であり、半導体チップ３Ｂおよびそれに対応する配線基板７Ｂを含む２段目のユニットが配線基板７Ａ上に形成され、半導体チップ３Ｃおよびそれに対応する配線基板７Ｃを含む３段目のユニットが配線基板７Ｂ上に形成された構成となっている。

また、上記半導体装置は、半導体チップ３Ａ〜３Ｃのサイズが同じである。また、各ユニットの配線基板７Ａ〜７Ｃのサイズとベース配線基板１のサイズとは、同じである。また、各ユニットのスペーサ４は、同じものである。また、各ユニットに設けられたスペーサ４は、それぞれ、同一直線上に形成されている。すなわち、スペーサ４は、ベース配線基板１のユニット積層面に対し垂直な同一直線上に、それぞれ、積層されている。

ベース配線基板１の上面には、複数の上部電極９が設けられている。また、スペーサ４の上下両面には複数の突起電極１０が設けられている。さらに、配線基板７Ａの下面には、複数の下部スペーサ用電極１１ａが設けられている。この上部電極９とスペーサ４の上面の突起電極１０とが接続されている。また、スペーサ４の下面の突起電極１０と下部スペーサ用電極１１ａとが接続されている。また、バンプ６と配線基板７Ａとが接続されている。これらの接続は、いずれも、ワイヤボンディング方式ではなく、直接接続されている。

ここで、各部の構成について、詳細に説明する。図２はベース配線基板１の断面図、図３はスペーサ４の断面図、図４は配線基板７Ａ〜７Ｃの断面図である。

ベース配線基板１は、半導体チップ３Ａ〜３Ｃが積層される土台となる基板であり、半導体装置を外部装置に接続するものである。ベース配線基板１は、各ユニットに、共通の部材である。ベース配線基板１は、例えば、ガラスエポキシ樹脂などの絶縁性樹脂により作製された板状の部材である。ベース配線基板１の上下方向の厚さ（高さ）は、例えば、５０μｍ〜１５０μｍとすることができる。

図２に示すように、ベース配線基板１の上面（半導体チップ３Ａが積層される側の面）のスペーサ領域（スペーサ４が形成される領域）には、複数の上部電極９が形成されている。これらの上部電極９は、スペーサ４に対応して形成され、ベース配線基板１上に積層されるスペーサ４と電気的に接続するためのものである。

一方、ベース配線基板１の下面（上部電極９の形成面と反対の面）には、外部接続端子となる複数の下部電極１６が形成されている。これにより、例えば、これらの下部電極１６から下方にハンダバンプ８を形成することによって、ベース配線基板１を電子機器のマザーボードなどの別の装置に実装することができる。

また、上部電極９と下部電極１６とを電気的に接続するために、ベース配線基板１の上面には上部配線１３が、下面には下部配線１４が、それぞれ形成されている。これら上部配線１３および下部配線１４は、いずれも貫通電極１５ａに接続されている。貫通電極１５ａは、ベース配線基板１を上下方向に貫通するように形成されている。これにより、上部電極９と下部電極１６とが電気的に接続される。なお、上部配線１３および下部配線１４の一方が、上面および下面の片側に形成されていてもよい。

また、互いに対向する上部電極９と下部電極１６との間にも、貫通電極１５ｂが設けられている。これにより、上部配線１３および下部配線１４を介さず、上部電極９と下部電極１６とが、電気的に接続される。

なお、上部電極９、上部配線１３、および貫通電極１５の材料は、特に限定されるものではないが、例えば、銅（Ｃｕ）を主成分とする材料である。また、上部電極９の表面、および、上部配線１３の表面には、ニッケル（Ｎｉ）、金（Ａｕ）などの電気抵抗の小さい金属により、メッキが施されている。

接着層２は、ベース配線基板１または配線基板７Ａ〜７Ｃと、半導体チップ３Ａ〜３Ｃとの間に設けられ、これらを互いに接着する板状またはフィルム状のものである。接着層２は、半導体チップ３Ａ〜３Ｃの接着面とほぼ同一寸法である。接着層２の材料は、例えば、ポリイミド系樹脂またはエポキシ系樹脂などの絶縁性樹脂を使用できる。

スペーサ４は、ベース配線基板１と配線基板７Ａ〜７Ｃとの電気的接続、および、配線基板７Ａ〜７Ｃどうしの電気的接続を行うものである。スペーサ４は、例えば、エポキシ樹脂などの絶縁性樹脂によって作製されたものである。スペーサ４の上下方向の厚さ（高さ）は、搭載する半導体チップの厚さや接着層の厚さ等に応じて決定される。例えば、半導体チップ３Ａの厚さが１００μｍの場合は、スペーサ４の厚さを１５０μｍ程度とすればよい。

図３に示すように、スペーサ４の上下両面には、突起電極１０が、対をなして形成されている。すなわち、スペーサ４は、互いに対向する突起電極１０を複数備えている。図１および図３の構成では、スペーサ４の上下の対向する２辺に２列の突起電極１０が配置されている。しかし、突起電極１０の配置は、これに限定されるものではなく、突起電極１０の数に応じて、突起電極１０の列数は変更可能である。

スペーサ４には、上下の突起電極１０を結ぶようにスペーサ４を貫通する、貫通電極１７が形成されている。これにより、スペーサ４に対をなして形成された突起電極１０は、貫通電極１７に接続され、上下の突起電極１０が、電気的に接続される。

なお、突起電極１０及び貫通電極１７の材料は、特に限定されるものではないが、例えば、銅（Ｃｕ）を主成分とする材料である。また、突起電極１０の表面には、ハンダメッキが施されている。突起電極１０は、配線基板７Ａ〜７Ｃの下部スペーサ用電極１１ａ、上部スペーサ用電極１１ｂ、またはベース配線基板１の上部電極９に、直接接続されている。

配線基板７Ａ〜７Ｃは、半導体チップ７Ａ〜７Ｃとスペーサ４とを、電気的に接続するものである。配線基板７Ａ〜７Ｃは、例えば、エポキシ樹脂などの絶縁性樹脂によって作製された板状またはフィルム状の部材である。配線基板７Ａ〜７Ｃの上下方向の厚さ（高さ）は、例えば、２０μｍ〜１００μｍである。

配線基板７Ａ〜７Ｃは、同一ユニットのスペーサ４に接続する上部スペーサ用電極（第１の電極）１１ｂ、上層のユニットのスペーサに接続する下部スペーサ用電極（第２の電極）１１ａ、および、上部スペーサ用電極１１ｂと下部スペーサ用電極１１ａとを接続する貫通電極１９ｂを備えている。

すなわち、配線基板７Ａ〜７Ｃの上下両面のスペーサ領域（スペーサ４が形成される領域）には、スペーサ４に形成された突起電極１０に対応して、下部スペーサ用電極１１ａおよび上部スペーサ用電極１１ｂが、形成されている。下部スペーサ用電極１１ａは、同一ユニットのスペーサ４に接続され、上部スペーサ用電極１１ａは、１段上（上層）のユニットのスペーサ４に接続される。これにより、配線基板７Ａ〜７Ｃとスペーサ４との電気的接続、および、配線基板７Ａ〜７Ｃ相互間（すなわち、半導体チップ相互間）の電気的接続が可能となる。

より詳細には、例えば、１段目のユニットでは、ベース配線基板１と配線基板７Ａとの間に、スペーサ４が形成されている。スペーサ４の下面には、ベース配線基板１が接続され、上面には配線基板７Ａが接続される。スペーサ４には、２列ずつ（２組の対をなす）突起電極１０が形成されている（図３参照）。そして、スペーサ４の上面の突起電極は、配線基板７Ａの下面に接続される。そこで、配線基板７Ａの下面には、スペーサ４の上面の突起電極１０に対応して、下部スペーサ用電極１１ａが、形成されている。これにより、配線基板７Ａと、ベース配線基板１と配線基板７Ａとの間のスペーサ４とが電気的に接続される。

一方、配線基板７Ａと配線基板７Ｂとの間に形成されたスペーサ４の下面にも、それぞれ２列ずつ突起電極１０が形成されている（図３参照）。これらの突起電極１０は、配線基板７Ａの上面に接続される。そこで、配線基板７Ａの上面には、スペーサ４の下面の突起電極１０に対応して、上部スペーサ用電極１１ｂが形成されている。これにより、配線基板７Ａと、配線基板７Ａおよび配線基板７Ｂの間のスペーサ４とが電気的に接続される。

さらに、配線基板７Ａの下面には、バンプ６に対応する、下部電極１２が形成されている。より詳細には、半導体チップ７Ａの上面のボンディングパッド２０には、バンプ６が形成されている（図１参照）。これらのバンプ６は、配線基板７の下面に接続される。そこで、配線基板７Ａの下面には、これらのバンプ６に対応して下部電極１２が、バンプ６の位置と数に応じて形成されている。これらの接続により、半導体チップ３Ａと配線基板７Ａとが、電気的に接続される。

また、一方の下部電極１２と、内側にある下部スペーサ用電極１１ａとを接続するには、例えば下部配線１８ａ、上部配線１８ｂ、貫通電極１９ａを経路とする方法がある。すなわち、貫通電極１９ａは、配線基板７Ａを上下方向に貫通するように形成されている。そして、下部電極１２と、一方（内側）の貫通電極１９ａとが、配線基板７Ａの下面に設けられた下部配線１８ａにより接続されている。他方の貫通電極１９ａは、下部スペーサ用電極１１ａに接続されている。さらに、貫通電極１９ａ同士は、配線基板７Ａの上面に設けられた上部配線１８ｂにより接続されている。なお、下部配線１８ａおよび上部配線１８ｂは、配線基板７Ａ〜７Ｃの上面または下面に形成されていてもよい。また、下部電極１２と下部スペーサ用電極１１ａを直接下部配線１８ａで接続してもよい。また、下部電極１２と上部スペーサ用電極１１ｂを、下部配線１８ａ、上部配線１８ｂ、貫通電極１９ａを経路として接続することもできる。

また、対向する下部スペーサ用電極１１ａと上部スペーサ用電極１１ｂとの間に、配線基板７Ａ〜７Ｃを貫通するように、貫通電極１９ｂが設けられている。これら下部スペーサ用電極１１ａと上部スペーサ用電極１１ｂとは、貫通電極１９ｂで接続されている。

このように、図４の構成では、下部電極１２、貫通電極１９ａ、上部配線１８ｂ、貫通電極１９ａ、下部配線１８ａ、および下部スペーサ用電極１１ａは、電気的に接続されている。また、スペーサ４はベース配線基板１にも電気的に接続されている。従って、同一ユニットにおいて、半導体チップ３Ａ〜３Ｃ、配線基板７Ａ〜７Ｃ、スペーサ４、およびベース配線基板１が、電気的に接続される。

また、貫通電極１９ｂは、配線基板７Ａ〜７Ｃの下部スペーサ用電極１１ｂに接続される。これにより、異なるユニットのスペーサ４間（例えば、１段目のスペーサ４と２段目のスペーサ４）、つまり、各配線基板７Ａ〜７Ｃ間も電気的に接続されている。

下部スペーサ用電極１１ａ、上部スペーサ用電極１１ｂ、下部電極１２、下部配線１８ａ、および上部配線１８ｂの材料は、特に限定されるものではないが、例えば、銅（Ｃｕ）を主成分とする材料である。また、これらの部材の表面には、ニッケル（Ｎｉ）、金（Ａｕ）などの電気抵抗の小さい金属により、メッキ処理が施されている。貫通電極１９ａおよび１９ｂの材料も、特に限定されるものではないが、例えば、銅（Ｃｕ）を主成分とする材料である。

なお、配線基板７Ａ〜７Ｃは、各々に形成される半導体チップ３Ａ〜３Ｃの配線パターンおよび電極パターンに応じて設計される。

図６〜図９は、本発明の半導体装置で搭載の対象となる半導体チップのボンディングパッドが形成されている側から見た平面図である。すなわち、これらの図は、マルチチップ型半導体装置に実装される半導体チップ３Ａ〜３Ｃの上面図である。

半導体チップ３Ａ〜３Ｃは、配線基板７Ａ〜７Ｃを介してスペーサ４と電気的に接続されている。半導体チップ３Ａ〜３Ｃは、例えば、ＩＣ（集積回路）チップである。半導体チップ３Ａ〜３Ｃは、特に限定されるものではなく、どのような種類の半導体チップでも使用可能である。また、図１の半導体装置では、同じサイズの半導体チップ３Ａ〜３Ｃを使用しているが、各半導体チップ３Ａ〜３Ｃは、チップサイズ、つまり外形が、異なるものを使用してもよい。つまり、本実施の形態の半導体装置に使用される半導体チップの種類およびその組み合わせは、特に限定されるものではなく、任意の半導体チップを使用することができる。

半導体チップ３Ａ〜３Ｃの上面には、ボンディングパッド２０が形成されている。ボンディングパッド２０は、一般的に半導体チップ３Ａ〜３Ｃの回路が形成される面と同じ面（表面）に形成される。そして、前述のように、ボンディングパッド２０上には、バンプ６が形成される。ボンディングパッド２０の配置には、主に、図６〜図９に示す４種類の代表的な形式がある。すなわち、長方形の半導体チップ３Ａ〜３Ｃの短辺（図６）または長辺（図７）に沿ってボンディングパッド２０が配置された形式、半導体チップ３Ａ〜３Ｃの中心部に一列にボンディングパッド２０が配置された形式、および、半導体チップ３Ａ〜３Ｃの四辺に沿ってボンディングパッド２０が配置された形式の４つである。図９では、半導体チップ３Ａ〜３Ｃの長辺に平行に配置されたものであるが、短辺と平行に配置されたものもある。これらの半導体チップ３Ａ〜３Ｃは、例えば、周知の半導体製造技術を用いて製造されるものである。なお、ボンディングパッド２０の配置形式は、これらの構成に限定されるものではなく、これら以外の配置形式の半導体チップ３Ａ〜３Ｃも、搭載可能である。

半導体チップ３Ａ〜３Ｃのボンディングパッド２０には、バンプ６が形成されている。バンプ６は、配線基板７Ａ〜７Ｃの下部電極１２に接続されている。この接続は、フリップチップ接続で行われたものである。これにより、半導体チップ３Ａ〜３Ｃと配線基板７Ａ〜７Ｃとが、電気的に接続されている。なお、バンプ６は、半導体チップ３Ａ〜３Ｃのボンディングパッド２０に形成もしくは接続された突起電極ということもできる。

バンプ６は、ハンダバンプであっても、金（Ａｕ）バンプであってもよい。ハンダバンプは、例えば、錫（Ｓｎ）−鉛（Ｐｂ）合金、または、Ｐｂを含まないＰｂフリー合金を主に使用することができる。

樹脂層５は、半導体チップ３Ａと配線基板７Ａの接合強度を補助するものである。樹脂層５は、液状またはフィルム状のものである。図１の半導体装置では、樹脂層５は、半導体チップ３Ａ〜３Ｃ上に、充填または貼り付けされている。

ところで、図２１に示すように、ワイヤボンディング方式を用いた半導体装置は、積層された半導体チップ１０３のそれぞれから、配線基板１０１にワイヤ１０４が接続されている。このため、配線基板１０１上の配線数が多くなり、配線が複雑化する。

これに対し、本実施形態の半導体装置は、ワイヤボンディング方式ではなく、積層されたスペーサ４と配線基板７Ａ〜７Ｃによって、半導体チップ３Ａ〜３Ｃと、ベース配線基板１とが電気的に接続されることを特徴としている。

すなわち、上記半導体装置は、半導体チップ３Ａ〜３Ｃのそれぞれに対応する配線基板７Ａ〜７Ｃを備えている。半導体チップ３Ａ〜３Ｃと、配線基板７Ａ〜７Ｃとは、バンプ６と下部配線１２との接続により、互いに電気的に接続されている。さらに、下部配線１２は、これにより、同一ユニットにおいて、半導体チップ３Ａ〜３Ｃと、スペーサ４とは、電気的に接続されている。

さらに、配線基板７Ａ〜７Ｃの上下両面には、隣り合うユニットのスペーサ４が接続されている。この接続は、配線基板７Ａ〜７Ｃの下部スペーサ用電極１１ａまたは上部スペーサ用電極１１ｂと、スペーサ４の突起電極１０とによるものである。これにより、隣り合うユニット間をはじめ、全てのユニットが、異なるユニットのスペーサ４によって、電気的に接続されている。

従って、各ユニットの半導体チップ３Ａ〜３Ｃとベース配線基板１とは、各ユニットに形成されたスペーサ４を介して、電気的に接続される。そして、１段目のユニットのスペーサ４と、ベース配線基板１とは、電気的に接続されている。これにより、全ユニットのスペーサ４によって、全ユニットの半導体チップ３Ａ〜３Ｃとベース配線基板１とが電気的に接続される。

このように、本実施形態の半導体装置は、各ユニットのスペーサ４が積層されていることによって、積層された半導体チップ３Ａ〜３Ｃとベース配線基板１とを、電気的に接続している。それゆえ、本実施形態の半導体装置では、ワイヤボンディング方式の場合と異なり、積層された半導体チップ３Ａ〜３Ｃのそれぞれから、ベース配線基板１へ、ワイヤを接続する必要はない。

すなわち、本実施形態の半導体装置の特徴は、配線基板７Ａ〜７Ｃを用いることによって、共通のスペーサ４やベース配線基板１を使用することが可能となり、ワイヤボンディングが不要となることである。例えば、同じ機能を持つ異なるメーカーのＩＣチップ（半導体チップ）がある場合、同じ信号のボンディングパッドでも、メーカによってその数や位置が異なる。そこで、それぞれのチップに応じた配線基板７Ａ〜７Ｃによって、特定の電極（機能によって配線基板の下部スペーサ用電極１１ａ、上部スペーサ用電極１１ｂおよびスペーサ４の突起電極１０のどこにどの信号を通すかを決めておく）に接続する。つまり、配線基板７Ａ〜７Ｃは、チップ毎に異なる位置にあるパッド(信号)を共通の位置(電極)に配線するために機能する。これにより、配線基板７Ａ〜７Ｃ以外のスペーサ４やベース配線基板１上では、複数のチップからの信号がまとめられる。このため、半導体装置を単純な構造とすることができる。従来の半導体装置では、配線基板(図２１の配線基板１０１)によって、全てのチップの信号の配線を行うため、配線数が多く複雑になる。つまり、従来の半導体装置では、本実施形態の半導体装置の配線基板７Ａ〜７Ｃとベース配線基板１の両方の役割を、１枚の配線基板１０１が果たしている。言い換えれば、本実施形態の半導体装置は、従来では１枚の配線基板１０１に集中した配線を、複数の配線基板７Ａ〜７Ｃに分けることで、ベース配線基板１の単純化、および、積層できる半導体チップの制限の大幅な緩和が可能となる。

以上のように、本実施形態の半導体装置は、ワイヤボンディング方式ではなく、各ユニットの半導体チップ３Ａ〜３Ｃとベース配線基板１とが、各ユニットのスペーサ４を介して、電気的に接続されている。また、各ユニットの半導体チップ３Ａ〜３Ｃは、同一ユニットの配線基板７Ａ〜７Ｃを介して、同一ユニットのスペーサ４と、電気的に接続されている。また、各ユニットの配線基板７Ａ〜７Ｃに設けられた下部スペーサ用電極１１ａ、上部スペーサ用電極１１ｂ、および貫通電極１９ｂは、互いに電気的に接続されている。このため、配線基板７Ａ〜７Ｃとスペーサ４とによって、全ユニット間が、電気的に接続される。これにより、各ユニットの半導体チップ３Ａ〜３Ｃが、積層された各ユニットのスペーサ４によって、ベース配線基板１と電気的に接続される。

言い換えれば、上記半導体装置は、配線基板７Ａ〜７Ｃを半導体チップ３Ａ〜３Ｃごとに設けている。そして、ユニット間を、配線基板７Ａ〜７Ｃおよびそれらの間のスペーサ４によって、電気的に接続している。このため、ベース配線基板１上の配線数を減らして、半導体チップ３Ａ〜３Ｃとベース配線基板１とを電気的に接続できる。

つまり、上記半導体装置では、半導体チップ３Ａ〜３Ｃとベース配線基板１との接続に、ワイヤボンディング方式が用いられていない。このため、各ユニットの半導体チップ３Ａ〜３Ｃのそれぞれから、ベース配線基板１への配線が不要である。従って、ワイヤボンディング方式に比べ、ベース配線基板１上の配線を単純化し、複数の半導体チップ３Ａ〜３Ｃを高密度に実装する（１パッケージ化する）ことができる。また、各ユニットの半導体チップ３Ａ〜３Ｃの組み合わせを自由に設定して、多彩な種類の半導体チップを組み合わせたユニットを、ベース配線基板１上に積層できる。

また、従来の半導体装置は、ワイヤボンディング方式による接続のため、チップサイズやチップ上のボンディングパッドの位置の異なる半導体チップの組み合わせに変更すると、配線基板も変更する必要があるという問題も生じる。具体的には、図２において、配線基板１０１上には、配線層（ボンディングエリア）１０９が形成されているため、チップサイズの異なる半導体チップ１０３の組み合わせに変更しようとすると、配線層１０９に接続できなくなる場合がある。すなわち、１枚の配線基板に複数の半導体チップを搭載する場合、搭載する半導体チップの組み合わせが異なると、それに応じて、配線基板１０１も変更する必要がある。

これに対し、本実施形態の半導体装置は、各ユニットのスペーサ４によって、ユニット間を電気的に接続し、ベース配線基板１に最も近いユニットのスペーサ４によって、ベース配線基板１と各ユニット（半導体チップ３Ａ〜３Ｃ）とを電気的に接続している。また、半導体チップとスペーサは、半導体チップに応じて作製された配線基板で接続している。このため、半導体チップの組み合わせを変更しても、ベース配線基板１や配線基板７Ａ〜７Ｃを新たに作製する必要がない。つまり、本実施形態の半導体装置は、多彩な組み合わせの複数の半導体チップを、同一のベース配線基板１に高密度に実装することができる。

また、上記半導体装置は、各ユニットの半導体チップ３Ａ〜３Ｃとスペーサ４とが、配線基板７Ａ〜７Ｃの同一面上に形成されている。これにより、ワイヤボンディング方式のように、ワイヤを覆うために必要なモールド樹脂(半導体チップ上部を覆う部分)が不要となり、ユニットの厚さを薄くできるため、半導体装置の薄型化が可能となる。

また、上記半導体装置は、各ユニットにおける配線基板７Ａ〜７Ｃの半導体チップ３Ａ〜３Ｃが形成された面と、ベース配線基板１のユニット積層面とが、対向するように設けられている。これにより、同一ユニットにおいて、半導体チップ３Ａ〜３Ｃが、配線基板７Ａ〜７Ｃよりもベース配線基板１に近く配置される。このため、配線基板７Ａ〜７Ｃによって、半導体チップ３Ａ〜３Ｃを保護することができる。それゆえ、半導体チップ３Ａ〜３Ｃの破損を防止できる。従って、半導体装置の信頼性が向上する。

また、上記半導体装置は、各ユニットの半導体チップ３Ａ〜３Ｃが、同一ユニットのスペーサ４の間またはスペーサ４の内側に設けられている。これにより、同一ユニットにおいて、半導体チップ３Ａ〜３Ｃの両側または周囲には、スペーサ４が配置される。すなわち、半導体チップ３Ａ〜３Ｃの両側にスペーサ４が配置される場合、１つのユニットにおいて、半導体チップ３Ａ〜３Ｃが、２つのスペーサ４間に挟まれる構成とすることができる。一方、半導体チップ３Ａ〜３Ｃの周囲にスペーサ４が配置される場合、図２０に示すように、環状（口字型）のスペーサ４の内部（中央部４１）に、半導体チップ３Ａ〜３Ｃが配置される構成とすることができる。これにより、配線基板７Ａ〜７Ｃとスペーサ４とによって、半導体チップ３Ａ〜３Ｃを保護することができる。それゆえ、半導体チップ３Ａ〜３Ｃの破損を防止できる。従って、製品の信頼性が向上する。

また、上記半導体装置は、各ユニットの両側または周囲を囲むように設けられたスペーサ４が、それぞれ、同一直線状に形成されている。このため、配線基板７Ａ〜７Ｃを介した、ユニット間のスペーサ４同士の距離を短くすることができる。これにより、伝送距離も短くなり、半導体チップ３Ａ〜３Ｃとベース配線基板１、または半導体チップ３Ａ〜３Ｃ間の応答速度を高めることができる。

また、上記半導体装置は、各ユニットのスペーサ４が、同じものである。これにより、同一部材を用いて、半導体装置を製造できる。

また、上記半導体装置は、各ユニットのサイズが同じであり、かつ、各ユニットのサイズ（配線基板７Ａ〜７Ｃのサイズ）が、ベース配線基板のサイズと同じである。これにより、半導体装置を小型化することが可能となる。

また、上記半導体装置は、各ユニットの半導体チップ３Ａ〜３Ｃと配線基板７Ａ〜７Ｃとが、フリップチップ方式で接続されている。これにより、半導体チップ３Ａ〜３Ｃと配線基板７Ａ〜７Ｃとが直接接続されるため、半導体チップ３Ａ〜３Ｃから配線基板７Ａ〜７Ｃへの伝送速度を高めることもできる。

また、上記半導体装置は、上記ユニットの半導体チップ３Ａ〜３Ｃと配線基板７Ａ〜７Ｃとの間に、樹脂層５を備えている。これにより、半導体チップ３Ａ〜３Ｃと配線基板７Ａ〜７Ｃとの接合を補強することができる。また、半導体チップ３Ａ〜３Ｃを保護することもできる。それゆえ、半導体チップ３Ａ〜３Ｃの破損を防止できる。また、半導体チップ３Ａ〜３Ｃの防湿性も確保できる。従って、半導体装置の信頼性が向上する。

また、上記半導体装置は、ベース配線基板１が、ユニット積層面と反対の面に、ハンダバンプ８を備えている。これにより、半導体装置を別の装置に、実装することができる。

また、上記半導体装置は、スペーサ４内を貫通する貫通電極１９ｂを備えている。これにより、下部スペーサ用電極１１ａおよび上部スペーサ用電極１１ｂ間を最短距離で接続できるため、応答速度を速めることができる。

また、上記半導体装置は、スペーサ４に対向して設けられた突起電極１０が、貫通電極１７によって接続されている。このため、１つのパッケージ内に複数個の半導体チップを搭載するマルチチップ半導体装置において、搭載する半導体チップの種類を問わずに、同じスペーサを使用して半導体チップの積層をすることができる。

また、上記半導体装置は、スペーサ４を介して、ベース配線基板１と積層されたユニットとが電気的に接続されている。このため、１つのパッケージ内に複数個の半導体チップを搭載するマルチチップ半導体装置において、外部端子８の配列が同じ場合であれば、搭載する半導体チップの種類を問わずに、同じベース配線基板を使用して半導体チップを積層することができる。

例えば、ＩＣチップをパッケージングした製品（半導体装置）は、外部端子（ハンダボール８に相当)に出る信号の配列、すなわちピン配置（どの端子にどの信号をつなぐか）は、一般的には標準の配置(標準端子配置)が定められている。半導体装置の機能が異なれば、この標準端子配置は、異なる場合がある。上記の半導体装置によれば、ベース配線基板１（具体的には、外部端子８の配列）を、機能ごとに決められたピン配置（標準端子配置、または、ユーザーカスタム端子配置等)と同じにすることにより、搭載する半導体チップの種類を問わずに、同じベース配線基板１を使用して半導体チップを積層することができる。

また、本実施形態の半導体装置を、ベース配線基板１の外部端子の配列とは異なるピン配置を有するボードを有する別の電子機器に接続する場合、外部端子の配列を、接続する電子機器のボードのピン配置に合わせて変更する。すなわち、ベース配線基板１の配線(図２の上部電極９から下部電極１６までの配線)を変更する。これにより、配線基板７Ａ〜７Ｃ、スペーサ４を変えることなく、ベース配線基板１の変更のみで、本実施形態の半導体装置を、様々な電子機器に実装することができる。

（２）半導体装置の製造方法
次に、上記半導体装置の製造方法を説明する。上記半導体装置の製造方法は、ベース配線基板上に１段目のユニット（配線基板上に半導体チップとスペーサとが形成されたユニット）を形成し、この１段目のユニットと同様の工程を繰り返して、２段目以降のユニットを形成することによって、ベース配線基板上に複数（多段）のユニットを積層する方法である。

図１０〜図１９は、本発明の半導体装置の製造工程における構造の断面図である。すなわち、図１０は、ベース配線基板１上に、１段目のユニットの半導体チップ３Ａが形成された構成の断面図である。図１１は、図１０の構成にスペーサ４が形成された構成の断面図である。図１２は、ベース配線基板１上に、１段目のユニット（半導体チップ３Ａ、スペーサ４、配線基板７Ａ）が形成された構成の断面図である。図１３は、図１２の構成に、２段目のユニットの半導体チップ３Ｂが形成された構成の断面図である。図１４は、図１３の構成に、２段目のユニットのスペーサ４が形成された構成の断面図である。図１５は、ベース配線基板１上に、１段目のユニット、および、２段目のユニット（半導体チップ３Ｂ、スペーサ４、配線基板７Ｂ）が形成された構成の断面図である。図１６は、図１５の構成に、さらに、３段目のユニットの半導体チップ３Ｃが形成された構成の断面図である。図１７は、図１６の構成に３段目のユニットのスペーサ４が形成された構成の断面図である。図１８は、ベース配線基板１上に、１段目〜３段目のユニットが形成された構成の断面図である。図１９は、図１８の構成に、ハンダバンプが形成された構成の断面図である。

以下では、図１の半導体装置の製造方法について説明する。

まず、搭載される半導体チップ３Ａ〜３Ｃに応じたベース配線基板１の形成方法を説明する。図２に示すように、スペーサ４と電気的に接続させるための上部電極９、外部接続端子を形成する下部電極１６、上部電極９と下部電極１６とを接続する上部配線１３と下部配線１４、貫通電極１５ａおよび１５ｂを形成する。これらの電極、および配線パターンは、例えば次のような方法で形成することができる。ベースとなる基板の貫通電極１５ａおよび１５ｂを形成する位置に、任意の大きさの穴を開ける。次に、その基板の上下両面に、銅（Ｃｕ）をメッキする。この時に、貫通電極１５ａおよび１５ｂを形成する位置に開けた穴は、同時にメッキされている。次に、銅箔の表面を、フォトレジスト膜で覆い、任意の電極のパターン（上部電極９と下部電極１６）、配線パターン（上部配線１３と下部配線１４）を形成した後、銅箔をエッチングする。これにより、フォトレジスト膜で形成したパターンと同様のパターンが、基板上に残る。この工程を両面それぞれについて実施することで、ベース配線基板１の電極パターン、および、配線パターンを形成することができる。その後、残った銅箔の表面に、ＮｉとＡｕなどの電気抵抗の小さい金属のメッキを施すことで、ベース配線基板１の製造は完成する。

次に、スペーサ４の形成方法を説明する。ここでは、スペーサ４は、環状とする。すなわち、図３に示したスペーサ４の内部（中央部４１）には、パッケージのサイズやチップのサイズ、又はスペーサ４の電極の数に応じて、任意のサイズの空間が形成されており、半導体チップ３Ａ〜３Ｃは、この空間の中に納まる。図３に示すように、スペーサ４は、互いに対向する突起電極１０と、突起電極１０を結ぶ貫通電極１７とを有している。突起電極１０および貫通電極１７は、例えば次の方法で形成される。スペーサ４には、貫通電極１７を形成する位置に任意の大きさの穴を開け、スペーサ４の両面に銅（Ｃｕ）をメッキする。次に、銅メッキされた表面（銅箔の表面）をフォトレジスト膜で覆い、突起電極１０のパターンを形成した後、銅箔をエッチングする。これにより、突起電極１０および貫通電極１７のパターンが形成される。その後、残った銅箔の表面に、Ｎｉ、Ａｕなどの電気抵抗の小さい金属および半田のメッキを施すことで、突起電極１０が形成され、スペーサ４の製造は完成する。

なお、図１および図３のスペーサ４は、対向する辺に２列ずつの突起電極１０を有しているものを例として示しているが、電極の数に応じて、列の数を変えて作製することができる。また、図２０のように、環状（口字型）のスペーサでは、対向する辺に限らず、４辺に突起電極１０を形成することもできる。

次に、配線基板７Ａ〜７Ｃの形成方法を説明する。図４に示した配線基板７Ａ〜７Ｃには、半導体チップ３Ａ〜３Ｃと電気的に接続するための下部電極１２、スペーサ４と電気的に接続するための下部スペーサ用電極１１ａおよび上部スペーサ用電極１１ｂ、下部スペーサ用電極１１ａと下部電極１２とを電気的に接続するための下部配線１８ａおよび上部配線１８ｂ、下部配線１８ａおよび上部配線１８ｂと下部スペーサ用電極１１ａおよび上部スペーサ用電極１１ｂとを電気的に接続する貫通電極１９ａおよび１９ｂが形成されている。これらの各電極、および、各配線パターンは、例えば、次のような方法で形成することができる。ベースとなる基板に、貫通電極１９ａおよび１９ｂを形成する位置に任意の大きさの穴を開ける。次に、基板の両面に銅（Ｃｕ）をメッキする。この時に、貫通電極１９ａおよび１９ｂを形成する位置に開けた穴は、同時にメッキされている。次に、銅箔の表面をフォトレジスト膜で覆い、任意の電極のパターン、配線パターンを形成した後、銅箔をエッチングする。これにより、フォトレジスト膜で形成したパターンと同様のパターンが、基板上に残る。この工程を上下両面それぞれについて実施することで、配線基板７Ａ〜７Ｃの電極パターンおよび配線パターンを形成することができる。その後、残った銅箔の表面に、ＮｉとＡｕなどの電気抵抗の小さい金属のメッキを施すことで、配線基板７の製造は完成する。

半導体チップ３Ａ〜３Ｃをベース配線基板１上に積層する前には、半導体チップ３Ａ〜３Ｃのボンディングパッド２０に、バンプ６を形成しておく。

このようにして、各ユニットの構成部材をあらかじめ形成しておく。上記半導体装置の製造方法では、ベース配線基板１上に、複数のユニットを実装する工程を繰り返すことによって、半導体装置を製造する。

まず、ベース配線基板１上に１段目のユニットを形成する。半導体チップ３Ａの接着面（ベース配線基板１側；下面）に、その接着面と同一寸法の接着フィルム２を貼り付けた後、ベース配線基板１のユニット積層面（接着面）に半導体チップ３Ａを接着する。続いて、バンプ６の間に、樹脂５を充填または貼り付ける。樹脂５の実装は、スペーサ４の実装後でも可能である。図１０は、半導体チップ３Ａの接着後の断面図である。

次に、半導体チップ３Ａを接着したベース配線基板１に、スペーサ４を実装する。このとき、ベース配線基板１の上部電極９と、スペーサ４の突起電極１０とを接続する。スペーサ４は、半導体チップ３Ａの左右両側に形成する。スペーサ４は、実装後にリフローすることによってベース配線基板１と電気的に接続する。図１１にスペーサ４の実装後の断面を図示する。

次に、搭載した半導体チップ３Ａに応じた配線基板７Ａを実装する。このとき、半導体チップ３Ａのバンプ６と、配線基板７Ａの下部電極１２とを接続する。また、スペーサ４の突起電極１０と、配線基板７Ａの下部スペーサ用電極１１ａとを接続する。配線基板７Ａは、実装後にリフローすることによってスペーサ４および半導体チップ３Ａと電気的に接続する。図１２に配線基板７Ａの実装後の断面を図示する。

次に、１段目のユニットの配線基板７Ａ上（半導体チップ３Ａと反対の面）に、２段目のユニットを実装する。２段目のユニットの実装も、１段目と同様に進めていく。図１３〜図１５は、２段目のユニットの形成工程の構成の断面図である。

次に、２段目のユニットの配線基板７Ｂ上（半導体チップ３Ｂと反対の面）に、３段目のユニットを実装する。３段目のユニットの実装は、１段目および２段目のユニットと同様に進めていく。図１６〜図１８は、３段目のユニットの形成工程の構成の断面図である。

このように、この製造方法は、各ユニットの実装の繰り返しにより、必要な半導体チップを含む全てのユニットを実装する。その後、図１９に示すように、ベース配線基板１の下面の電極１６に、ハンダボールを供給した後、リフロ−することによって、ハンダバンプ８を形成させる。図１９は、ハンダバンプ８の例としてハンダボールを搭載した構成の断面図である。

以上のように、上記半導体装置の製造方法は、最下層となるベース配線基板上に、半導体チップ、スペーサ、配線基板を有するユニットを実装することによって、１段目のユニットを形成する。２段目以降のユニットも、順次、１段下のユニットの配線基板への実装を繰り返す。このような方法により、上記半導体装置は、単純な工程の繰り返しによって形成できるユニットを、ベース配線基板上に順次積層することによって、容易に製造できる。つまり、この方法では、単純な工程の繰り返しで、各ユニットの実装が可能である。さらに、ワイヤボンディング方式を用いないため、搭載する半導体チップ３Ａ〜３Ｃのボンディングパッド２０および複数の半導体チップ３Ａ〜３Ｃから、ベース配線基板１上に形成するボンディングワイヤの接続エリアの数は、問題とならない。従って、ワイヤボンディング方式を用いる場合では困難であった組み合わせの複数の半導体チップを１パッケージ内に搭載することが可能となり、高密度実装に適したマルチチップ半導体装置を製造することができる。これにより、１つのベース配線基板上に、複数の半導体チップを実装することが可能となる。

また、スペーサ４およびベース配線基板１は、いずれも、搭載する半導体チップの機能または容量を問わず、共通のものを使用できる。つまり、ベース配線基板は、１つでよい。また、突起電極１０を備えたスペーサ４は、同一種類のものを使用できる。

さらに、配線基板７Ａ〜７Ｃは、搭載する半導体チップ３Ａ〜３Ｃ毎に形成し、スペーサ４を介して、ベース配線基板１に電気的に接続される。このため、半導体チップ３Ａ〜３Ｃとベース配線基板１との接続を簡素化できる。また、ベース配線基板１上の配線も単純化できる。それゆえ、ベース配線基板１上に複数の半導体チップ３Ａ〜３Ｃを搭載しても、ワイヤボンディング接続の場合に発生していた、ベース配線基板上の配線の複雑化の問題は生じない。また、搭載する半導体チップ３Ａ〜３Ｃの組み合わせが変わっても、新たにベース配線基板を準備する必要は無い。

なお、本実施形態では、３つのユニット（３つの半導体チップ３Ａ〜３Ｃ）を積層した場合について説明したが、半導体チップの数は限定されるものではない。すなわち、２つの半導体チップ、および、４種類以上の半導体を搭載した半導体装置の場合も、同様の構成によって、ベース配線基板１に実装可能である。

本実施形態の半導体装置では、各ユニット間が接着層２を介して直接接している。しかし、ユニット間の電気的な接続を、スペーサ４を介して行えることができれば、各ユニット間に、別の層を設けてもよい。

本実施形態の半導体装置は、各ユニットの半導体チップ３Ａ〜３Ｃとスペーサ４とが、配線基板７Ａ〜７Ｃの同一面上に形成されている。しかし、この構成に限らず、例えば、配線基板７Ａ〜７Ｃの１つの面に半導体チップ３Ａ〜３Ｃを形成し、反対の面にスペーサ４を形成することも可能である。

また、本実施形態の半導体装置は、各ユニットにおける配線基板７Ａ〜７Ｃの半導体チップ３Ａ〜３Ｃが形成された面と、ベース配線基板１のユニット積層面とが、対向するように設けられている。しかし、この構成に限らず、例えば、半導体チップ３Ａ〜３Ｃが形成された面の反対の面と、ベース配線基板１のユニット積層面とが対向する構成とすることもできる。

また、本実施形態の半導体装置は、各ユニットの半導体チップ３Ａ〜３Ｃが、同一ユニットのスペーサ４の間またはスペーサに囲まれるように設けられている。しかし、スペーサ４の配置は、特に限定されるものではなく、任意に設定できる。

また、本実施形態の半導体装置は、各ユニットの両側に設けられたスペーサ４が、それぞれ、同一直線状に形成されている。しかし、スペーサ４の配列状態は、これに限定されるものではない。

また、本実施形態の半導体装置は、各ユニットのスペーサ４が、同じものであるが、異なるスペーサ４を用いることもできる。

また、本実施形態の半導体装置は、各ユニットのサイズが同じであり、かつ、各ユニットのサイズ（配線基板７Ａ〜７Ｃのサイズ）が、ベース配線基板１のサイズと同じである。しかし、各ユニットのサイズ、半導体チップのサイズなどの組み合わせは、任意に設定できる。また、各ユニットの半導体チップ３Ａ〜３Ｃは、異なるものでも同じものでもよい。

また、本実施形態の半導体装置は、各ユニットの半導体チップ３Ａ〜３Ｃと配線基板７Ａ〜７Ｃとが、フリップチップ方式で接続されている。しかし、接続方法はこれに限定されるものではなく、例えば、ワイヤボンディング方式の接続であってもよい。

また、本実施形態の半導体装置は、樹脂５を半導体チップ３Ａ〜３Ｃ上のみに充填または貼り付けした構成である。しかし、図５に示すように、半導体チップ３Ａ〜３Ｃ全体を樹脂５で覆う構成とすることもできる。この構成は、半導体チップ３Ａ〜３Ｃの防湿が必要な場合に、特に有効である。

本実施形態の半導体装置は、ベース配線基板１のサイズを変更したり、上部電極９および下部電極１６の数を変更したりすることによって、搭載する半導体のサイズに関係なく、複数の半導体チップを搭載することができる。すなわち、ベース配線基板１に積層する半導体チップ３Ａ〜３Ｃを含むユニットの大きさに応じて、ベース配線基板１の設計を変更することによって、種々の半導体チップに対応できる。

さらに、本実施形態の半導体装置は、ベース配線基板上の配線パターンを変更することにより、他の部材を変更することなく、外部端子の配列の変更ができ、様々な電子機器に内蔵されているボードとの接続に対応することが可能となる。

上記半導体装置の製造方法は、以下の工程を有すると表現することもできる。
（ａ）ベース配線基板１の片面または両面に配線（上部配線１３および／または下部配線１４）を形成し、スペーサ４と接続する電極（および外部接続端子を形成する電極）を有するベース配線基板を準備する工程、
（ｂ）両面にベース配線基板１または配線基板７Ａ〜７Ｃと接続する複数の突起電極１０を有するスペーサ４を準備する工程、
（ｃ）片面または両面に配線（下部配線１８ａまたは上部配線１８ｂ）がなされ、両面にスペーサ４と接続する電極（下部スペーサ用電極１１ａおよび上部スペーサ用電極１１ｂ）および半導体チップ３Ａ〜３Ｃと接続する電極（下部電極１２）を有する配線基板７Ａ〜７Ｃを準備する工程、
（ｄ）前記ベース配線基板１に、半導体チップ３Ａ、スペーサ４、配線基板７Ａを含むユニットを実装する工程、
（ｅ）前項（ｄ）において実装した上に、更に上記のユニットとは別のユニットの実装を繰り返し、複数の半導体チップを実装する工程を有する半導体装置の製造方法。

この製造方法において、工程の最後に、ハンダバンプを実装することで、ハンダバンプの欠損や欠落の防止を図ることが可能となる。

本発明に係る半導体装置は、各ユニットの半導体チップが、積層された各ユニットのスペーサと配線基板によって、ベース配線基板と電気的に接続される構成である。このため、ワイヤボンディング方式の問題である、配線の複雑化と、配線数、配線スペースの増加によるチップサイズの制限を解消できる。それゆえ、携帯電話などのモバイル機器を使用する通信分野に好適に利用できる。

本発明にかかる半導体装置の断面図である。 図１の半導体装置のベース配線基板の断面図である。 図１の半導体装置のスペーサの断面図である。 図１の半導体装置の配線基板の断面図である。 本発明にかかる別の半導体装置の断面図である。 本発明にかかる半導体装置に実装される半導体チップの上面図である。 本発明にかかる半導体装置に実装される半導体チップの上面図である。 本発明にかかる半導体装置に実装される半導体チップの上面図である。 本発明にかかる半導体装置に実装される半導体チップの上面図である。 本発明にかかる半導体装置の製造工程における構造の断面図である。 本発明にかかる半導体装置の製造工程における構造の断面図である。 本発明にかかる半導体装置の製造工程における構造の断面図である。 本発明にかかる半導体装置の製造工程における構造の断面図である。 本発明にかかる半導体装置の製造工程における構造の断面図である。 本発明にかかる半導体装置の製造工程における構造の断面図である。 本発明にかかる半導体装置の製造工程における構造の断面図である。 本発明にかかる半導体装置の製造工程における構造の断面図である。 本発明にかかる半導体装置の製造工程における構造の断面図である。 本発明にかかる半導体装置の製造工程における構造の断面図である。 図１の半導体装置の別のスペーサの上面図である。 従来の半導体装置の断面図である。

符号の説明

１ ベース配線基板
２ 接着層
３Ａ，３Ｂ，３Ｃ 半導体チップ
４ スペーサ
５ 樹脂層
６ バンプ
７Ａ，７Ｂ，７Ｃ 配線基板
８ ハンダバンプ（外部端子）
９ 上部電極
１０ 突起電極
１１ａ 下部スペーサ用電極（第２の電極）
１１ｂ 上部スペーサ用電極（第１の電極）
１２ 下部電極
１３ 上部配線
１４ 下部配線
１５ａ，１５ｂ 貫通電極
１６ 下部電極
１７ 貫通電極
１８ａ 下部配線
１８ｂ 上部配線
１９ａ 貫通電極
１９ｂ 貫通電極（第３の電極）
２０ ボンディングパッド
２１ ハンダボール

Claims (13)

1. 半導体チップおよびスペーサが配線基板上に形成された構成を１つのユニットとし、このユニットが、ベース配線基板上に複数積層されており、
   各ユニットの半導体チップは、配線基板を介してスペーサと電気的に接続されており、
   各ユニットの配線基板は、同一ユニットのスペーサに接続する第１の電極、上層のユニットのスペーサに接続する第２の電極、および第１の電極と第２の電極とを接続する第３の電極を備えており、
   各ユニットの半導体チップとベース配線基板とが、各ユニットに形成されたスペーサを介して、電気的に接続されていることを特徴とする半導体装置。
2. 各ユニットの半導体チップとスペーサとが、配線基板の同一面上に形成されていることを特徴とする請求項１に記載の半導体装置。
3. 各ユニットにおける配線基板の半導体チップが形成された面と、ベース配線基板のユニット積層面とが、対向するように設けられていることを特徴とする請求項２に記載の半導体装置。
4. 各ユニットの半導体チップは、同一ユニットのスペーサの間またはスペーサの内側に設けられていることを特徴とする請求項２に記載の半導体装置。
5. 各ユニットのスペーサは、同一直線上に形成されていることを特徴とする請求項１に記載の半導体装置。
6. 各ユニットのスペーサは、同じものであることを特徴とする請求項１に記載の半導体装置。
7. 各ユニットのサイズが同じであることを特徴とする請求項１に記載の半導体装置。
8. 各ユニットの半導体チップと配線基板とが、フリップチップ方式で接続されていることを特徴とする請求項１に記載の半導体装置。
9. 上記ユニットの半導体チップと配線基板との間に、樹脂層を備えていることを特徴とする請求項１に記載の半導体装置。
10. 上記樹脂層は、半導体チップを覆うように形成されていることを特徴とする請求項９に記載の半導体装置。
11. 上記ベース配線基板は、ユニット積層面と反対の面に、外部端子を備えていることを特徴とする請求項１に記載の半導体装置。
12. 半導体チップおよびスペーサが配線基板上に形成された構成を１つのユニットとし、このユニットが、ベース配線基板上に複数積層された半導体装置の製造方法であって、
    各ユニットの半導体チップは、配線基板を介してスペーサと電気的に接続されており、
    各ユニットの配線基板は、同一ユニットのスペーサに接続する第１の電極、上層のユニットのスペーサに接続する第２の電極、および第１の電極と第２の電極とを接続する第３の電極を備えており、
    ベース配線基板上に上記ユニットを順次繰り返して実装する実装工程を有し、
    この実装工程では、各ユニットの半導体チップとベース配線基板とを、各ユニットに形成されたスペーサを介して、電気的に接続することを特徴とする半導体装置の製造方法。
13. 上記実装工程の後に、ハンダバンプを実装する工程を有することを特徴とする請求項１２に記載の半導体装置の製造方法。
    

Images