JP3545200B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3545200B2
JP3545200B2 JP10307398A JP10307398A JP3545200B2 JP 3545200 B2 JP3545200 B2 JP 3545200B2 JP 10307398 A JP10307398 A JP 10307398A JP 10307398 A JP10307398 A JP 10307398A JP 3545200 B2 JP3545200 B2 JP 3545200B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring pattern
semiconductor
mounting substrate
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10307398A
Other languages
English (en)
Other versions
JPH113970A (ja
Inventor
俊也 石尾
宏之 中西
朋代 丸山
勝信 森
克行 樽井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10307398A priority Critical patent/JP3545200B2/ja
Priority to TW087105733A priority patent/TW371358B/zh
Priority to US09/061,035 priority patent/US6104084A/en
Priority to KR1019980013538A priority patent/KR100277308B1/ko
Publication of JPH113970A publication Critical patent/JPH113970A/ja
Application granted granted Critical
Publication of JP3545200B2 publication Critical patent/JP3545200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、軽量かつ小型な電子機器に搭載し得る半導体装置に関するものである。
【０００２】
【従来の技術】
従来から、図３８および図３９に示すように、半導体チップ５１を１個のみ内蔵する半導体装置が種々提案されている（従来技術１とする）。上記半導体装置は、通常、以下のようにして製造される。すなわち、リードフレーム５４に形成されたダイパッド５５の上に、銀ペースト等の熱硬化型のダイアタッチ材料５３を用いて半導体チップ５１を搭載する（以下、ダイボンディングと称する）。次に、上記ダイアタッチ材料５３を熱処理によって硬化させ、半導体チップ５１をダイパッド５５に固定する（ダイボンディング工程）。
【０００３】
その後、半導体チップ５１の素子形成面に形成された電極パッド５２とリードフレーム５４に形成されたインナーリード５６とを金ワイヤ等のボンディングワイヤ５９により電気的に接続する（ワイヤボンディング工程）。さらにこれらを射止樹脂６０等で射止した後、射止樹脂６０がアウターリード５７間に流れ出ないようにリードフレーム５４に形成されたタイバー（図示せず）や、ダイパッド５５を保持するために形成されたサポートリード５８を切断し、アウターリード５７を所望の形状に折り曲げ（フォーミング）て完成品となる。
【０００４】
一方、近年では、電子機器の小型化、軽量化の要求に伴い、半導体装置のメモリの増大化も要求されている。そこで、上記従来技術１を進展させ、図４０および図４１に示すように、ダイパッド５５の表裏両面に２個の半導体チップ５１ａ・５１ｂを搭載するようにした半導体装置も提案されている（従来技術２とする）。上記半導体装置は、半導体チップ５１ａ・５１ｂの裏面（半導体チップ５１ａ・５１ｂの素子形成面とは反対側の面）同士が互いに対向するように、例えば特願平６−２９７０５９号公報等で提案された方法によって製造される。
【０００５】
つまり、まずダイパッド５５の一方の面に、銀または無銀ペースト等のペースト状ダイアタッチ材料５３を用いて半導体チップ５１ａを搭載する。そして、上記ダイアタッチ材料５３を熱硬化させて、半導体チップ５１ａをダイパッド５５に固定する。続いて、ダイパッド５５の他方の面に対しても同様にペースト状ダイアタッチ材料５３を用いて半導体チップ５１ｂを搭載し、上記ダイアタッチ材料５３を熱硬化させて半導体チップ５１ｂをダイパッド５５に固定する。
【０００６】
その後、一方の半導体チップ５１ａの電極パッド５２ａとインナーリード５６とを金ワイヤ等のボンディングワイヤ５９ａでワイヤボンディングする。続いて、他方の半導体チップ５１ｂについても同様に電極パッド５２ｂとインナーリード５６とをボンディングワイヤ５９ｂでワイヤボンディングして接続する。その後の工程については、上記従来技術１と同様である。
【０００７】
【発明が解決しようとする課題】
ところで、メモリを２倍にする等の目的でダイパッド５５の表裏両面に半導体チップ５１ａ・５１ｂを搭載する従来の半導体装置では、ボンディングワイヤ５９ａ・５９ｂの長さや角度は、電極パッド５２ａ・５２ｂのレイアウトに依存する。つまり、電極パッド５２ａ・５２ｂの配置位置によっては、ボンディングワイヤ５９ａ・５９ｂが長くなったり、隣接ワイヤ同士が交差することがある。すると、樹脂射止の際の応力により、例えばボンディングワイヤ５９ａが半導体チップ５１ａあるいは隣接ワイヤとショートしたり、ボンディングワイヤ５９ａのオープン（ボンディングワイヤが切れる等の現象）が発生することがある。
【０００８】
このため、半導体チップ５１ａ・５１ｂが例えば同種チップ（同一チップサイズ、同一シリコン基板、および同一基板電位で動作するチップ）である場合、図４０に示すように、半導体チップ５１ａおよび半導体チップ５１ｂの各素子回路パターン（電極パッド５２ａ・５２ｂも含む）をミラー反転させて形成しなければならない。
【０００９】
一方、半導体チップ５１ａ・５１ｂが例えば異なる種類のチップ（異なるチップサイズ、異なる基板電位で動作するチップ等）である場合には、電極パッド５２ａ・５２ｂがそれぞれ無秩序に設けられているため、すなわち、複数チップ１パッケージという実装形態を想定せずに、各チップがそれぞれ１チップ１パッケージの実装形態で最適となるように電極パッド５２ａ・５２ｂが配列されているため、片方または両方の半導体チップ５１ａ・５１ｂの電極パッド５２ａ・５２ｂの配置を変更しなければならない。
【００１０】
このように、従来の２チップ１パッケージの半導体装置の構成では、電極パッド５２ａ・５２ｂのレイアウト上の問題により、半導体チップ５１ａ・５１ｂの少なくとも一方の設計を変更しなければならない。その結果、装置の開発期間が長くなるという問題が生ずる。
【００１１】
なお、半導体チップ５１ａ・５１ｂが同種のチップであるか否かにかかわらず、電極パッド５２ａまたは電極パッド５２ｂの配置だけを変更して上記不都合を回避する簡易的な方法がある。しかし、この方法では、配線の引き回しが多くなるため、全面的に設計変更を行った場合よりも、さらに半導体チップ５１ａ・５１ｂのサイズが大きくなるという問題が新たに発生する。
【００１２】
一方、例えば特開平６−１５１６４１号公報には、上記のような電極パッド５２ａ・５２ｂのレイアウト上の問題を回避するよう試みた半導体装置が開示されている。この半導体装置では、図４２に示すように、１個のアレイ系半導体チップ６１を取り囲むようにして、リードフレーム６２のアイランド６３上に、絶縁回路基板６４がペースト等でダイボンディングされている。そして、例えばアレイ系半導体チップ６１内の電極パッドである第１パッド６５とリードフレーム６２とが、絶縁回路基板６４上の連結帯６６の一部の第１端子６７を介して電気的に接続されている。
【００１３】
このような構成とすることにより、第１パッド６５とリードフレーム６２との結線方法に自由度を持たせることができるので、複数チップが搭載されるマルチチップ等に用いられるリードフレーム６２の設計を容易に行うことができるようになっている。
【００１４】
しかし、上記半導体装置は、あくまでもダイパッドの片面へ半導体チップを搭載したものであり、ダイパッドの片面へ複数個の半導体チップを搭載してメモリの増大化を行っても、ＩＣパッケージの面積も増大してしまう。また、上記半導体装置は、アレイ系半導体チップ６１を取り囲むようにして配線を設けているので、配線の本数には制約があるため、チップの種類によっては製造不可能な場合がある。さらに、上記半導体装置は、アレイ系半導体チップ６１のみを考慮した構成であり、スタックド構造等において、あらゆる種類の半導体チップを考慮した構成とはなっていない。その結果、半導体装置の汎用性を広げることができないという問題が生ずる。
【００１５】
本発明は、上記問題点に鑑みなされたものであり、その目的は、あらゆる種類の半導体チップに対して複数チップ１パッケージ化が可能で、しかも、半導体チップの設計を変更しなくても、適正なワイヤボンディングが可能な半導体装置を提供することにある。
【００１６】
ここで、複数チップ１パッケージとは、半導体チップ搭載用基板の上下に少なくとも１個ずつの半導体チップがある半導体装置のことであり、例えば上下に１個ずつあれば、２チップ１パッケージとなる。
【００１７】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料と、上記半導体チップと上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料、上記配線パターン、上記半導体チップと上記配線パターンとを絶縁するための絶縁材料は、この順で積層されて設けられており、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されていることを特徴としている。
【００１８】
上記の構成によれば、半導体チップは、例えば互いに左右反転の関係、あるいは上下反転の関係で裏面同士が対向するようにリードフレームに形成された半導体チップ搭載用基板、あるいは、全く異なる半導体チップを搭載する基板の、表裏両面に搭載され、例えば２チップ１パッケージのような、複数チップ１パッケージの半導体装置が構成される。
【００１９】
ここで、少なくとも一個の半導体チップの電極パッドは、絶縁材料によって半導体チップ搭載用基板と絶縁された配線パターンと、金属線とを介して所定のリードと電気的に接続されているので、上記配線パターンが中継点として作用する。これにより、金属線が長くなって半導体チップを跨いだり、隣接ワイヤ同士が交差したりするようなワイヤレイアウトにはならない。その結果、金属線が半導体チップあるいは隣接ワイヤとショートすることや、金属線が切れるオープン等の、不都合を確実に回避することができる。
【００２０】
その上、上記配線パターンを設けることによって、リードフレームの各リードにおいて必要とされる電気信号の順番と異なって電極パッドが配列されていても、同一信号が入出力される電極パッドと所定のリードとを電気的に接続することが可能となる。これにより、複数の半導体チップを搭載した半導体装置を製造する際に、従来のように各半導体チップの電極パッドの配置位置を変更しなくても済む。したがって、上記構成によれば、半導体チップの設計を変更する必要がない分、半導体装置のコストを低減することができると共に、半導体装置の開発期間を従来よりも確実に短縮することができる。
【００２１】
また、上記構成によれば、アレイ系半導体チップだけではなくあらゆる種類の半導体チップの組み合わせを搭載したスタックド構造が可能となる。すなわち、アレイ系半導体チップだけではなくあらゆる種類の半導体チップの組み合わせを、スタックド構造に適用することができる。このため、複数チップ１パッケージの半導体装置の汎用性を広げることができる。
【００２２】
本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられていることを特徴としている。
【００２３】
上記の構成によれば、配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして設けられている。この場合、半導体チップの存在領域に配線パターンは存在しないので、薄型の半導体装置を提供することができる。
【００２４】
本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンおよび上記絶縁材料が、上記配線パターンおよび上記絶縁材料が存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられていることを特徴としている。
【００２５】
上記の構成によれば、配線パターンおよび絶縁材料は、上記配線パターンおよび上記絶縁材料が存在する面に搭載される半導体チップの存在領域を避けるようにして設けられている。この場合、半導体チップの存在領域に配線パターンおよび絶縁材料は存在しないので、上記の構成の場合よりもさらに薄型の半導体装置を提供することができる。
【００２６】
本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、少なくとも１つのリード群と、半導体チップの素子形成面における側辺近傍に配置され、上記リード群のリードと必要とされる電気信号の順番が異なる電極パッドからなる電極パッド群とが、電気信号の順番が一致して接続されるようにパターニングされており、さらに、上記配線パターンは、上記２つのリード群と上記半導体チップの中心を結ぶ直線に対して、略対称な位置にある電極同士を電気的に接続するようにパターニングされていることを特徴としている。
【００２７】
上記の構成によれば、リードフレームは、互いに対向する２つのリード群で構成される。そして、半導体チップと共に半導体チップ搭載用基板が、上記２つのリード群の間に配置される。
【００２８】
このとき、配線パターンによって、少なくとも１つのリード群と、半導体チップの素子形成面における側辺近傍に配置され、上記リード群のリードと必要とされる電気信号の順番が異なって配列された電極パッドからなる電極パッド群とが、電気信号の順番が一致して接続される。したがって、複数チップ１パッケージという実装形態を想定せずに、各チップがそれぞれ１チップ１パッケージの実装形態で最適となるように電極パッドが配列された半導体チップを用いても、上記半導体チップの設計を変更することなしに、複数チップ１パッケージの半導体装置を得ることができる。
【００２９】
本発明に係る半導体装置は、上記の構成において、上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、上記２つのリード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続されるようにパターニングされていることを特徴としている。
【００３０】
上記の構成によれば、リードフレームは、互いに対向する２つのリード群で構成される。そして、半導体チップと共に半導体チップ搭載用基板が、上記２つのリード群の間に配置される。
【００３１】
このとき、配線パターンによって、リード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続される。したがって、半導体チップが同種チップ（同一チップサイズ、同一シリコン基板、および同一基板電位で動作するチップ）の場合、通常では、一方の半導体チップの素子回路パターンをミラー反転させたものを用いるが、上記構成では、上記ミラー反転させた半導体チップを形成することなしに、複数チップ１パッケージの半導体装置を得ることができる。
【００３２】
それゆえ、上記の構成による効果に加えて、半導体チップが同種（同一のチップサイズで電極パッドの配置が同じ）の場合では、素子回路パターンをミラー反転した半導体チップの作製なしに、複数チップ１パッケージの半導体装置を得ることができ、互いに全く関係のない配置で設けられた電極パッドを有する半導体チップの場合でも、上記半導体チップの設計を変更することなしに、複数チップ１パッケージの半導体装置を得ることができる。
【００３３】
本発明に係る半導体装置は、上記の構成において、上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、上記４つのリード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続されるようにパターニングされていることを特徴としている。
【００３４】
上記の構成によれば、リードフレームは、２組の互いに対向する４つのリード群で構成される。そして、半導体チップと共に半導体チップ搭載用基板が、上記４つのリード群に囲まれて配置される。
【００３５】
このとき、上記配線パターンによって、リード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続される。したがって、異なる種類の半導体チップを用いて例えばＱＦＰ（Quad Flat Package ）タイプの半導体装置を製造する場合でも、各半導体チップの設計を変更することなしに、複数チップ１パッケージの半導体装置を実現することができる。
【００３６】
本発明に係る半導体装置は、上記の構成において、上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、少なくとも１つのリード群と、半導体チップの素子形成面における側辺近傍に配置され、上記リード群のリードと必要とされる電気信号の順番が異なる電極パッドからなる電極パッド群とが、電気信号の順番が一致して接続されるようにパターニングされていることを特徴としている。
【００３７】
上記の構成によれば、リードフレームは、２組の互いに対向する４つのリード群で構成される。そして、半導体チップと共に半導体チップ搭載用基板が、上記４つのリード群に囲まれて配置される。
【００３８】
このとき、配線パターンによって、少なくとも１つのリード群と、半導体チップの素子形成面における側辺近傍に配置され、上記リード群のリードと必要とされる電気信号の順番が異なった電極パッドからなる電極パッド群とが、電気信号の順番が一致して接続される。したがって、複数チップ１パッケージという実装形態を想定せずに、各チップがそれぞれ１チップ１パッケージの実装形態で最適となるように電極パッドが配列された半導体チップを用いた場合でも、各半導体チップの設計を変更することなしに、例えばＱＦＰタイプで複数チップ１パッケージの半導体装置を得ることができる。
【００３９】
本発明に係る半導体装置は、上記の構成において、上記リードフレームが、上記リードフレームを搬送するためのクレードル部を備え、上記半導体チップ搭載用基板は、少なくとも上記クレードル部の厚さよりも薄く形成されていることを特徴としている。
【００４０】
上記の構成によれば、半導体チップ搭載用基板は、少なくともクレードル部の厚さよりも薄く形成されているので、この半導体チップ搭載用基板の表裏両面に半導体チップを搭載した場合に、薄型の複数チップ１パッケージの半導体装置を提供することができる。
【００４１】
本発明に係る半導体装置は、上記の構成において、ウエハプロセスで上記絶縁材料もしくは絶縁層および上記配線パターンを形成した半導体基板を、リードフレームの上記半導体チップ搭載用基板の少なくとも一方の面に上記半導体チップと並べて搭載し、上記半導体チップの電極パッドが、上記配線パターンおよび上記金属線を介して上記リードと電気的に接続されていることを特徴としている。
【００４２】
上記の構成によれば、ウエハプロセスで配線パターンを形成するので、より微細な配線の形成が可能になる。また、ダイボンディング工程では、絶縁材料（絶縁層）および配線パターンを形成した上記半導体基板を半導体チップ搭載用基板上に搭載できるので、半導体チップ搭載用基板上に、新たな配線パターン（および絶縁材料）を形成する新規の工程を必要としない。またさらに例えば、（配線パターンが形成された）Ｓｉ基板等の半導体基板は、絶縁材料として樹脂を用いた配線パターンに比べて、その熱膨張係数が、４２アロイ製等のダイパッド（半導体チップ搭載用基板）の熱膨張係数と比較的近いため、ダイパッドに配線パターンを形成した後の反りが低減できる。それゆえ、より汎用性が高く安価な複数チップ１パッケージの半導体装置を得ることができる。
【００４３】
本発明に係る記載の半導体装置は、上記の構成において、上記半導体チップ搭載用基板上に設けられた上記配線パターン上において、配線同士が、金属線によって電気的に接続されていることを特徴としている。
【００４４】
それゆえ、配線パターンの配置等の自由度を向上させることができる。
【００４５】
本発明に係る半導体装置は、上記の構成において、上記半導体チップ搭載用基板上に、上記配線パターンを１つ以上含む配線パターン群が２つ以上形成され、上記１つの配線パターン群の少なくとも一部分と、それ以外の上記１つの配線パターン群の少なくとも一部分とが、上記金属線によって電気的に接続されていることを特徴としている。
【００４６】
上記の構成によれば、例えば、図７、図８のダイパッド（半導体チップ搭載用基板）の反りを低減を目的として配線パターン領域を分割する場合、配線パターンと交差する方向、すなわち配線パターンを切断する方向には分割できない。しかしながら、図１１、図１２に示すように、配線パターン同士を金属線（第３導線）７０で電気的に接続した構成とすれば、配線パターンを交差する方向すなわち配線パターンを切断する方向においても分割できる。それゆえ、配線パターンの配置等の自由度をさらに向上させることができる。
【００４７】
本発明に係る半導体装置は、上記の構成において、上記配線パターンが、略平面上に設けられて互いに電気的に独立した第１および第２配線パターンと、１つ以上の配線パターンを有し、上記第１配線パターンと第２配線パターンとの間に設けられた第３配線パターンとを含んでおり、上記第１および第２の配線パターンが、上記金属線によって電気的に接続されていることを特徴としている。
【００４８】
上記の構成によれば、例えば図３２内のＡ部に示すように、配線同士を金属線（第３導線）７１によって接続することにより、多層配線を用いなくても、一層配線等、より少ない数の層からなる配線で引き回しが可能となる。それゆえ、より汎用性が高い複数チップ１パッケージの半導体装置を得ることができる。
【００４９】
本発明に係る半導体装置は、上記の構成において、上記複数の半導体チップおよび半導体チップ搭載用基板を封止する封止材と、上記半導体チップ搭載用基板上に形成された上記配線パターンの少なくとも一部を覆う、上記封止材とは異なる材料からなるコーティング被膜とを含むことを特徴としている。
【００５０】
例えば、上記コーティング被膜には、上記封止材としての射止樹脂（封止樹脂）よりも配線パターンを構成する材料との接着力が高く、吸水率が低く、ガラス転移温度（Ｔｇ）が高いもの等を使用すればよい。なお、射止樹脂（封止樹脂）は通常、エポキシ系樹脂等からなる。上記コーティング被膜としては、例えばポリイミド樹脂等を用いることができる。
【００５１】
上記の構成によれば、通常よりも厳しい条件で本半導体装置を実装用基板へと半田実装しても、半田実装時における配線パターンと上記封止材との界面での剥離の発生を抑えることができる。それゆえ、より高品質の複数チップ１パッケージの半導体装置を得ることができる。
【００５２】
本発明に係る半導体装置は、上記の構成において、上記複数の半導体チップおよび半導体チップ搭載用基板を封止する封止材と、上記半導体チップ搭載用基板と上記封止材とが直接接する面積を減少させるように、上記半導体チップ搭載用基板の少なくとも一部を覆う、上記封止材とは異なる材料からなるコーティング被膜とを含むことを特徴としている。
【００５３】
例えば、上記コーティング被膜には、射止樹脂（封止樹脂）よりも半導体チップ搭載用基板を構成する材料との接着力が高く、吸水率が低く、ガラス転移温度（Ｔｇ）が高いもの等を使用すればよい。
【００５４】
上記の構成によれば、通常よりも厳しい条件で本半導体装置を実装用基板へと半田実装しても、半田実装時における半導体チップ搭載用基板と上記封止材との界面での剥離の発生を抑えることができる。それゆえ、より高品質の複数チップ１パッケージの半導体装置を得ることができる。
【００５５】
また、本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられており、上記配線パターンは、上記４つのリード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続されるようにパターニングされていることを特徴としている。
【００５６】
上記の構成によれば、配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして設けられている。この場合、半導体チップの存在領域に配線パターンは存在しないので、薄型の半導体装置を提供することができる。
【００５７】
また、本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられており、上記配線パターンおよび上記絶縁材料が、上記配線パターンおよび上記絶縁材料が存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられており、上記配線パターンは、上記４つのリード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続されるようにパターニングされていることを特徴としている。
【００５８】
上記の構成によれば、配線パターンおよび絶縁材料は、上記配線パターンおよび上記絶縁材料が存在する面に搭載される半導体チップの存在領域を避けるようにして設けられている。この場合、半導体チップの存在領域に配線パターンおよび絶縁材料は存在しないので、上記の構成の場合よりもさらに薄型の半導体装置を提供することができる。
【００５９】
【発明の実施の形態】
〔参考の形態１〕
本発明の参考の一形態について、図１ないし図６（ｄ）に基づいて説明すれば、以下の通りである。
【００６０】
本参考形態における半導体装置は、図１および図２に示すように、板状のリードフレーム４におけるダイパッド５の表裏両面に、ペースト状の熱硬化型のダイアタッチ材料３を用いて２個の半導体チップ１ａ・１ｂを搭載した構造となっている。本参考形態では、半導体チップ１ａ・１ｂは、同一チップサイズ、同一シリコン基板、および同一基板電位で動作するチップである。
【００６１】
ダイアタッチ材料３は、半導体チップ１ａ・１ｂが同一種類のチップで構成される場合、一般に鱗片状銀粉を混入させた熱硬化型の銀ペーストで構成される。ただし、コスト等の兼ね合いで、球状シリカ粉末等を混入させた無銀ペースト等で構成されることもある。
【００６２】
一方、半導体チップ１ａ・１ｂが互いに異なる種類のチップである場合、ダイアタッチ材料３の種類としては、以下のように２つに場合分けされる。なお、ここで、異なる種類のチップである場合としては、チップサイズが異なる（電極パッド２ａ・２ｂの配置が異なる）場合を考えている。
【００６３】
半導体チップ１ａ・１ｂが、同一シリコン基板であり、同一基板電位で動作するチップである場合は、一般に、鱗片状銀粉を混入させた熱硬化型の銀ペーストで構成される。ただし、コスト等の兼ね合いで、球状シリカ粉末等を混入させた無銀ペースト等で構成されることもある。
【００６４】
一方、半導体チップ１ａ・１ｂが、異なるシリコン基板であるか、または異なる基板電位で動作するチップである場合には、一般に、無銀ペーストで構成される。
【００６５】
図１および図４に示すように、封止部２２ａよりも内側に、ダイパッド５およびインナーリード６が形成され、封止部２２ａよりも外側に、アウターリード７が形成されている。リードフレーム４は、ダイパッド５、インナーリード６、アウターリード７、サポートリード８、クレードル部９で構成されている。ダイパッド５は、その表裏両面に半導体チップ１ａ・１ｂが搭載される半導体チップ搭載用基板である。このダイパッド５およびインナーリード６は、後述の射止樹脂２２等で半導体チップ１ａ・１ｂと共に封止（モールド）されるようになっている。サポートリード８は、ダイパッド５を支持するためのものであり、クレードル部９は、リードフレーム４を搬送する際に用いられる。
【００６６】
なお、本参考形態では、リードフレーム４は、図１に示すように、複数のインナーリード６および複数のアウターリード７からなり、互いに対向して設けられる２つのリード群４ａ・４ｂを有している。半導体チップ１ａ・１ｂが搭載されるダイパッド５は、この２つのリード群４ａ・４ｂの間に設けられるようになっている。
【００６７】
図２に示すように、ダイパッド５の少なくとも一方の面（本参考形態では、ダイパッド５における半導体チップ１ａが搭載される側の面）には、絶縁材料１１、絶縁材料１０、配線パターン１２、および絶縁材料１３がこの順で積層されている。したがって、配線パターン１２は、絶縁材料１０・１１によってダイパッド５と絶縁されると共に、絶縁材料１３によって半導体チップ１ａと絶縁されることになる。
【００６８】
絶縁材料１０は、例えばポリイミド系樹脂であり、絶縁材料１１は、一般にダイアタッチ材料３としても使用される熱可塑性の絶縁材料である。絶縁材料１３は、例えばポリイミド系樹脂製の絶縁膜である。
【００６９】
図１に示すように、配線パターン１２は、銅箔等の金属箔で所定のパターンに形成された配線１２ａと、電極１２ｂとを有している。なお、上記所定のパターンについては後述する。上記電極１２ｂは、半導体チップ１ａの電極パッド２ａと配線１２ａとを後述のボンディングワイヤ１４ａ・１４ｂで電気的に接続し易い様に、また、上記配線１２ａとインナーリード６とをボンディングワイヤ１５ａ・１５ｂで電気的に接続し易いように、上記配線１２ａと電気的に接続されて設けられている。また、配線パターン１２におけるリード群４ａ・４ｂとそれぞれ対向した位置には、複数の電極１２ｂからなる電極群１２ｂ1 ・１２ｂ2 がそれぞれ形成されている。
【００７０】
ここで、以下での説明の便宜上、図３（ａ）および図３（ｂ）に示すように、略四辺形を成す半導体チップ１ａ・１ｂの素子形成面上から見て、当該半導体チップ１ａ・１ｂの４つの頂点を、反時計回りにそれぞれ１ａ1 、１ａ2 、１ａ3 、１ａ4、および１ｂ1 、１ｂ2 、１ｂ3 、１ｂ4 とする。つまり、同一位置の頂点には同一の添え数字を付して表すことにする。
【００７１】
半導体チップ１ａは、その素子形成面上で、側辺（１ａ1 −１ａ2 ）の近傍に複数の電極パッド２ａからなる電極パッド群２ａ1を備えている一方、側辺（１ａ4 −１ａ3 ）の近傍に複数の電極パッド２ａからなる電極パッド群２ａ2を備えている。同様に半導体チップ１ｂは、その素子形成面上で、側辺（１ｂ1 −１ｂ2 ）の近傍に複数の電極パッド２ｂからなる電極パッド群２ｂ1を備えている一方、側辺（１ｂ4 −１ｂ3 ）の近傍に複数の電極パッド２ｂからなる電極パッド群２ｂ2を備えている。
【００７２】
一般的に、半導体装置がメモリデバイスである場合、チップイネイブル端子（スタンバイ状態またはアクティブ状態を選択するために設けられた電極パッド）以外においては、同一信号が入出力される電極パッドを同一のインナーリードに電気的に接続すればよい。
【００７３】
そこで、本参考形態では同一種類の半導体チップ１ａ・１ｂが、互いに左右反転した状態で、その裏面同士が対向するようにダイパッド５上に設けられている。つまり、半導体チップ１ａ・１ｂは、その裏面同士（素子形成面と反対側の面同士）を対向させたときに、半導体チップ１ａの側辺（１ａ1 −１ａ2 ）が、半導体チップ１ｂの側辺（１ｂ4−１ｂ3 ）に、また、半導体チップ１ａの側辺（１ａ4 −１ａ3 ）が、半導体チップ１ｂの側辺（１ｂ1−１ｂ2 ）にそれぞれ重なるように設けられる。
【００７４】
なお、入出力端子（電極パッド）がある程度共用できる半導体チップを用いた場合には、配線の本数が減るか否かで、各半導体チップを互いに左右反転させるか、上下反転させる（後述の実施形態で説明する）かを決めればよい。
【００７５】
そして、後に詳述するが、上記配線パターン１２の配線１２ａが、以下のようにパターニングされている。すなわち、半導体チップ１ａの側辺のうち、側辺（１ａ1 −１ａ2 ）はリード群４ａと対向し、側辺（１ａ4−１ａ3 ）はリード群４ｂと対向している。電極パッド２ａ…には、半導体チップ１ａの側辺のうち、リード群４ａと対向している側辺（１ａ1−１ａ2 ）の近傍の素子形成面上に配置されたもの（図３（ａ）中、電極パッド群２ａ1 ）と、この側辺を除く側辺の近傍の素子形成面上に配置されたもの（図３（ａ）中、電極パッド群２ａ2）とがある。
【００７６】
そして、リード群４ａのほうに含まれている少なくとも１つのインナーリード６が、上記のうちの後者、すなわちリード群４ａと対向する半導体チップ１ａの側辺（１ａ1 −１ａ2 ）を除く側辺（ここでは（１ａ4−１ａ3 ））の近傍に配置された電極パッド２ａに、電気的に接続される。同様に、リード群４ｂのほうに含まれる少なくとも１つのインナーリード６が、上記リード群４ｂと対向する半導体チップ１ａの側辺（１ａ4−１ａ3 ）を除く側辺（ここでは（１ａ1 −１ａ2 ））の近傍の素子形成面上に配置された電極パッド２ａに、電気的に接続される。配線１２ａは、このようにパターニングされている。
【００７７】
より詳細には、電極パッド群２ａ1 の電極パッド２ａが、リード群４ｂのインナーリード６に電気的に接続されるようになっている。その接続を実現するために、上記電極パッド群２ａ1の電極パッド２ａが、ボンディングワイヤ１４ａを介して電極群１２ｂ1 の電極１２ｂに電気的に接続され、その電極群１２ｂ1の電極１２ｂが、配線１２ａを介して電極群１２ｂ2 の電極１２ｂに電気的に接続され、その電極群１２ｂ2 の電極１２ｂが、ボンディングワイヤ１５ａを介してリード群４ｂのインナーリード６に電気的に接続されている。
【００７８】
また、同様に、電極パッド群２ａ2 の電極パッド２ａが、リード群４ａのインナーリード６に電気的に接続されるように、上記電極パッド２ａが、電極群１２ｂ2の電極１２ｂにボンディングワイヤ１４ｂによって電気的に接続され、電極群１２ｂ2 の電極１２ｂが、配線１２ａを介して電極群１２ｂ1の電極１２ｂに電気的に接続され、電極群１２ｂ1 の電極１２ｂが、リード群４ａのインナーリード６にボンディングワイヤ１５ｂによって電気的に接続されている。
【００７９】
一方、半導体チップ１ｂの電極パッド２ｂのうち、電極パッド群２ｂ1 のほうに含まれる電極パッド２ｂは、それらの電極パッドに入出力されるのと同一の信号が入出力される電極パッドである、電極パッド群２ａ1のほうに含まれる電極パッド２ａに電気的に接続された、リード群４ｂのほうのインナーリード６に、ボンディングワイヤ１６ａによって電気的に接続されている。
【００８０】
また、同様に、半導体チップ１ｂの電極パッド２ｂのうち、電極パッド群２ｂ2 のほうに含まれる電極パッド２ｂは、それらの電極パッドに入出力されるのと同一の信号が入出力される電極パッドである、電極パッド群２ａ2のほうに含まれる電極パッド２ａに電気的に接続された、リード群４ａのほうのインナーリード６に、ボンディングワイヤ１６ｂによって電気的に接続されている。
【００８１】
次に、本参考形態の半導体装置の製造方法について、図５（ａ）〜図６（ｄ）に基づいて説明する。なお、ダイパッド５上に配線パターン１２を形成する手段としては、ダイパッド５上に絶縁層と配線パターン１２とを順次積層させていく方法をはじめ、あらゆる方法が考えられる。本参考形態では、ＴＣＰ（Tape Carrier Package）等で用いられるキャリアテープのうちから、二層テープ（ＴＣＰ等では一般に二層テープと呼ばれている）をダイパッド５に貼り付ける方法を例に挙げて説明する。
【００８２】
まず、図５（ａ）に示すように、Ｃｕ箔等の金属箔２０上に、ワニス状ポリイミド系樹脂からなる絶縁材料１０を均一に塗布し、加熱処理を行って溶剤分を蒸発させ薄膜を形成する。次に、図５（ｂ）に示すように、一般にＬＯＣ（Lead On Chip）等においてダイアタッチ材料としても使用される熱可塑性の絶縁材料１１を、ワニス状で絶縁材料１０の上に均一に塗布し、加熱処理を行って薄膜を形成する。そして、次に、送り穴としてのスプロケットホール２１も形成する。なお、このとき、熱応力の緩和のためにスリット等を設けても良い。
【００８３】
続いて、図５（ｃ）に示すように、金属箔２０をエッチングし、所定のパターンの配線１２ａおよび電極１２ｂ等からなる配線パターン１２を形成する。本参考形態ではさらに、上記配線パターン１２上に電解Ｎｉメッキを施し、さらにその上に電解Ａｕメッキを施す。
【００８４】
上記配線１２ａは、複数本形成され（図１参照）、すべて、後に載置される半導体チップ１ａの所定の側辺に平行になっている。
【００８５】
なお、以後では、絶縁材料１０と配線パターン１２とから成る二層のテープ状材料（ただし絶縁材料１１は含まない）を、一層配線テープ（ＴＣＰ等では一般に二層テープと呼ばれている）と記載する。また、一層配線テープを所望の形状に切断したものをここで一層配線基板と記載する。
【００８６】
次に、図５（ｄ）に示すように、配線パターン１２における、絶縁材料１０および絶縁材料１１が積層された面とは反対の面、すなわちダイパッド５への接着面とは反対側の面上に、ポリイミド系樹脂製の絶縁材料１３を形成する。これにより、配線パターン１２と後述の半導体チップ１ａとが絶縁されるようになる。そして、絶縁材料１１と絶縁材料１３とが形成された、絶縁材料１０と配線パターン１２とから成る一層配線テープを、所望の形状に切断して一層配線基板とし、ダイパッド５に貼り付ける。
【００８７】
続いて、図５（ｅ）に示すように、ダイパッド５の片面、すなわちここでは、絶縁材料１３が形成された面の上に、ペースト状のダイアタッチ材料３を用いて１個目の半導体チップ１ａをダイボンディングし、１８０℃で１時間の条件で上記ダイアタッチ材料３を熱硬化させる。なお、半導体チップ１ａよりも半導体チップ１ｂを先にダイボンディングしても構わない。
【００８８】
本参考形態では、半導体チップ１ａ・１ｂが、同一チップサイズ、同一シリコン基板、および同一基板電位で動作するチップであるので、上記ダイアタッチ材料３としては、鱗片状銀粉を混入させた銀ペーストを用いる。
【００８９】
次に、図６（ａ）に示すように、リードフレーム４（図４参照）を裏返し、ダイパッド５の反対面も同様にして２個目の半導体チップ１ｂをダイボンディングする。このとき、すでにダイボンディングを終えた半導体チップ１ａを弾性体で支える等により、半導体チップ１ａにダメージを与えないようにする。そして、１８０℃で１時間の条件でダイアタッチ材料３を熱硬化させる。
【００９０】
続いて、半導体チップ１ａの電極パッド２ａと配線パターン１２の電極１２ｂとをボンディングワイヤ１４ａ・１４ｂにより電気的に接続（ワイヤボンディング）する。
【００９１】
その後、図６（ｂ）に示すように、電極１２ｂとリードフレーム４のインナーリード６とをボンディングワイヤ１５ａ・１５ｂにより電気的に接続（ワイヤボンディング）する。
【００９２】
なお、ダイボンディング時と同様、半導体チップ１ａよりも先に半導体チップ１ｂにおいてワイヤボンディングを行っても構わない。また、ボンディングワイヤ１５ａ・１５ｂによるワイヤボンディングを、ボンディングワイヤ１４ａ・１４ｂによるワイヤボンディングよりも先に行っても良い。
【００９３】
次に、図６（ｃ）に示すように、リードフレーム４を裏返し、同様にして半導体チップ１ｂの電極パッド２ｂとインナーリード６とをボンディングワイヤ１６ａ・１６ｂで電気的に接続（ワイヤボンディング）する。
【００９４】
ワイヤボンディング時においては、超音波と加熱を併用した超音波熱圧着法を用い（加熱温度２５０℃）、ダイボンディング時と同様に、弾性体により半導体チップ１ａ・１ｂの素子形成面を支えてワイヤボンディングを行う。
【００９５】
その後、図６（ｄ）に示すように、これらを射止樹脂２２等で射止した後、射止樹脂２２がアウターリード７間に流れ出ないようにリードフレーム４に形成されたタイバー（図示せず）や、ダイパッド５を保持するために形成されたサポートリード８（図４参照）を切断し、アウターリード７を所望の形状に折り曲げる。
【００９６】
上記の構成によれば、各半導体チップ１ａ・１ｂがダイパッド５の表裏両面に搭載されて、２チップ１パッケージの半導体装置が構成される。これにより、１チップ１パッケージの半導体装置に比べ、メモリ容量が増加するので、電子機器内に搭載される部品の点数を減少させることができる。したがって、軽量かつ小型の電子機器の製造に大きく貢献できる半導体装置を提供することができる。
【００９７】
また、配線パターン１２が、電極パッド２ａとインナーリード６との中継点として作用するので、上記配線パターン１２と上記インナーリード６とを電気的に接続するボンディングワイヤ１４ａ・１４ｂの長さを短くできる。このため、樹脂射止の際の応力等が原因で、ボンディングワイヤが半導体チップ１ａあるいは隣接ワイヤとショートしたりボンディングワイヤのオープン（ボンディングワイヤが切れる）が起こったりする等の不都合を、上記構成によって確実に回避することができる。
【００９８】
さらに、配線パターン１２を設けている。このため、リードフレーム４の各インナーリード６において必要とされる電気信号の順番が異なって電極パッド２ａ・２ｂが配列されていても、同一信号が入出力される電極パッド２ａ・２ｂと所定のインナーリード６とを電気的に接続することが可能となる。これにより、複数の半導体チップ１ａ・１ｂを搭載した半導体装置を製造する際に、各半導体チップ１ａ・１ｂの電極パッド２ａ・２ｂの配置位置を変更しなくても済む。したがって、上記構成によれば、半導体チップ１ａ・１ｂの設計を変更する必要がない分、半導体装置のコストを低減することができると共に、半導体装置の開発期間を従来よりも確実に短縮することができる。
【００９９】
なお、本発明によれば、アレイ系半導体チップのみならずあらゆる種類の半導体チップ同士を搭載してスタックド構造とした複数チップ１パッケージの半導体装置を構成することができる。したがって、複数チップ１パッケージの半導体装置の汎用性を広げることができる。
【０１００】
〔実施の形態２〕
本発明の実施の他の形態について、図７ないし図１２に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１の図面に付した部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【０１０１】
実施の形態１における半導体装置と比較して異なるところは、図７および図８に示すように、ダイパッド５上の少なくとも配線パターン１２が、上記半導体チップ１ａの存在領域を避けるように、つまり、半導体チップ１ａの周辺部のみに設けられていることである。本実施形態では、ダイパッド５上の絶縁材料１０・１１もまた、半導体チップ１ａの存在領域を避けるように設けられている。このような半導体装置の製造方法について、図９（ａ）〜図１０（ｄ）に基づいて説明する。
【０１０２】
まず、図９（ａ）に示すように、実施の形態１と同様、Ｃｕ箔等の金属箔２０上に絶縁材料１０をワニス状で均一に塗布し、加熱処理を行って溶剤分を蒸発させ薄膜を形成する。
【０１０３】
次に、図９（ｂ）に示すように、ワニス状の絶縁材料１１を絶縁材料１０の上に均一に塗布し、加熱処理を行って薄膜を形成する。そして、金属箔２０および絶縁材料１０・１１において、半導体チップ１ａが搭載される領域を金型により打ち抜き、半導体チップ搭載用逃げ穴２３を形成すると共に、送り穴としてのスプロケットホール２１も形成する。なお、このとき、熱応力の緩和のためにスリット等を設けても良い。
【０１０４】
続いて、図９（ｃ）に示すように、金属箔２０をエッチングし、所定のパターンの配線１２ａおよび電極１２ｂ等を含む配線パターン１２を形成する。このとき、配線１２ａは、半導体チップ１ａの存在領域を避けるようにパターニングされ、半導体チップ搭載用逃げ穴２３の周辺部に形成される。その後、上記配線パターン１２上に電解Ｎｉメッキを施し、さらにその上に電解Ａｕメッキを施す。
【０１０５】
上記配線１２ａは、複数本形成され（図７参照）、同一配線内の２つの電極１２ｂ・１２ｂを結ぶ直線は、すべて、後に載置される半導体チップ１ａの所定の側辺に平行になっている。
【０１０６】
次に、図９（ｄ）に示すように、熱圧着により、絶縁材料１１によって基板をダイパッド５上に貼り付ける。
【０１０７】
その後は、実施の形態１と全く同様である。図９（ｅ）に示すように、ダイアタッチ材料３を用いて半導体チップ１ａ・１ｂをダイボンディングする。その後、図１０（ａ）〜図１０（ｄ）に示すように、半導体チップ１ａの電極パッド２ａと配線パターン１２の電極１２ｂとのワイヤボンディング、および、電極１２ｂとリードフレーム４のインナーリード６とのワイヤボンディングを行う。ダイパッド５の裏面に搭載される半導体チップ１ｂに対しても同様にワイヤボンディングを行う。その後、樹脂射止を行う。
【０１０８】
上記の構成によれば、配線パターン１２となる金属箔２０、および、絶縁材料１０・１１について、例えば半導体チップ１ａの存在領域の部分を打ち抜いて形成することにより、半導体チップ１ａの存在領域に配線パターン１２および絶縁材料１０・１１が存在しない分、薄型の半導体装置を実現することができる。
【０１０９】
なお、本実施形態では、配線基板として、半導体チップ１ａの搭載領域が打ち抜かれた１枚の一層配線基板を用いているが、図１１および図１２に示すように、一層配線基板を２分割した２分割配線基板１２′・１２′を設けるようにしてもよい。１枚の一層配線基板を用いた場合には、一層配線基板とダイパッド５とを接着した後、熱膨張係数の差によって一層配線基板に反りが生じていたが、２分割配線基板１２′・１２′を用いた場合には、このような反りは低減された。このように配線パターンと交差する方向に配線基板を分割する場合には、金属線７０（第３導線）を用いたワイヤボンディングにより、配線パターン群１２x1を構成する配線１２a1と、配線パターン群１２x2を構成する配線１２a2との間を接続する。
【０１１０】
〔実施の形態３〕
本発明の実施のさらに他の形態について、図１３ないし図１８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１または２の図面に付した部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【０１１１】
本実施形態では、図１３および図１４に示すように、同一種類の半導体チップ１ａ・１ｂが、互いに上下反転した状態で、その裏面同士が対向するようにダイパッド５上に設けられている。つまり、半導体チップ１ａ・１ｂは、その裏面同士（素子形成面と反対側の面同士）を対向させたときに、図３において、半導体チップ１ａの側辺（１ａ1 −１ａ4 ）が、半導体チップ１ｂの側辺（１ｂ2−１ｂ3 ）に、半導体チップ１ａの側辺（１ａ2 −１ａ3 ）が、半導体チップ１ｂの側辺（１ｂ1−１ｂ4 ）にそれぞれ重なるように設けられている。そして、同一信号が入出力される電極パッド２ａ・２ｂ同士が同一のインナーリード６に電気的に接続されるように、配線１２ａが以下のようにパターニングされていると共に、電極パッド２ａと電極１２ｂ、電極１２ｂとインナーリード６とがワイヤボンディングされている。
【０１１２】
すなわち、電極パッド群２ａ1 内の電極パッド２ａ…は、半導体チップ１ａの素子形成面における側辺近傍に配置されており、リード群４ａのインナーリード６で必要とされている電気信号の順番と、電極パッド２ａの順番とが、異なって配列されている。同様に、電極パッド群２ａ2内の電極パッド２ａ…は、半導体チップ１ａの素子形成面における側辺近傍に配置されており、リード群４ｂのインナーリード６で必要とされている電気信号の順番と、電極パッド２ａの順番とが、異なって配列されている。そして、上記配線１２ａによって、リード群４ａの各インナーリード６に必要とされる電気信号が導かれるように、インナーリード６と上記電極パッド群２ａ1とが接続され、かつ、リード群４ｂの各インナーリード６に必要とされる電気信号が導かれるように、インナーリード６と上記電極パッド群２ａ2 とが接続されるように、パターニングされている。
【０１１３】
すなわち、配線１２ａは、図１３に示す対称軸ＬＬ′に対して互いに対称な位置にある電極１２ｂ同士を電気的に接続するようにパターニングされている。なお、半導体チップによっては入出力端子（電極パッド）をある程度共用できるが、その場合においては対称な位置関係とはならないことが多い。
【０１１４】
そして、電極パッド群２ａ1 の電極パッド２ａが、リード群４ａのインナーリード６と電気的に接続されるように、上記電極パッド２ａと電極１２ｂとがボンディングワイヤ１４ａでボンディングされていると共に、上記電極１２ｂと対称軸ＬＬ′に対して対称な位置にある電極１２ｂと、上記インナーリード６とが、ボンディングワイヤ１５ｂでボンディングされている。
【０１１５】
また、電極パッド群２ａ2 の電極パッド２ａが、リード群４ｂのインナーリード６と電気的に接続されるように、上記電極パッド２ａと電極１２ｂとがボンディングワイヤ１４ｂでボンディングされていると共に、上記電極１２ｂと対称軸ＬＬ′に対して対称な位置にある電極１２ｂと、上記インナーリード６とが、ボンディングワイヤ１５ａでボンディングされている。
【０１１６】
一方、半導体チップ１ｂの電極パッド群２ｂ1 の電極パッド２ｂは、同一信号が入出力される電極パッド群２ａ1の電極パッド２ａと電気的に接続されたリード群４ａのインナーリード６に、ボンディングワイヤ１６ｂによって電気的に接続されている。一方、電極パッド群２ｂ2の電極パッド２ｂは、同じく、同一信号が入出力される電極パッド群２ａ2 の電極パッド２ａと電気的に接続されたリード群４ｂのインナーリード６に、ボンディングワイヤ１６ａによって電気的に接続されている。
【０１１７】
次に、本実施形態の半導体装置の製造方法について、図１５（ａ）〜図１６（ｄ）に基づいて説明する。
【０１１８】
まず、図１５（ａ）に示すように、実施の形態１と同様に、Ｃｕ箔等の金属箔２０上に絶縁材料１０をワニス状態で均一に塗布し、加熱処理を行って溶剤分を蒸発させ薄膜を形成する。
【０１１９】
次に、図１５（ｂ）に示すように、金属箔２０および絶縁材料１０において、半導体チップ１ａが搭載される領域を金型により打ち抜き、半導体チップ搭載用逃げ穴２３を形成すると共に、送り穴としてのスプロケットホール２１も形成する。なお、このとき、熱応力の緩和のためにスリット等を設けても良い。
【０１２０】
続いて、図１５（ｃ）に示すように、金属箔２０をエッチングし、所定のパターンの配線１２ａおよび電極１２ｂ等を含む配線パターン１２を形成する。その後、上記配線パターン１２上に電解Ｎｉメッキを施し、さらにその上に電解Ａｕメッキを施す。
【０１２１】
次に、図１５（ｄ）に示すように、ダイパッド５の半導体チップ１ａが搭載される側の表面に、ダイパッド５とほぼ同じサイズでシート状の絶縁材料１１をあらかじめ貼り付けた後、配線パターン１２および絶縁材料１０からなる一層配線基板を熱圧着によってダイパッド５に接合する。なお、絶縁材料１１は、一層配線基板をダイパッド５に接合するための接着材料として働くとともに、半導体チップ１ａと半導体チップ１ｂとを絶縁する役割も果たすことができる。本実施形態では、同じ種類の半導体チップ１ａと１ｂとを用いているが、異なる基板電位等の条件下で動作する半導体チップを組み合わせる場合に、上記絶縁材料１１が役立つ。
【０１２２】
その後は、実施の形態１または２と同様である。図１５（ｅ）に示すように、ダイアタッチ材料３を用いて半導体チップ１ａ・１ｂをダイボンディングする。その後、図１６（ａ）〜図１６（ｄ）に示すように、半導体チップ１ａの電極パッド２ａと配線パターン１２の電極１２ｂとのワイヤボンディング、および、電極１２ｂとリードフレーム４のインナーリード６とのワイヤボンディングを行う。ダイパッド５の裏面に搭載される半導体チップ１ｂに対しても同様にワイヤボンディングを行う。その後、樹脂射止を行う。
【０１２３】
上記の構成によれば、少なくとも１つのリード群４ａと、半導体チップ１ａの素子形成面における側辺近傍に配置され、上記リード群４ａのインナーリード６において必要とされる電気信号の順番と異なって配列された電極パッド２ａからなる電極パッド群２ａ1 とが、配線パターン１２によって、リード群４ａの各インナーリード６において必要とされる電気信号を導くように接続される。したがって、電極パッド２ａ・２ｂが無秩序に配列された半導体チップ１ａ・１ｂを用いても、すなわち、複数チップ１パッケージという実装形態を想定せずに、各チップがそれぞれ１チップ１パッケージの実装形態で最適となるように電極パッド２ａ・２ｂが配列された半導体チップ１ａ・１ｂを用いた場合であっても、半導体チップ１ａ・１ｂの設計を変更することなしに、２チップ１パッケージの半導体装置を得ることができる。
【０１２４】
なお、本実施形態では、配線基板として、半導体チップ１ａの搭載領域が打ち抜かれた１枚の一層配線基板を用いているが、図１７および図１８に示すように、一層配線基板を２分割した２分割配線基板１２′・１２′を設けるようにしてもよい。１枚の一層配線基板を用いた場合には、一層配線基板とダイパッド５とを接着した後、熱膨張係数の差によって一層配線基板に反りが生じていたが、２分割配線基板１２′・１２′を用いた場合には、このような反りは低減された。なお、異なる基板電位で動作する半導体チップ等を搭載する場合は、絶縁材料１１を、半導体チップ（１ａまたは１ｂ）の裏面にも設ける必要がある。
【０１２５】
〔実施の形態４〕
本発明の実施のさらに他の形態について、図１９ないし図３３に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１ないし３の図面に付した部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。なお、本実施形態では、互いに異なる種類の半導体チップ１ａ・１ｂを用いたＱＦＰ（Quad Flat Package ）タイプの半導体装置について説明する。
【０１２６】
本実施形態では、図１９および図２０に示すように、リードフレーム４（図４参照）が４つのリード群４ａ・４ｂ・４ｃ・４ｄを有して構成され、上記４つのリード群４ａ・４ｂ・４ｃ・４ｄに囲まれるようにしてそのほぼ中央に、絶縁材料１０・１１・１３と配線パターン２５・２６とを備えたダイパッド５が設けられている。上記４つのリード群４ａ・４ｂ・４ｃ・４ｄのうち、リード群４ａとリード群４ｂ、リード群４ｃとリード群４ｄとは、それぞれ互いに対向するように配置されている。
【０１２７】
本実施形態における半導体チップ１ａ・１ｂは、図２１（ａ）および図２１（ｂ）に示すように、異なるチップサイズ（電極パッド２ａ・２ｂの配置が異なる）であり、かつ、異なる基板電位で動作するチップである。
【０１２８】
半導体チップ１ａは、絶縁材料１３（図２０参照）およびダイアタッチ材料３を介して二層配線基板２４上に搭載されている。一方、半導体チップ１ｂは、ダイパッド５の裏面、すなわち、半導体チップ１ａの搭載側と反対側の面にダイアタッチ材料３を介して搭載されている。
【０１２９】
上記配線パターン２５は、所定のパターンで形成された配線２５ａ（図１９参照）および電極２５ｂからなっている。また、上記配線パターン２６は、所定のパターンで形成された配線２６ａおよび電極２６ｂからなっている。そして、絶縁材料１０が上記配線パターン２５・２６によって挟持されて、二層配線基板２４が形成されている。この二層配線基板２４は、ダイパッド５上に、絶縁材料１１を介して設けられる。
【０１３０】
上記配線２５ａおよび上記配線２６ａは、以下のようにパターニングされている。すなわち、上記４つのリード群４ａ・４ｂ・４ｃ・４ｄに含まれる少なくとも１つのインナーリード６が、このインナーリード６が含まれるリード群と対向する半導体チップの側辺を除く、側辺の近傍の、素子形成面上に配置されている電極パッド２ａと電気的に接続されるように、上記配線２５ａおよび上記配線２６ａがパターニングされている。例えば、リード群４ａを例にとると、リード群４ａに含まれているインナーリード６と、半導体チップ１ａの、側辺（１ａ1 −１ａ2 ）を除く側辺の近傍の、素子形成面上に配置されている電極パッド２ａとが互いに電気的に接続されるように、上記配線２５ａおよび配線２６ａがパターニングされている。
【０１３１】
また、上記配線２５ａおよび上記配線２６ａは、以下のようにパターニングされている。すなわち、まず、少なくとも１つのリード群、例えばリード群４ａに、複数本のインナーリード６が設けられ、それぞれ、所定の電気信号を受け持っている。一方、電極パッド群を構成する電極パッド２ａは、上述のように半導体チップ１ａの素子形成面における側辺近傍に複数個配置されており、また、それら複数個の電極パッド２ａは、自身の電気信号の順番と、上記リード群４ａのインナーリード６に割り振られた電気信号の順番とが、互いに異なるような配列で並べられている。そして、このような配列にもかかわらず、上記のリード群４ａと、このような電極パッド２ａからなる電極パッド群とが、電気信号の順番が一致して接続されるような配線パターンとなるように、上記配線２５ａおよび上記配線２６ａがパターニングされている。
【０１３２】
なお、図１９では、配線パターン２５・２６（図２０参照）が、絶縁材料１３を介して半導体チップ１ａの存在領域を避けるようにして設けられているが、半導体チップ１ａの存在領域に設けられていてもよい。
【０１３３】
そして、半導体チップ１ａ上の電極パッド２ａと、所定のインナーリード６とが電気的に接続されるように、半導体チップ１ａ上の電極パッド２ａと電極２５ｂ（または電極２６ｂ）とがボンディングワイヤ１４でボンディングされていると共に、配線２５ａ（または配線２６ａ）によって上記電極２５ｂ（または電極２６ｂ）と電気的に接続された別の電極２５ｂ（または電極２６ｂ）と、所定のインナーリード６とが、ボンディングワイヤ１５でボンディングされている。
【０１３４】
一方、ダイパッド５の裏面に搭載される半導体チップ１ｂの電極パッド２ｂは、ボンディングワイヤ１６で、所定のインナーリード６と電気的に接続されている。
【０１３５】
次に、本実施形態の半導体装置の製造方法について、図２２（ａ）ないし図２２（ｅ）に基づいて説明する。
【０１３６】
ダイパッド５の上に多層の配線パターンを形成する手段としてあらゆる方法が考えられるが、ここは、ポリイミド系絶縁材料１０と金属箔２０とを組み合わせた構造の二層配線基板２４をダイパッド５に貼り付けたものについて記載する。
【０１３７】
まず、図２２（ａ）に示すように、Ｃｕ箔などの金属箔２０の上にワニス状ポリイミド系樹脂等の絶縁材料１０を均一に塗布し、加熱処理を行って溶剤分を蒸発させ薄膜とする。ただし、ここでは溶剤分を完全には蒸発させない。
【０１３８】
次に、図２２（ｂ）に示すように、先ほど完全には溶剤を蒸発させなかった絶縁材料１０上に同じくＣｕ箔などの金属箔２０を貼り付け、ここで完全に溶剤分を蒸発させる。続いて、図２２（ｃ）に示すように、絶縁材料１０の両面に存在する金属箔２０をエッチング処理することにより、配線パターン２５・２６をそれぞれ形成する。
【０１３９】
その後、図２２（ｄ）に示すように、絶縁材料１０についてもエッチングすることにより、１層目の配線パターン２５の電極２５ｂの位置に窓開けを行った。これは、その後のワイヤボンディング工程において、２層目の配線パターン２６側から上記電極２５ｂに対してワイヤボンディングを行うためである。
【０１４０】
次に、配線パターン２５・２６に電解Ｎｉメッキと電解Ａｕメッキとを順に施す。以後、絶縁材料１０の両面に配線パターン２５・２６を形成したテープ状材料（ただし、絶縁材料１１は含まない）を二層配線テープと記載する。また、二層配線テープを所望の形状に切断したもの（絶縁材料１１は含まない）をここでは既出のように二層配線基板２４と記載している。
【０１４１】
続いて、図２２（ｅ）に示すように、一般にＬＯＣ(Lead On Chip)等においてダイアタッチ材料としても使用される熱可塑性の絶縁材料１１を、ワニス状で配線パターン２５上に塗布し、加熱処理を行う。なお、この塗布を行う際には、熱処理後において絶縁材料１１の表面が凹凸にならないように、半導体チップ１ａの搭載領域となる部分には厚めに塗布しておく。
【０１４２】
その後、実施の形態１と同様にして（図５（ｂ）参照）、送り穴としてのスプロケットホール２１を形成し、次いで、配線パターン２６の、半導体チップ１ａ搭載側にポリイミド系樹脂製の絶縁材料１３を形成し、所望の形状とした二層配線基板２４を、絶縁材料１１を介してダイパッド５に熱圧着により貼り付ける。次いで、二層配線基板２４を貼り付けたダイパッド５の表裏両面に、それぞれダイアタッチ材料３を用いて、半導体チップ１ａ・１ｂをダイボンディングする。なお、本実施形態では、互いに異なる種類であり、しかも異なる基板電位で動作する半導体チップ１ａ・１ｂを用いたので、上記ダイアタッチ材料３としては、球状シリカ粉末を混入させた熱硬化型の無銀ペーストを用いる。
【０１４３】
そして、電極パッド２ａと所望の電極２５ｂ（または電極２６ｂ）とをボンディングワイヤ１４で、また、インナーリード６と所望の電極２５ｂ（または電極２６ｂ）とをボンディングワイヤ１５で、それぞれワイヤボンディングする。一方、ダイパッド５の裏面に搭載された半導体チップ１ｂの電極パッド２ｂについても、ボンディングワイヤ１６で、所望のインナーリード６とワイヤボンディングする。
【０１４４】
上記の構成によれば、半導体チップ１ａ・１ｂが、互いに異なる種類のチップであり、電極パッド２ａ・２ｂが、それぞれ無秩序に配列されていても、すなわち、複数チップ１パッケージという実装形態を想定せずに、各チップがそれぞれ１チップ１パッケージの実装形態で最適となるように電極パッド２ａ・２ｂが配列された半導体チップ１ａ・１ｂを用いた場合でも、１層目の配線パターン２５と２層目の配線パターン２６とを自由に引き回すことによって、電極パッド２ａ・２ｂと、それと接続すべきインナーリード６とを、電気的に接続することができる。したがって、実際、インナーリード６と接続が困難なように電極パッド２ａ・２ｂが配置されていても、適正なワイヤボンディングによって、実施の形態１ないし３と同様の効果を得ることができる。
【０１４５】
また、例えば図２３および図２４に示すように、配線パターン２５・２６および絶縁材料１０・１３・１１が、半導体チップ１ａの存在領域を避けるように、半導体チップ１ａの周囲に設けられるようにしてもよい。
【０１４６】
この場合には、図２２（ｅ）の工程において、二層配線テープの表裏面に絶縁材料１１・１３を形成した後、上記二層配線テープにおける半導体チップ１ａが搭載される領域およびその近傍を金型により打ち抜き、さらに、上記二層配線テープを所定の形状に切断して二層配線基板２４とし、この二層配線基板２４を、熱圧着によってダイパッド５に貼り付ければよい。このような場合には、半導体チップ１ａの存在領域に配線パターン２５・２６および絶縁材料１０・１３・１１がない分、装置の厚さを薄くすることができる。
【０１４７】
その場合、半導体チップ１ａ・１ｂは、異なるチップサイズ（電極パッド２ａ・２ｂの配置が異なる）ではあるが、同一のシリコン基板であり、かつ同一基板電位で動作するものである必要がある。ところが、半導体チップ１ａ・１ｂが互いに異なるシリコン基板であるか、または異なる基板電位で動作する場合においては、半導体チップ１ａ・１ｂ間を絶縁しなければならない。
【０１４８】
そこで、図２５および図２６に示すように、あらかじめダイパッド５上に設けた絶縁材料１１を介して二層配線基板２４を設けるようにした半導体装置を構成してもよい。この場合は、二層配線基板２４において半導体チップ１ａの搭載領域に該当箇所を窓開けした後で絶縁材料１１を絶縁材料１０上に塗布するのではなく、ダイパッド５上に当該ダイパッド５とほぼ同じサイズのシート状の絶縁材料１１を熱圧着により貼り付け、この絶縁材料１１を介して二層配線基板２４をダイパッド５に貼り付ければよい。
【０１４９】
なお、異なる種類の半導体チップ（異なるシリコン基板であるか、または異なる基板電位で動作する半導体チップ）１ａ・１ｂ間を絶縁するのに、シート状ポリイミド系絶縁材料１１を用いず、図２７および図２８に示すように、ダイパッド５上にポリイミド系の絶縁樹脂２７を点または線状に描画するようにした半導体装置を構成してもよい。この半導体装置の製造方法は、以下の通りとなる。
【０１５０】
二層配線基板２４の配線パターン２５側の面に絶縁材料１１を形成するまで（図２２（ｅ）の工程まで）は、上記と同様である。その後、図２９（ａ）に示すように、二層配線基板２４および絶縁材料１１において、半導体チップ１ａが搭載される領域およびその外周部近傍を金型により打ち抜いて、半導体チップ搭載用逃げ穴２３およびスプロケットホール２１を形成する。
【０１５１】
ところで、二層配線テープから所望の形状に切断した二層配線基板２４は電解メッキで作製されており、メッキを付ける際に用いた引き出し用の配線が上記二層配線基板２４の外部まで続いている。したがって、その配線を切断することによって発生する切れ端が、ダイパッド５に接触する可能性がある。
【０１５２】
そこで、そのような不都合を回避するために、図２９（ｂ）で示すように、上記二層配線テープをダイパッド５よりもわずかに大きく、かつ、インナーリード６に接触しない程度のサイズに切断し、熱圧着によりダイパッド５に貼り付ける。
【０１５３】
次に、図２９（ｃ）に示すように、半導体チップ１ａと半導体チップ１ｂとを互いに絶縁するためのワニス状ポリイミド系樹脂２７をダイパッド５上に描画し、熱処理により溶剤分を蒸発させる。ここでは二層配線基板２４をダイパッド５に貼り付けてからポリイミド系樹脂２７を形成したが、この順番はどちらが先になっても構わない。次に、半導体チップ１ａ・１ｂをダイボンディングする際には、半導体チップ１ａ・１ｂ間を絶縁しなければならないので、無銀ペースト等からなるダイアタッチ材料３を用いて、半導体チップ１ａ・１ｂをダイボンディングする。以降については、上記と全く同様である。
【０１５４】
この方法によると、シート状ポリイミド系絶縁材料１１を使用した場合と同様の絶縁効果が得られるだけでなく、高さ方向において半導体装置を薄く形成することができるという利点がある。
【０１５５】
なお、図３０および図３１に示すように、ダイパッド５の、半導体チップ１ｂ搭載側にも、電極３０ｂを有し、ボンディングワイヤ１７・１８の長さを短くするための中継点としての一層または二層の配線基板３０を設けるようにしてもよい。これにより、ダイパッド５の裏面（半導体チップ１ｂ搭載側）においても、配線の引き回しの自由度を高くすることができる。
【０１５６】
ここまで、ＱＦＰタイプでは、二層の配線パターンを用いた例を挙げた。しかしながら、配線パターン同士を金属線によって電気的に接続することによって、一層配線パターンでも置き換えられる場合がある。図２７、図２８においては二層の配線パターンを用いていたが、例えば、図３２および図３３に示すように、図３２の図中Ａ部（Ａ部として円で囲まれた領域）の両端に存在する配線（配線パターン）を第１または第２の配線（配線パターン）Ｂ・Ｃとし、これら第１および第２の配線（配線パターン）Ｂ・Ｃに挟まれた配線（配線パターン）群を、第３の配線（配線パターン）群Ｄとする。ここで、第３の配線（配線パターン）群Ｄを飛び越えるように、第１と第２の配線（配線パターン）Ｂ・Ｃ同士を金属線７１（第３導線）で電気的に接続する。このようにすることで、配線パターンの層の数を少なくすることができる。
【０１５７】
〔実施の形態５〕
本発明の実施のさらに他の形態について、図３４および図３５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１ないし４の図面に付した部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【０１５８】
実施の形態１〜４では、ダイパッド５上に配線パターン１２を形成するために、ポリイミド系樹脂製の絶縁材料を配線パターン１２とダイパッド５との間に設けた。本実施形態では、図３４および図３５に示すように、絶縁層および配線パターンをウエハプロセスにより形成した半導体基板を、ダイパッド５上に搭載する。
【０１５９】
以下に製造方法を説明する。本実施形態では、ダイパッド５とリード等とを形成したリードフレーム４を準備する。ダイボンディング工程において、ダイパッド５の一方の面に、ペースト状のダイアタッチ材料３を用いて半導体チップ１ａを搭載し、また、配線パターン１２が形成された半導体基板１２″も同様に、ペースト状のダイアタッチ材料３を用いて搭載する。ここで、配線パターン１２はＡｕで形成したものを用いる。Ａｌの配線パターンでも製造は可能であるが、信号の伝達スピードが遅延する可能性がある。パターン形状は、図１７および図１８に示した構成例と同じとした。このときの搭載の順番は、半導体基板１２″からでも構わない。上記ダイアタッチ材料３の硬化は１８０℃で１時間の条件で行う。
【０１６０】
次に、リードフレーム４を裏返し、ダイパッド５の反対の面も、ダイアタッチ材料３を用いて半導体チップ１ｂを搭載（ダイボンディング）する。このとき、すでにダイボンディングを終えた半導体チップ１ａを弾性体で支える等によって、半導体チップ１ａにダメージが加わるのを防ぐようにする。そして、１８０℃、１時間の条件でダイアタッチ材料３を熱硬化させる。
【０１６１】
ワイヤボンディング工程以降は、図１７、図１８等に示した構成例における製造方法と同じである。本実施形態では、同一の半導体チップをダイパッド５の表裏に搭載したが、互いに異なる２種類の半導体チップの搭載も可能である。２つの半導体チップが異なる基板電位で動作する場合においては、一方の半導体チップとダイパッド５との間に絶縁材料を挿入すると良い。また、本実施形態では、ウエハプロセスで絶縁材料（絶縁層）と配線パターンとを形成しているので、二層配線以上も形成が可能である。
【０１６２】
〔実施の形態６〕
本発明の実施のさらに他の形態について、図３６および図３７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態１ないし５の図面に付した部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【０１６３】
本実施形態を図３６および図３７に示す。ここでは、図１７、図１８の構成において、半導体チップ搭載基板であるダイパッド５の表裏面でのワイヤボンディング後に、ダイパッド５に形成された配線パターン１２上と、配線パターンが形成されていない領域の半導体チップ周辺とに、ポリイミド系樹脂であるコーティング樹脂８０ａ、８０ｂをポッティングにより形成している。コーティング樹脂８０ａ、８０ｂの加熱は、ポッティング後、１８０℃で１時間、次いで２６０℃で１時間の条件で行った。
【０１６４】
配線パターン１２上へのコーティング樹脂８０ａの形成方法としては、リードフレーム４への配線パターン１２の形成後に、ワニス状での塗布や、シート状での貼り付け等も可能である。
【０１６５】
また、ダイパッド５の、配線パターン１２が形成されていない側の面についても、コーティング樹脂８０ｂの形成方法としては、ワニス状での塗布や、シート状での貼り付け等も可能である。この場合は、ダイパッド５上への配線パターン１２の形成前でもよい。
【０１６６】
また、実施の形態１で示した図１、図２においては、絶縁材料１３が配線パターン１２の一部を覆う構造になっている。例えば、射止樹脂（封止樹脂）２２と配線パターン１２構成材料との接着力よりも、この絶縁材料１３と配線パターン１２構成材料との接着力が高く、また、絶縁材料１３として吸水率が低くてガラス転移温度Ｔｇが高いものを使用すると、半田実装において、射止樹脂（封止樹脂）２２と配線パターン１２との剥離を抑制する効果がある。
【０１６７】
なお、実施の形態１ないし６では全て、ダイパッド５の厚さを、少なくとも、リードフレーム４を構成するクレードル部９（図４参照）の厚さよりも薄く形成している。ダイパッド５を薄く形成する方法としてはあらゆる方法が考えられるが、上記各実施形態においては、ダイパッド５にハーフエッチングを行っている。これにより、ダイパッド５の表裏両面に半導体チップ１ａ・１ｂを搭載して、半導体装置の２チップ１パッケージ化を図った際に、薄型の半導体装置を容易に実現することができた。また、薄型の半導体装置を製造するにあたり、樹脂射止の際の歩留まりがさらに向上した。
【０１６８】
また、実施の形態１〜４、６では、配線パターン１２または二層配線基板２４を、約３５０℃の温度でダイパッド５に接合している。また、リードフレーム４のインナーリード６には、ボンディングワイヤ１５・１６・１８との接合に適したメッキ（例えばＡｕワイヤではＡｇメッキ）を施している。さらに、ダイパッド５には、ワイヤボンディングを行う必要がある場合等、必要に応じて、ボンディングワイヤ１５・１６・１８との接合に適したメッキを施している。この場合、メッキ領域が配線パターン１２または二層配線基板２４で覆われないようにする必要がある。一方、リードフレーム４のアウターリード７には、基板実装に必要なメッキ（ハンダメッキ等）を施している。
【０１６９】
なお、上記各実施形態では、ダイパット５の上下に半導体チップが１チップずつ搭載されたパッケージについて説明した。しかしながら、ダイパット５の上下のうち少なくとも一方に、複数個の半導体チップが搭載された構成とすることもできる。
【０１７０】
例えば、図１や図１３に示したダイパッド５および配線パターン１２等を図中、縦方向に拡張し、リード（インナーリード６およびアウターリード７）も増やす。そして、ダイパッド５の表の面に、ここまで説明した本発明が採用した接続方式の半導体チップを１個増やし、計２個を図中、縦に並べ、それぞれの半導体チップを配線パターン１２にて上述のように接続した構成とすることができる。また、このようにダイパッド５の少なくとも一方の側に搭載した複数個の半導体チップとそれに接続されたリードとのセットのうち、いくつかを、本発明の接続方式とは異なる方式、例えば図３８に示したような従来通りの接続方式で配設することもできる。
【０１７１】
このように、ダイパッド５の少なくとも一方の側に設ける複数チップは平面的に複数個配置してもよいし、他の例として、ダイパッド５の少なくとも一方の側に複数のチップを三次元的に積層する構成も考えられる。
【０１７２】
また、図１や図７に示した例では、同一配線内の２つの電極１２ｂ・１２ｂを結ぶ配線１２ａは、すべて、半導体チップ１ａの所定の側辺に平行になっている。しかしながら、これに限定されず、配線１２ａは、湾曲形状または斜めに伸びる形状を有していてもよい。
【０１７３】
また、図１３に示した例では、配線１２ａは、対称軸ＬＬ′に対して互いに対称な位置にある電極１２ｂ同士を電気的に接続するようにパターニングされている。また、配線１２ａは、四辺形の半導体チップの所定の辺（ここでは側辺１ａ1 −１ａ2 ）に平行である。また、配線１２ａは、電極群１２ｂ1の並んだ方向に平行に伸びている。しかしながら、これに限定されず、配線１２ａは、配線パターン１２が、一方の半導体チップ１ａの一つの辺に対向する電極群１２ｂ1の並んだ方向に沿って伸びる部分を含んだ構成とすることもできる。
【０１７４】
【発明の効果】
以上のように、本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料と、上記半導体チップと上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料、上記配線パターン、上記半導体チップと上記配線パターンとを絶縁するための絶縁材料は、この順で積層されて設けられており、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されている構成である。
【０１７５】
それゆえ、金属線が半導体チップあるいは隣接ワイヤとショートすることや、金属線が切れるオープン等の、不都合を確実に回避することができるという効果を奏する。
【０１７６】
また、半導体チップの設計を変更する必要がない分、半導体装置のコストを低減することができると共に、半導体装置の開発期間を従来よりも確実に短縮することができるという効果を奏する。
【０１７７】
また、複数チップ１パッケージの半導体装置の汎用性を広げることができるという効果を奏する。
【０１７８】
本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられている構成である。
【０１７９】
それゆえ、上記の構成による効果に加えて、半導体チップの存在領域に配線パターンは存在しないので、薄型の半導体装置を提供することができるという効果を奏する。
【０１８０】
本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンおよび上記絶縁材料が、上記配線パターンおよび上記絶縁材料が存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられている構成である。
【０１８１】
それゆえ、上記の構成による効果に加えて、半導体チップの存在領域に配線パターンおよび絶縁材料は存在しないので、上記の構成の場合よりもさらに薄型の半導体装置を提供することができるという効果を奏する。
【０１８２】
本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、少なくとも１つのリード群と、半導体チップの素子形成面における側辺近傍に配置され、上記リード群のリードと必要とされる電気信号の順番が異なる電極パッドからなる電極パッド群とが、電気信号の順番が一致して接続されるようにパターニングされており、さらに、上記配線パターンは、上記２つのリード群と上記半導体チップの中心を結ぶ直線に対して、略対称な位置にある電極同士を電気的に接続するようにパターニングされている構成である。
【０１８３】
それゆえ、上記の構成による効果に加えて、複数チップ１パッケージという実装形態を想定せずに、各チップがそれぞれ１チップ１パッケージの実装形態で最適となるように電極パッドが配列された半導体チップを用いても、上記の半導体チップの設計を変更することなしに、複数チップ１パッケージの半導体装置を得ることができるという効果を奏する。
【０１８４】
本発明に係る半導体装置は、上記の構成に加えて、上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、上記２つのリード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続されるようにパターニングされている構成である。
【０１８５】
それゆえ、上記の構成による効果に加えて、半導体チップが同種（同一のチップサイズで電極パッドの配置が同じ）の場合では、素子回路パターンをミラー反転した半導体チップを作製することなしに、複数チップ１パッケージの半導体装置を得ることができ、互いに全く関係のない配置で設けられた電極パッドを有する半導体チップの場合でも、上記半導体チップの設計を変更することなしに、複数チップ１パッケージの半導体装置を得ることができるという効果を奏する。
【０１８６】
本発明に係る半導体装置は、上記の構成に加えて、上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、上記４つのリード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続されるようにパターニングされている構成である。
【０１８７】
それゆえ、上記の構成による効果に加えて、異なる種類の半導体チップを用いて例えばＱＦＰ（Quad Flat Package ）タイプの半導体装置を製造する場合でも、各半導体チップの設計を変更することなしに、複数チップ１パッケージの半導体装置を実現することができるという効果を奏する。
【０１８８】
本発明に係る半導体装置は、上記の構成に加えて、上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、少なくとも１つのリード群と、半導体チップの素子形成面における側辺近傍に配置され、上記リード群のリードと必要とされる電気信号の順番が異なる電極パッドからなる電極パッド群とが、電気信号の順番が一致して接続されるようにパターニングされている構成である。
【０１８９】
それゆえ、上記の構成による効果に加えて、複数チップ１パッケージという実装形態を想定せずに、各チップがそれぞれ１チップ１パッケージの実装形態で最適となるように電極パッドが配列された半導体チップを用いた場合でも、各半導体チップの設計を変更することなしに、例えばＱＦＰタイプで複数チップ１パッケージの半導体装置を得ることができるという効果を奏する。
【０１９０】
本発明に係る半導体装置は、上記の構成に加えて、上記リードフレームが、上記リードフレームを搬送するためのクレードル部を備え、上記半導体チップ搭載用基板は、少なくとも上記クレードル部の厚さよりも薄く形成されている構成である。
【０１９１】
それゆえ、上記の構成による効果に加えて、半導体チップ搭載用基板の表裏両面に半導体チップを搭載した場合に、薄型の複数チップ１パッケージの半導体装置を提供することができるという効果を奏する。
【０１９２】
本発明に係る半導体装置は、上記の構成に加えて、ウエハプロセスで上記絶縁材料もしくは絶縁層および上記配線パターンを形成した半導体基板を、リードフレームの上記半導体チップ搭載用基板の少なくとも一方の面に上記半導体チップと並べて搭載し、上記半導体チップの電極パッドが、上記配線パターンおよび上記金属線を介して上記リードと電気的に接続されている構成である。
【０１９３】
それゆえ、上記の構成による効果に加えて、より汎用性が高く安価な複数チップ１パッケージの半導体装置を得ることができるという効果を奏する。
【０１９４】
本発明に係る半導体装置は、上記の構成に加えて、上記半導体チップ搭載用基板上に設けられた上記配線パターン上において、配線同士が、金属線によって電気的に接続されている構成である。
【０１９５】
それゆえ、上記の構成による効果に加えて、配線パターンの配置等の自由度を向上させることができるという効果を奏する。
【０１９６】
本発明に係る半導体装置は、上記の構成に加えて、上記半導体チップ搭載用基板上に、上記配線パターンを１つ以上含む配線パターン群が２つ以上形成され、上記１つの配線パターン群の少なくとも一部分と、それ以外の上記１つの配線パターン群の少なくとも一部分とが、上記金属線によって電気的に接続されている構成である。
【０１９７】
それゆえ、上記の構成による効果に加えて、配線パターンの配置等の自由度をさらに向上させることができるという効果を奏する。
【０１９８】
本発明に係る半導体装置は、上記の構成に加えて、上記配線パターンが、略平面上に設けられて互いに電気的に独立した第１および第２配線パターンと、１つ以上の配線パターンを有し、上記第１配線パターンと第２配線パターンとの間に設けられた第３配線パターンとを含んでおり、上記第１および第２の配線パターンが、上記金属線によって電気的に接続されている構成である。
【０１９９】
それゆえ、上記の構成による効果に加えて、より汎用性が高い複数チップ１パッケージの半導体装置を得ることができるという効果を奏する。
【０２００】
本発明に係る半導体装置は、上記の構成に加えて、上記複数の半導体チップおよび半導体チップ搭載用基板を封止する封止材と、上記半導体チップ搭載用基板上に形成された上記配線パターンの少なくとも一部を覆う、上記封止材とは異なる材料からなるコーティング被膜とを含む構成である。
【０２０１】
それゆえ、上記の構成による効果に加えて、より高品質の複数チップ１パッケージの半導体装置を得ることができるという効果を奏する。
【０２０２】
本発明に係る半導体装置は、上記の構成に加えて、上記複数の半導体チップおよび半導体チップ搭載用基板を封止する封止材と、上記半導体チップ搭載用基板と上記封止材とが直接接する面積を減少させるように、上記半導体チップ搭載用基板の少なくとも一部を覆う、上記封止材とは異なる材料からなるコーティング被膜とを含む構成である。
【０２０３】
それゆえ、上記の構成による効果に加えて、より高品質の複数チップ１パッケージの半導体装置を得ることができるという効果を奏する。
【０２０４】
また、本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられており、上記配線パターンは、上記４つのリード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続されるようにパターニングされている構成である。
【０２０５】
それゆえ、配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして設けられている。この場合、半導体チップの存在領域に配線パターンは存在しないので、薄型の半導体装置を提供することができるという効果を奏する。
【０２０６】
また、本発明に係る半導体装置は、リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、上記配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられており、上記配線パターンおよび上記絶縁材料が、上記配線パターンおよび上記絶縁材料が存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられており、上記配線パターンは、上記４つのリード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続されるようにパターニングされている構成である。
【０２０７】
それゆえ、配線パターンおよび絶縁材料は、上記配線パターンおよび上記絶縁材料が存在する面に搭載される半導体チップの存在領域を避けるようにして設けられている。この場合、半導体チップの存在領域に配線パターンおよび絶縁材料は存在しないので、上記の構成の場合よりもさらに薄型の半導体装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態における半導体装置の一構成例を示す平面透視図である。
【図２】上記半導体装置の側面透視図である。
【図３】図３（ａ）および図３（ｂ）は、各半導体チップの平面図である。
【図４】リードフレームを示す平面図である。
【図５】図５（ａ）〜図５（ｅ）は、上記半導体装置の製造工程を示す側面透視図である。
【図６】図６（ａ）〜図６（ｄ）は、上記半導体装置の、図５（ｅ）の後の製造工程を示す側面透視図である。
【図７】本発明の他の実施の形態を示し、半導体チップ搭載領域およびその外周部近傍に窓開けを行った一層配線基板を接合したダイパッドの表裏両面に半導体チップを搭載した構造の半導体装置の平面透視図である。
【図８】上記半導体装置の側面透視図である。
【図９】図９（ａ）〜図９（ｅ）は、上記半導体装置の製造工程を示す側面透視図である。
【図１０】図１０（ａ）〜図１０（ｄ）は、上記半導体装置の、図９（ｅ）の後の製造工程を示す側面透視図である。
【図１１】本発明のさらに他の実施の形態を示し、半導体チップ搭載用基板上に、配線パターンが２つの配線パターン群に区切られて形成され、上記１つの配線パターン群を構成する配線パターンと、それ以外の配線パターン群を構成する配線パターンとを電気的に接続した金属線を含む構造の半導体装置の平面透視図である。
【図１２】上記半導体装置の側面透視図である。
【図１３】本発明のさらに他の実施の形態を示し、あらかじめダイパッドに設けられた絶縁材料を介して、半導体チップ搭載領域およびその外周部近傍に窓開けを行った一層配線基板をダイパッドに接合した構造の半導体装置の平面透視図である。
【図１４】上記半導体装置の側面透視図である。
【図１５】図１５（ａ）〜図１５（ｅ）は、上記半導体装置の製造工程を示す側面透視図である。
【図１６】図１６（ａ）〜図１６（ｄ）は、上記半導体装置の、図１５（ｅ）の後の製造工程を示す側面透視図である。
【図１７】２分割配線基板が接合されたダイパッドの表裏両面に半導体チップを搭載した構造の半導体装置の平面透視図である。
【図１８】上記半導体装置の側面透視図である。
【図１９】本発明のさらに他の実施の形態を示し、二層配線基板を接合したダイパッドの表裏両面に半導体チップを搭載した構造の半導体装置の平面透視図である。
【図２０】上記半導体装置の側面透視図である。
【図２１】図２１（ａ）および図２１（ｂ）は、各半導体チップの平面図である。
【図２２】図２２（ａ）〜図２２（ｅ）は、上記半導体装置の製造工程を示す側面透視図である。
【図２３】半導体チップ搭載領域およびその外周部近傍に窓開けを行った二層配線基板を接合したダイパッドの表裏両面に半導体チップを搭載した構造の半導体装置の平面透視図である。
【図２４】上記半導体装置の側面透視図である。
【図２５】あらかじめダイパッドに設けられた絶縁材料を介して、半導体チップ搭載領域およびその外周部近傍に窓開けを行った二層配線基板をダイパッドに接合した構造の半導体装置の平面透視図である。
【図２６】上記半導体装置の側面透視図である。
【図２７】半導体チップ同士を絶縁するためにワニス状の絶縁材料が用いられ、配線基板のサイズがダイパッドよりも大きい構造の半導体装置の平面透視図である。
【図２８】上記半導体装置の側面透視図である。
【図２９】図２９（ａ）〜図２９（ｃ）は、上記半導体装置の製造工程を示す断面図である。
【図３０】ダイパッドの表裏両面に配線基板を接合した構造の半導体装置の平面透視図である。
【図３１】上記半導体装置の側面透視図である。
【図３２】本発明のさらに他の実施の形態を示し、半導体チップ搭載用基板上の配線パターンが、略水平面上に、互いに電気的に独立した第１・第２配線群を含み、第１と第２の配線とを電気的に接続するための金属線を含む構造の半導体装置の平面透視図である。
【図３３】上記半導体装置の側面透視図である。
【図３４】本発明のさらに他の実施の形態を示し、ウエハプロセスで絶縁層および配線パターンを形成した半導体基板をリードフレームの半導体チップ搭載用基板の一方の面に半導体チップと並べて搭載した構造の半導体装置の平面透視図である。
【図３５】上記半導体装置の側面透視図である。
【図３６】本発明のさらに他の実施の形態を示し、封止樹脂とは異なるコーティング樹脂被膜を、半導体チップ搭載用基板に形成された配線パターンの一部と、半導体チップ搭載用基板が直接封止樹脂と接する面積が少なくなるように半導体チップ搭載用基板の一部を覆うように形成した構造の半導体装置の平面透視図である。
【図３７】上記半導体装置の側面透視図である。
【図３８】従来の１チップ１パッケージの半導体装置の平面透視図である。
【図３９】上記従来の半導体装置の側面透視図である。
【図４０】従来の２チップ１パッケージの半導体装置の平面透視図である。
【図４１】上記従来の半導体装置の側面透視図である。
【図４２】従来の他の１チップ１パッケージの半導体装置の平面図である。
【符号の説明】
１ａ 半導体チップ
１ｂ 半導体チップ
２ａ 電極パッド
２ａ1 電極パッド群
２ａ2 電極パッド群
２ｂ 電極パッド
２ｂ1 電極パッド群
２ｂ2 電極パッド群
４ リードフレーム
４ａ リード群
４ｂ リード群
４ｃ リード群
４ｄ リード群
５ ダイパッド（半導体チップ搭載用基板）
９ クレードル部
１０ 絶縁材料
１１ 絶縁材料
１２ 配線パターン
２５ 配線パターン
２６ 配線パターン

Claims (13)

  1. リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、
    上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料と、上記半導体チップと上記配線パターンとを絶縁するための絶縁材料とが設けられ、
    上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料、上記配線パターン、上記半導体チップと上記配線パターンとを絶縁するための絶縁材料は、この順で積層されて設けられており、
    上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、
    上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、
    上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、
    上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、
    上記配線パターンは、少なくとも１つのリード群と、半導体チップの素子形成面における側辺近傍に配置され、上記リード群のリードと必要とされる電気信号の順番が異なる電極パッドからなる電極パッド群とが、電気信号の順番が一致して接続されるようにパターニングされていることを特徴とする半導体装置。
  2. リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、
    上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、
    上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、
    上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、
    上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、
    上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、
    上記配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられていることを特徴とする半導体装置。
  3. リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、
    上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、
    上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、
    上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、
    上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、
    上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、
    上記配線パターンおよび上記絶縁材料が、上記配線パターンおよび上記絶縁材料が存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられていることを特徴とする半導体装置。
  4. リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、
    上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、
    上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、
    上記リードフレームは、互いに対向するように配置された、複数のリードからなる２つのリード群を有し、
    上記半導体チップ搭載用基板が、上記２つのリード群の間に配置され、
    上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺のうちの１組の対向する側辺が各々上記２つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、
    上記配線パターンは、少なくとも１つのリード群と、半導体チップの素子形成面における側辺近傍に配置され、上記リード群のリードと必要とされる電気信号の順番が異なる電極パッドからなる電極パッド群とが、電気信号の順番が一致して接続されるようにパターニングされており、
    さらに、上記配線パターンは、上記２つのリード群と上記半導体チップの中心を結ぶ直線に対して、略対称な位置にある電極同士を電気的に接続するようにパターニングされていることを特徴とする半導体装置。
  5. 上記リードフレームが、上記リードフレームを搬送するためのクレードル部を備え、上記半導体チップ搭載用基板は、少なくとも上記クレードル部の厚さよりも薄く形成されていることを特徴とする請求項１記載の半導体装置。
  6. ウエハプロセスで上記絶縁材料もしくは絶縁層および上記配線パターンを形成した半導体基板を、リードフレームの上記半導体チップ搭載用基板の少なくとも一方の面に上記半導体チップと並べて搭載し、上記半導体チップの電極パッドが、上記配線パターンおよび上記金属線を介して上記リードと電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  7. 上記半導体チップ搭載用基板上に設けられた上記配線パターン上において、配線同士が、金属線によって電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  8. 上記半導体チップ搭載用基板上に、上記配線パターンを１つ以上含む配線パターン群が２つ以上形成され、上記１つの配線パターン群の少なくとも一部分と、それ以外の上記１つの配線パターン群の少なくとも一部分とが、上記金属線によって電気的に接続されていることを特徴とする請求項７記載の半導体装置。
  9. 上記配線パターンが、略平面上に設けられて互いに電気的に独立した第１および第２配線パターンと、１つ以上の配線パターンを有し、上記第１配線パターンと第２配線パターンとの間に設けられた第３配線パターンとを含んでおり、上記第１および第２の配線パターンが、上記金属線によって電気的に接続されていることを特徴とする請求項７記載の半導体装置。
  10. 上記複数の半導体チップおよび半導体チップ搭載用基板を封止する封止材と、
    上記半導体チップ搭載用基板上に形成された上記配線パターンの少なくとも一部を覆う、上記封止材とは異なる材料からなるコーティング被膜とを含むことを特徴とする請求項１記載の半導体装置。
  11. 上記複数の半導体チップおよび半導体チップ搭載用基板を封止する封止材と、
    上記半導体チップ搭載用基板と上記封止材とが直接接する面積を減少させるように、上記半導体チップ搭載用基板の少なくとも一部を覆う、上記封止材とは異なる材料からなるコーティング被膜とを含むことを特徴とする請求項１記載の半導体装置。
  12. リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、
    上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、
    上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、
    上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、
    上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、
    上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、
    上記配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられており、
    上記配線パターンは、上記４つのリード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続されるようにパターニングされていることを特徴とする半導体装置。
  13. リードフレームの半導体チップ搭載用基板の両面に、複数の半導体チップを、そのうちの少なくとも２個が上記半導体チップ搭載用基板について互いに裏面同士を対向させるように搭載する半導体装置において、
    上記半導体チップ搭載用基板の少なくとも片面には、所定のパターンを有する配線パターンと、上記半導体チップ搭載用基板と上記配線パターンとを絶縁するための絶縁材料とが設けられ、
    上記複数の半導体チップのうちの少なくとも１個の半導体チップの電極パッドが、上記配線パターンおよび金属線を介して、上記リードフレームに形成された所定のリードと電気的に接続されており、
    上記リードフレームは、その２組が互いに対向するように配置された、複数のリードからなる４つのリード群を有し、
    上記半導体チップ搭載用基板が、上記４つのリード群で囲まれて配置され、
    上記複数の半導体チップのうちで上記半導体チップ搭載用基板について互いに裏面同士が対向する少なくとも２個の半導体チップは、略四辺形を呈し、それぞれの４つの側辺が各々上記４つのリード群に対向するように、上記半導体チップ搭載用基板に搭載され、
    上記配線パターンは、上記配線パターンが存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられており、
    上記配線パターンおよび上記絶縁材料が、上記配線パターンおよび上記絶縁材料が存在する面に搭載される半導体チップの存在領域を避けるようにして、半導体チップ搭載用基板の周辺部に設けられており、
    上記配線パターンは、上記４つのリード群に含まれる少なくとも１つのリードが、上記リードが含まれるリード群と対向する半導体チップの側辺を除く側辺近傍の素子形成面上に配置される電極パッドと電気的に接続されるようにパターニングされていることを特徴とする半導体装置。
JP10307398A 1997-04-17 1998-04-14 半導体装置 Expired - Fee Related JP3545200B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10307398A JP3545200B2 (ja) 1997-04-17 1998-04-14 半導体装置
TW087105733A TW371358B (en) 1997-04-17 1998-04-15 Semiconductor device
US09/061,035 US6104084A (en) 1997-04-17 1998-04-16 Semiconductor device including a wire pattern for relaying connection between a semiconductor chip and leads
KR1019980013538A KR100277308B1 (ko) 1997-04-17 1998-04-16 반도체장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10060697 1997-04-17
JP9-100606 1997-04-17
JP10307398A JP3545200B2 (ja) 1997-04-17 1998-04-14 半導体装置

Publications (2)

Publication Number Publication Date
JPH113970A JPH113970A (ja) 1999-01-06
JP3545200B2 true JP3545200B2 (ja) 2004-07-21

Family

ID=26441602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10307398A Expired - Fee Related JP3545200B2 (ja) 1997-04-17 1998-04-14 半導体装置

Country Status (4)

Country Link
US (1) US6104084A (ja)
JP (1) JP3545200B2 (ja)
KR (1) KR100277308B1 (ja)
TW (1) TW371358B (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777683A (en) * 1987-12-07 1988-10-18 Pellerin Milnor Corporation Treatment of cloth or other liquid absorbent goods
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
JP3958522B2 (ja) * 1998-10-14 2007-08-15 株式会社ルネサステクノロジ 半導体装置
US6232667B1 (en) * 1999-06-29 2001-05-15 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
US6246107B1 (en) * 1999-07-07 2001-06-12 Philips Semiconductors, Inc. Semiconductor device arrangement having configuration via adjacent bond pad coding
US6453547B1 (en) * 1999-11-10 2002-09-24 Micron Technology, Inc. Coupling spaced bond pads to a contact
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
JP2001257307A (ja) * 2000-03-09 2001-09-21 Sharp Corp 半導体装置
TW525274B (en) 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
US6603072B1 (en) * 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
JP2002324393A (ja) * 2001-04-25 2002-11-08 Mitsubishi Electric Corp 半導体記憶装置
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US6686651B1 (en) 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
JP3865055B2 (ja) * 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
JP4157715B2 (ja) * 2002-03-20 2008-10-01 富士通株式会社 半導体装置の製造方法
JP3576146B2 (ja) * 2002-04-05 2004-10-13 沖電気工業株式会社 半導体装置
JP3590039B2 (ja) 2002-07-24 2004-11-17 沖電気工業株式会社 半導体装置及びその製造方法
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US6879028B2 (en) * 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
US20060006510A1 (en) * 2004-07-06 2006-01-12 Koduri Sreenivasan K Plastic encapsulated semiconductor device with reliable down bonds
US8324725B2 (en) * 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
JP4764196B2 (ja) * 2006-02-14 2011-08-31 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7298038B2 (en) * 2006-02-25 2007-11-20 Stats Chippac Ltd. Integrated circuit package system including die stacking
US7301225B2 (en) * 2006-02-28 2007-11-27 Freescale Semiconductor, Inc. Multi-row lead frame
JP4544181B2 (ja) 2006-03-03 2010-09-15 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
JP4628996B2 (ja) * 2006-06-01 2011-02-09 新光電気工業株式会社 リードフレームとその製造方法及び半導体装置
JP5207336B2 (ja) * 2006-06-05 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US7439620B2 (en) * 2006-08-04 2008-10-21 Stats Chippac Ltd. Integrated circuit package-in-package system
US7687892B2 (en) * 2006-08-08 2010-03-30 Stats Chippac, Ltd. Quad flat package
TW200814275A (en) * 2006-09-06 2008-03-16 Advanced Semiconductor Eng Chip carrier with a signal collection tape and manufacturing method thereof
US7911053B2 (en) * 2007-04-19 2011-03-22 Marvell World Trade Ltd. Semiconductor packaging with internal wiring bus
US8946878B2 (en) * 2007-12-06 2015-02-03 Stats Chippac Ltd. Integrated circuit package-in-package system housing a plurality of stacked and offset integrated circuits and method of manufacture therefor
JP2009252815A (ja) * 2008-04-02 2009-10-29 Toppan Printing Co Ltd 複合リードフレーム構造体及び半導体装置
TWI384610B (zh) * 2008-05-30 2013-02-01 Mediatek Inc 半導體裝置組合及用於在半導體裝置組合中建立電連接之方法
US8049321B2 (en) 2008-05-30 2011-11-01 Mediatek Inc. Semiconductor device assembly and method thereof
US20100007007A1 (en) * 2008-07-08 2010-01-14 Samsung Electronics Co., Ltd Semiconductor package
JP5332374B2 (ja) * 2008-07-25 2013-11-06 サンケン電気株式会社 半導体装置
JP2010034350A (ja) * 2008-07-30 2010-02-12 Sanyo Electric Co Ltd 半導体装置
US8853840B2 (en) * 2013-02-21 2014-10-07 Freescale Semiconductor, Inc. Semiconductor package with inner and outer leads
EP3473518A1 (en) 2017-10-17 2019-04-24 Next Generation Rail Technologies S.L. System for detecting events or situations having associated patterns of acoustic vibrations in a train rail and vibration detector unit for this system
US11145574B2 (en) * 2018-10-30 2021-10-12 Microchip Technology Incorporated Semiconductor device packages with electrical routing improvements and related methods
CN114083211B (zh) * 2021-11-30 2024-04-02 深圳市杰普特光电股份有限公司 一种半导体焊接装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147360U (ja) * 1986-03-11 1987-09-17
JPH04155954A (ja) * 1990-10-19 1992-05-28 Nec Kyushu Ltd 半導体装置
JP2809945B2 (ja) * 1992-11-05 1998-10-15 株式会社東芝 半導体装置
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
JP2972096B2 (ja) * 1994-11-25 1999-11-08 シャープ株式会社 樹脂封止型半導体装置
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
JP3007023B2 (ja) * 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
JPH0964234A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 半導体装置
KR100203934B1 (ko) * 1996-02-17 1999-06-15 윤종용 패턴닝된 리드프레임을 이용한 멀티 칩 패키지
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지

Also Published As

Publication number Publication date
US6104084A (en) 2000-08-15
KR100277308B1 (ko) 2001-02-01
KR19980081439A (ko) 1998-11-25
JPH113970A (ja) 1999-01-06
TW371358B (en) 1999-10-01

Similar Documents

Publication Publication Date Title
JP3545200B2 (ja) 半導体装置
JP2008205143A (ja) 半導体装置とそれを用いた半導体モジュール
JPH0448767A (ja) 樹脂封止型半導体装置
JP2002343899A (ja) 半導体パッケージ用基板、半導体パッケージ
JPH0794553A (ja) 半導体装置およびその製造方法
JP3415509B2 (ja) 半導体装置
JP3437477B2 (ja) 配線基板および半導体装置
JP3602888B2 (ja) 半導体装置
JPH0831868A (ja) Ｂｇａ型半導体装置
JP2803656B2 (ja) 半導体装置
JP2009141229A (ja) 半導体装置およびその製造方法
JP2612468B2 (ja) 電子部品搭載用基板
JP3728317B2 (ja) 半導体装置とその製造方法
JP3737093B2 (ja) 半導体装置
JPS62169461A (ja) 半導体装置
JPH0737931A (ja) テープキャリア型半導体装置
JP3041849B2 (ja) 半導体装置及びその製造方法
JPH0936295A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH0982877A (ja) 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材
JPH07283274A (ja) 半導体装置及び接合シート
JPH0878473A (ja) 半導体装置
JPH0685102A (ja) 半導体集積回路装置
JPH1140699A (ja) 半導体装置
JPH04103141A (ja) 半導体装置
JPH06268014A (ja) テープキャリア型半導体装置および、その構成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees