TWI384610B - 半導體裝置組合及用於在半導體裝置組合中建立電連接之方法 - Google Patents

半導體裝置組合及用於在半導體裝置組合中建立電連接之方法 Download PDF

Info

Publication number
TWI384610B
TWI384610B TW98117496A TW98117496A TWI384610B TW I384610 B TWI384610 B TW I384610B TW 98117496 A TW98117496 A TW 98117496A TW 98117496 A TW98117496 A TW 98117496A TW I384610 B TWI384610 B TW I384610B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
semiconductor
pad
die
semiconductor device
Prior art date
Application number
TW98117496A
Other languages
English (en)
Other versions
TW200950057A (en
Inventor
Yin Chao Huang
Shi Bai Chen
Kang Wei Hsueh
Hung Sung Li
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/396,450 external-priority patent/US8049321B2/en
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200950057A publication Critical patent/TW200950057A/zh
Application granted granted Critical
Publication of TWI384610B publication Critical patent/TWI384610B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

半導體裝置組合及用於在半導體裝置組合中建立電連接之方法
本發明係有關於一種半導體裝置組合，更具體地，係關於一種包含半導體晶粒之半導體裝置組合以及一種用於在半導體裝置組合中建立電連接之方法。
當半導體晶粒被封裝時，接線用來連接半導體晶粒之焊墊與封裝組件(例如引線框架之引線)，使得焊墊與半導體封裝組件之間能夠通訊。另外，焊墊與半導體封裝組件之間的接線連接，例如每一條接線的長度及兩個相鄰接線間的距離，皆需要滿足佈線規則(routing rule)。
關於半導體裝置組合，例如多晶片模組(Multi-Chip Module，MCM)，其把兩個或更多個半導體晶粒的功能合併於一個封裝內，可是，因為許多半導體晶粒位於一個封裝內，為了滿足佈線規則，半導體晶粒的設計會非常複雜。
有鑑於此，本發明提供一種半導體裝置組合及一種用於在半導體裝置組合中建立電連接之方法，可以降低具有多個半導體晶粒之半導體裝置組合的佈線複雜度。
本發明提供一種半導體裝置組合，包含：第一半導體晶粒，其包含至少一焊墊；第二半導體晶粒，其包含焊墊模組；至少一半導體封裝組件或另一半導體晶粒；第一導電元件，耦接於第二半導體晶粒之焊墊模組與第一半導體晶粒之焊墊之間；以及第二導電元件，耦接於第二半導體晶粒之焊墊模組與半導體封裝組件或另一半導體晶粒之間；其中第一半導體晶粒經由焊墊、焊墊模組、以及第一導電元件與第二導電元件，耦接於半導體封裝組件或另一半導體晶粒之間。
本發明另提供一種用於在半導體裝置組合中建立電連接之方法，包含：提供第一半導體晶粒，其包含至少一焊墊；提供第二半導體晶粒，其包含焊墊模組；提供至少一半導體封裝組件或另一半導體晶粒；於第二半導體晶粒之焊墊模組與第一半導體晶粒之焊墊之間放置第一導電元件；以及於第二半導體晶粒之焊墊模組與第二半導體封裝組件或另一半導體晶粒之間放置第二導電元件；其中第一半導體晶粒經由焊墊、焊墊模組、第一導電元件及第二導電元件耦接至半導體封裝組件或另一半導體晶粒。
本發明利用在半導體晶粒上增加焊墊模組，使一半導體晶粒能夠經由另一個半導體晶粒之焊墊與半導體封裝組件或另外的半導體晶粒通訊，降低了半導體晶粒的佈線難度，提升半導體晶粒的設計效率。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電連接於該第二裝置，或透過其他裝置或連接手段間接地電連接至該第二裝置。
請參考第1A圖。第1A圖是根據本發明第一實施例之半導體裝置組合之示意圖。半導體裝置組合100包含兩個半導體晶粒110與120，複數個第一導電元件130，複數個第二導電元件140，以及複數個半導體封裝組件150。半導體晶粒110包含複數個焊墊(bonding pad)112。半導體晶粒120包含焊墊模組，焊墊模組包含複數個第一焊墊121以及複數個第二焊墊122，其中第一焊墊121與第二焊墊122分別藉由導電線(conductive trace)124耦接。另外，根據不同的應用，第一焊墊121與第二焊墊122可經由半導體晶粒120內之任何導電線耦接或不耦接至半導體晶粒120之晶粒核(die core)。舉例來說，為了使半導體晶粒110與120兩者都可使用來自半導體封裝組件150的信號，第一焊墊121與第二焊墊122其中至少一個可耦接至半導體晶粒120之晶粒核。另外，半導體晶粒110與120可位於基板(圖未示)上面或上方，並且第一導電元件130與第二導電元件140可位於基板之外。
第一導電元件130耦接於半導體晶粒110之焊墊112與半導體晶粒120之第一焊墊121之間，第二導電元件140耦接於第二半導體晶粒120之第二焊墊122與半導體封裝組件150之間。因此，焊墊112可藉由半導體晶粒120之第一焊墊121與第二焊墊122來與半導體組件150通訊。因此，半導體晶粒110可經由焊墊112及焊墊模組中的第一焊墊121與第二焊墊122以及第一導電元件130與第二導電元件140來耦接至半導體封裝組件150。
另外，於第1A圖所示的半導體裝置組合100中，半導體晶粒110經由半導體晶粒120之焊墊模組耦接至半導體封裝組件150。於第二實施例中，如第1B圖所示，為根據本發明第二實施例之半導體裝置組合1400之示意圖，半導體晶粒110經由焊墊112、半導體晶粒120之焊墊模組、以及另一半導體晶粒1450之焊墊1452來耦接至另一半導體晶粒1450。半導體裝置組合1400的其餘部分與半導體裝置組合100的相應部分類似，此處不再贅述。
於相關技術之封裝方法中，半導體晶粒之焊墊用接線耦接至其對應之半導體封裝組件，其與半導體晶粒110之焊墊112用接線直接與半導體封裝組件150耦接類似。可是，於上述相關技術之封裝方法中，該等接線之長度或兩個相鄰接線間的距離可能不滿足佈線規則，因此，半導體晶粒的設計會變得更複雜以達到佈線規則。於本發明之半導體裝置組合100中，半導體晶粒110之焊墊112能藉由半導體晶粒120與半導體封裝組件150通訊，因此，半導體晶粒110與120之設計更靈活。
半導體封裝組件150可為引線框架之引線或者球格陣列基板(ball grid array substrate)之引腳(finger)。
另外，當半導體裝置組合100具有不同應用時，例如不同電視或通訊系統之規格，半導體晶粒110與120一般需要經過多次重新設計來滿足這些不同應用。於本發明之另一實施例中，半導體晶粒120能夠被設計成包含所有應用的一般功能。因此，僅僅半導體晶粒110需要被重新設計以用於半導體裝置組合100的不同應用。更進一步，因為半導體晶粒120包含允許半導體晶粒110與半導體封裝組件150通訊之第一焊墊121與第二焊墊122，半導體裝置組合100的重新設計可以變得更快及更有效。
於本發明之另一實施例中，半導體晶粒110與120其中之一能夠被設計成用於執行數位信號處理，而另一個能夠被設計成用於執行類比信號處理。
第2圖是根據本發明第三實施例之半導體裝置組合200之示意圖。半導體裝置組合200包含兩個半導體晶粒210與220，複數個第一導電元件230，複數個第二導電元件240以及複數個半導體封裝組件250。半導體晶粒210包含複數個焊墊212。半導體晶粒220包含焊墊模組，焊墊模組包含複數個第一焊墊221與第二焊墊222，其中第一焊墊221分別藉由導電線224與第二焊墊222耦接。另外，根據不同應用，第一焊墊221與第二焊墊222可經由半導體晶粒220內任何導電線耦接或不耦接至半導體晶粒220之晶粒核。另外，第一導電元件230耦接於半導體晶粒210之焊墊212與半導體晶粒220之第一焊墊221之間，第二導電元件240耦接於半導體晶粒220之第二焊墊222與半導體封裝組件250之間。而且，半導體晶粒220可堆疊(stacked)於半導體晶粒210上面或上方。另外，半導體晶粒210與220可位於基板(圖未示)上面或上方，並且第一導電元件230與第二導電元件240可設置於基板之外。
第3圖是根據本發明之第四實施例之半導體裝置組合300之示意圖。半導體裝置組合300包含三個半導體晶粒310，320及360，複數個第一導電元件330，複數個第二導電元件340，以及複數個半導體封裝組件350。半導體晶粒310包含複數個焊墊312。半導體晶粒320包含焊墊模組，焊墊模組包含複數個第一焊墊321與第二焊墊322，其中第一焊墊321分別藉由導電線324與第二焊墊322耦接。另外，根據不同應用，第一焊墊321與第二焊墊322可經由半導體晶粒320內任何導電線耦接或不耦接至半導體晶粒320之晶粒核。而且，第一導電元件330耦接於半導體晶粒310之焊墊312與半導體晶粒320之第一焊墊321之間，以及第二導電元件340耦接於第二半導體晶粒320之第二焊墊322與半導體封裝組件350之間。另外，半導體晶粒310與320可並行設置(side-by-side)，半導體晶粒360可堆疊於半導體晶粒320上面，或堆疊於半導體晶粒320上方。另外，半導體晶粒310、320及360可位於基板(圖未示)上面或上方，以及第一導電元件330與第二導電元件340可位於基板之外。
第4圖是根據本發明之第五實施例之半導體裝置組合400之示意圖。半導體裝置組合400包含三個半導體晶粒410、420及460，複數個第一導電元件430，複數個第二導電元件440，以及複數個半導體封裝組件450。半導體晶粒410包含複數個焊墊412。半導體晶粒420包含焊墊模組，焊墊模組包含複數個第一焊墊421及複數個第二焊墊422，其中第一焊墊421分別藉由導電線424與第二焊墊422耦接。另外，根據不同應用，第一焊墊421與第二焊墊422可經由半導體晶粒420內任何導電線耦接或不耦接至半導體晶粒420之晶粒核。而且，第一導電元件430耦接於半導體晶粒410之焊墊412與半導體晶粒420之第一焊墊421之間，以及第二導電元件440耦接於第二半導體晶粒420之第二焊墊422與半導體封裝組件450之間。另外，半導體晶粒410與半導體晶粒460並行設置，半導體晶粒420可堆疊於半導體晶粒460上面，或堆疊於半導體晶粒460上方。此外，半導體晶粒410、420與460可位於基板(圖未示)上面或基板上方，以及第一導電元件430與第二導電元件440可位於基板之外。
第5圖是根據本發明第六實施例之半導體裝置組合500之示意圖。半導體裝置組合500包含三個半導體晶粒510、520及560，複數個第一導電元件530，複數個第二導電元件540，以及複數個半導體封裝組件550。半導體晶粒510包含複數個焊墊512。半導體晶粒520包含焊墊模組，焊墊模組包含複數個第一焊墊521與第二焊墊522，其中第一焊墊521分別藉由導電線524與第二焊墊522耦接。另外，根據不同應用，第一焊墊521與第二焊墊522可經由半導體晶粒520內任何導電線耦接或不耦接至半導體晶粒520之晶粒核。而且，第一導電元件530耦接於半導體晶粒510之焊墊512與半導體晶粒520之第一焊墊521之間，以及第二導電元件540耦接於第二半導體晶粒520之第二焊墊522與半導體封裝組件550之間。另外，半導體晶粒510與560可堆疊於半導體晶粒520上面或堆疊於半導體晶粒520之上方。另外，半導體晶粒510、520及560可位於基板(圖未示)上面或基板上方，以及第一導電元件530與第二導電元件540可位於基板之外。
需要注意的是，於本發明之其它實施例中，半導體封裝組件250、350、450及550可為引線框架之引線或球格陣列基板之引腳。半導體晶粒210、310、410及510可用於執行數位信號處理，而半導體晶粒220、320、420及520可用來執行類比信號處理；或者半導體晶粒210、310、410及510可用於執行類比信號處理，而半導體晶粒220、320、420及520可用來執行數位信號處理。
第6圖是根據本發明之第七實施例之半導體裝置組合600之示意圖。半導體裝置組合600包含三個半導體晶粒610、620及660，複數個第一導電元件630，複數個第二導電元件640，複數個第三導電元件670，以及複數個半導體封裝組件650。半導體晶粒610包含複數個焊墊612，其中，根據不同應用，焊墊612可經由半導體晶粒610內任何導電線耦接或不耦接至半導體晶粒610之晶粒核。半導體晶粒620包含焊墊模組，焊墊模組包含複數個第一焊墊621及第二焊墊622，其中第一焊墊621分別藉由導電線624與第二焊墊622耦接。另外，第一焊墊621與第二焊墊622可經由半導體晶粒620內任何導電線耦接或不耦接至半導體晶粒620之晶粒核。另外，半導體晶粒610與620可並行設置，但發明並不僅於此，半導體晶粒660也不僅限於堆疊於半導體晶粒610之上面或上方。而且，半導體晶粒610、620及660可位於基板(圖未示)上面或上方，而第一導電元件630，第二導電元件640及第三導電元件670可位於基板之外。
第一導電元件630分別耦接於半導體晶粒610之焊墊612與半導體晶粒620之第一焊墊621之間，第二導電元件640分別耦接於第二半導體晶粒620之第二焊墊622與半導體封裝組件650之間，而第三導電元件670分別耦接於半導體晶粒660之焊墊662與半導體晶粒610之焊墊612之間。因此，焊墊662可藉由焊墊612、621及622與半導體封裝組件650通訊。
另外，如第6圖所示之半導體裝置組合600中，半導體晶粒610與620並行設置，半導體晶粒660堆疊於半導體晶粒610上面或上方。可是，於本發明之其它實施例中，半導體晶粒610與620其中之一可堆疊於半導體晶粒610與620其中之另一的上面或上方；或者，半導體晶粒660可堆疊於半導體晶粒620之上面或上方。這些與其它變化設計皆為本發明之範圍。
第7圖是根據本發明之第八實施例之半導體裝置組合700之示意圖。半導體裝置組合700與第1A圖所示的半導體裝置組合100類似，差別在於半導體晶粒110的上面或上方增設有半導體760。而且，於第7圖中，半導體晶粒760堆疊於半導體晶粒110之上面或上方。可是，於本發明之其它實施例中，半導體晶粒760還能被放置於半導體晶粒110下面或下方。
需要注意的是，於其它實施例中，如第2圖至第7圖中所示的半導體封裝組件200-700可由另一半導體晶粒代替。以半導體裝置組合200為例，半導體晶粒210可經由半導體晶粒220之焊墊模組耦接至另一半導體晶粒。
請參考第8圖。第8圖是根據本發明之第九實施例之半導體裝置組合800之示意圖。半導體裝置組合800包含兩個半導體晶粒810與820，複數個第一導電元件830，複數個第二導電元件840，以及複數個半導體封裝組件850。半導體晶粒810包含複數個焊墊812。半導體晶粒820包含焊墊模組，焊墊模組包含複數個焊墊822。根據不同應用，焊墊822可經由半導體晶粒820內任何導電線電連接或不連接至半導體晶粒820之晶粒核。舉例來說，對於在半導體晶粒810與半導體封裝組件850之間傳輸(jump)的信號，焊墊822可不電連接至半導體晶粒820之晶粒核。
另外，每一第一導電元件830都耦接於半導體晶粒820之焊墊822與半導體晶粒810之焊墊812之間。每一第二導電元件840耦接於半導體晶粒820之焊墊822與半導體封裝組件850之間。因此，焊墊812可藉由半導體晶粒820之焊墊822來與半導體封裝組件850通訊。所以，半導體晶粒810可經由焊墊812與焊墊模組之焊墊822以及第一導電元件830與第二導電元件840，耦接至半導體封裝組件850或另一半導體晶粒。
於相關技術之封裝方法中，半導體晶粒之焊墊用接線耦接至其對應之半導體封裝組件。但是，接線之長度以及兩條相鄰接線間之距離可能無法滿足佈線規則，因此，為了滿足佈線規則規則，半導體晶粒的設計會變得更複雜。而於本發明之半導體封裝800中，半導體晶粒810之焊墊812能藉由半導體晶粒820與半導體封裝組件850通訊，因此，半導體晶粒810與820的設計就更靈活。
另外，半導體封裝組件850可為引線框架之引線或球格陣列基板之引腳。
另外，當半導體裝置組合800有不同應用時，例如電視或通訊系統的不同規格時，半導體晶粒810與820一般需要重新設計多次來滿足這些不同的應用。於本發明之另一實施例中，半導體晶粒820能夠被設計為包含所有應用之通用功能。因此，半導體裝置組合800的不同應用中僅有半導體晶粒810需要被重新設計。而且，因為半導體晶粒820包含焊墊822以允許半導體晶粒810能夠與半導體封裝組件850通訊，半導體裝置組合800的重新設計變得更快速且有效。
第9圖是根據本發明之第十實施例之包含第8圖中的半導體晶粒820之半導體裝置組合900之示意圖。如第9圖所示，因為並不需要替換半導體晶粒820，且因為半導體晶粒910之焊墊912可經由半導體晶粒820之焊墊822與半導體封裝組件950通訊，所以半導體裝置組合900之設計可更為有效。
於本發明之另一實施例中，半導體晶粒810與820其中之一可設計為執行數位信號處理，而另一個設計為執行類比信號處理。
請參考第10圖。第10圖是本發明之第十一實施例之半導體裝置組合1000之示意圖。半導體裝置組合1000包含兩個半導體晶粒1010及1020，複數個第一導電元件1030，複數個第二導電元件1040，以及複數個半導體封裝組件1050。半導體晶粒1010包含複數個焊墊1012。半導體晶粒1020包含焊墊模組，焊墊模組包含複數個焊墊1022，其中焊墊1022可根據不同應用經由半導體晶粒1020內任何導電線電連接或不連接至半導體晶粒1020。更進一步，每一第一導電元件1030耦接於半導體晶粒1020之焊墊1022與半導體晶粒1010之焊墊1012之間，且每一第二導電元件1040耦接於半導體晶粒1020之焊墊1022與半導體封裝組件1050之間。另外，半導體晶粒1010可堆疊於半導體晶粒1020上面或上方。
請參考第11圖。第11圖是根據本發明之第十二實施例之半導體裝置組件1100之示意圖。半導體裝置組合1100包含三個半導體晶粒1110、1120及1160，複數個第一導電元件1130，複數個第二導電元件1140，複數個第三導電元件1170，以及複數個半導體封裝組件1150。半導體晶粒1110包含複數個焊墊1112，其可根據不同應用經由半導體晶粒1110內任何導電線電連接或不連接至半導體晶粒1110之晶粒核。半導體晶粒1120包含焊墊模組，焊墊模組包含複數個焊墊1122，焊墊1122可根據不同應用經由半導體晶粒1120內任何導電線電連接或不連接至半導體晶粒1120之晶粒核。半導體晶粒1160包含複數個焊墊1162。另外，半導體晶粒1110與1160可堆疊於半導體晶粒1120之上面或上方。
每一第一導電元件1130耦接於半導體晶粒1120之焊墊1122與半導體晶粒1110之焊墊1112之間，每一第二導電元件1140耦接於半導體晶粒1120之焊墊1122與半導體封裝組件1150之間，且每一第三導電元件1170耦接於半導體晶粒1110之焊墊1112與半導體晶粒1160之焊墊1162之間。因此，焊墊1162能藉由焊墊1112及1122與半導體封裝組件1150通訊。
請參考第12圖。第12圖是根據本發明之第十三實施例之半導體裝置組合1200之示意圖。半導體裝置組合1200包含三個半導體晶粒1210、1220及1260，複數個第一導電元件1230，複數個第二導電元件1240，複數個第三導電元件1270，及複數個半導體封裝組件1250。半導體晶粒1210包含複數個焊墊1212，焊墊1212可根據不同應用經由半導體晶粒1210內任何導電線電連接或不連接至半導體晶粒1210之晶粒核。半導體晶粒1220包含焊墊模組，焊墊模組包含複數個焊墊1222，焊墊1222可根據不同應用經由半導體晶粒1220內任何導電線電連接或不連接至半導體晶粒1220之晶粒核。半導體晶粒1260包含複數個焊墊1262。另外，半導體晶粒1210可堆疊於半導體晶粒1220上面或上方。需要注意的是，第一導電元件1230、第二導電元件1240及第三導電元件1270之連接關係與第11圖中的導電元件1130、1140及1170類似，因此，此處不再贅述。
第13圖是根據本發明之第十四實施例之半導體裝置組合1300之示意圖。半導體裝置組合1300與第8圖所示之半導體裝置組合800類似，差異僅在於在半導體晶粒810上面或上方(不彼此碰到)增設有半導體晶粒1360。另外，於第13圖中，半導體晶粒1360可堆疊於半導體晶粒810上面或上方，可是，於本發明其它實施例中，半導體晶粒1360也能放置於半導體晶粒810下面或下方。
另外，於第8圖至第13圖所示之半導體裝置組合800-1300中，半導體晶粒810、910、1010、1110或1210之一個焊墊僅經由半導體晶粒820、1020、1120或1220中之一個焊墊耦接至半導體封裝組件。可是，於本發明其它實施例中，以半導體裝置組合800為例，一個焊墊812可經由半導體晶粒820之兩個或更多個焊墊822耦接至半導體封裝組件850。另外，半導體晶粒820、1020、1120及1120之焊墊可具有另外的形狀，而不是如第8-13圖中所示的矩形。
需要注意的是，於其它實施例中，第8-13圖中所示的半導體裝置組合800-1300可由另外半導體晶粒替代。以半導體裝置組合800為例，半導體晶粒810可經由半導體晶粒820之焊墊模組耦接至另一半導體晶粒。
總而言之，於本發明之半導體裝置組合中，一半導體晶粒能夠經由另一半導體晶粒之焊墊與半導體封裝組件或另外半導體晶粒通訊。因此，半導體晶粒與半導體封裝組件之間的佈線會更容易，而且半導體晶粒的設計也會更靈活。
上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利範圍應以申請專利範圍為準。
100、1400、200、300、400、500、600、700、800、900、1000、1100、1200、1300．．．半導體裝置組合
110、120、1450、210、220、310、320、360、410、420、460、510、520、560、610、620、660、760、810、820、910、1010、1020、1110、1120、1160、1210、1220、1260、1360．．．半導體晶粒
112、121、122、1452、212、221、222、312、212、321、322、412、421、422、512、521、522、612、621、622、662、812、822、912、1012、1022、1112、1122、1162、1212、1222、1262．．．焊墊
124、224、324、424、524、624．．．導電線
130、140、230、240、330、340、430、440、530、540、630、640、670、830、840、1030、1040、1130、1140、1170、1230、1240、1270．．．導電元件
150、250、350、450、550、650、850、950、1050、1150、1250．．．半導體封裝組件
第1A圖是根據本發明第一實施例之半導體裝置組合之示意圖。
第1B圖是根據本發明第二實施例之半導體裝置組合之示意圖。
第2圖是根據本發明第三實施例之半導體裝置組合之示意圖。
第3圖是根據本發明第四實施例之半導體裝置組合之示意圖。
第4圖是根據本發明第五實施例之半導體裝置組合之示意圖。
第5圖是根據本發明第六實施例之半導體裝置組合之示意圖。
第6圖是根據本發明第七實施例之半導體裝置組合之示意圖。
第7圖是根據本發明第八實施例之半導體裝置組合之示意圖。
第8圖是根據本發明第九實施例之半導體裝置組合之示意圖。
第9圖是根據本發明第十實施例之半導體裝置組合之示意圖。
第10圖是根據本發明第十一實施例之半導體裝置組合之示意圖。
第11圖是根據本發明第十二實施例之半導體裝置組合之示意圖。
第12圖是根據本發明第十三實施例之半導體裝置組合之示意圖。
第13圖是根據本發明第十四實施例之半導體裝置組合之示意圖。
100．．．半導體裝置組合
110、120．．．半導體晶粒
112、121、122．．．焊墊
124．．．導電線
130、140．．．導電元件
150．．．半導體封裝組件

Claims (27)

  1. 一種半導體裝置組合，包含：一第一半導體晶粒，包含至少一焊墊；一第二半導體晶粒，包含一焊墊模組，其中該第二半導體晶粒之該焊墊模組包含彼此耦接之一第一焊墊與一第二焊墊，且該第一焊墊藉由一導電線耦接於該第二焊墊；至少一半導體封裝組件或另一半導體晶粒；一第一導電元件，耦接於該第二半導體晶粒之該焊墊模組的該第一焊墊與該第一半導體晶粒之該焊墊之間；以及一第二導電元件，耦接於該第二半導體晶粒之該焊墊模組的該第二焊墊與該半導體封裝組件或該另一半導體晶粒之間；其中該第一半導體晶粒經由該焊墊、該焊墊模組以及該第一導電元件與該第二導電元件耦接於該半導體封裝組件或該另一半導體晶粒。
  2. 如申請專利範圍第1項所述之半導體裝置組合，其中該焊墊模組中至少一焊墊並未經由該第二半導體晶粒內任何導電線電連接至該第二半導體晶粒之一晶粒核。
  3. 如申請專利範圍第1項所述之半導體裝置組合，其中：該第一半導體晶粒與該第二半導體晶粒位於一基板上 面或上方，該第一導電元件與該第二導電元件位於該基板之外。
  4. 如申請專利範圍第1項所述之半導體裝置組合，其中該第一半導體晶粒與該第二半導體晶粒其中之一用於執行數位信號處理，而該第一半導體晶粒與該第二半導體晶粒其中之另一用於執行類比信號處理。
  5. 如申請專利範圍第1項所述之半導體裝置組合，其中該半導體封裝組件為一引線框架之一引線。
  6. 如申請專利範圍第1項所述之半導體裝置組合，其中該半導體封裝組件為一球格陣列基板之一引腳。
  7. 如申請專利範圍第1項所述之半導體裝置組合，其中該第一半導體晶粒與該第二半導體晶粒其中之一堆疊於該第一半導體晶粒與該第二半導體晶粒其中之另一之上面或上方。
  8. 如申請專利範圍第1項所述之半導體裝置組合，更包含：一第三半導體晶粒，位於該第二半導體晶粒上面、上方、下面或下方。
  9. 如申請專利範圍第1項所述之半導體裝置組合，更包含：一第三半導體晶粒，位於該第一半導體晶粒上面、上方、下面或下方。
  10. 如申請專利範圍第1項所述之半導體裝置組合，更包含：一第三半導體晶粒，包含至少一焊墊；以及一第三導電元件，耦接於該第一半導體晶粒之該焊墊與該第三半導體晶粒之該焊墊之間。
  11. 如申請專利範圍第10項所述之半導體裝置組合，其中該第一半導體晶粒與該第二半導體晶粒其中之一堆疊於該第一半導體晶粒與該第二半導體晶粒其中之另一之上面或上方。
  12. 如申請專利範圍第10項所述之半導體裝置組合，其中該第三半導體晶粒位於該第二半導體晶粒之上面、上方、下面或下方。
  13. 如申請專利範圍第10項所述之半導體裝置組合，其中該第三半導體晶粒位於該第一半導體晶粒之上面、上方、下面或下方。
  14. 一種用於在半導體裝置組合中建立電連接之方法，包含：提供一第一半導體晶粒，其包含至少一焊墊；提供一第二半導體晶粒，其包含一焊墊模組，其中該第二半導體晶粒之該焊墊模組包含彼此耦接之一第一焊墊與一第二焊墊，且該第一焊墊藉由一導電線耦接於該第二焊墊；提供至少一半導體封裝組件或另一半導體晶粒；於該第二半導體晶粒之該焊墊模組的該第一焊墊與該第一半導體晶粒之該焊墊之間放置一第一導電元件；以及於該第二半導體晶粒之該焊墊模組的該第二焊墊與該半導體封裝組件或該另一半導體晶粒之間放置一第二導電元件；其中該第一半導體晶粒經由該焊墊、該焊墊模組、該第一導電元件及該第二導電元件耦接至該半導體封裝組件或該另一半導體晶粒。
  15. 如申請專利範圍第14項所述之用於在半導體裝置組合中建立電連接之方法，其中該焊墊模組中至少一焊墊並未經由該第二半導體晶粒內任何導電線電連接至該第二半導體晶粒之一晶粒核。
  16. 如申請專利範圍第14項所述之用於在半導體裝置組 合中建立電連接之方法，其中該第一半導體晶粒與該第二半導體晶粒位於一基板上面或上方，該第一導電元件與該第二導電元件位於該基板之外。
  17. 如申請專利範圍第14項所述之用於在半導體裝置組合中建立電連接之方法，其中該第一半導體晶粒與該第二半導體晶粒其中之一用於執行數位信號處理，且該第一半導體晶粒與該第二半導體晶粒其中之另一用於執行類比信號處理。
  18. 如申請專利範圍第14項所述之用於在半導體裝置組合中建立電連接之方法，其中該半導體封裝組件係一引線框架之一引線。
  19. 如申請專利範圍第14項所述之用於在半導體裝置組合中建立電連接之方法，其中該半導體封裝組件係一球格陣列基板之一引腳。
  20. 如申請專利範圍第14項所述之用於在半導體裝置組合中建立電連接之方法，更包含：放置該第一半導體晶粒與該第二半導體晶粒其中之一於該第一半導體晶粒與該第二半導體晶粒其中之另一之上 面或上方。
  21. 如申請專利範圍第14項所述之用於在半導體裝置組合中建立電連接之方法，更包含：放置一第三半導體晶粒於該第二半導體晶粒上面、上方、下面或下方。
  22. 如申請專利範圍第14項所述之用於在半導體裝置組合中建立電連接之方法，更包含：放置一第三半導體晶粒於該第一半導體晶粒上面、上方、下面或下方。
  23. 如申請專利範圍第14項所述之用於在半導體裝置組合中建立電連接之方法，更包含：提供一第三半導體晶粒，其包含至少一焊墊；以及於該第一半導體晶粒之該焊墊與該第三半導體晶粒之該焊墊之間放置一第三導電元件。
  24. 如申請專利範圍第23項所述之用於在半導體裝置組合中建立電連接之方法，更包含：放置該第一半導體晶粒與該第二半導體晶粒其中之一於該第一半導體晶粒與該第二半導體晶粒其中之另一之上面或上方。
  25. 如申請專利範圍第23項所述之用於在半導體裝置組合中建立電連接之方法，更包含：放置該第三半導體晶粒於該第二半導體晶粒上面、上方、下面或下方。
  26. 如申請專利範圍第23項所述之用於在半導體裝置組合中建立電連接之方法，更包含：放置該第三半導體晶粒於該第一半導體晶粒上面、上方、下面或下方。
  27. 一種半導體裝置組合，包含：一第一半導體晶粒，包含至少一焊墊；一第二半導體晶粒，包含一焊墊模組，其中該焊墊模組中至少一焊墊並未經由該第二半導體晶粒內任何導電線電連接至該第二半導體晶粒之一晶粒核；至少一半導體封裝組件或另一半導體晶粒；一第一導電元件，耦接於該第二半導體晶粒之該焊墊模組與該第一半導體晶粒之該焊墊之間；以及一第二導電元件，耦接於該第二半導體晶粒之該焊墊模組與該半導體封裝組件或該另一半導體晶粒之間；其中該第一半導體晶粒經由該焊墊、該焊墊模組以及該第一導電元件與該第二導電元件耦接於該半導體封裝組件或該另一半導體晶 粒。
TW98117496A 2008-05-30 2009-05-26 半導體裝置組合及用於在半導體裝置組合中建立電連接之方法 TWI384610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5721108P 2008-05-30 2008-05-30
US12/396,450 US8049321B2 (en) 2008-05-30 2009-03-02 Semiconductor device assembly and method thereof

Publications (2)

Publication Number Publication Date
TW200950057A TW200950057A (en) 2009-12-01
TWI384610B true TWI384610B (zh) 2013-02-01

Family

ID=41408316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98117496A TWI384610B (zh) 2008-05-30 2009-05-26 半導體裝置組合及用於在半導體裝置組合中建立電連接之方法

Country Status (2)

Country Link
CN (1) CN101593747B (zh)
TW (1) TWI384610B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW371358B (en) * 1997-04-17 1999-10-01 Sharp Kk Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5789816A (en) * 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW371358B (en) * 1997-04-17 1999-10-01 Sharp Kk Semiconductor device

Also Published As

Publication number Publication date
CN101593747A (zh) 2009-12-02
CN101593747B (zh) 2011-05-18
TW200950057A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
CN107845628B (zh) 集成电路器件及其组装方法
US8022523B2 (en) Multi-chip stack package
US8729709B2 (en) Semiconductor device
US7834436B2 (en) Semiconductor chip package
JP5183186B2 (ja) 半導体装置
TWI481001B (zh) 晶片封裝結構及其製造方法
US7884473B2 (en) Method and structure for increased wire bond density in packages for semiconductor chips
JP2008004714A (ja) チップ積層型半導体装置
US8361757B2 (en) Semiconductor device assembly and method thereof
JP2007134426A (ja) マルチチップモジュール
JP2006086149A (ja) 半導体装置
JP5511823B2 (ja) 半導体装置および電子装置
US7868439B2 (en) Chip package and substrate thereof
JP7273654B2 (ja) 半導体装置、その製造方法および電子装置
US20110068482A1 (en) Semiconductor chip and semiconductor device
TWI384610B (zh) 半導體裝置組合及用於在半導體裝置組合中建立電連接之方法
KR100950759B1 (ko) 스택 패키지
TWI740569B (zh) 配線基板及半導體裝置
JP2015177171A (ja) 半導体装置
US9287249B2 (en) Semiconductor device
US20080116585A1 (en) Multi-chip structure
KR20160114852A (ko) 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
US20100149770A1 (en) Semiconductor stack package
US8571229B2 (en) Semiconductor device
US9252119B1 (en) Ball grid array including redistribution layer, packaged integrated circuit including the same, and methods of making and using the same